Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR

Información del producto

El SmartFusion2 SoC FPGA es una solución FPGA de bajo consumo y alto rendimiento que integra un procesador ARM Cortex-M3, recursos analógicos y digitales programables e interfaces de comunicación de alta velocidad en un solo chip. El software Libero SoC v11.7 es una suite de diseño completa para diseñar con Microsemi FPGA.

Uso del producto

Para usar la FPGA SoC SmartFusion2 con sombreado de código de SPI Flash a la memoria LPDDR, siga los pasos a continuación:

Prefacio

Objetivo
Esta demostración es para dispositivos de matriz de puertas programables en campo (FPGA) de sistema en chip (SoC) SmartFusion®2. Proporciona instrucciones sobre cómo utilizar el diseño de referencia correspondiente.

Público al que va dirigido

Esta guía de demostración está destinada a:

• diseñadores de FPGA
• diseñadores integrados
• Diseñadores a nivel de sistema

Referencias
Ver lo siguiente web para obtener una lista completa y actualizada de la documentación del dispositivo SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
En esta guía de demostración se hace referencia a los siguientes documentos.

• UG0331: Guía del usuario del subsistema del microcontrolador SmartFusion2
• Guía del usuario del ensamblador de sistemas SmartFusion2

SmartFusion2 SoC FPGA: sombreado de código de SPI Flash a memoria LPDDR

Introducción
Este diseño de demostración muestra las capacidades del dispositivo SmartFusion2 SoC FPGA para el sombreado de código desde el dispositivo de memoria flash de la interfaz periférica en serie (SPI) hasta la memoria de acceso aleatorio dinámico síncrono (SDRAM) de baja potencia y doble velocidad de datos (LPDDR) y la ejecución del código desde LPDDR SDRAM. La Figura 1 muestra el diagrama de bloques de nivel superior para la sombra de código desde el dispositivo flash SPI a la memoria LPDDR.

Figura 1 Diagrama de bloques de nivel superior de la demostración

El sombreado de código es un método de arranque que se utiliza para ejecutar una imagen desde memorias externas, más rápidas y volátiles (DRAM). Es el proceso de copiar el código de la memoria no volátil a la memoria volátil para su ejecución. Se requiere sombreado de código cuando la memoria no volátil asociada con un procesador no admite el acceso aleatorio al código para ejecutarlo en el lugar, o no hay suficiente memoria de acceso aleatorio no volátil. En aplicaciones críticas para el rendimiento, la velocidad de ejecución se puede mejorar mediante la sombra de código, donde el código se copia en una memoria RAM de mayor rendimiento para una ejecución más rápida. Las memorias SDRAM de velocidad de datos única (SDR)/DDR se utilizan en aplicaciones que tienen una imagen ejecutable de aplicación grande y requieren un mayor rendimiento. Por lo general, las imágenes ejecutables grandes se almacenan en una memoria no volátil, como NAND flash o SPI flash, y se copian en una memoria volátil, como SDR/DDR SDRAM, en el momento del encendido para su ejecución. Los dispositivos SmartFusion2 integran una estructura FPGA basada en flash de cuarta generación, un procesador ARM® Cortex®-M3 e interfaces de comunicación de alto rendimiento en un solo chip. Los controladores de memoria de alta velocidad en los dispositivos SmartFusion2 se utilizan para interactuar con las memorias DDR2/DDR3/LPDDR externas. La memoria LPDDR puede funcionar a una velocidad máxima de 166 MHz. El procesador Cortex-M3 puede ejecutar directamente las instrucciones desde la memoria DDR externa a través del subsistema del microcontrolador (MSS) DDR (MDDR). El controlador de caché FPGA y el puente MSS DDR manejan el flujo de datos para un mejor rendimiento.

Requisitos de diseño
Asegúrese de tener los siguientes requisitos de hardware y software:

Requisitos de hardware y software

Tabla 1 Requisitos de diseño

Requisitos de diseño	Descripción
Requisitos de hardware
Kit de evaluación de seguridad de SmartFusion2: • Adaptador de 12 V • FlashPro4 • Cable USB A a Mini-B USB	Rev D o posterior
PC anfitriona o portátil	Sistema operativo Windows XP SP2: 32 y 64 bits Sistema operativo Windows 7: 32 y 64 bits
Requisitos de software
Sistema en chip (SoC) Libero®	v11.7
Software de programación FlashPro	v11.7
Consola suave	v3.4 SP1*
Controladores de la PC anfitriona	Controladores USB a UART
Framework para iniciar la GUI de demostración	Cliente de Microsoft .NET Framework 4 para iniciar la GUI de demostración
Nota: *Para esta guía de demostración, se utiliza SoftConsole v3.4 SP1. Para usar SoftConsole v4.0, consulte la TU0546: SoftConsole v4.0 y Libero SoC v11.7 Tutorial.

• Kit de desarrollo SmartFusion2
• Software Libero SoC v11.7
• Cable USB Blaster o USB Blaster II

Diseño de demostración
El diseño de demostración utiliza un multi-stage método de proceso de arranque o un método de motor de arranque de hardware para cargar la imagen de la aplicación desde la memoria flash SPI a la memoria LPDDR. Siga los pasos a continuación: El diseño files están disponibles para su descarga desde la siguiente ruta en el Microsemi websitio: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Diseño files incluye:
El diseño de demostración files incluye:

• SampImágenes de le application
• Programación files
• Líbero
• GUI ejecutable
• Scripts de enlace
• Configuración DDR files
• Léame.txt file

SmartFusion2 SoC FPGA: sombreado de código de SPI Flash a memoria LPDDR La figura 2 muestra la estructura de nivel superior del diseño files. Para más detalles, consulte el archivo Readme.txt file.

Figura 2 Diseño Files Estructura de alto nivel

Descripción del diseño de demostración

Este diseño de demostración implementa la técnica de sombreado de código para iniciar la imagen de la aplicación desde la memoria DDR. Este diseño también proporciona una interfaz de host sobre SmartFusion2 SoC FPGA receptor/transmisor asíncrono/síncrono universal multimodo (MMUART) para cargar la imagen ejecutable de la aplicación de destino en el flash SPI conectado a la interfaz MSS SPI0.
El sombreado de código se implementa en los siguientes dos métodos:

• multi-stagMétodo de proceso de arranque electrónico utilizando el procesador Cortex-M3
• Método de motor de arranque de hardware utilizando el tejido FPGA.

Multi-Stage Método de proceso de arranque

1. Cree una imagen de aplicación para la memoria DDR utilizando el software Libero SoC.
2. Cargue el cargador SPI Flash en SPI flash usando el software Libero SoC.
3. Ejecute la GUI de demostración de Code Shadowing para programar la FPGA y cargar la imagen de la aplicación desde la memoria flash SPI a la memoria LPDDR.

La imagen de la aplicación se ejecuta desde memorias DDR externas en los siguientes dos arranquestages:

• El procesador Cortex-M3 inicia el cargador de inicio suave desde la memoria no volátil integrada (eNVM), que realiza la transferencia de la imagen del código desde el dispositivo flash SPI a la memoria DDR.
• El procesador Cortex-M3 inicia la imagen de la aplicación desde la memoria DDR.

Este diseño implementa un programa de cargador de arranque para cargar la imagen ejecutable de la aplicación de destino desde el dispositivo flash SPI a la memoria DDR para su ejecución. El programa del cargador de arranque que se ejecuta desde eNVM salta a la aplicación de destino almacenada en la memoria DDR después de que la imagen de la aplicación de destino se copia en la memoria DDR.

Figura 3 Sombreado de código Multi-Stage Diagrama de bloques de demostración del proceso de arranque

El MDDR está configurado para que LPDDR funcione a 166 MHz. El “Apéndice: Configuraciones de LPDDR” en la página 22 muestra los valores de configuración de LPDDR. El DDR se configura antes de ejecutar el código de la aplicación principal.

Cargador de arranque

El gestor de arranque realiza las siguientes operaciones:

1. Copia de la imagen de la aplicación de destino desde la memoria flash SPI a la memoria DDR.
2. Reasignación de la dirección inicial de la memoria DDR de 0xA0000000 a 0x00000000 configurando el registro del sistema DDR_CR.
3. Inicializar el puntero de pila del procesador Cortex-M3 según la aplicación de destino. La primera ubicación de la tabla de vectores de la aplicación de destino contiene el valor del puntero de pila. La tabla de vectores de la aplicación de destino está disponible a partir de la dirección 0x00000000.
4. Cargar el contador del programa (PC) para restablecer el controlador de la aplicación de destino para ejecutar la imagen de la aplicación de destino desde la memoria DDR. El controlador de reinicio de la aplicación de destino está disponible en la tabla de vectores en la dirección 0x00000004.

Figura 4 Flujo de diseño para Multi-Stage Método de proceso de arranque

Método de motor de arranque de hardware

1. Generar un binario ejecutable file utilizando el software Libero SoC.
2. Carga el binario file en SPI flash utilizando el software Libero SoC.
3. Ejecute el diseño del motor de arranque de hardware para programar la FPGA y cargar la imagen de la aplicación desde la memoria flash SPI a la memoria LPDDR.

En este método, el Cortex-M3 inicia directamente la imagen de la aplicación de destino desde las memorias DDR externas. El motor de arranque del hardware copia la imagen de la aplicación del dispositivo flash SPI a la memoria DDR, antes de liberar el reinicio del procesador Cortex-M3. Después de liberar el reinicio, el procesador Cortex-M3 se inicia directamente desde la memoria DDR. Este método requiere menos tiempo de arranque que multi-stage proceso de arranque ya que evita múltiples arranquestages y copia la imagen de la aplicación a la memoria DDR en menos tiempo. Este diseño de demostración implementa la lógica del motor de arranque en la estructura FPGA para copiar la imagen ejecutable de la aplicación de destino desde la memoria flash SPI a la memoria DDR para su ejecución. Este diseño también implementa el cargador flash SPI, que puede ser ejecutado por el procesador Cortex-M3 para cargar la imagen ejecutable de la aplicación de destino en el dispositivo flash SPI utilizando la interfaz de host provista sobre SmartFusion2 SoC FPGA MMUART_1. El interruptor DIP1 en el kit de evaluación de seguridad SmartFusion2 se puede usar para seleccionar si desea programar el dispositivo flash SPI o ejecutar el código desde la memoria DDR. Si la aplicación de destino ejecutable está disponible en el dispositivo flash SPI, el sombreado de código del dispositivo flash SPI a la memoria DDR se inicia al encender el dispositivo. El motor de arranque inicializa el MDDR, copia la imagen del dispositivo flash SPI a la memoria DDR y reasigna el espacio de la memoria DDR a 0x00000000 manteniendo el procesador Cortex-M3 reiniciado. Después de que el motor de arranque libera el reinicio de Cortex-M3, Cortex-M3 ejecuta la aplicación de destino desde la memoria DDR. La figura 5 muestra el diagrama de bloques detallado del diseño de demostración. El FIC_0 está configurado en modo Esclavo para acceder al MSS SPI_0 desde el maestro AHB de la estructura FPGA. La interfaz MDDR AXI (DDR_FIC) está habilitada para acceder a la memoria DDR desde el maestro AXI de estructura FPGA.

Figura 5 Diagrama de bloques de demostración del motor de arranque de hardware de sombreado de código

Motor de arranque
Esta es la parte principal de la demostración de sombreado de código que copia la imagen de la aplicación del dispositivo flash SPI a la memoria DDR. El motor de arranque realiza las siguientes operaciones:

1. Inicializando MDDR para acceder a LPDDR a 166 MHz manteniendo el procesador Cortex-M3 en reinicio.
2. Copia de la imagen de la aplicación de destino desde el dispositivo de memoria flash SPI a la memoria DDR utilizando el maestro AXI en la estructura FPGA a través de la interfaz MDDR AXI.
3. Reasignación de la dirección inicial de la memoria DDR de 0xA0000000 a 0x00000000 escribiendo en el registro del sistema DDR_CR.
4. Liberando el reinicio del procesador Cortex-M3 para arrancar desde la memoria DDR.

Figura 6 Flujo de diseño para el método de motor de arranque de hardware

Creación de la imagen de la aplicación de destino para la memoria DDR

Se requiere una imagen que se pueda ejecutar desde la memoria DDR para ejecutar la demostración. Use la descripción del enlazador production-execute-in-place-externalDDR.ld file que está incluido en el diseño files para construir la imagen de la aplicación. Esta descripción del enlazador file define la dirección de inicio de la memoria DDR como 0x00000000 ya que el gestor de arranque o el motor de arranque reasigna la memoria DDR de 0xA0000000 a 0x00000000. Este script de vinculación crea una imagen de aplicación con instrucciones, datos y secciones BSS en la memoria cuya dirección inicial es 0x00000000. Una simple imagen de aplicación de generación de interrupción basada en interruptor, temporizador y parpadeo de diodo emisor de luz (LED) file se proporciona para esta demostración.

Cargador flash SPI

El cargador flash SPI se implementa para cargar la memoria flash SPI integrada con la imagen de la aplicación de destino ejecutable desde la PC host a través de la interfaz MMUART_1. El procesador Cortex-M3 crea un búfer para los datos que llegan a través de la interfaz MMUART_1 e inicia el DMA periférico (PDMA) para escribir los datos almacenados en el búfer en SPI flash a través de MSS_SPI0.

Ejecutando la demostración
Para ejecutar el diseño de demostración, siga los pasos a continuación: La demostración muestra cómo cargar la imagen de la aplicación en la memoria flash SPI y ejecutar esa imagen de la aplicación desde las memorias DDR externas. Esta demostración proporciona un exampimagen de la aplicaciónample_image_LPDDR.bin. Esta imagen muestra los mensajes de bienvenida y el mensaje de interrupción del temporizador en la consola serie y el parpadeo de LED1 a LED8 en el kit de evaluación de seguridad SmartFusion2. Para ver los mensajes de interrupción de GPIO en la consola serial, presione el interruptor SW2 o SW3.

Configuración del diseño de demostración

Los siguientes pasos describen cómo configurar la demostración para la placa del kit de evaluación de seguridad SmartFusion2: Conecte la PC host al conector J18 usando el cable USB A a mini-B. Los controladores de puente USB a UART se detectan automáticamente. Verifique si la detección se realiza en el administrador de dispositivos como se muestra en la Figura 7.

1. Si los controladores USB no se detectan automáticamente, instale el controlador USB.
2. Para la comunicación del terminal serie a través del cable mini USB FTDI, instale el controlador FTDI D2XX. Descargue los controladores y la guía de instalación desde:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figura 7 Flujo de diseño para el método de motor de arranque de hardware

Conecte los puentes en la placa del kit de evaluación de seguridad SmartFusion2, como se muestra en la Tabla 2.

Precaución: Antes de realizar las conexiones de los puentes, apague el interruptor de suministro de energía, SW7.

Tabla 2 Configuración de puentes del kit de evaluación de seguridad SmartFusion2

Saltador	Alfiler (De)	Alfiler (Para)	Comentarios
J22	1	2	Por defecto
J23	1	2	Por defecto
J24	1	2	Por defecto
J8	1	2	Por defecto
J3	1	2	Por defecto

En el kit de evaluación de seguridad SmartFusion2, conecte la fuente de alimentación al conector J6. La Figura 8 muestra la configuración de la placa para ejecutar el sombreado de código desde SPI flash hasta la demostración LPDDR en el kit de evaluación de seguridad SmartFusion2.

Figura 8 Configuración del kit de evaluación de seguridad de SmartFusion2

SPI Flash Loader y Code Shadowing Demostración GUI
Esto es necesario para ejecutar la demostración de sombreado de código. SPI Flash Loader y Code Shadowing Demo GUI es una interfaz gráfica de usuario simple que se ejecuta en la PC host para programar SPI flash y ejecuta la demostración de Code Shadowing en el kit de evaluación de seguridad SmartFusion2. UART se utiliza como protocolo de comunicación subyacente entre la PC host y el kit de evaluación de seguridad SmartFusion2. También proporciona la sección de consola serie para imprimir los mensajes de depuración recibidos de la aplicación a través de la interfaz UART.

Figura 9 SPI Flash Loader y Code Shadowing Demo GUI

La GUI admite las siguientes funciones:

• Programa SPI Flash: Programa la imagen file en el flash SPI.
• Programa y sombreado de código de SPI Flash a DDR: programa la imagen file en flash SPI, lo copia en la memoria DDR y arranca la imagen desde la memoria DDR.
• Programa y sombreado de código de SPI Flash a SDR: programa la imagen file en flash SPI, lo copia en la memoria SDR y arranca la imagen desde la memoria SDR.
• Code Shadowing to DDR: copia la imagen existente file desde flash SPI a la memoria DDR y arranca la imagen desde la memoria DDR.
• Code Shadowing to SDR: copia la imagen existente file desde SPI flash a la memoria SDR y arranca la imagen desde la memoria SDR.

Haga clic en Ayuda para obtener más información sobre la GUI.

Conecte el kit de desarrollo SmartFusion2 a su computadora usando el cable USB Blaster o USB Blaster II. Luego siga los pasos a continuación:

1. Encienda el kit de desarrollo SmartFusion2.
2. Abra la GUI de demostración de Code Shadowing en el software Libero SoC.
3. Seleccione la configuración adecuada para su diseño y haga clic en "Generar" para generar la programación file.
4. Conéctese al kit de desarrollo SmartFusion2 mediante el cable USB Blaster o USB Blaster II.
5. Programe el FPGA y cargue la imagen de la aplicación desde SPI flash a la memoria LPDDR haciendo clic en "Program" en la GUI de demostración de Code Shadowing.

Ejecución del diseño de demostración para Multi-Stage Método de proceso de arranque
Para ejecutar el diseño de demostración para el multi-stage método de proceso de arranque, siga los pasos a continuación:

1. Encienda el kit de desarrollo SmartFusion2.
2. Conéctese al kit de desarrollo SmartFusion2 mediante el cable USB Blaster o USB Blaster II.
3. Reinicie la placa y espere a que complete el proceso de arranque.
4. La aplicación se ejecutará automáticamente desde la memoria LPDDR.

Los siguientes pasos describen cómo ejecutar el diseño de demostración para multi-stage método de proceso de arranque:

1. Cambie el interruptor de fuente de alimentación SW7 a ON.
2. Programe el dispositivo SmartFusion2 SoC FPGA con la programación file previsto en el diseño files (SF2_CodeShadowing_LPDDR_DF\Programación
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp usando el software de diseño FlashPro.
3. Inicie el ejecutable de GUI de demostración de SPI Flash Loader y Code Shadowing file disponible en el diseño files (SF2_CodeShadowing_LPDDR_DF\GUI ejecutable\SF2_FlashLoader.exe).
4. Seleccione el puerto COM adecuado (al que apuntan los controladores serie USB) de la lista desplegable Puerto COM.
5. Haga clic en Conectar. Después de establecer la conexión, Conectar cambia a Desconectar.
6. Haga clic en Examinar para seleccionar el example imagen ejecutable de destino file proporcionado con el diseño files (SF2_CodeShadowing_LPDDR_DF/Samparchivo Imágenes de la aplicación/MultiStagmétodo_eBoot/sample_image_LPDDR.bin).
   Nota: Para generar el contenedor de imágenes de la aplicación file, consulte el “Apéndice: Generación de contenedores ejecutables File” en la página 24.
7. Mantenga la dirección inicial de la memoria flash SPI como predeterminada en 0x00000000.
8. Seleccione la opción Programa y sombreado de código de SPI Flash a DDR.
9. Haga clic en Iniciar como se muestra en la Figura 10 para cargar la imagen ejecutable en la memoria flash SPI y la sombra de código desde la memoria DDR.

Figura 10 Inicio de la demostración 

Si el dispositivo SmartFusion2 está programado con un STAPL file en el que MDDR no está configurado para memoria DDR, muestra un mensaje de error, como se muestra en la Figura 11.

Figura 11 Mensaje de opción o dispositivo incorrecto

La sección de la consola serial en la GUI muestra los mensajes de depuración y comienza a programar el flash SPI al borrar con éxito el flash SPI. La Figura 12 muestra el estado de la escritura flash SPI.

Figura 12 Carga de flash

1. Al programar correctamente la memoria flash SPI, el cargador de arranque que se ejecuta en SmartFusion2 SoC FPGA copia la imagen de la aplicación de la memoria flash SPI a la memoria DDR y arranca la imagen de la aplicación. Si la imagen proporcionada sample_image_LPDDR.bin, la consola serial muestra los mensajes de bienvenida, interrupción del interruptor y mensajes de interrupción del temporizador como se muestra en la Figura 13 y la Figura
2. Se muestra un patrón de LED en ejecución en LED1 a LED8 en el kit de evaluación de seguridad SmartFusion2.
3. Presione los interruptores SW2 y SW3 para ver los mensajes de interrupción en la consola serial.

Figura 13 Ejecución de la imagen de la aplicación de destino desde la memoria DDR3

Figura 14 Mensajes de temporizador e interrupción en la consola serie

Ejecución del diseño del método del motor de arranque de hardware
Para ejecutar el diseño de demostración para el método del motor de arranque de hardware, siga los pasos a continuación:

1. Encienda el kit de desarrollo SmartFusion2.
2. Conéctese al kit de desarrollo SmartFusion2 mediante el cable USB Blaster o USB Blaster II.
3. Reinicie la placa y espere a que complete el proceso de arranque.
4. La aplicación se ejecutará automáticamente desde la memoria LPDDR.

Los siguientes pasos describen cómo ejecutar el diseño del método del motor de arranque de hardware:

1. Cambie el interruptor de fuente de alimentación SW7 a ON.
2. Programe el dispositivo SmarFusion2 SoC FPGA con la programación file previsto en el diseño files (SF2_CodeShadowing_LPDDR_DF\Programación Files\HWBootEngine_method\CodeShadowing_Fabric.stp con el software de diseño FlashPro.
3. Para programar el flash SPI, coloque el interruptor DIP SW5-1 en la posición ON. Esta selección hace que arranque Cortex-M3 desde eNVM. Presione SW6 para restablecer el dispositivo SmartFusion2.
4. Inicie el ejecutable de GUI de demostración de SPI Flash Loader y Code Shadowing file disponible en el diseño files (SF2_CodeShadowing_LPDDR_DF\GUI ejecutable\SF2_FlashLoader.exe).
5. Seleccione el puerto COM adecuado (al que apuntan los controladores serie USB) de la lista desplegable Puerto COM.
6. Haga clic en Conectar. Después de establecer la conexión, Conectar cambia a Desconectar.
7. Haga clic en Examinar para seleccionar el example imagen ejecutable de destino file proporcionado con el diseño files (SF2_CodeShadowing_LPDDR_DF/SampArchivo Imágenes de la aplicación/HWBootEngine_method/sample_image_LPDDR.bin).
   Nota: Para generar el contenedor de imágenes de la aplicación file, consulte el “Apéndice: Generación de contenedores ejecutables File” en la página 24.
8. Seleccione la opción Motor de arranque de hardware en Método de sombra de código.
9. Seleccione la opción Programar SPI Flash del menú Opciones.
10. Haga clic en Iniciar, como se muestra en la Figura 15, para cargar la imagen ejecutable en la memoria flash SPI.

Figura 15 Inicio de la demostración

La sección de la consola serial en la GUI muestra los mensajes de depuración y el estado de la escritura flash SPI, como se muestra en la Figura 16.
Figura 16 Carga de flash

1. Después de programar el flash SPI con éxito, cambie el interruptor DIP SW5-1 a la posición APAGADO. Esta selección hace que arranque el procesador Cortex-M3 desde la memoria DDR.
2. Presione SW6 para restablecer el dispositivo SmartFusion2. El motor de inicio copia la imagen de la aplicación desde la memoria flash SPI a la memoria DDR y libera el reinicio a Cortex-M3, que inicia la imagen de la aplicación desde la memoria DDR. Si la imagen proporcionada "sample_image_LPDDR.bin” se carga en la memoria flash SPI, la consola serie muestra los mensajes de bienvenida, la interrupción del interruptor (presione SW2 o SW3) y los mensajes de interrupción del temporizador, como se muestra en la Figura 17 y se muestra un patrón de LED en ejecución en LED1 a LED8 en SmartFusion2 Kit de evaluación de seguridad.

Figura 17 Ejecución de la imagen de la aplicación de destino desde la memoria DDR3

Conclusión
Ha utilizado con éxito el SoC FPGA SmartFusion2 con sombreado de código de SPI Flash a la memoria LPDDR. Esta demostración muestra la capacidad del dispositivo SmartFusion2 para interactuar con la memoria DDR y ejecutar la imagen ejecutable desde la memoria DDR sombreando el código del dispositivo de memoria flash SPI . También muestra dos métodos de implementación de sombreado de código en el dispositivo SmartFusion2.

Apéndice: Configuraciones de LPDDR

Figura 18 Ajustes de configuración general de DDR

Figura 19 Configuración de inicialización de memoria DDR

Figura 20 Configuración de temporización de la memoria DDR

Apéndice: Generación de contenedores ejecutables File

El contenedor ejecutable file es necesario para programar el flash SPI para ejecutar la demostración de sombreado de código. Para generar el bin ejecutable file de “sample_image_LPDDR” SoftConsole, realice los siguientes pasos:

1. Compile el proyecto de SoftConsole con el script del enlazador production-execute-in-place-externalDDR.
2. Agregue la ruta de instalación de SoftConsole, por ej.ampel,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, a las 'Variables de entorno', como se muestra en la Figura 21.

Figura 21 Adición de la ruta de instalación de SoftConsole

1. Haga doble clic en el lote file Papelera-File-Generator.bat ubicado en: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampcarpeta le_image_LPDDR, como se muestra en la Figura 22.

Figura 22 Adición de la ruta de instalación de SoftConsole

• Deposito-File-Generador crea sample_image_LPDDR.bin file

Historial de revisiones

La siguiente tabla muestra cambios importantes realizados en este documento para cada revisión.

Revisión	Cambios
Revisión 2 (Abril de 2016)	Se actualizó el documento para la versión de software Libero SoC v11.7 (SAR 78258).
Revisión 1 (Diciembre 2015)	Lanzamiento inicial.

Soporte de producto

Microsemi SoC Products Group respalda sus productos con varios servicios de soporte, incluido el Servicio al cliente, el Centro de soporte técnico al cliente, un websitio web, correo electrónico y oficinas de ventas en todo el mundo. Este apéndice contiene información sobre cómo ponerse en contacto con Microsemi SoC Products Group y utilizar estos servicios de soporte.

Servicio al cliente
Comuníquese con el Servicio de atención al cliente para obtener soporte no técnico del producto, como precios de productos, actualizaciones de productos, información actualizada, estado de pedidos y autorización. Desde Norteamérica, llame al 800.262.1060 Desde el resto del mundo, llame al 650.318.4460 Fax, desde cualquier parte del mundo, 408.643.6913

Centro de soporte técnico al cliente
El grupo de productos SoC de Microsemi cuenta con ingenieros altamente calificados en su centro de soporte técnico para clientes que pueden ayudarlo a responder sus preguntas sobre hardware, software y diseño sobre los productos SoC de Microsemi. El Centro de soporte técnico al cliente dedica mucho tiempo a crear notas de aplicación, respuestas a preguntas comunes sobre el ciclo de diseño, documentación de problemas conocidos y varias preguntas frecuentes. Entonces, antes de comunicarse con nosotros, visite nuestros recursos en línea. Es muy probable que ya hayamos respondido a sus preguntas.

Apoyo técnico
Para soporte de productos Microsemi SoC, visite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Websitio
Puede buscar una variedad de información técnica y no técnica en la página de inicio del grupo de productos SoC de Microsemi, en http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Ponerse en contacto con el servicio de asistencia técnica al cliente Centro
Ingenieros altamente calificados forman parte del Centro de soporte técnico. Se puede contactar al Centro de Soporte Técnico por correo electrónico o a través del Grupo de Productos Microsemi SoC websitio.

Correo electrónico
Puede comunicar sus preguntas técnicas a nuestra dirección de correo electrónico y recibir respuestas por correo electrónico, fax o teléfono. Además, si tiene problemas de diseño, puede enviar su diseño por correo electrónico files para recibir asistencia. Supervisamos constantemente la cuenta de correo electrónico durante todo el día. Cuando nos envíe su solicitud, asegúrese de incluir su nombre completo, el nombre de la empresa y su información de contacto para el procesamiento eficiente de su solicitud. La dirección de correo electrónico de soporte técnico es soc_tech@microsemi.com.

Mis casos
Los clientes de Microsemi SoC Products Group pueden enviar y rastrear casos técnicos en línea yendo a Mis casos.

Fuera de los EE.UU.
Los clientes que necesiten asistencia fuera de las zonas horarias de EE. UU. pueden comunicarse con el soporte técnico por correo electrónico (soc_tecnología@microsemi.com) o póngase en contacto con una oficina de ventas local. Visite Acerca de nosotros para obtener listados de oficinas de ventas y contactos corporativos.

Soporte técnico ITAR
Para soporte técnico sobre FPGA RH y RT que están regulados por las Regulaciones Internacionales de Tráfico de Armas (ITAR), contáctenos a través de soc_tech@microsemi.com. Alternativamente, dentro de Mis casos, seleccione Sí en la lista desplegable de ITAR. Para obtener una lista completa de Microsemi FPGA regulados por ITAR, visite ITAR web página.Microsemi Corporation (Nasdaq: MSCC) ofrece una cartera integral de soluciones de sistemas y semiconductores para los mercados de comunicaciones, defensa y seguridad, aeroespacial e industrial. Los productos incluyen circuitos integrados analógicos de señal mixta de alto rendimiento y resistentes a la radiación, FPGA, SoC y ASIC; productos de administración de energía; dispositivos de temporización y sincronización y soluciones de tiempo preciso, estableciendo el estándar mundial para el tiempo; dispositivos de procesamiento de voz; soluciones de radiofrecuencia; componentes discretos; soluciones empresariales de almacenamiento y comunicación, tecnologías de seguridad y anti-t escalablesamper productos; soluciones de Ethernet; IC y midspans Powerover-Ethernet; así como capacidades y servicios de diseño personalizados. Microsemi tiene su sede en Aliso Viejo, California, y cuenta con aproximadamente 4,800 empleados en todo el mundo. Obtenga más información en www.microsemi.com.

Microsemi no ofrece garantía alguna con respecto a la información contenida en este documento o la idoneidad de sus productos y servicios para un propósito en particular, ni Microsemi asume ninguna responsabilidad que surja de la aplicación o el uso de cualquier producto o circuito. Los productos vendidos a continuación y cualquier otro producto vendido por Microsemi han sido sujetos a pruebas limitadas y no deben usarse junto con equipos o aplicaciones de misión crítica. Se cree que las especificaciones de rendimiento son confiables, pero no se verifican, y el Comprador debe realizar y completar todas las pruebas de rendimiento y otras pruebas de los productos, solos y junto con, o instalados en, cualquier producto final. El Comprador no se basará en los datos y especificaciones o parámetros de rendimiento proporcionados por Microsemi. Es responsabilidad del Comprador determinar de forma independiente la idoneidad de cualquier producto y probarlo y verificarlo. La información proporcionada por Microsemi a continuación se proporciona "tal cual, dónde está" y con todas las fallas, y todo el riesgo asociado con dicha información es totalmente del Comprador. Microsemi no otorga, explícita o implícitamente, a ninguna de las partes ningún derecho de patente, licencia o cualquier otro derecho de propiedad intelectual, ya sea con respecto a dicha información en sí misma o cualquier cosa descrita en dicha información. La información proporcionada en este documento es propiedad de Microsemi, y Microsemi se reserva el derecho de realizar cambios en la información de este documento o en cualquier producto y servicio en cualquier momento sin previo aviso.

Sede Corporativa Microsemi
Una empresa, Aliso Viejo, CA 92656 EE. UU.

• Dentro EE.UU: +1 800-713-4113
• Afuera EE.UU: +1 949-380-6100
• Ventas: +1 949-380-6136
• Fax: +1 949-215-4996
• Correo electrónico: ventas.support@microsemi.com

2016 Corporación Microsemi. Reservados todos los derechos. Microsemi y el logotipo de Microsemi son marcas comerciales de Microsemi Corporation. Todas las demás marcas comerciales y marcas de servicio son propiedad de sus respectivos dueños.

Documentos / Recursos

Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR [pdf] Guía del usuario DG0669 SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR, DG0669, SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR, SPI Flash a memoria LPDDR

Referencias

• Manual de usuario