ស្រមោលកូដ Microsemi DG0669 SmartFusion2 ពី SPI Flash ទៅ LPDDR Memory

ព័ត៌មានអំពីផលិតផល

SmartFusion2 SoC FPGA គឺជាដំណោះស្រាយ FPGA ថាមពលទាបដែលមានប្រសិទ្ធភាពខ្ពស់ ដែលរួមបញ្ចូលប្រព័ន្ធដំណើរការ ARM Cortex-M3 ធនធានអាណាឡូក និងឌីជីថលដែលអាចសរសេរកម្មវិធីបាន និងចំណុចប្រទាក់ទំនាក់ទំនងល្បឿនលឿននៅលើបន្ទះឈីបតែមួយ។ កម្មវិធី Libero SoC v11.7 គឺជាឈុតរចនាពេញលេញសម្រាប់ការរចនាជាមួយ Microsemi FPGAs ។

ការប្រើប្រាស់ផលិតផល

ដើម្បីប្រើ SmartFusion2 SoC FPGA ជាមួយនឹងកូដស្រមោលពី SPI Flash ទៅអង្គចងចាំ LPDDR សូមអនុវត្តតាមជំហានខាងក្រោម៖

បុព្វបទ

គោលបំណង
ការបង្ហាញនេះគឺសម្រាប់ឧបករណ៍ SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA)។ វាផ្តល់ការណែនាំអំពីរបៀបប្រើការរចនាយោងដែលត្រូវគ្នា។

ទស្សនិកជនដែលមានបំណង

ការណែនាំអំពីការបង្ហាញនេះគឺមានគោលបំណងសម្រាប់៖

• អ្នករចនា FPGA
• អ្នករចនាដែលបានបង្កប់
• អ្នករចនាកម្រិតប្រព័ន្ធ

ឯកសារយោង
សូមមើលខាងក្រោម web ទំព័រសម្រាប់ការចុះបញ្ជីពេញលេញ និងទាន់សម័យនៃឯកសារឧបករណ៍ SmartFusion2៖ http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
ឯកសារខាងក្រោមត្រូវបានយោងនៅក្នុងការណែនាំសាកល្បងនេះ។

• UG0331៖ មគ្គុទ្ទេសក៍អ្នកប្រើប្រាស់ប្រព័ន្ធរងរបស់ SmartFusion2 Microcontroller
• មគ្គុទ្ទេសក៍អ្នកបង្កើតប្រព័ន្ធ SmartFusion2

SmartFusion2 SoC FPGA - ស្រមោលកូដពី SPI Flash ទៅអង្គចងចាំ LPDDR

សេចក្តីផ្តើម
ការរចនាសាកល្បងនេះបង្ហាញពីសមត្ថភាពឧបករណ៍ SmartFusion2 SoC FPGA សម្រាប់ការដាក់ស្រមោលកូដពីឧបករណ៍អង្គចងចាំពន្លឺនៃចំណុចប្រទាក់គ្រឿងកុំព្យូទ័រ (SPI) ទៅជាអត្រាទិន្នន័យទ្វេរដងដែលមានថាមពលទាប (LPDDR) សមកាលកម្មអង្គចងចាំចូលដោយចៃដន្យថាមវន្ត (SDRAM) និងដំណើរការកូដពី LPDDR SDRAM ។ រូបភាពទី 1 បង្ហាញដ្យាក្រាមប្លុកកម្រិតកំពូលសម្រាប់ការដាក់ស្រមោលកូដពីឧបករណ៍ SPI flash ទៅអង្គចងចាំ LPDDR ។

រូបភាពទី 1 ដ្យាក្រាមប្លុកកម្រិតកំពូលនៃការបង្ហាញ

ការដាក់ស្រមោលកូដគឺជាវិធីសាស្ត្រចាប់ផ្ដើមដែលត្រូវបានប្រើដើម្បីដំណើរការរូបភាពពីអង្គចងចាំខាងក្រៅ លឿនជាងមុន និងងាយនឹងបង្កជាហេតុ (DRAM)។ វាគឺជាដំណើរការនៃការចម្លងកូដពីអង្គចងចាំដែលមិនងាយនឹងបង្កជាហេតុទៅអង្គចងចាំងាយនឹងបង្កជាហេតុសម្រាប់ការប្រតិបត្តិ។ ការដាក់ស្រមោលកូដគឺត្រូវបានទាមទារ នៅពេលដែលអង្គចងចាំដែលមិនងាយនឹងបង្កជាហេតុដែលភ្ជាប់ជាមួយប្រព័ន្ធដំណើរការមិនគាំទ្រការចូលដំណើរការដោយចៃដន្យទៅកាន់កូដសម្រាប់ប្រតិបត្តិនៅនឹងកន្លែង ឬមានអង្គចងចាំចូលដំណើរការដោយចៃដន្យដែលមិនងាយនឹងបង្កជាហេតុមិនគ្រប់គ្រាន់។ នៅក្នុងកម្មវិធីដែលមានសារៈសំខាន់ ល្បឿនប្រតិបត្តិអាចត្រូវបានកែលម្អដោយការដាក់កូដ ដែលកូដត្រូវបានចម្លងទៅ RAM កម្រិតខ្ពស់សម្រាប់ដំណើរការលឿនជាងមុន។ អត្រាទិន្នន័យតែមួយ (SDR)/DDR SDRAM អង្គចងចាំត្រូវបានប្រើនៅក្នុងកម្មវិធីដែលមានរូបភាពដែលអាចប្រតិបត្តិកម្មវិធីធំបាន ហើយត្រូវការដំណើរការខ្ពស់ជាងនេះ។ ជាធម្មតា រូបភាពដែលអាចប្រតិបត្តិបានធំត្រូវបានរក្សាទុកក្នុងអង្គចងចាំដែលមិនងាយនឹងបង្កជាហេតុ ដូចជា NAND flash ឬ SPI flash ហើយចម្លងទៅអង្គចងចាំដែលងាយនឹងបង្កជាហេតុ ដូចជាអង្គចងចាំ SDR/DDR SDRAM នៅពេលបើកថាមពលសម្រាប់ការប្រតិបត្តិ។ ឧបករណ៍ SmartFusion2 រួមបញ្ចូលក្រណាត់ FPGA ដែលមានមូលដ្ឋានលើពន្លឺជំនាន់ទី 3 ដំណើរការ ARM® Cortex®-M2 និងចំណុចប្រទាក់ទំនាក់ទំនងដែលមានដំណើរការខ្ពស់នៅលើបន្ទះឈីបតែមួយ។ ឧបករណ៍បញ្ជាអង្គចងចាំល្បឿនលឿននៅក្នុងឧបករណ៍ SmartFusion2 ត្រូវបានប្រើដើម្បីធ្វើអន្តរកម្មជាមួយអង្គចងចាំខាងក្រៅ DDR3/DDR166/LPDDR ។ អង្គចងចាំ LPDDR អាចដំណើរការក្នុងល្បឿនអតិបរមា 3 MHz ។ ខួរក្បាល Cortex-MXNUMX អាចដំណើរការការណែនាំដោយផ្ទាល់ពីអង្គចងចាំ DDR ខាងក្រៅតាមរយៈប្រព័ន្ធរង microcontroller (MSS) DDR (MDDR) ។ ឧបករណ៍បញ្ជាឃ្លាំងសម្ងាត់ FPGA និងស្ពាន MSS DDR គ្រប់គ្រងលំហូរទិន្នន័យសម្រាប់ដំណើរការកាន់តែប្រសើរ។

តម្រូវការរចនា
ត្រូវប្រាកដថាអ្នកមានតម្រូវការផ្នែករឹង និងកម្មវិធីខាងក្រោម៖

តម្រូវការផ្នែករឹង និងកម្មវិធី

តារាងទី 1 តម្រូវការរចនា

តម្រូវការរចនា	ការពិពណ៌នា
តម្រូវការផ្នែករឹង
កញ្ចប់វាយតម្លៃសុវត្ថិភាព SmartFusion2៖ • អាដាប់ទ័រ 12 V • FlashPro4 • ខ្សែ USB A ទៅ Mini – B	Rev D ឬក្រោយ
ម៉ាស៊ីនកុំព្យូទ័រឬកុំព្យូទ័រយួរដៃ	ប្រព័ន្ធប្រតិបត្តិការ Windows XP SP2 - 32-/64-bit ប្រព័ន្ធប្រតិបត្តិការ Windows 7 - 32-/64-bit
តម្រូវការកម្មវិធី
Libero® System-on-Chip (SoC)	v11.7
កម្មវិធីកម្មវិធី FlashPro	v11.7
SoftConsole	v3.4 SP1*
កម្មវិធីបញ្ជាកុំព្យូទ័រ	កម្មវិធីបញ្ជា USB ទៅ UART
ក្របខ័ណ្ឌសម្រាប់ការបើកដំណើរការសាកល្បង GUI	Microsoft .NET Framework 4 Client សម្រាប់បើកដំណើរការ demo GUI
ចំណាំ៖ *សម្រាប់ការណែនាំសាកល្បងនេះ SoftConsole v3.4 SP1 ត្រូវបានប្រើ។ សម្រាប់ការប្រើប្រាស់ SoftConsole v4.0 សូមមើល TU0546៖ ការបង្រៀន SoftConsole v4.0 និង Libero SoC v11.7.

• កញ្ចប់អភិវឌ្ឍន៍ SmartFusion2
• កម្មវិធី Libero SoC v11.7
• ខ្សែ USB Blaster ឬ USB Blaster II

ការរចនាម៉ូដសាកល្បង
ការរចនាម៉ូដសាកល្បងប្រើប្រាស់ពហុមុខងារtage វិធីសាស្រ្តដំណើរការចាប់ផ្ដើម ឬវិធីសាស្ត្រម៉ាស៊ីនចាប់ផ្ដើមផ្នែករឹងដើម្បីផ្ទុករូបភាពកម្មវិធីពី SPI flash ទៅអង្គចងចាំ LPDDR ។ អនុវត្តតាមជំហានខាងក្រោម៖ ការរចនា files អាចទាញយកបានពីផ្លូវខាងក្រោមនៅក្នុង Microsemi webគេហទំព័រ៖ http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

រចនា files រួមមាន:
ការរចនាបទបង្ហាញ files រួមមាន:

• Sampរូបភាពកម្មវិធី
• ការសរសេរកម្មវិធី files
• លីបេរ៉ូ
• GUI អាចប្រតិបត្តិបាន។
• ស្គ្រីបតំណភ្ជាប់
• ការកំណត់រចនាសម្ព័ន្ធ DDR files
• Readme.txt file

SmartFusion2 SoC FPGA - ស្រមោលកូដពី SPI Flash ទៅ LPDDR Memory រូបភាពទី 2 បង្ហាញពីរចនាសម្ព័ន្ធកម្រិតកំពូលនៃការរចនា fileស. សម្រាប់ព័ត៌មានលម្អិត សូមមើល Readme.txt file.

រូបភាពទី 2 ការរចនា Files រចនាសម្ព័ន្ធកម្រិតកំពូល

ការពិពណ៌នាអំពីការរចនាម៉ូដ

ការរចនាសាកល្បងនេះអនុវត្តបច្ចេកទេសស្រមោលកូដដើម្បីចាប់ផ្ដើមរូបភាពកម្មវិធីពីអង្គចងចាំ DDR ។ ការរចនានេះក៏ផ្តល់នូវចំណុចប្រទាក់ម៉ាស៊ីននៅលើ SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) ដើម្បីផ្ទុករូបភាពដែលអាចប្រតិបត្តិកម្មវិធីគោលដៅចូលទៅក្នុង SPI flash ដែលភ្ជាប់ទៅចំណុចប្រទាក់ MSS SPI0 ។
ការដាក់ស្រមោលកូដត្រូវបានអនុវត្តតាមវិធីពីរយ៉ាងខាងក្រោម៖

• ពហុអេសtage វិធីសាស្រ្តដំណើរការចាប់ផ្ដើមដោយប្រើខួរក្បាល Cortex-M3
• វិធីសាស្រ្តម៉ាស៊ីនចាប់ផ្ដើមផ្នែករឹងដោយប្រើក្រណាត់ FPGA ។

ពហុអេសtage វិធីសាស្រ្តដំណើរការចាប់ផ្ដើម

1. បង្កើតរូបភាពកម្មវិធីសម្រាប់អង្គចងចាំ DDR ដោយប្រើកម្មវិធី Libero SoC ។
2. ផ្ទុកកម្មវិធីផ្ទុក SPI Flash ទៅក្នុង SPI flash ដោយប្រើកម្មវិធី Libero SoC ។
3. ដំណើរការ Code Shadowing Demo GUI ដើម្បីសរសេរកម្មវិធី FPGA ហើយផ្ទុករូបភាពកម្មវិធីពី SPI flash ទៅអង្គចងចាំ LPDDR ។

រូបភាពកម្មវិធីត្រូវបានដំណើរការពីអង្គចងចាំ DDR ខាងក្រៅនៅក្នុងការចាប់ផ្ដើមពីរខាងក្រោមtages:

• ខួរក្បាល Cortex-M3 ចាប់ផ្តើមកម្មវិធីចាប់ផ្ដើមប្រព័ន្ធទន់ពីអង្គចងចាំដែលមិនងាយនឹងបង្កជាហេតុដែលបានបង្កប់ (eNVM) ដែលដំណើរការផ្ទេររូបភាពកូដពីឧបករណ៍ SPI flash ទៅអង្គចងចាំ DDR ។
• ខួរក្បាល Cortex-M3 ចាប់ផ្តើមរូបភាពកម្មវិធីពីអង្គចងចាំ DDR ។

ការរចនានេះអនុវត្តកម្មវិធី bootloader ដើម្បីផ្ទុករូបភាពប្រតិបត្តិកម្មវិធីគោលដៅពីឧបករណ៍ SPI flash ទៅអង្គចងចាំ DDR សម្រាប់ប្រតិបត្តិ។ កម្មវិធីចាប់ផ្ដើមប្រព័ន្ធដំណើរការពី eNVM លោតទៅកម្មវិធីគោលដៅដែលរក្សាទុកក្នុងអង្គចងចាំ DDR បន្ទាប់ពីរូបភាពកម្មវិធីគោលដៅត្រូវបានចម្លងទៅអង្គចងចាំ DDR ។

រូបភាពទី 3 Code Shadowing Multi-Stage ដ្យាក្រាមប្លុកសាកល្បងដំណើរការចាប់ផ្ដើម

MDDR ត្រូវបានកំណត់រចនាសម្ព័ន្ធសម្រាប់ LPDDR ដើម្បីដំណើរការនៅ 166 MHz ។ “ឧបសម្ព័ន្ធ៖ ការកំណត់រចនាសម្ព័ន្ធ LPDDR” នៅទំព័រទី 22 បង្ហាញការកំណត់រចនាសម្ព័ន្ធ LPDDR ។ DDR ត្រូវបានកំណត់រចនាសម្ព័ន្ធ មុនពេលប្រតិបត្តិកូដកម្មវិធីសំខាន់។

កម្មវិធីចាប់ផ្ដើមប្រព័ន្ធ

កម្មវិធីចាប់ផ្ដើមប្រព័ន្ធដំណើរការដូចខាងក្រោម៖

1. ការចម្លងរូបភាពកម្មវិធីគោលដៅពីអង្គចងចាំ SPI flash ទៅអង្គចងចាំ DDR ។
2. ការគូសផែនទីអង្គចងចាំ DDR ឡើងវិញពី 0xA0000000 ទៅ 0x00000000 ដោយកំណត់រចនាសម្ព័ន្ធការចុះឈ្មោះប្រព័ន្ធ DDR_CR ។
3. កំពុងចាប់ផ្តើមទ្រនិចជង់របស់ខួរក្បាល Cortex-M3 តាមកម្មវិធីគោលដៅ។ ទីតាំងដំបូងនៃតារាងវ៉ិចទ័រកម្មវិធីគោលដៅមានតម្លៃទ្រនិចជង់។ តារាងវ៉ិចទ័រនៃកម្មវិធីគោលដៅអាចរកបានដោយចាប់ផ្តើមពីអាសយដ្ឋាន 0x00000000 ។
4. កំពុងផ្ទុកកម្មវិធីរាប់ (PC) ដើម្បីកំណត់កម្មវិធីគ្រប់គ្រងកម្មវិធីគោលដៅឡើងវិញសម្រាប់ការដំណើរការរូបភាពកម្មវិធីគោលដៅពីអង្គចងចាំ DDR ។ កម្មវិធីដោះស្រាយកំណត់ឡើងវិញនៃកម្មវិធីគោលដៅមាននៅក្នុងតារាងវ៉ិចទ័រនៅអាសយដ្ឋាន 0x00000004 ។

រូបភាពទី 4 លំហូររចនាសម្រាប់ Multi-Stage វិធីសាស្រ្តដំណើរការចាប់ផ្ដើម

វិធីសាស្រ្តចាប់ផ្ដើមម៉ាស៊ីនផ្នែករឹង

1. បង្កើតប្រព័ន្ធគោលពីរដែលអាចប្រតិបត្តិបាន។ file ដោយប្រើកម្មវិធី Libero SoC ។
2. ផ្ទុកប្រព័ន្ធគោលពីរ file ចូលទៅក្នុង SPI flash ដោយប្រើកម្មវិធី Libero SoC ។
3. ដំណើរការ Hardware Boot Engine Design ដើម្បីសរសេរកម្មវិធី FPGA ហើយផ្ទុករូបភាពកម្មវិធីពី SPI flash ទៅ LPDDR memory។

នៅក្នុងវិធីនេះ Cortex-M3 ចាប់ផ្តើមរូបភាពកម្មវិធីគោលដៅដោយផ្ទាល់ពីអង្គចងចាំ DDR ខាងក្រៅ។ ម៉ាស៊ីនចាប់ផ្ដើមផ្នែករឹងចម្លងរូបភាពកម្មវិធីពីឧបករណ៍ SPI flash ទៅអង្គចងចាំ DDR មុនពេលចេញផ្សាយការកំណត់ដំណើរការ Cortex-M3 ឡើងវិញ។ បន្ទាប់ពីបញ្ចេញការកំណត់ឡើងវិញ ខួរក្បាល Cortex-M3 ចាប់ផ្តើមដោយផ្ទាល់ពីអង្គចងចាំ DDR ។ វិធីសាស្ត្រនេះត្រូវការពេលចាប់ផ្ដើមតិចជាងមុនជាងពហុមុខងារtage ដំណើរការចាប់ផ្ដើមព្រោះវាជៀសវាងការចាប់ផ្ដើមច្រើន។tages និងចម្លងរូបភាពកម្មវិធីទៅអង្គចងចាំ DDR ក្នុងពេលតិច។ ការរចនាសាកល្បងនេះអនុវត្តតក្កវិជ្ជាម៉ាស៊ីនចាប់ផ្ដើមនៅក្នុងក្រណាត់ FPGA ដើម្បីចម្លងរូបភាពដែលអាចប្រតិបត្តិកម្មវិធីគោលដៅពី SPI flash ទៅអង្គចងចាំ DDR សម្រាប់ប្រតិបត្តិ។ ការរចនានេះក៏អនុវត្តកម្មវិធី SPI flash loader ដែលអាចត្រូវបានប្រតិបត្តិដោយ Cortex-M3 processor ដើម្បីផ្ទុករូបភាពដែលអាចប្រតិបត្តិកម្មវិធីគោលដៅទៅក្នុងឧបករណ៍ SPI flash ដោយប្រើចំណុចប្រទាក់ម៉ាស៊ីនដែលបានផ្តល់នៅលើ SmartFusion2 SoC FPGA MMUART_1 ។ កុងតាក់ DIP1 នៅលើឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 អាចត្រូវបានប្រើដើម្បីជ្រើសរើសថាតើត្រូវសរសេរកម្មវិធីឧបករណ៍ SPI flash ឬដើម្បីប្រតិបត្តិកូដពីអង្គចងចាំ DDR ។ ប្រសិនបើកម្មវិធីគោលដៅដែលអាចប្រតិបត្តិបានមាននៅក្នុងឧបករណ៍ SPI flash នោះកូដស្រមោលពីឧបករណ៍ SPI flash ទៅអង្គចងចាំ DDR ត្រូវបានចាប់ផ្តើមនៅពេលថាមពលឧបករណ៍។ ម៉ាស៊ីនចាប់ផ្ដើមចាប់ផ្តើម MDDR ចម្លងរូបភាពពីឧបករណ៍ SPI flash ទៅអង្គចងចាំ DDR និងកំណត់ទំហំអង្គចងចាំ DDR ឡើងវិញទៅ 0x00000000 ដោយរក្សាដំណើរការ Cortex-M3 ឡើងវិញ។ បន្ទាប់ពីម៉ាស៊ីនចាប់ផ្ដើមចេញការកំណត់ឡើងវិញ Cortex-M3 Cortex-M3 ប្រតិបត្តិកម្មវិធីគោលដៅពីអង្គចងចាំ DDR ។ រូបភាពទី 5 បង្ហាញដ្យាក្រាមប្លុកលម្អិតនៃការរចនាសាកល្បង។ FIC_0 ត្រូវបានកំណត់រចនាសម្ព័ន្ធក្នុងរបៀប Slave ដើម្បីចូលប្រើ MSS SPI_0 ពី FPGA fabric AHB master។ ចំណុចប្រទាក់ MDDR AXI (DDR_FIC) ត្រូវបានបើកដើម្បីចូលប្រើអង្គចងចាំ DDR ពី FPGA fabric AXI master ។

រូបភាពទី 5 Code Shadowing Hardware Boot Engine Demo Block Diagram

ម៉ាស៊ីនចាប់ផ្ដើម
នេះគឺជាផ្នែកសំខាន់នៃការបង្ហាញកូដស្រមោលដែលចម្លងរូបភាពកម្មវិធីពីឧបករណ៍ SPI flash ទៅអង្គចងចាំ DDR ។ ម៉ាស៊ីនចាប់ផ្តើមដំណើរការដូចខាងក្រោមៈ

1. ការចាប់ផ្តើម MDDR សម្រាប់ការចូលប្រើ LPDDR នៅ 166 MHz ដោយរក្សាអង្គដំណើរការ Cortex-M3 ត្រូវបានកំណត់ឡើងវិញ។
2. ការចម្លងរូបភាពកម្មវិធីគោលដៅពីឧបករណ៍អង្គចងចាំពន្លឺ SPI ទៅអង្គចងចាំ DDR ដោយប្រើមេ AXI នៅក្នុងក្រណាត់ FPGA តាមរយៈចំណុចប្រទាក់ MDDR AXI ។
3. ការគូសផែនទីអង្គចងចាំ DDR ឡើងវិញពីអាសយដ្ឋាន 0xA0000000 ដល់ 0x00000000 ដោយសរសេរទៅការចុះឈ្មោះប្រព័ន្ធ DDR_CR ។
4. ការចេញផ្សាយការកំណត់ឡើងវិញទៅ Cortex-M3 processor ដើម្បីចាប់ផ្ដើមពីអង្គចងចាំ DDR ។

រូបភាពទី 6 លំហូរការរចនាសម្រាប់វិធីសាស្ត្រ Hardware Boot Engine

ការបង្កើតរូបភាពកម្មវិធីគោលដៅសម្រាប់អង្គចងចាំ DDR

រូបភាពដែលអាចត្រូវបានប្រតិបត្តិពីអង្គចងចាំ DDR គឺតម្រូវឱ្យដំណើរការការបង្ហាញ។ ប្រើការពិពណ៌នាតំណភ្ជាប់ production-execute-in-place-externalDDR.ld file ដែលត្រូវបានរួមបញ្ចូលនៅក្នុងការរចនា files ដើម្បីបង្កើតរូបភាពកម្មវិធី។ ការពិពណ៌នាអំពីតំណភ្ជាប់នេះ។ file កំណត់អាសយដ្ឋានចាប់ផ្តើមអង្គចងចាំ DDR ជា 0x00000000 ចាប់តាំងពីកម្មវិធីចាប់ផ្ដើមប្រព័ន្ធ ឬម៉ាស៊ីនចាប់ផ្ដើមដំណើរការឡើងវិញនូវអង្គចងចាំ DDR ពី 0xA0000000 ដល់ 0x00000000 ។ ស្គ្រីបតំណភ្ជាប់នេះបង្កើតរូបភាពកម្មវិធីដែលមានការណែនាំ ទិន្នន័យ និងផ្នែក BSS នៅក្នុងអង្គចងចាំដែលអាសយដ្ឋានចាប់ផ្តើមគឺ 0x00000000 ។ ឌីយ៉ូតបញ្ចេញពន្លឺធម្មតា (LED) ភ្លឹបភ្លែតៗ កម្មវិធីកំណត់ម៉ោង និងប្តូររូបភាពកម្មវិធីជំនាន់ដែលរំខាន file ត្រូវបានផ្តល់ជូនសម្រាប់ការបង្ហាញនេះ។

SPI Flash Loader

កម្មវិធីផ្ទុកពន្លឺ SPI ត្រូវបានអនុវត្តដើម្បីផ្ទុកអង្គចងចាំ SPI flash នៅលើយន្តហោះជាមួយនឹងរូបភាពកម្មវិធីគោលដៅដែលអាចប្រតិបត្តិបានពីម៉ាស៊ីនកុំព្យូទ័រតាមរយៈចំណុចប្រទាក់ MMUART_1 ។ ខួរក្បាល Cortex-M3 បង្កើតសតិបណ្ដោះអាសន្នសម្រាប់ទិន្នន័យដែលចូលមកលើចំណុចប្រទាក់ MMUART_1 និងផ្តួចផ្តើម DMA គ្រឿងកុំព្យូទ័រ (PDMA) ដើម្បីសរសេរទិន្នន័យដែលជាប់បណ្ដោះអាសន្នទៅជា SPI flash តាមរយៈ MSS_SPI0 ។

កំពុងដំណើរការ Demo
ដើម្បីដំណើរការការរចនាសាកល្បង សូមអនុវត្តតាមជំហានខាងក្រោម៖ ការបង្ហាញបង្ហាញពីរបៀបផ្ទុករូបភាពកម្មវិធីនៅក្នុង SPI flash ហើយប្រតិបត្តិរូបភាពកម្មវិធីនោះពីអង្គចងចាំ DDR ខាងក្រៅ។ ការបង្ហាញនេះផ្តល់នូវអតីតampរូបភាពកម្មវិធី sample_image_LPDDR.bin ។ រូបភាពនេះបង្ហាញសារស្វាគមន៍ និងសាររំខានកម្មវិធីកំណត់ម៉ោងនៅលើកុងសូលសៀរៀល ហើយព្រិចភ្នែក LED1 ទៅ LED8 នៅលើឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ។ ដើម្បីមើលសាររំខាន GPIO នៅលើកុងសូលសៀរៀល សូមចុច SW2 ឬ SW3 switch។

ការដំឡើង Demo Design

ជំហានខាងក្រោមពិពណ៌នាអំពីរបៀបដំឡើងការបង្ហាញសម្រាប់បន្ទះឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2៖ ភ្ជាប់ម៉ាស៊ីនកុំព្យូទ័រទៅឧបករណ៍ភ្ជាប់ J18 ដោយប្រើខ្សែ USB A ទៅ mini-B ។ កម្មវិធីបញ្ជាស្ពាន USB ទៅ UART ត្រូវបានរកឃើញដោយស្វ័យប្រវត្តិ។ ផ្ទៀងផ្ទាត់ថាតើការរកឃើញត្រូវបានធ្វើឡើងនៅក្នុងកម្មវិធីគ្រប់គ្រងឧបករណ៍ដូចដែលបានបង្ហាញក្នុងរូបភាពទី 7 ដែរឬទេ។

1. ប្រសិនបើកម្មវិធីបញ្ជា USB មិនត្រូវបានរកឃើញដោយស្វ័យប្រវត្តិ សូមដំឡើងកម្មវិធីបញ្ជា USB ។
2. សម្រាប់ការទំនាក់ទំនងស្ថានីយសៀរៀលតាមរយៈខ្សែ FTDI mini USB សូមដំឡើងកម្មវិធីបញ្ជា FTDI D2XX ។ ទាញយកកម្មវិធីបញ្ជា និងការណែនាំអំពីការដំឡើងពី៖
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

រូបភាពទី 7 លំហូរការរចនាសម្រាប់វិធីសាស្ត្រ Hardware Boot Engine

ភ្ជាប់ jumpers នៅលើបន្ទះឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ដូចបង្ហាញក្នុងតារាងទី 2។

ប្រយ័ត្ន៖ មុនពេលធ្វើការភ្ជាប់ jumper សូមបិទកុងតាក់ផ្គត់ផ្គង់ថាមពល SW7។

តារាងទី 2 ឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ការកំណត់ Jumper

អ្នកលោត	ខ្ទាស់ (ពី)	ខ្ទាស់ (ទៅ)	មតិយោបល់
J22	1	2	លំនាំដើម
J23	1	2	លំនាំដើម
J24	1	2	លំនាំដើម
J8	1	2	លំនាំដើម
J3	1	2	លំនាំដើម

នៅក្នុងឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 សូមភ្ជាប់ការផ្គត់ផ្គង់ថាមពលទៅឧបករណ៍ភ្ជាប់ J6 ។ រូបភាពទី 8 បង្ហាញពីការដំឡើងក្តារសម្រាប់ដំណើរការកូដស្រមោលពី SPI flash ទៅ LPDDR demo នៅលើ SmartFusion2 Security Evaluation Kit។

រូបភាពទី 8 ការដំឡើងឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2

SPI Flash Loader និង Code Shadowing Demo GUI
វាត្រូវបានទាមទារដើម្បីដំណើរការការបង្ហាញកូដស្រមោល។ SPI Flash Loader និង Code Shadowing Demo GUI គឺជាចំណុចប្រទាក់អ្នកប្រើក្រាហ្វិកដ៏សាមញ្ញដែលដំណើរការលើម៉ាស៊ីនកុំព្យូទ័រដើម្បីសរសេរកម្មវិធី SPI flash និងដំណើរការការបង្ហាញកូដស្រមោលនៅលើ SmartFusion2 Security Evaluation Kit។ UART ត្រូវ​បាន​ប្រើ​ជា​ពិធីការ​ទំនាក់​ទំនង​គូស​បន្ទាត់​ពី​ក្រោម​រវាង​ម៉ាស៊ីន PC និង SmartFusion2 Security Evaluation Kit។ វាក៏ផ្តល់នូវផ្នែកកុងសូលសៀរៀលដើម្បីបោះពុម្ពសារបំបាត់កំហុសដែលបានទទួលពីកម្មវិធីនៅលើចំណុចប្រទាក់ UART ។

រូបភាពទី 9 SPI Flash Loader និង Code Shadowing Demo GUI

GUI គាំទ្រមុខងារដូចខាងក្រោមៈ

• កម្មវិធី SPI Flash៖ កម្មវិធីរូបភាព file ចូលទៅក្នុង SPI flash ។
• កម្មវិធី និងកូដស្រមោលពី SPI Flash ទៅ DDR៖ កម្មវិធីរូបភាព file ចូលទៅក្នុង SPI flash ចម្លងវាទៅអង្គចងចាំ DDR ហើយចាប់ផ្ដើមរូបភាពពីអង្គចងចាំ DDR ។
• កម្មវិធី និងកូដស្រមោលពី SPI Flash ទៅ SDR៖ កម្មវិធីរូបភាព file ចូលទៅក្នុង SPI flash ចម្លងវាទៅអង្គចងចាំ SDR ហើយចាប់ផ្ដើមរូបភាពពីអង្គចងចាំ SDR ។
• ការដាក់ស្រមោលកូដទៅ DDR៖ ចម្លងរូបភាពដែលមានស្រាប់ file ពី SPI flash ទៅអង្គចងចាំ DDR ហើយចាប់ផ្ដើមរូបភាពពីអង្គចងចាំ DDR ។
• ការដាក់ស្រមោលកូដទៅ SDR៖ ចម្លងរូបភាពដែលមានស្រាប់ file ពី SPI flash ទៅអង្គចងចាំ SDR ហើយចាប់ផ្ដើមរូបភាពពីអង្គចងចាំ SDR ។

ចុចជំនួយសម្រាប់ព័ត៌មានបន្ថែមអំពី GUI ។

ភ្ជាប់ឧបករណ៍អភិវឌ្ឍន៍ SmartFusion2 ទៅកុំព្យូទ័ររបស់អ្នកដោយប្រើខ្សែ USB Blaster ឬ USB Blaster II ។ បន្ទាប់មកអនុវត្តតាមជំហានខាងក្រោម៖

1. បើកដំណើរការឧបករណ៍អភិវឌ្ឍន៍ SmartFusion2 ។
2. បើក Code Shadowing Demo GUI នៅក្នុងកម្មវិធី Libero SoC ។
3. ជ្រើសរើសការកំណត់សមរម្យសម្រាប់ការរចនារបស់អ្នក ហើយចុច "បង្កើត" ដើម្បីបង្កើតកម្មវិធី file.
4. ភ្ជាប់ទៅឧបករណ៍អភិវឌ្ឍន៍ SmartFusion2 ដោយប្រើខ្សែ USB Blaster ឬ USB Blaster II ។
5. រៀបចំកម្មវិធី FPGA ហើយផ្ទុករូបភាពកម្មវិធីពី SPI flash ទៅអង្គចងចាំ LPDDR ដោយចុច "កម្មវិធី" នៅក្នុង Code Shadowing Demo GUI ។

កំពុងដំណើរការ Demo Design សម្រាប់ Multi-Stage វិធីសាស្រ្តដំណើរការចាប់ផ្ដើម
ដើម្បីដំណើរការការរចនាសាកល្បងសម្រាប់ multi-stage boot process method សូមអនុវត្តតាមជំហានខាងក្រោម៖

1. បើកដំណើរការឧបករណ៍អភិវឌ្ឍន៍ SmartFusion2 ។
2. ភ្ជាប់ទៅឧបករណ៍អភិវឌ្ឍន៍ SmartFusion2 ដោយប្រើខ្សែ USB Blaster ឬ USB Blaster II ។
3. កំណត់បន្ទះឡើងវិញ ហើយរង់ចាំឱ្យវាបញ្ចប់ដំណើរការចាប់ផ្ដើម។
4. កម្មវិធីនឹងដំណើរការដោយស្វ័យប្រវត្តិពីអង្គចងចាំ LPDDR។

ជំហានខាងក្រោមពិពណ៌នាអំពីរបៀបដំណើរការការរចនាសាកល្បងសម្រាប់ពហុសtagវិធីសាស្រ្តដំណើរការចាប់ផ្ដើម៖

1. ប្តូរកុងតាក់ផ្គត់ផ្គង់ថាមពល SW7 ទៅ ON ។
2. រៀបចំកម្មវិធីឧបករណ៍ SmartFusion2 SoC FPGA ជាមួយនឹងការសរសេរកម្មវិធី file ផ្តល់ជូននៅក្នុងការរចនា files (SF2_CodeShadowing_LPDDR_DF\កម្មវិធី
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp ដោយប្រើកម្មវិធីរចនា FlashPro ។
3. បើកដំណើរការកម្មវិធី SPI Flash Loader និង Code Shadowing Demo GUI ដែលអាចប្រតិបត្តិបាន។ file មាននៅក្នុងការរចនា files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe) ។
4. ជ្រើសរើសច្រក COM ដែលសមស្រប (ដែលកម្មវិធីបញ្ជា USB សៀរៀលត្រូវបានចង្អុលបង្ហាញ) ពីបញ្ជីទម្លាក់ចុះនៃច្រក COM ។
5. ចុចភ្ជាប់។ បន្ទាប់ពីបង្កើតការភ្ជាប់រួច Connect ប្តូរទៅ Disconnect ។
6. ចុច រកមើល ដើម្បីជ្រើសរើសអតីតampរូបភាពដែលអាចប្រតិបត្តិបានគោលដៅ file ផ្តល់ជូនជាមួយនឹងការរចនា files (SF2_CodeShadowing_LPDDR_DF/Sampរូបភាពកម្មវិធី/MultiStageBoot_method/sample_image_LPDDR.bin) ។
   ចំណាំ៖ ដើម្បីបង្កើតធុងរូបភាពកម្មវិធី fileសូមមើល “ឧបសម្ព័ន្ធ៖ ការបង្កើតធុងដែលអាចប្រតិបត្តិបាន។ File» នៅ​ទំព័រ ៦។
7. រក្សាអាសយដ្ឋានចាប់ផ្តើមនៃអង្គចងចាំពន្លឺ SPI ជាលំនាំដើមនៅ 0x00000000 ។
8. ជ្រើសរើសកម្មវិធី និងកូដស្រមោលពីជម្រើស SPI Flash ទៅ DDR ។
9. ចុច Start ដូចបង្ហាញក្នុងរូបភាពទី 10 ដើម្បីផ្ទុករូបភាពដែលអាចប្រតិបត្តិបានទៅក្នុង SPI flash និងកូដស្រមោលពីអង្គចងចាំ DDR ។

រូបភាពទី 10 ការចាប់ផ្តើមសាកល្បង 

ប្រសិនបើឧបករណ៍ SmartFusion2 ត្រូវបានកម្មវិធីជាមួយ STAPL file ដែល MDDR មិនត្រូវបានកំណត់រចនាសម្ព័ន្ធសម្រាប់អង្គចងចាំ DDR បន្ទាប់មកវាបង្ហាញសារកំហុសដូចបង្ហាញក្នុងរូបភាពទី 11 ។

រូបភាពទី 11 ឧបករណ៍ខុស ឬសារជម្រើស

ផ្នែកកុងសូលសៀរៀលនៅលើ GUI បង្ហាញសារបំបាត់កំហុស ហើយចាប់ផ្តើមសរសេរកម្មវិធី SPI flash លើការលុប SPI flash ដោយជោគជ័យ។ រូបភាពទី 12 បង្ហាញពីស្ថានភាពនៃការសរសេរ SPI flash ។

រូបភាពទី 12 ការផ្ទុកពន្លឺ

1. នៅពេលសរសេរកម្មវិធី SPI flash ដោយជោគជ័យ កម្មវិធីចាប់ផ្ដើមប្រព័ន្ធដំណើរការលើ SmartFusion2 SoC FPGA ចម្លងរូបភាពកម្មវិធីពី SPI flash ទៅអង្គចងចាំ DDR ហើយចាប់ផ្ដើមរូបភាពកម្មវិធី។ ប្រសិនបើរូបភាពដែលបានផ្តល់ sample_image_LPDDR.bin ត្រូវ​បាន​ជ្រើសរើស កុងសូល​សៀរៀល​បង្ហាញ​សារ​ស្វាគមន៍ ប្ដូរ​ការ​រំខាន និង​កំណត់​ម៉ោង​សារ​រំខាន​ដូច​បង្ហាញ​ក្នុង​រូបភាព 13 និង​រូបភាព
2. គំរូ LED ដែលកំពុងដំណើរការត្រូវបានបង្ហាញនៅលើ LED1 ដល់ LED8 នៅលើឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ។
3. ចុចកុងតាក់ SW2 និង SW3 ដើម្បីមើលសាររំខាននៅលើកុងសូលសៀរៀល។

រូបភាពទី 13 កំពុងដំណើរការរូបភាពកម្មវិធីគោលដៅពីអង្គចងចាំ DDR3

រូបភាពទី 14 កម្មវិធីកំណត់ម៉ោង និងសាររំខាននៅក្នុងកុងសូលសៀរៀល

កំពុងដំណើរការការរចនាវិធីសាស្ត្រ Boot Engine របស់ Hardware
ដើម្បីដំណើរការការរចនាសាកល្បងសម្រាប់វិធីសាស្ត្រ hardware boot engine សូមអនុវត្តតាមជំហានខាងក្រោម៖

1. បើកដំណើរការឧបករណ៍អភិវឌ្ឍន៍ SmartFusion2 ។
2. ភ្ជាប់ទៅឧបករណ៍អភិវឌ្ឍន៍ SmartFusion2 ដោយប្រើខ្សែ USB Blaster ឬ USB Blaster II ។
3. កំណត់បន្ទះឡើងវិញ ហើយរង់ចាំឱ្យវាបញ្ចប់ដំណើរការចាប់ផ្ដើម។
4. កម្មវិធីនឹងដំណើរការដោយស្វ័យប្រវត្តិពីអង្គចងចាំ LPDDR។

ជំហានខាងក្រោមពិពណ៌នាអំពីរបៀបដំណើរការការរចនាវិធីសាស្ត្រចាប់ផ្ដើមម៉ាស៊ីនផ្នែករឹង៖

1. ប្តូរកុងតាក់ផ្គត់ផ្គង់ថាមពល SW7 ទៅ ON ។
2. រៀបចំកម្មវិធីឧបករណ៍ SmarFusion2 SoC FPGA ជាមួយនឹងការសរសេរកម្មវិធី file ផ្តល់ជូននៅក្នុងការរចនា files (SF2_CodeShadowing_LPDDR_DF\កម្មវិធី Files\HWBootEngine_method\CodeShadowing_Fabric.stp ដោយប្រើកម្មវិធីរចនា FlashPro ។
3. ដើម្បីសរសេរកម្មវិធី SPI Flash ធ្វើឱ្យ DIP ប្តូរ SW5-1 ទៅទីតាំង ON ។ ការជ្រើសរើសនេះធ្វើឱ្យចាប់ផ្តើម Cortex-M3 ពី eNVM ។ ចុច SW6 ដើម្បីកំណត់ឧបករណ៍ SmartFusion2 ឡើងវិញ។
4. បើកដំណើរការកម្មវិធី SPI Flash Loader និង Code Shadowing Demo GUI ដែលអាចប្រតិបត្តិបាន។ file មាននៅក្នុងការរចនា files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe) ។
5. ជ្រើសរើសច្រក COM ដែលសមស្រប (ដែលកម្មវិធីបញ្ជា USB សៀរៀលត្រូវបានចង្អុលបង្ហាញ) ពីបញ្ជីទម្លាក់ចុះនៃច្រក COM ។
6. ចុចភ្ជាប់។ បន្ទាប់ពីបង្កើតការភ្ជាប់រួច Connect ប្តូរទៅ Disconnect ។
7. ចុច រកមើល ដើម្បីជ្រើសរើសអតីតampរូបភាពដែលអាចប្រតិបត្តិបានគោលដៅ file ផ្តល់ជូនជាមួយនឹងការរចនា files (SF2_CodeShadowing_LPDDR_DF/Sampរូបភាពកម្មវិធី/HWBootEngine_method/sample_image_LPDDR.bin) ។
   ចំណាំ៖ ដើម្បីបង្កើតធុងរូបភាពកម្មវិធី fileសូមមើល “ឧបសម្ព័ន្ធ៖ ការបង្កើតធុងដែលអាចប្រតិបត្តិបាន។ File» នៅ​ទំព័រ ៦។
8. ជ្រើសរើសជម្រើស Hardware Boot Engine នៅក្នុង Code Shadowing Method ។
9. ជ្រើសរើសជម្រើសកម្មវិធី SPI Flash ពីម៉ឺនុយជម្រើស។
10. ចុច Start ដូចបង្ហាញក្នុងរូបភាពទី 15 ដើម្បីផ្ទុករូបភាពដែលអាចប្រតិបត្តិបានទៅក្នុង SPI flash ។

រូបភាពទី 15 ការចាប់ផ្តើមសាកល្បង

ផ្នែកកុងសូលសៀរៀលនៅលើ GUI បង្ហាញសារបំបាត់កំហុស និងស្ថានភាពនៃការសរសេរ SPI flash ដូចបង្ហាញក្នុងរូបភាពទី 16 ។
រូបភាពទី 16 ការផ្ទុកពន្លឺ

1. បន្ទាប់ពីសរសេរកម្មវិធី SPI flash ដោយជោគជ័យ ប្តូរ DIP switch SW5-1 ទៅ OFF position។ ការជ្រើសរើសនេះធ្វើឱ្យចាប់ផ្តើមដំណើរការ Cortex-M3 ពីអង្គចងចាំ DDR ។
2. ចុច SW6 ដើម្បីកំណត់ឧបករណ៍ SmartFusion2 ឡើងវិញ។ ម៉ាស៊ីនចាប់ផ្ដើមចម្លងរូបភាពកម្មវិធីពី SPI flash ទៅអង្គចងចាំ DDR ហើយចេញផ្សាយកំណត់ឡើងវិញទៅ Cortex-M3 ដែលចាប់ផ្ដើមរូបភាពកម្មវិធីពីអង្គចងចាំ DDR ។ ប្រសិនបើរូបភាព "sample_image_LPDDR.bin” ត្រូវបានផ្ទុកទៅ SPI flash កុងសូលសៀរៀលបង្ហាញសារស្វាគមន៍ ប្តូរការរំខាន (ចុច SW2 ឬ SW3) និងសាររំខានកម្មវិធីកំណត់ម៉ោង ដូចបង្ហាញក្នុងរូបភាពទី 17 ហើយលំនាំ LED ដែលកំពុងដំណើរការត្រូវបានបង្ហាញនៅលើ LED1 ដល់ LED8 នៅលើឧបករណ៍វាយតម្លៃសុវត្ថិភាព SmartFusion2 ។

រូបភាពទី 17 កំពុងដំណើរការរូបភាពកម្មវិធីគោលដៅពីអង្គចងចាំ DDR3

សេចក្តីសន្និដ្ឋាន
អ្នកបានប្រើប្រាស់ SmartFusion2 SoC FPGA ដោយជោគជ័យជាមួយនឹងការដាក់កូដពី SPI Flash ទៅអង្គចងចាំ LPDDR។ ការបង្ហាញនេះបង្ហាញពីសមត្ថភាពរបស់ឧបករណ៍ SmartFusion2 ដើម្បីធ្វើអន្តរកម្មជាមួយអង្គចងចាំ DDR និងដើម្បីដំណើរការរូបភាពដែលអាចប្រតិបត្តិបានពីអង្គចងចាំ DDR ដោយដាក់កូដស្រមោលពីឧបករណ៍អង្គចងចាំ SPI flash ។ វាក៏បង្ហាញវិធីសាស្រ្តពីរនៃការអនុវត្តស្រមោលកូដនៅលើឧបករណ៍ SmartFusion2 ។

ឧបសម្ព័ន្ធ៖ ការកំណត់រចនាសម្ព័ន្ធ LPDDR

រូបភាពទី 18 ការកំណត់រចនាសម្ព័ន្ធ DDR ទូទៅ

រូបភាពទី 19 ការកំណត់ការចាប់ផ្តើមអង្គចងចាំ DDR

រូបភាពទី 20 ការកំណត់ពេលវេលាអង្គចងចាំ DDR

ឧបសម្ព័ន្ធ៖ ការបង្កើតធុងដែលអាចប្រតិបត្តិបាន។ File

ធុងដែលអាចប្រតិបត្តិបាន។ file តម្រូវឱ្យសរសេរកម្មវិធី SPI flash សម្រាប់ដំណើរការការបង្ហាញកូដស្រមោល។ ដើម្បីបង្កើតធុងសំរាមដែលអាចប្រតិបត្តិបាន។ file ពី "sample_image_LPDDR” SoftConsole អនុវត្តជំហានខាងក្រោម៖

1. បង្កើតគម្រោង SoftConsole ជាមួយ linker script production-execute-in-place-externalDDR។
2. បន្ថែមផ្លូវដំឡើង SoftConsole ឧទាហរណ៍ampឡេ
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin ទៅកាន់ 'Environment Variables' ដូចបង្ហាញក្នុងរូបភាពទី 21។

រូបភាពទី 21 ការបន្ថែមផ្លូវដំឡើង SoftConsole

1. ចុចពីរដងលើបណ្តុំ file ប៊ីន-File-Generator.bat មានទីតាំងនៅ៖ SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampថត le_image_LPDDR ដូចបង្ហាញក្នុងរូបភាពទី 22 ។

រូបភាពទី 22 ការបន្ថែមផ្លូវដំឡើង SoftConsole

• ប៊ីន-File- ម៉ាស៊ីនភ្លើងបង្កើត sample_image_LPDDR.bin file

ប្រវត្តិកែប្រែ

តារាងខាងក្រោមបង្ហាញពីការផ្លាស់ប្តូរសំខាន់ៗដែលបានធ្វើឡើងនៅក្នុងឯកសារនេះសម្រាប់ការកែប្រែនីមួយៗ។

ការពិនិត្យឡើងវិញ	ការផ្លាស់ប្តូរ
ការកែប្រែ 2 (ខែមេសា 2016)	បានធ្វើបច្ចុប្បន្នភាពឯកសារសម្រាប់ការចេញផ្សាយកម្មវិធី Libero SoC v11.7 (SAR 78258) ។
ការកែប្រែ 1 (ខែធ្នូ 2015)	ការចេញផ្សាយដំបូង។

ការគាំទ្រផលិតផល

Microsemi SoC Products Group គាំទ្រផលិតផលរបស់ខ្លួនជាមួយនឹងសេវាកម្មគាំទ្រផ្សេងៗ រួមទាំងសេវាអតិថិជន មជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអតិថិជន ក webគេហទំព័រ សំបុត្រអេឡិចត្រូនិក និងការិយាល័យលក់ទូទាំងពិភពលោក។ ឧបសម្ព័ន្ធនេះមានព័ត៌មានអំពីការទាក់ទង Microsemi SoC Products Group និងប្រើប្រាស់សេវាកម្មគាំទ្រទាំងនេះ។

សេវាអតិថិជន
ទាក់ទងផ្នែកបម្រើអតិថិជនសម្រាប់ការគាំទ្រផលិតផលដែលមិនមែនជាបច្ចេកទេស ដូចជាតម្លៃផលិតផល ការធ្វើឱ្យប្រសើរផលិតផល ព័ត៌មានបច្ចុប្បន្នភាព ស្ថានភាពការបញ្ជាទិញ និងការអនុញ្ញាត។ ពីអាមេរិកខាងជើង ហៅទៅ 800.262.1060 ពីជុំវិញពិភពលោក ហៅទៅ 650.318.4460 ទូរសារ ពីគ្រប់ទីកន្លែងក្នុងពិភពលោក 408.643.6913

មជ្ឈមណ្ឌលគាំទ្របច្ចេកទេសអតិថិជន
Microsemi SoC Products Group មានបុគ្គលិកមជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអតិថិជនរបស់ខ្លួនជាមួយនឹងវិស្វករជំនាញខ្ពស់ ដែលអាចជួយឆ្លើយសំណួរផ្នែករឹង កម្មវិធី និងការរចនារបស់អ្នកអំពីផលិតផល Microsemi SoC ។ មជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអតិថិជនចំណាយពេលវេលាយ៉ាងច្រើនក្នុងការបង្កើតកំណត់ចំណាំកម្មវិធី ចម្លើយចំពោះសំណួរវដ្តនៃការរចនាទូទៅ ឯកសារនៃបញ្ហាដែលគេស្គាល់ និងសំណួរដែលសួរញឹកញាប់ផ្សេងៗ។ ដូច្នេះមុនពេលអ្នកទាក់ទងមកយើង សូមចូលទៅកាន់ធនធានអនឡាញរបស់យើង។ វាទំនងជាយើងបានឆ្លើយសំណួររបស់អ្នករួចហើយ។

ជំនួយបច្ចេកទេស
សម្រាប់ការគាំទ្រផលិតផល Microsemi SoC សូមចូលទៅកាន់
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webគេហទំព័រ
អ្នកអាចរកមើលព័ត៌មានបច្ចេកទេស និងមិនមែនបច្ចេកទេសជាច្រើននៅលើទំព័រផ្ទះ Microsemi SoC Products Group នៅ http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

ទាក់ទងផ្នែកជំនួយបច្ចេកទេសអតិថិជន មជ្ឈមណ្ឌល
វិស្វករជំនាញខ្ពស់ បុគ្គលិកមជ្ឈមណ្ឌលជំនួយបច្ចេកទេស។ មជ្ឈមណ្ឌលជំនួយបច្ចេកទេសអាចទាក់ទងតាមអ៊ីមែល ឬតាមរយៈ Microsemi SoC Products Group webគេហទំព័រ។

អ៊ីមែល
អ្នកអាចទំនាក់ទំនងសំណួរបច្ចេកទេសរបស់អ្នកទៅកាន់អាសយដ្ឋានអ៊ីមែលរបស់យើង និងទទួលបានចម្លើយត្រឡប់មកវិញតាមអ៊ីមែល ទូរសារ ឬទូរស័ព្ទ។ ដូចគ្នានេះផងដែរ ប្រសិនបើអ្នកមានបញ្ហាការរចនា អ្នកអាចផ្ញើអ៊ីមែលទៅការរចនារបស់អ្នក។ files ដើម្បីទទួលបានជំនួយ។ យើងត្រួតពិនិត្យគណនីអ៊ីមែលឥតឈប់ឈរពេញមួយថ្ងៃ។ នៅពេលផ្ញើសំណើរបស់អ្នកមកយើងខ្ញុំ ត្រូវប្រាកដថាបញ្ចូលឈ្មោះពេញរបស់អ្នក ឈ្មោះក្រុមហ៊ុន និងព័ត៌មានទំនាក់ទំនងរបស់អ្នកសម្រាប់ដំណើរការប្រកបដោយប្រសិទ្ធភាពនៃសំណើរបស់អ្នក។ អាសយដ្ឋានអ៊ីមែលជំនួយបច្ចេកទេសគឺ soc_tech@microsemi.com.

ករណីរបស់ខ្ញុំ
អតិថិជនរបស់ Microsemi SoC Products Group អាចដាក់បញ្ជូន និងតាមដានករណីបច្ចេកទេសតាមអ៊ីនធឺណិត ដោយចូលទៅកាន់ My Cases។

នៅខាងក្រៅសហរដ្ឋអាមេរិក
អតិថិជនដែលត្រូវការជំនួយនៅខាងក្រៅតំបន់ពេលវេលារបស់សហរដ្ឋអាមេរិកអាចទាក់ទងផ្នែកជំនួយបច្ចេកទេសតាមរយៈអ៊ីមែល (soc_tech@microsemi.com) ឬទាក់ទងការិយាល័យលក់ក្នុងស្រុក។ ចូលមើលអំពីពួកយើងសម្រាប់ការចុះបញ្ជីការិយាល័យលក់ និងទំនាក់ទំនងសាជីវកម្ម។

ជំនួយបច្ចេកទេស ITAR
សម្រាប់ជំនួយបច្ចេកទេសលើ RH និង RT FPGAs ដែលគ្រប់គ្រងដោយច្បាប់ចរាចរណ៍អន្តរជាតិក្នុងអាវុធ (ITAR) សូមទាក់ទងមកយើងខ្ញុំតាមរយៈ soc_tech@microsemi.com. ជាជម្រើស នៅក្នុងករណីរបស់ខ្ញុំ សូមជ្រើសរើស បាទ/ចាស នៅក្នុងបញ្ជីទម្លាក់ចុះ ITAR ។ សម្រាប់បញ្ជីពេញលេញនៃ Microsemi FPGAs ដែលគ្រប់គ្រងដោយ ITAR សូមចូលទៅកាន់ ITAR web page.Microsemi Corporation (Nasdaq: MSCC) ផ្តល់ជូននូវផលប័ត្រដ៏ទូលំទូលាយនៃដំណោះស្រាយប្រព័ន្ធ semiconductor និងប្រព័ន្ធសម្រាប់ការទំនាក់ទំនង ការការពារ និងសន្តិសុខ លំហអាកាស និងទីផ្សារឧស្សាហកម្ម។ ផលិតផលរួមមានសៀគ្វីរួមបញ្ចូលគ្នានូវសញ្ញាចម្រុះអាណាឡូកដែលមានប្រសិទ្ធភាពខ្ពស់ និងរឹងដោយវិទ្យុសកម្ម, FPGAs, SoCs និង ASICs; ផលិតផលគ្រប់គ្រងថាមពល; ឧបករណ៍កំណត់ពេលវេលា និងសមកាលកម្ម និងដំណោះស្រាយពេលវេលាច្បាស់លាស់ កំណត់ស្តង់ដារពិភពលោកសម្រាប់ពេលវេលា។ ឧបករណ៍ដំណើរការសំឡេង; ដំណោះស្រាយ RF; សមាសធាតុដាច់ដោយឡែក; ការផ្ទុកសហគ្រាស និងដំណោះស្រាយទំនាក់ទំនង បច្ចេកវិទ្យាសុវត្ថិភាព និងការប្រឆាំង t ដែលអាចធ្វើមាត្រដ្ឋានបាន។amper ផលិតផល; ដំណោះស្រាយអ៊ីសឺរណិត; Powerover- អ៊ីសឺរណិត ICs និង midspans; ក៏ដូចជាសមត្ថភាព និងសេវាកម្មរចនាផ្ទាល់ខ្លួន។ Microsemi មានទីស្នាក់ការកណ្តាលនៅ Aliso Viejo រដ្ឋកាលីហ្វ័រញ៉ា ហើយមានបុគ្គលិកប្រមាណ 4,800 នាក់នៅទូទាំងពិភពលោក។ ស្វែងយល់បន្ថែមនៅ www.microsemi.com.

Microsemi មិនធ្វើការធានា តំណាង ឬការធានាទាក់ទងនឹងព័ត៌មានដែលមាននៅទីនេះ ឬភាពសមស្របនៃផលិតផល និងសេវាកម្មរបស់វាសម្រាប់គោលបំណងជាក់លាក់ណាមួយឡើយ ហើយ Microsemi មិនទទួលខុសត្រូវអ្វីទាំងអស់ដែលកើតឡើងចេញពីកម្មវិធី ឬការប្រើប្រាស់ផលិតផល ឬសៀគ្វីណាមួយ។ ផលិតផលដែលបានលក់នៅទីនេះ និងផលិតផលផ្សេងទៀតដែលលក់ដោយ Microsemi ត្រូវបានទទួលរងនូវការធ្វើតេស្តមានកម្រិត ហើយមិនគួរត្រូវបានប្រើប្រាស់ដោយភ្ជាប់ជាមួយឧបករណ៍ ឬកម្មវិធីដែលសំខាន់ក្នុងបេសកកម្មឡើយ។ លក្ខណៈបច្ចេកទេសនៃការអនុវត្តណាមួយត្រូវបានគេជឿថាអាចទុកចិត្តបាន ប៉ុន្តែមិនត្រូវបានផ្ទៀងផ្ទាត់ទេ ហើយអ្នកទិញត្រូវតែធ្វើ និងបំពេញរាល់ការអនុវត្ត និងការធ្វើតេស្តផលិតផលផ្សេងទៀត ដោយឯកឯង និងរួមគ្នាជាមួយ ឬដំឡើងនៅក្នុងផលិតផលចុងក្រោយណាមួយ។ អ្នកទិញមិនត្រូវពឹងផ្អែកលើទិន្នន័យ និងលក្ខណៈបច្ចេកទេសនៃការអនុវត្ត ឬប៉ារ៉ាម៉ែត្រដែលផ្តល់ដោយ Microsemi ឡើយ។ វាគឺជាទំនួលខុសត្រូវរបស់អ្នកទិញក្នុងការកំណត់ដោយឯករាជ្យនូវភាពសមស្របនៃផលិតផលណាមួយ និងដើម្បីសាកល្បង និងផ្ទៀងផ្ទាត់ដូចគ្នា។ ព័ត៌មានដែលផ្តល់ដោយ Microsemi ខាងក្រោមនេះត្រូវបានផ្តល់ “ដូចដែលនៅមាន កន្លែងណា” និងជាមួយនឹងកំហុសទាំងអស់ ហើយហានិភ័យទាំងមូលដែលទាក់ទងនឹងព័ត៌មានបែបនេះគឺទាំងស្រុងជាមួយអ្នកទិញ។ Microsemi មិនផ្តល់ដោយជាក់លាក់ ឬដោយប្រយោលដល់ភាគីណាមួយនូវសិទ្ធិប៉ាតង់ អាជ្ញាប័ណ្ណ ឬសិទ្ធិ IP ផ្សេងទៀតទេ ទោះជាទាក់ទងនឹងព័ត៌មាននោះដោយខ្លួនឯង ឬអ្វីដែលពិពណ៌នាដោយព័ត៌មានបែបនេះក៏ដោយ។ ព័ត៌មានដែលមាននៅក្នុងឯកសារនេះគឺជាកម្មសិទ្ធិរបស់ Microsemi ហើយ Microsemi រក្សាសិទ្ធិដើម្បីធ្វើការផ្លាស់ប្តូរណាមួយចំពោះព័ត៌មាននៅក្នុងឯកសារនេះ ឬចំពោះផលិតផល និងសេវាកម្មណាមួយនៅពេលណាមួយដោយមិនមានការជូនដំណឹងជាមុន។

ទីស្នាក់ការកណ្តាលក្រុមហ៊ុន Microsemi
One Enterprise, Aliso Viejo, CA 92656 សហរដ្ឋអាមេរិក

• នៅខាងក្នុង សហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤
• នៅខាងក្រៅ សហរដ្ឋអាមេរិក៖ +1 ៨៦៦-៤៤៧-២១៩៤
• ការលក់៖ +1 ៨៦៦-៤៤៧-២១៩៤
• ទូរសារ៖ +1 ៨៦៦-៤៤៧-២១៩៤
• អ៊ីមែល៖ sales.support@microsemi.com

សាជីវកម្ម Microsemi ឆ្នាំ 2016 ។ រក្សាសិទ្ធិគ្រប់យ៉ាង។ Microsemi និងនិមិត្តសញ្ញា Microsemi គឺជាពាណិជ្ជសញ្ញារបស់សាជីវកម្ម Microsemi ។ ពាណិជ្ជសញ្ញា និងសញ្ញាសេវាកម្មផ្សេងទៀតទាំងអស់ គឺជាកម្មសិទ្ធិរបស់ម្ចាស់រៀងៗខ្លួន។

ឯកសារ/ធនធាន

ស្រមោលកូដ Microsemi DG0669 SmartFusion2 ពី SPI Flash ទៅ LPDDR Memory [pdf] ការណែនាំអ្នកប្រើប្រាស់ ស្រមោលកូដ DG0669 SmartFusion2 ពី SPI Flash ទៅ LPDDR Memory, DG0669, SmartFusion2 Code ស្រមោលពី SPI Flash ទៅ LPDDR Memory, SPI Flash ទៅ LPDDR Memory

ឯកសារយោង

• សៀវភៅណែនាំអ្នកប្រើប្រាស់