Microsemi DG0669 SmartFusion2 Code Shadowing mai SPI Flash i LPDDR Memory
ʻIke Huahana
ʻO ka SmartFusion2 SoC FPGA kahi hana kiʻekiʻe, haʻahaʻa haʻahaʻa haʻahaʻa FPGA solution e hoʻohui i kahi kaʻina hana ARM Cortex-M3, polokalamu analog a me nā kumuwaiwai kikohoʻe, a me nā pilina kamaʻilio kiʻekiʻe ma luna o hoʻokahi pahu. ʻO ka polokalamu Libero SoC v11.7 kahi papa hana hoʻolālā piha no ka hoʻolālā ʻana me Microsemi FPGAs.
Hoohana Huahana
No ka hoʻohana ʻana i ka SmartFusion2 SoC FPGA me nā code shadowing mai SPI Flash a i ka hoʻomanaʻo LPDDR, e hahai i nā ʻanuʻu ma lalo:
Olelo mua
Ke kumu
No nā polokalamu SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA). Hāʻawi ia i nā kuhikuhi no ka hoʻohana ʻana i ka hoʻolālā kuhikuhi pili.
Hoʻolohe manaʻo
Kuhi ʻia kēia alakaʻi demo no:
- Nā mea hoʻolālā FPGA
- Nā mea hoʻolālā i hoʻokomo ʻia
- Nā mea hoʻolālā pae ʻōnaehana
Nā kuhikuhi
E nana i keia web ʻaoʻao no ka papa inoa piha a me ka manawa hou o nā palapala mea hana SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Hōʻike ʻia kēia mau palapala ma kēia alakaʻi demo.
- UG0331: SmartFusion2 Microcontroller Subsystem Guide Guide
- ʻO SmartFusion2 System Builder Guide
ʻO SmartFusion2 SoC FPGA - Hoʻololi i ke code mai SPI Flash i ka LPDDR Memory
Hoʻolauna
Hōʻike kēia hoʻolālā demo i ka mana o ka polokalamu SmartFusion2 SoC FPGA no ka pale ʻana i nā code mai ke kikowaena peripheral interface (SPI) flash memory device i ka mana haʻahaʻa pālua data rate (LPDDR) synchronous dynamic random access memory (SDRAM) a me ka hoʻokō ʻana i ke code mai LPDDR SDRAM. Hōʻike ka Kiʻi 1 i ke kiʻikuhi papa kiʻekiʻe no ka hoʻolohi ʻana i nā code mai ka SPI flash device a i ka hoʻomanaʻo LPDDR.
Kiʻi 1 Kiʻekiʻe-Level Block Diagram o ka Demo
ʻO ke code shadowing kahi ʻano hana booting i hoʻohana ʻia e holo i kahi kiʻi mai nā hoʻomanaʻo waho, wikiwiki, a me nā mea hoʻomanaʻo (DRAM). ʻO ia ke kaʻina hana o ke kope ʻana i ke code mai ka hoʻomanaʻo non-volatile i ka hoʻomanaʻo volatile no ka hoʻokō. Pono ka hoʻopaʻa ʻana i ke code, inā ʻaʻole i kākoʻo ka hoʻomanaʻo non-volatile e pili ana me kahi mea hana i ke komo ʻana i ke code no ka hoʻokō-ma-wahi, a i ʻole ka lawa ʻole o ka hoʻomanaʻo hoʻomanaʻo ʻole. Ma nā noi koʻikoʻi hana, hiki ke hoʻomaikaʻi ʻia ka wikiwiki o ka hoʻokō ʻana e ka code shadowing, kahi e kope ʻia ai ke code i ka RAM throughput kiʻekiʻe no ka hoʻokō wikiwiki ʻana. Hoʻohana ʻia nā hoʻomanaʻo hoʻomanaʻo hoʻomanaʻo ʻikepili hoʻokahi (SDR)/DDR SDRAM i nā noi i loaʻa kahi kiʻi hoʻokō nui a koi aku i ka hana kiʻekiʻe. ʻO ka maʻamau, mālama ʻia nā kiʻi hoʻokō nui i ka hoʻomanaʻo non-volatile, e like me NAND flash a i ʻole SPI flash, a kope ʻia i ka hoʻomanaʻo volatile, e like me ka hoʻomanaʻo SDR/DDR SDRAM, i ka mana no ka hoʻokō. Hoʻohui nā polokalamu SmartFusion2 i ka lole FPGA i hoʻokumu ʻia i ka uila, ka mea hana ARM® Cortex®-M3, a me nā pilina kamaʻilio hana kiʻekiʻe ma hoʻokahi pahu. Hoʻohana ʻia nā mea hoʻomanaʻo hoʻomanaʻo kiʻekiʻe i nā polokalamu SmartFusion2 e launa pū me nā hoʻomanaʻo DDR2/DDR3/LPDDR waho. Hiki ke hoʻohana ʻia ka hoʻomanaʻo LPDDR ma ka wikiwiki o 166 MHz. Hiki i ke kaʻina hana Cortex-M3 ke holo pololei i nā kuhikuhi mai ka hoʻomanaʻo DDR waho ma o ka microcontroller subsystem (MSS) DDR (MDDR). ʻO ka FPGA Cache Controller a me MSS DDR alahaka e mālama i ka kahe ʻikepili no ka hana ʻoi aku ka maikaʻi.
Nā Koina Hoʻolālā
E hōʻoia e loaʻa iā ʻoe nā pono lako a me nā lako polokalamu:
Pono nā lako lako a me nā lako polokalamu
Papa 1 Nā Koina Hoʻolālā
| Nā Koina Hoʻolālā | wehewehe |
| Pono lako lako | |
| SmartFusion2 Palekana Loiloi Kit:
• 12 V mea hoʻopili • FlashPro4 • USB A i Mini – B USB uwea |
Rev D a ma hope paha |
| PC hoʻokipa a i ʻole Laptop | Pūnaehana Hana Windows XP SP2 – 32-/64-bit Windows 7 Pūnaehana Hana – 32-/64-bit |
| Pono lako polokalamu | |
| ʻO Libero® System-on-Chip (SoC) | v11.7 |
| Polokalamu Papahana FlashPro | v11.7 |
| SoftConsole | v3.4 SP1* |
| Nā Keaukaha PC hoʻokipa | USB i nā mea hoʻokele UART |
| Hoʻolālā no ka hoʻomaka ʻana o GUI demo | ʻO Microsoft .NET Framework 4 Client no ka hoʻomaka ʻana i ka GUI demo |
| Nānā: *No kēia alakaʻi demo, hoʻohana ʻia ʻo SoftConsole v3.4 SP1. No ka hoʻohana ʻana i ka SoftConsole v4.0, e ʻike i ka TU0546: SoftConsole v4.0 a me Libero SoC v11.7 Aʻo. | |
- Kiko Hoʻomohala SmartFusion2
- ʻO Libero SoC v11.7 lako polokalamu
- USB Blaster a i ʻole USB Blaster II uwea
Hoʻolālā Demo
Hoʻohana ka hoʻolālā demo i kahi multi-stagʻO ke kaʻina hana boot a i ʻole ke ʻano ʻenekini pahu pahu e hoʻouka ai i ke kiʻi noi mai SPI flash a i ka hoʻomanaʻo LPDDR. E hahai i nā ʻanuʻu ma lalo: ʻO ka hoʻolālā fileLoaʻa nā s no ka hoʻoiho ʻana mai ke ala aʻe ma ka Microsemi webkahua: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df
Hoʻolālā files komo:
ʻO ka hoʻolālā demo files komo:
- Sampnā kiʻi noi
- Papahana files
- Libero
- GUI hiki ke hoʻokō
- Nā palapala loulou
- hoʻonohonoho DDR files
- Readme.txt file
ʻO SmartFusion2 SoC FPGA - Hōʻike i ka Code Shadowing mai SPI Flash a i ka LPDDR Memory Figure 2 e hōʻike ana i ke ʻano kiʻekiʻe o ka hoʻolālā. files. No nā kikoʻī hou aku, e nānā i ka Readme.txt file.
Kiʻi 2 Hoʻolālā Files Ka Papa Kiekie
Hōʻike hoʻolālā Demo
Hoʻohana kēia hoʻolālā demo i ka ʻenehana pale code e kāʻei i ke kiʻi noi mai ka hoʻomanaʻo DDR. Hāʻawi kēia hoʻolālā i ke kikowaena hoʻokipa ma luna o SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) e hoʻouka i ke kiʻi i hoʻokō ʻia i ka polokalamu SPI i pili i ka interface MSS SPI0.
Hoʻokomo ʻia ka code shadowing ma nā ʻano ʻelua:
- Maha-stage hoʻohana i ke kaʻina hana Cortex-M3
- ʻO ke ʻano mīkini pahu pahu paʻa me ka hoʻohana ʻana i ka lole FPGA.
Nunui-Stage Ke Kaʻina Hana Boot
- E hana i kiʻi noi no ka hoʻomanaʻo DDR me ka hoʻohana ʻana i ka polokalamu Libero SoC.
- E hoʻouka i ka SPI Flash loader i ka SPI flash me ka hoʻohana ʻana i ka polokalamu Libero SoC.
- E holo i ka Code Shadowing Demo GUI e hoʻolālā i ka FPGA a hoʻouka i ke kiʻi noi mai SPI flash a i ka hoʻomanaʻo LPDDR.
Holo ʻia ke kiʻi noiʻi mai nā hoʻomanaʻo DDR waho ma kēia mau pahu pahu ʻeluatages:
- Hoʻopaʻa ka papa hana Cortex-M3 i ka mea hoʻoili puʻupuʻu palupalu mai ka hoʻomanaʻo non-volatile i hoʻokomo ʻia (eNVM), e hana ana i ka hoʻoili kiʻi code mai ka SPI flash device a i ka hoʻomanaʻo DDR.
- Hoʻopili ka mea hana Cortex-M3 i ke kiʻi noi mai ka hoʻomanaʻo DDR.
Hoʻohana kēia hoʻolālā i kahi polokalamu bootloader e hoʻouka i ke kiʻi hoʻokō ʻia mai ka SPI flash device i ka hoʻomanaʻo DDR no ka hoʻokō. Holo ka polokalamu bootloader mai eNVM i ka palapala noi i mālama ʻia ma ka hoʻomanaʻo DDR ma hope o ke kope ʻia ʻana o ke kiʻi noi i koho ʻia i ka hoʻomanaʻo DDR.
Kiʻi 3 Code Shadowing Multi-Stage Kaʻina Boot Demo Block Diagram
Hoʻonohonoho ʻia ka MDDR no LPDDR e hana ma 166 MHz. "Hoʻohui: LPDDR Configurations" ma ka ʻaoʻao 22 e hōʻike i nā hoʻonohonoho hoʻonohonoho LPDDR. Hoʻonohonoho ʻia ka DDR ma mua o ka hoʻokō ʻana i ke code noi nui.
Mea hoʻouka pahu
Hana ka bootloader i kēia mau hana:
- Ke kope ʻana i ke kiʻi noi noi mai SPI flash memory a DDR memory.
- Hoʻopili hou i ka helu hoʻomaka DDR memo mai 0xA0000000 a i 0x00000000 ma ka hoʻonohonoho ʻana i ka papa inoa ʻōnaehana DDR_CR.
- Ke hoʻomaka nei i ka ʻōkuhi hoʻopololei kaʻina Cortex-M3 e like me ka noi i koho ʻia. Aia ma ka wahi mua o ka papa kuhikuhi palapala hoʻopaʻa ʻia ka waiwai kuhikuhi. Loaʻa ka papa ʻaina vector o ka palapala noi e hoʻomaka ana mai ka helu 0x00000000.
- Ke hoʻouka nei i ka polokalamu counter (PC) e hoʻihoʻi hou i ka mea hoʻohana o ka noi i hoʻopaʻa ʻia no ka holo ʻana i ke kiʻi noi i koho ʻia mai ka hoʻomanaʻo DDR. Loaʻa ka mea hoʻoponopono hou i ka palapala noi ma ka papa kuhikuhi ma ka helu helu 0x00000004.
Kiʻi 4 Ke Kahe Hoʻolālā no Multi-Stage Ke Kaʻina Hana Boot
ʻO ke ʻano hana ʻenekini pahu pahu paʻa
- E hana i kahi binary hoʻokō file me ka hoʻohana ʻana i ka polokalamu Libero SoC.
- E hoʻouka i ka binary file i SPI flash me ka hoʻohana ʻana i ka polokalamu Libero SoC.
- E holo i ka Hardware Boot Engine Design e hoʻolālā i ka FPGA a hoʻouka i ke kiʻi noi mai SPI flash a i ka hoʻomanaʻo LPDDR.
Ma kēia ʻano, hoʻopaʻa pololei ka Cortex-M3 i ke kiʻi noi noi mai nā hoʻomanaʻo DDR waho. Hoʻopili ka ʻenekini pahu pahu i ke kiʻi noi mai ka SPI flash device a i ka hoʻomanaʻo DDR, ma mua o ka hoʻokuʻu ʻana i ka hoʻoponopono hou ʻana o ka processor Cortex-M3. Ma hope o ka hoʻokuʻu ʻana i ka hoʻihoʻi hou ʻana, hoʻomaka pololei ka ʻōnaehana Cortex-M3 mai ka hoʻomanaʻo DDR. Pono kēia ʻano hana i ka manawa boot-up ma mua o nā multi-stage kaʻina hana no ka pale ʻana i nā pahu he nuitages a kope i ke kiʻi noi i ka hoʻomanaʻo DDR i ka manawa liʻiliʻi. Hoʻohana kēia hoʻolālā demo i ka loiloi ʻenekini boot i ka lole FPGA e kope i ke kiʻi i hoʻokō ʻia mai ka SPI flash a i ka hoʻomanaʻo DDR no ka hoʻokō. Hoʻohana pū kēia hoʻolālā i ka SPI flash loader, hiki ke hoʻokō ʻia e Cortex-M3 processor e hoʻouka i ke kiʻi i hoʻokō ʻia i ke kiʻi i hoʻokō ʻia i loko o ka polokalamu uila SPI me ka hoʻohana ʻana i ka interface host i hāʻawi ʻia ma luna o SmartFusion2 SoC FPGA MMUART_1. Hiki ke hoʻohana ʻia ka DIP switch1 ma ka SmartFusion2 Security Evaluation Kit no ke koho ʻana inā e hoʻolālā i ka mea uila SPI a i ʻole e hoʻokō i ke code mai ka hoʻomanaʻo DDR. Inā loaʻa ka noi i hoʻokō ʻia ma ka SPI flash device, e hoʻomaka ana ke code shadowing mai ka SPI flash device a i ka DDR memory e hoʻomaka ʻia ma ka mana mana. Hoʻomaka ka ʻenekini boot i ka MDDR, kope i ke Kiʻi mai ka SPI flash device i ka hoʻomanaʻo DDR, a hoʻihoʻi i ka wahi hoʻomanaʻo DDR i 0x00000000 ma ka mālama ʻana i ka mea hoʻohana Cortex-M3 i ka hoʻonohonoho hou. Ma hope o ka hoʻokuʻu ʻana o ka ʻenekini boot i ka Cortex-M3 reset, hoʻokō ka Cortex-M3 i ka noi i manaʻo ʻia mai ka hoʻomanaʻo DDR. Hōʻike ke kiʻi 5 i ke kiʻikuhi poloka kikoʻī o ka hoʻolālā demo. Hoʻonohonoho ʻia ka FIC_0 ma ke ʻano Slave e kiʻi i ka MSS SPI_0 mai FPGA fabric AHB master. Hiki i ka MDDR AXI interface (DDR_FIC) ke komo i ka hoʻomanaʻo DDR mai FPGA fabric AXI master.
Kiʻi 5 Code Shadowing Hardware Boot Engine Demo Block Diagram
Enekinia Boot
ʻO kēia ka ʻāpana nui o ka code shadowing demo e kope i ke kiʻi noi mai SPI flash device i ka hoʻomanaʻo DDR. Hana ka ʻenekini boot i nā hana penei:
- Ke hoʻomaka nei i ka MDDR no ke komo ʻana i ka LPDDR ma 166 MHz ma ka mālama ʻana i ke kaʻina hana Cortex-M3 i ka hoʻoponopono hou ʻana.
- Ke kope ʻana i ke kiʻi noi noi mai ka mea hoʻomanaʻo flash SPI a i ka hoʻomanaʻo DDR me ka hoʻohana ʻana i ka haku AXI i ka lole FPGA ma o ka interface MDDR AXI.
- Hoʻopili hou i ka helu hoʻomanaʻo DDR mai 0xA0000000 a i 0x00000000 ma ke kākau ʻana i ka papa inoa ʻōnaehana DDR_CR.
- Ke hoʻokuʻu nei i ka hoʻihoʻi ʻana i ka kaʻina Cortex-M3 e kāʻei mai ka hoʻomanaʻo DDR.
Kiʻi 6 Ke Kahe Hoʻolālā no ke ʻano ʻenekini Boot Boot
Ke hana nei i ke kiʻi noi no ka hoʻomanaʻo DDR
Pono ke kiʻi i hiki ke hoʻokō ʻia mai ka hoʻomanaʻo DDR e holo i ka demo. E hoʻohana i ka wehewehe ʻana i ka loulou production-execute-in-place-externalDDR.ld file i komo i loko o ka hoʻolālā files e kūkulu i ke kiʻi noi. ʻO kēia wehewehe hoʻohui file wehewehe i ka helu hoʻomaka hoʻomanaʻo DDR e like me 0x00000000 mai ka hana ʻana o ka bootloader a i ʻole ka ʻenekini boot DDR memo remapping mai 0xA0000000 a i 0x00000000. Hoʻokumu kēia ʻatikala linker i kiʻi noiʻi me nā ʻōlelo aʻo, ʻikepili, a me nā ʻāpana BSS i ka hoʻomanaʻo nona ka helu hoʻomaka 0x00000000. ʻO kahi kiʻi noiʻi hana interrupt generation maʻalahi maʻalahi, ka manawa a me ka hoʻololi file hāʻawi ʻia no kēia demo.
SPI Flash Loader
Hoʻokomo ʻia ka SPI flash loader no ka hoʻouka ʻana i ka hoʻomanaʻo flash SPI ma luna o ka papa me ke kiʻi noi hoʻokō i hoʻokō ʻia mai ka PC host ma o ka MMUART_1 interface. Hana ka mea hana Cortex-M3 i mea pale no ka ʻikepili e hiki mai ana ma luna o ka interface MMUART_1 a hoʻomaka i ka DMA peripheral (PDMA) e kākau i ka ʻikepili i hoʻopaʻa ʻia i ka uila SPI ma o MSS_SPI0.
Ke holo nei i ka Demo
No ka holo ʻana i ka hoʻolālā demo, e hahai i nā ʻanuʻu ma lalo: Hōʻike ka demo i ke ʻano o ka hoʻouka ʻana i ke kiʻi noi ma ka flash SPI a hoʻokō i kēlā kiʻi noi mai nā hoʻomanaʻo DDR waho. Hāʻawi kēia demo i kahi example palapala noi kiʻi sample_image_LPDDR.bin. Hōʻike kēia kiʻi i nā memo hoʻokipa a me ka memo hoʻopau manawa ma ka console serial a hoʻopiʻi iā LED1 i LED8 ma ka SmartFusion2 Security Evaluation Kit. No ka ʻike ʻana i nā memo keakea GPIO ma ka console serial, e kaomi iā SW2 a i ʻole SW3 hoʻololi.
Hoʻonohonoho i ka hoʻolālā Demo
Hōʻike kēia mau ʻanuʻu i ke ʻano o ka hoʻonohonoho ʻana i ka demo no SmartFusion2 Security Evaluation Kit board: Hoʻohui i ka PC host i ka J18 Connector me ka hoʻohana ʻana i ke kelepona USB A i ka mini-B. ʻIke ʻia nā mea hoʻokele alahaka USB a UART. E hōʻoia inā ʻike ʻia ka ʻike ma ka luna mana e like me ka hōʻike ʻana ma ke Kiʻi 7.
- Inā ʻaʻole ʻike ʻia nā mea hoʻokele USB, e hoʻokomo i ka mea hoʻokele USB.
- No ka hoʻopaʻa ʻana i ke kelepona ma o ke kaula USB mini FTDI, e hoʻokomo i ka mea hoʻokele FTDI D2XX. Hoʻoiho i nā mea hoʻokele a me ke alakaʻi hoʻonohonoho mai:
http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.
Kiʻi 7 Ka Kahe Hoʻolālā no ke ʻano ʻenekini Boot Boot
Hoʻohui i nā mea lele ma ka papa SmartFusion2 Security Evaluation Kit, e like me ka hōʻike ʻana ma ka Papa 2.
akahele: Ma mua o ka hana ʻana i nā pilina lele, e hoʻopau i ka hoʻololi lako mana, SW7.
Papa 2 SmartFusion2 Security Evaluation Kit Jumper Settings
| Kaʻa lele | Pin (Mai) | Pin (I) | Manaʻo manaʻo |
| J22 | 1 | 2 | Paʻamau |
| J23 | 1 | 2 | Paʻamau |
| J24 | 1 | 2 | Paʻamau |
| J8 | 1 | 2 | Paʻamau |
| J3 | 1 | 2 | Paʻamau |
Ma ka SmartFusion2 Security Evaluation Kit, e hoʻohui i ka lako mana i ka mea hoʻohui J6. Hōʻike ka Figure 8 i ka hoʻonohonoho papa no ka holo ʻana i ke code shadowing mai ka SPI flash i ka LPDDR demo ma ka SmartFusion2 Security Evaluation Kit.
Kiʻi 8 SmartFusion2 Hoʻonohonoho ʻana i ka pahu loiloi palekana
SPI Flash Loader a me Code Shadowing Demo GUI
Pono kēia e holo i ke code shadowing demo. ʻO SPI Flash Loader a me Code Shadowing Demo GUI he mea hoʻohana kiʻi maʻalahi e holo ana ma ka PC host e hoʻolālā i ka flash SPI a holo i ka demo shadowing code ma ka SmartFusion2 Security Evaluation Kit. Hoʻohana ʻia ʻo UART ma ke ʻano he protocol kamaʻilio underlining ma waena o ka PC host a me SmartFusion2 Security Evaluation Kit. Hāʻawi pū ia i ka ʻāpana console serial e paʻi i nā memo debug i loaʻa mai ka noi ma luna o ka interface UART.
Helu 9 SPI Flash Loader a me Code Shadowing Demo GUI
Kākoʻo ka GUI i kēia mau hiʻohiʻona:
- Polokalamu SPI Flash: Hoʻopololei i ke kiʻi file i ka uila SPI.
- Ka Papahana a me ka Code Shadowing mai SPI Flash a DDR: Hoʻopololei i ke kiʻi file i ka SPI flash, e kope ia i ka DDR memory, a hoʻopaʻa i ke kiʻi mai ka DDR memory.
- Ka Papahana a me ka Code Shadowing mai SPI Flash i SDR: Hoʻopololei i ke kiʻi file i ka SPI flash, kope ia i ka SDR memory, a hoʻopaʻa i ke kiʻi mai ka SDR memory.
- Code Shadowing to DDR: Kope i ke kiʻi i loaʻa file mai SPI flash i ka hoʻomanaʻo DDR a hoʻopaʻa i ke kiʻi mai ka hoʻomanaʻo DDR.
- Hoʻololi i ke code i SDR: kope i ke kiʻi i loaʻa file mai SPI flash a hiki i ka hoʻomanaʻo SDR a hoʻopaʻa i ke kiʻi mai ka hoʻomanaʻo SDR.
Kaomi Kōkua no ka ʻike hou aku ma GUI.
E hoʻohui i ka SmartFusion2 Development Kit i kāu kamepiula me ke kelepona USB Blaster a i ʻole USB Blaster II. A laila e hahai i nā ʻanuʻu ma lalo nei:
- Mana ma ka SmartFusion2 Development Kit.
- E wehe i ka Code Shadowing Demo GUI ma ka polokalamu Libero SoC.
- E koho i nā hoʻonohonoho kūpono no kāu hoʻolālā a kaomi iā "Generate" e hana i ka polokalamu file.
- Hoʻohui i ka SmartFusion2 Development Kit me ke kelepona USB Blaster a i ʻole USB Blaster II.
- E hoʻolālā i ka FPGA a hoʻouka i ke kiʻi noiʻi mai SPI flash a i ka hoʻomanaʻo LPDDR ma ke kaomi ʻana i ka "Program" ma ka Code Shadowing Demo GUI.
Ke holo nei i ka hoʻolālā Demo no Multi-Stage Ke Kaʻina Hana Boot
E holo i ka hoʻolālā demo no nā multi-stage kaʻina hana boot, e hahai i nā ʻanuʻu ma lalo:
- Mana ma ka SmartFusion2 Development Kit.
- Hoʻohui i ka SmartFusion2 Development Kit me ke kelepona USB Blaster a i ʻole USB Blaster II.
- Hoʻonohonoho hou i ka papa a kali a hoʻopau i ke kaʻina hana boot.
- E holo maʻalahi ka palapala noi mai ka hoʻomanaʻo LPDDR.
Hōʻike nā ʻanuʻu aʻe i ka holo ʻana i ka hoʻolālā demo no nā multi-stagkaʻina hana e boot:
- E hoʻololi i ka hoʻololi mana lako SW7 i ON.
- E hoʻolālā i ka polokalamu SmartFusion2 SoC FPGA me ka polokalamu file hāʻawi ʻia i ka hoʻolālā files (SF2_CodeShadowing_LPDDR_DF\Programming
Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp me ka hoʻohana ʻana i ka polokalamu hoʻolālā FlashPro. - E hoʻokuʻu i ka SPI Flash Loader a me Code Shadowing Demo GUI hiki ke hoʻokō file loaʻa i ka hoʻolālā files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
- E koho i ke awa COM kūpono (kahi i kuhikuhi ʻia ai nā mea hoʻokele Serial USB) mai ka papa inoa hāʻule iho o COM Port.
- Kaomi Hoʻohui. Ma hope o ka hoʻokumu ʻana i ka pilina, hoʻololi ʻo Connect i Disconnect.
- Kaomi iā Browse e koho i ka example target executable kiʻi file hāʻawi ʻia me ka hoʻolālā files (SF2_CodeShadowing_LPDDR_DF/Sample Nā kiʻi noiʻi/MultiStageBoot_method/sample_image_LPDDR.bin).
Nānā: No ka hana ʻana i ka bin kiʻi noi file, e nānā i ka "Appendix: Generating Executable Bin File” ma ka aoao 24. - E mālama i ka helu hoʻomaka o ka SPI flash memory ma ke ʻano he paʻamau ma 0x00000000.
- E koho i ka Polokalamu a me ka Code Shadowing mai SPI Flash i ka koho DDR.
- Kaomi i ka hoʻomaka e like me ka hōʻike ʻana ma ka Figure 10 e hoʻouka i ke kiʻi hoʻokō i ka flash SPI a me ke code shadowing mai ka hoʻomanaʻo DDR.
Kiʻi 10 Hoʻomaka i ka Demo
Inā hoʻolālā ʻia ka polokalamu SmartFusion2 me kahi STAPL file ʻaʻole i hoʻonohonoho ʻia ʻo MDDR no ka hoʻomanaʻo DDR a laila hōʻike ia i kahi memo hewa, e like me ka hōʻike ʻana ma ke Kiʻi 11.
Kiʻi 11 Mea Hana hewa a i ʻole koho koho
Hōʻike ka ʻāpana console serial ma ka GUI i nā memo debug a hoʻomaka i ka hoʻolālā ʻana i ka flash SPI i ka holoi ʻana i ka flash SPI. Hōʻike ke kiʻi 12 i ke kūlana o ke kākau flash SPI.
Kiʻi 12 Hoʻouka uila
- Ma ka hoʻonohonoho pono ʻana i ka flash SPI, ua kope ka bootloader e holo ana ma SmartFusion2 SoC FPGA i ke kiʻi noi mai ka flash SPI a i ka hoʻomanaʻo DDR a hoʻopaʻa i ke kiʻi noi. Inā ʻo ke kiʻi i hāʻawi ʻia sampUa koho ʻia ʻo le_image_LPDDR.bin, hōʻike ka console serial i nā memo hoʻokipa, hoʻololi i nā memo a me nā memo hoʻopau manawa e like me ka hōʻike ʻana ma ke Kiʻi 13 a me ke Kiʻi.
- Hōʻike ʻia kahi hiʻohiʻona LED e holo ana ma LED1 a i LED8 ma ka SmartFusion2 Security Evaluation Kit.
- E kaomi i nā hoʻololi SW2 a me SW3 no ka ʻike ʻana i nā memo keakea ma ka console serial.
Kiʻi 13 Ke holo nei i ke kiʻi noi noi mai DDR3 Memory
Kiʻi 14 Timer a me nā memo keʻakeʻa ma Serial Console
Ke holo nei i ka Hoʻolālā ʻano hana ʻenehana Boot Boot
No ka holo ʻana i ka hoʻolālā demo no ke ʻano mīkini boot hardware, e hahai i nā ʻanuʻu ma lalo:
- Mana ma ka SmartFusion2 Development Kit.
- Hoʻohui i ka SmartFusion2 Development Kit me ke kelepona USB Blaster a i ʻole USB Blaster II.
- Hoʻonohonoho hou i ka papa a kali a hoʻopau i ke kaʻina hana boot.
- E holo maʻalahi ka palapala noi mai ka hoʻomanaʻo LPDDR.
ʻO nā ʻanuʻu aʻe e wehewehe i ka holo ʻana i ka hoʻolālā ʻana i ke ʻano hana hoʻolālā ʻenehana boot.
- E hoʻololi i ka hoʻololi mana lako SW7 i ON.
- E hoʻolālā i ka polokalamu SmarFusion2 SoC FPGA me ka polokalamu file hāʻawi ʻia i ka hoʻolālā files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp me ka hoʻohana ʻana i ka polokalamu hoʻolālā FlashPro.
- E hoʻolālā i ka SPI Flash e hoʻololi i ka DIP SW5-1 i ke kūlana ON. Hana kēia koho i ka pahu Cortex-M3 mai eNVM. E kaomi iā SW6 e hoʻihoʻi hou i ka polokalamu SmartFusion2.
- E hoʻokuʻu i ka SPI Flash Loader a me Code Shadowing Demo GUI hiki ke hoʻokō file loaʻa i ka hoʻolālā files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
- E koho i ke awa COM kūpono (kahi i kuhikuhi ʻia ai nā mea hoʻokele Serial USB) mai ka papa inoa hāʻule iho o COM Port.
- Kaomi Hoʻohui. Ma hope o ka hoʻokumu ʻana i ka pilina, hoʻololi ʻo Connect i Disconnect.
- Kaomi iā Browse e koho i ka example target executable kiʻi file hāʻawi ʻia me ka hoʻolālā files (SF2_CodeShadowing_LPDDR_DF/Sample Nā kiʻi noi/HWBootEngine_method/sample_image_LPDDR.bin).
Nānā: No ka hana ʻana i ka bin kiʻi noi file, e nānā i ka "Appendix: Generating Executable Bin File” ma ka aoao 24. - E koho i ke koho ʻo Hardware Boot Engine ma ke Code Shadowing Method.
- E koho i ka Polokalamu SPI Flash koho mai ka papa koho.
- Kaomi i ka hoʻomaka, e like me ka hōʻike ʻana ma ka Figure 15 e hoʻouka i ke kiʻi hoʻokō i ka flash SPI.
Kiʻi 15 Hoʻomaka i ka Demo
Hōʻike ka ʻāpana console serial ma ka GUI i nā memo debug a me ke kūlana o ke kākau flash SPI, e like me ka hōʻike ʻana ma ke Kiʻi 16.
Kiʻi 16 Hoʻouka uila
- Ma hope o ka hoʻonohonoho pono ʻana i ka flash SPI, hoʻololi i ka hoʻololi DIP SW5-1 i ke kūlana OFF. ʻO kēia koho e hoʻopaʻa i ke kaʻina Cortex-M3 mai ka hoʻomanaʻo DDR.
- E kaomi iā SW6 e hoʻihoʻi hou i ka polokalamu SmartFusion2. Hoʻopili ke ʻenekini boot i ke kiʻi noi mai SPI flash a i ka hoʻomanaʻo DDR a hoʻokuʻu hou iā Cortex-M3, e kāʻei i ke kiʻi noi mai ka hoʻomanaʻo DDR. Inā ʻo ke kiʻi i hāʻawi ʻia "sample_image_LPDDR.bin" i hoʻouka ʻia i ka SPI flash, hōʻike ka ʻenehana serial i nā leka hoʻokipa, hoʻololi i ka interrupt (e kaomi iā SW2 a i ʻole SW3) a me nā memo hoʻopau manawa, e like me ka hōʻike ʻana ma ke Kiʻi 17 a hōʻike ʻia ke kumu LED e holo ana ma LED1 a i LED8 ma SmartFusion2 Kit Loiloi Palekana.
Kiʻi 17 Ke holo nei i ke kiʻi noi noi mai DDR3 Memory
Ka hopena
Ua hoʻohana maikaʻi ʻoe i ka SmartFusion2 SoC FPGA me ke code shadowing mai SPI Flash a hiki i ka LPDDR memory. Hōʻike kēia demo i ka hiki o ka hāmeʻa SmartFusion2 e hoʻopili me ka hoʻomanaʻo DDR a e holo i ke kiʻi hoʻokō mai ka hoʻomanaʻo DDR ma o ka uhi ʻana i ke code mai ka SPI flash memory device. . Hōʻike pū ia i ʻelua mau ala o ka hoʻokō ʻana i ke code shadowing ma ka polokalamu SmartFusion2.
Pākuʻi: LPDDR Configurations
Kiʻi 18 Nui DDR Configuration Settings
Kiʻi 19 DDR Memory Initialization Settings
Kiʻi 20 DDR Hoʻonohonoho manawa hoʻomanaʻo
Pākuʻi: Hana ʻana i ka Bin Hoʻokō File
ʻO ka pahu hoʻokō file Pono e hoʻolālā i ka flash SPI no ka holo ʻana i ka demo shadowing demo. No ka hana ʻana i ka bin executable file mai “sample_image_LPDDR" SoftConsole, e hana i kēia mau hana:
- E kūkulu i ka papahana SoftConsole me ka linker script production-execute-in-place-externalDDR.
- Hoʻohui i ke ala hoʻokomo SoftConsole, no example,
C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, i ka 'Environment Variables', e like me ka hoike ana ma ke Kii 21.
Kiʻi 21 Hoʻohui i ke ala hoʻokomo SoftConsole
- Kaomi pālua i ka pūʻulu file Bin-File-Generator.bat aia ma: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR folder, e like me ka mea i hoikeia ma ke Kii 22.
Kiʻi 22 Hoʻohui i ke ala hoʻokomo SoftConsole
- ʻO ka Bin-File-Hoʻokumu ka mea hana sample_image_LPDDR.bin file
Moolelo Hooponopono
Hōʻike ka papa ma lalo nei i nā loli nui i hana ʻia ma kēia palapala no kēlā me kēia hoʻoponopono.
| Hoʻoponopono | Nā hoʻololi |
| Hoʻoponopono 2
(ʻApelila 2016) |
Hoʻohou i ka palapala no Libero SoC v11.7 hoʻokuʻu polokalamu (SAR 78258). |
| Hoʻoponopono 1
(Kekemapa 2015) |
Hoʻokuʻu mua. |
Kākoʻo Huahana
Kākoʻo ʻo Microsemi SoC Products Group i kāna mau huahana me nā lawelawe kākoʻo like ʻole, me ka Customer Service, Customer Technical Support Center, a webpūnaewele, leka uila, a me nā keʻena kūʻai kūʻai honua. Aia i loko o kēia appendix ka ʻike e pili ana i ke kelepona ʻana iā Microsemi SoC Products Group a me ka hoʻohana ʻana i kēia mau lawelawe kākoʻo.
Lawelawe mea kūʻai mai
Hoʻokaʻaʻike i ka Customer Service no ke kākoʻo huahana ʻole, e like me ke kumu kūʻai huahana, hoʻonui huahana, ʻike hou, kūlana kauoha, a me ka ʻae. Mai ʻAmelika ʻĀkau, kelepona iā 800.262.1060 Mai ke koena o ka honua, e kelepona iā 650.318.4460 Fax, mai nā wahi a pau o ka honua, 408.643.6913
Kikowaena kākoʻo ʻenehana mea kūʻai
Hoʻohana ʻo Microsemi SoC Products Group i kāna Customer Technical Support Center me nā ʻenehana akamai loa e hiki ke kōkua i ka pane ʻana i kāu lako lako polokalamu, lako polokalamu, a me nā nīnau hoʻolālā e pili ana i nā huahana Microsemi SoC. Hoʻohana nui ka Customer Technical Support Center i ka manawa no ka hana ʻana i nā memo noi, nā pane i nā nīnau hoʻolālā maʻamau, nā palapala o nā pilikia i ʻike ʻia, a me nā FAQ like ʻole. Malia paha ua pane mua mākou i kāu mau nīnau.
Kākoʻo ʻenehana
No ka Microsemi SoC Products Support, e kipa
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Webpaena
Hiki iā ʻoe ke mākaʻikaʻi i nā ʻike loea a me ka ʻike ʻole ma ka ʻaoʻao home Microsemi SoC Products Group, ma http://www.microsemi.com/products/fpga-soc/fpga-and-soc.
Hoʻokaʻaʻike i ke kākoʻo ʻenehana mea kūʻai aku Waena
Hoʻohana nā ʻenekinia akamai loa i ka Center Support Center. Hiki ke hoʻopili ʻia ke kikowaena kākoʻo ʻenehana ma ka leka uila a ma o ka Microsemi SoC Products Group webpaena.
leka uila
Hiki iā ʻoe ke kamaʻilio i kāu mau nīnau loea i kā mākou leka uila a loaʻa nā pane ma ka leka uila, fax, a i ʻole kelepona. Eia kekahi, inā loaʻa iā ʻoe nā pilikia hoʻolālā, hiki iā ʻoe ke leka uila i kāu hoʻolālā files loaa kokua. Nānā mau mākou i ka moʻokāki leka uila a puni ka lā. I ka hoʻouna ʻana i kāu noi iā mākou, e ʻoluʻolu e hoʻokomo i kou inoa piha, inoa ʻoihana, a me kāu ʻike pili no ka hana pono ʻana o kāu noi. ʻO ka leka uila kākoʻo ʻenehana soc_tech@microsemi.com.
Ka'u mau hihia
Hiki i nā mea kūʻai aku o Microsemi SoC Products Group ke hoʻouna a hahai i nā hihia ʻenehana ma ka pūnaewele ma ka hele ʻana i My Cases.
Ma waho o ka US
Hiki i nā mea kūʻai aku ke kōkua ma waho o nā ʻāpana manawa US hiki ke hoʻopili i ke kākoʻo ʻenehana ma o ka leka uila (soc_tech@microsemi.com) a i ʻole e kelepona i kahi keʻena kūʻai kūloko. E kipa e pili ana iā mākou no nā papa inoa o nā keʻena kūʻai a me nā pilina hui.
Kākoʻo ʻenehana ITAR
No ke kākoʻo ʻenehana ma RH a me RT FPGA i hoʻoponopono ʻia e International Traffic in Arms Regulations (ITAR), e kelepona mai iā mākou ma o soc_tech@microsemi.com. ʻO kahi ʻē aʻe, i loko o kaʻu mau hihia, koho iā ʻAe ma ka papa inoa hāʻule iho ITAR. No ka papa inoa piha o ITAR-regulated Microsemi FPGAs, e kipa i ka ITAR web ʻaoʻao.Microsemi Corporation (Nasdaq: MSCC) hāʻawi i kahi kōpili piha o nā semiconductor a me nā ʻōnaehana hoʻonā no ke kamaʻilio, pale a me ka palekana, aerospace a me nā mākeke ʻoihana. Loaʻa i nā huahana nā hana kiʻekiʻe a me ka radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs a me ASICs; nā huahana hoʻokele mana; ka manawa a me nā mea hoʻonohonoho hoʻonohonoho a me nā hoʻonā manawa kūpono, e hoʻonohonoho ana i ka pae honua no ka manawa; nā mea hana leo; Nā hoʻonā RF; ʻāpana ʻokoʻa; ka mālama ʻana i nā ʻoihana a me nā hoʻonā kamaʻilio, nā ʻenehana palekana a me nā anti-t scalableampnā huahana; Nā hoʻonā Ethernet; Powerover- Ethernet ICs a me ka waena waena; a me nā mana hoʻolālā maʻamau a me nā lawelawe. Aia ʻo Microsemi ma Aliso Viejo, Calif, a he 4,800 mau limahana ma ka honua holoʻokoʻa. E aʻo hou ma www.microsemi.com.
ʻAʻole hana ʻo Microsemi i kahi palapala hōʻoia, hōʻike, a i ʻole hōʻoia e pili ana i ka ʻike i loko a i ʻole ke kūpono o kāna mau huahana a me nā lawelawe no kekahi kumu, ʻaʻole hoʻi ʻo Microsemi e manaʻo i nā kuleana ʻē aʻe e puka mai ana mai ka noi a hoʻohana paha i kekahi huahana a kaapuni paha. ʻO nā huahana i kūʻai ʻia ma lalo nei a me nā huahana ʻē aʻe i kūʻai ʻia e Microsemi ua kau ʻia i ka hoʻāʻo liʻiliʻi a ʻaʻole pono e hoʻohana pū ʻia me nā mea hana koʻikoʻi a me nā noi. Manaʻo ʻia nā ʻōlelo kikoʻī a pau e hilinaʻi ʻia akā ʻaʻole i hōʻoia ʻia, a pono ka mea kūʻai aku e hana a hoʻopau i nā hana āpau a me nā hoʻāʻo ʻē aʻe o nā huahana, hoʻokahi a hui pū me, a i hoʻokomo ʻia i loko o nā huahana hopena. ʻAʻole e hilinaʻi ka mea kūʻai aku i nā ʻikepili a me nā kikoʻī hana a i ʻole nā ʻāpana i hāʻawi ʻia e Microsemi. Na ka mea kūʻai ke kuleana e hoʻoholo kūʻokoʻa i ke kūpono o nā huahana a e hoʻāʻo a hōʻoia like. Hāʻawi ʻia ka ʻike i hāʻawi ʻia e Microsemi ma lalo nei "e like me ia, ma hea" a me nā hewa āpau, a ʻo ka pilikia holoʻokoʻa e pili ana i ia ʻike me ka mea kūʻai aku. ʻAʻole hāʻawi ʻo Microsemi i nā kuleana patent, nā laikini, a i ʻole nā kuleana IP ʻē aʻe, inā e pili ana i ia ʻike ponoʻī a i ʻole kekahi mea i wehewehe ʻia e ia ʻike. ʻO ka ʻike i hāʻawi ʻia ma kēia palapala aia iā Microsemi, a mālama ʻo Microsemi i nā hoʻololi i ka ʻike ma kēia palapala a i ʻole nā huahana a me nā lawelawe i kēlā me kēia manawa me ka ʻole o ka hoʻolaha.
Ke Keʻena ʻoihana Microsemi
One Enterprise, Aliso Viejo, CA 92656 USA
- Iloko ka USA: +1 800-713-4113
- Mawaho ka USA: +1 949-380-6100
- Kūʻai: +1 949-380-6136
- Fax: +1 949-215-4996
- E-mail: sales.support@microsemi.com
2016 Microsemi Hui. Ua mālama ʻia nā kuleana āpau. ʻO Microsemi a me ka Microsemi logo nā hōʻailona o Microsemi Corporation. ʻO nā hōʻailona ʻē aʻe āpau a me nā hōʻailona lawelawe ʻo ia ka waiwai o ko lākou mau mea nona.
Palapala / Punawai
 |
Microsemi DG0669 SmartFusion2 Code Shadowing mai SPI Flash i LPDDR Memory [pdf] Ke alakaʻi hoʻohana DG0669 SmartFusion2 Code Shadowing mai SPI Flash i LPDDR Memory, DG0669, SmartFusion2 Code Shadowing mai SPI Flash i LPDDR Memory, SPI Flash i LPDDR Memory |
