Microsemi DG0669 SmartFusion2 Code Shadowing จาก SPI Flash ไปยังหน่วยความจำ LPDDR

ข้อมูลสินค้า

SmartFusion2 SoC FPGA เป็นโซลูชัน FPGA ที่มีประสิทธิภาพสูงและใช้พลังงานต่ำ ซึ่งรวมโปรเซสเซอร์ ARM Cortex-M3 ทรัพยากรอะนาล็อกและดิจิทัลที่ตั้งโปรแกรมได้ และอินเทอร์เฟซการสื่อสารความเร็วสูงไว้บนชิปตัวเดียว ซอฟต์แวร์ Libero SoC v11.7 เป็นชุดการออกแบบที่สมบูรณ์แบบสำหรับการออกแบบด้วย Microsemi FPGA

การใช้งานผลิตภัณฑ์

หากต้องการใช้ SmartFusion2 SoC FPGA พร้อมโค้ดแชโดว์จาก SPI Flash ไปยังหน่วยความจำ LPDDR ให้ทำตามขั้นตอนด้านล่าง:

คำนำ

วัตถุประสงค์
การสาธิตนี้มีไว้สำหรับอุปกรณ์ SmartFusion®2 system-on-chip (SoC) field programmable gate array (FPGA) โดยจะให้คำแนะนำเกี่ยวกับวิธีใช้การออกแบบอ้างอิงที่เกี่ยวข้อง

กลุ่มเป้าหมาย

คู่มือสาธิตนี้มีไว้สำหรับ:

• นักออกแบบ FPGA
• นักออกแบบฝังตัว
• นักออกแบบระดับระบบ

อ้างอิง
ดูสิ่งต่อไปนี้ web หน้าสำหรับรายการเอกสารประกอบอุปกรณ์ SmartFusion2 ที่สมบูรณ์และเป็นปัจจุบัน: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
เอกสารต่อไปนี้อ้างอิงในคู่มือสาธิตนี้

• UG0331: คู่มือผู้ใช้ระบบย่อยไมโครคอนโทรลเลอร์ SmartFusion2
• คู่มือผู้ใช้ตัวสร้างระบบ SmartFusion2

SmartFusion2 SoC FPGA – Code Shadowing จาก SPI Flash ไปยังหน่วยความจำ LPDDR

การแนะนำ
การออกแบบสาธิตนี้แสดงความสามารถของอุปกรณ์ SmartFusion2 SoC FPGA สำหรับการแชโดว์โค้ดจากอุปกรณ์หน่วยความจำแฟลชอินเทอร์เฟซซีเรียล (SPI) ไปจนถึงหน่วยความจำเข้าถึงโดยสุ่มแบบไดนามิกแบบซิงโครนัสอัตราข้อมูลสองเท่าพลังงานต่ำ (LPDDR) และดำเนินการโค้ดจาก LPDDR SDRAM รูปที่ 1 แสดงบล็อกไดอะแกรมระดับบนสุดสำหรับโค้ดแชโดว์จากอุปกรณ์แฟลช SPI ไปยังหน่วยความจำ LPDDR

รูปที่ 1 บล็อกไดอะแกรมระดับบนสุดของการสาธิต

โค้ดแชโดว์เป็นวิธีการบูตที่ใช้เพื่อเรียกใช้อิมเมจจากภายนอก เร็วขึ้น และลบเลือนความทรงจำ (DRAM) เป็นกระบวนการคัดลอกโค้ดจากหน่วยความจำแบบไม่ลบเลือนไปยังหน่วยความจำแบบลบเลือนเพื่อดำเนินการ จำเป็นต้องใช้การแชโดว์โค้ด เมื่อหน่วยความจำแบบไม่ลบเลือนที่เชื่อมโยงกับโปรเซสเซอร์ไม่รองรับการเข้าถึงโค้ดแบบสุ่มสำหรับการดำเนินการแบบแทนที่ หรือมีหน่วยความจำเข้าถึงโดยสุ่มแบบไม่ลบเลือนไม่เพียงพอ ในแอปพลิเคชันที่คำนึงถึงประสิทธิภาพการทำงาน ความเร็วในการดำเนินการสามารถปรับปรุงได้โดยการโค้ดเงา ซึ่งโค้ดจะถูกคัดลอกไปยัง RAM ที่มีปริมาณงานสูงกว่าเพื่อการดำเนินการที่เร็วขึ้น หน่วยความจำอัตราข้อมูลเดียว (SDR)/DDR SDRAM ใช้ในแอปพลิเคชันที่มีอิมเมจปฏิบัติการแอปพลิเคชันขนาดใหญ่และต้องการประสิทธิภาพที่สูงขึ้น โดยทั่วไปแล้ว รูปภาพปฏิบัติการขนาดใหญ่จะถูกจัดเก็บไว้ในหน่วยความจำแบบไม่ลบเลือน เช่น แฟลช NAND หรือแฟลช SPI และคัดลอกไปยังหน่วยความจำถาวร เช่น หน่วยความจำ SDR/DDR SDRAM เมื่อเปิดเครื่องเพื่อดำเนินการ อุปกรณ์ SmartFusion2 รวมแฟบริค FPGA ที่ใช้แฟลชรุ่นที่สี่ โปรเซสเซอร์ ARM® Cortex®-M3 และอินเทอร์เฟซการสื่อสารประสิทธิภาพสูงบนชิปตัวเดียว ตัวควบคุมหน่วยความจำความเร็วสูงในอุปกรณ์ SmartFusion2 ใช้เพื่อเชื่อมต่อกับหน่วยความจำ DDR2/DDR3/LPDDR ภายนอก หน่วยความจำ LPDDR สามารถทำงานได้ที่ความเร็วสูงสุด 166 MHz โปรเซสเซอร์ Cortex-M3 สามารถรันคำสั่งโดยตรงจากหน่วยความจำ DDR ภายนอกผ่านระบบย่อยไมโครคอนโทรลเลอร์ (MSS) DDR (MDDR) ตัวควบคุมแคช FPGA และบริดจ์ MSS DDR จัดการการไหลของข้อมูลเพื่อประสิทธิภาพที่ดีขึ้น

ข้อกำหนดด้านการออกแบบ
ตรวจสอบให้แน่ใจว่าคุณมีข้อกำหนดด้านฮาร์ดแวร์และซอฟต์แวร์ดังต่อไปนี้:

ข้อกำหนดด้านฮาร์ดแวร์และซอฟต์แวร์

ตารางที่ 1 ข้อกำหนดการออกแบบ

ข้อกำหนดด้านการออกแบบ	คำอธิบาย
ข้อกำหนดด้านฮาร์ดแวร์
ชุดประเมินความปลอดภัย SmartFusion2: • อแดปเตอร์ 12 V • FlashPro4 • สาย USB A ถึง Mini – B	Rev D หรือใหม่กว่า
โฮสต์พีซีหรือแล็ปท็อป	ระบบปฏิบัติการ Windows XP SP2 – 32-/64-บิต ระบบปฏิบัติการ Windows 7 – 32-/64-บิต
ข้อกำหนดของซอฟต์แวร์
Libero® ระบบบนชิป (SoC)	v11.7
ซอฟต์แวร์เขียนโปรแกรม FlashPro	v11.7
ซอฟท์คอนโซล	v3.4 SP1*
โฮสต์ไดรเวอร์พีซี	ไดรเวอร์ USB ถึง UART
กรอบงานสำหรับเปิดตัว GUI สาธิต	Microsoft .NET Framework 4 Client สำหรับเปิดตัว GUI สาธิต
บันทึก: *สำหรับคู่มือการสาธิตนี้ ใช้ SoftConsole v3.4 SP1 สำหรับการใช้ SoftConsole v4.0 โปรดดูที่ มธ.0546: บทช่วยสอน SoftConsole v4.0 และ Libero SoC v11.7.

• ชุดพัฒนา SmartFusion2
• ซอฟต์แวร์ Libero SoC v11.7
• สาย USB Blaster หรือ USB Blaster II

การออกแบบสาธิต
การออกแบบสาธิตใช้มัลติเอสtagวิธีการบู๊ต e หรือวิธีการบู๊ตด้วยฮาร์ดแวร์เพื่อโหลดอิมเมจแอปพลิเคชันจากแฟลช SPI ไปยังหน่วยความจำ LPDDR ทำตามขั้นตอนด้านล่าง:การออกแบบ fileสามารถดาวน์โหลดได้จากเส้นทางต่อไปนี้ใน Microsemi webเว็บไซต์: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

ออกแบบ fileรวมถึง:
การออกแบบสาธิต fileรวมถึง:

• Sampภาพแอปพลิเคชัน le
• การเขียนโปรแกรม files
• ลิเบโร่
• GUI เรียกใช้งานได้
• สคริปต์ตัวเชื่อมโยง
• การกำหนดค่า DDR files
• อ่าน me.txt file

SmartFusion2 SoC FPGA – Code Shadowing จาก SPI Flash ไปยังหน่วยความจำ LPDDR รูปที่ 2 แสดงโครงสร้างระดับบนสุดของการออกแบบ fileส. สำหรับรายละเอียดเพิ่มเติม โปรดดูที่ Readme.txt file.

รูปที่ 2 การออกแบบ Fileโครงสร้างระดับบนสุด

คำอธิบายการออกแบบสาธิต

การออกแบบสาธิตนี้ใช้เทคนิคการลงเงาโค้ดเพื่อบูตอิมเมจแอปพลิเคชันจากหน่วยความจำ DDR การออกแบบนี้ยังจัดเตรียมอินเทอร์เฟซโฮสต์บน SmartFusion2 SoC FPGA เครื่องรับ/ส่งสัญญาณแบบอะซิงโครนัส/ซิงโครนัสสากลหลายโหมด (MMUART) เพื่อโหลดอิมเมจปฏิบัติการของแอปพลิเคชันเป้าหมายลงในแฟลช SPI ที่เชื่อมต่อกับอินเทอร์เฟซ MSS SPI0
โค้ดแชโดว์ถูกนำมาใช้ในสองวิธีต่อไปนี้:

• มัลติ-เอสtagวิธีการบูตโดยใช้โปรเซสเซอร์ Cortex-M3
• วิธีการบูตเครื่องฮาร์ดแวร์โดยใช้แฟบริค FPGA

มัลติเอสtage วิธีกระบวนการบูต

1. สร้างอิมเมจแอปพลิเคชันสำหรับหน่วยความจำ DDR โดยใช้ซอฟต์แวร์ Libero SoC
2. โหลด SPI Flash loader ลงใน SPI flash โดยใช้ซอฟต์แวร์ Libero SoC
3. เรียกใช้ Code Shadowing Demo GUI เพื่อตั้งโปรแกรม FPGA และโหลดอิมเมจแอปพลิเคชันจากแฟลช SPI ไปยังหน่วยความจำ LPDDR

อิมเมจของแอปพลิเคชันเรียกใช้จากหน่วยความจำ DDR ภายนอกในการบูตสองรายการต่อไปนี้tagใช่:

• โปรเซสเซอร์ Cortex-M3 บู๊ตซอฟต์บูตโหลดเดอร์จากหน่วยความจำถาวรแบบฝังตัว (eNVM) ซึ่งทำการถ่ายโอนรหัสอิมเมจจากอุปกรณ์แฟลช SPI ไปยังหน่วยความจำ DDR
• โปรเซสเซอร์ Cortex-M3 บูตอิมเมจแอปพลิเคชันจากหน่วยความจำ DDR

การออกแบบนี้ใช้โปรแกรม bootloader เพื่อโหลดอิมเมจปฏิบัติการของแอปพลิเคชันเป้าหมายจากอุปกรณ์แฟลช SPI ไปยังหน่วยความจำ DDR เพื่อดำเนินการ โปรแกรม bootloader ที่รันจาก eNVM จะข้ามไปยังแอปพลิเคชันเป้าหมายที่จัดเก็บไว้ในหน่วยความจำ DDR หลังจากอิมเมจแอปพลิเคชันเป้าหมายถูกคัดลอกไปยังหน่วยความจำ DDR

รูปที่ 3 Code Shadowing Multi-Stage ไดอะแกรมบล็อกสาธิตกระบวนการบูต

MDDR ได้รับการกำหนดค่าให้ LPDDR ทำงานที่ 166 MHz “ภาคผนวก: การกำหนดค่า LPDDR” บนหน้าที่ 22 แสดงการตั้งค่าการกำหนดค่า LPDDR DDR ได้รับการกำหนดค่าก่อนดำเนินการรหัสแอปพลิเคชันหลัก

บูตโหลดเดอร์

bootloader ดำเนินการต่อไปนี้:

1. การคัดลอกอิมเมจแอปพลิเคชันเป้าหมายจากหน่วยความจำแฟลช SPI ไปยังหน่วยความจำ DDR
2. ทำการแมปที่อยู่เริ่มต้นของหน่วยความจำ DDR ใหม่จาก 0xA0000000 เป็น 0x00000000 โดยการกำหนดค่าการลงทะเบียนระบบ DDR_CR
3. การเริ่มต้นตัวชี้สแต็กโปรเซสเซอร์ Cortex-M3 ตามแอปพลิเคชันเป้าหมาย ตำแหน่งแรกของตารางเวกเตอร์แอปพลิเคชันเป้าหมายมีค่าตัวชี้สแต็ก ตารางเวกเตอร์ของแอปพลิเคชันเป้าหมายมีให้โดยเริ่มจากที่อยู่ 0x00000000
4. กำลังโหลดตัวนับโปรแกรม (PC) เพื่อรีเซ็ตตัวจัดการของแอปพลิเคชันเป้าหมายสำหรับการรันอิมเมจแอปพลิเคชันเป้าหมายจากหน่วยความจำ DDR ตัวจัดการการรีเซ็ตของแอปพลิเคชันเป้าหมายมีอยู่ในตารางเวกเตอร์ที่อยู่ 0x00000004

รูปที่ 4 Design Flow สำหรับ Multi-Stage วิธีกระบวนการบูต

วิธีการบูตเครื่องฮาร์ดแวร์

1. สร้างไบนารีที่เรียกใช้งานได้ file โดยใช้ซอฟต์แวร์ Libero SoC
2. โหลดไบนารี file ลงในแฟลช SPI โดยใช้ซอฟต์แวร์ Libero SoC
3. รัน Hardware Boot Engine Design เพื่อตั้งโปรแกรม FPGA และโหลดอิมเมจแอปพลิเคชันจากแฟลช SPI ไปยังหน่วยความจำ LPDDR

ด้วยวิธีนี้ Cortex-M3 จะบู๊ตอิมเมจแอปพลิเคชันเป้าหมายโดยตรงจากหน่วยความจำ DDR ภายนอก เอ็นจิ้นการบู๊ตของฮาร์ดแวร์จะคัดลอกอิมเมจแอปพลิเคชันจากอุปกรณ์แฟลช SPI ไปยังหน่วยความจำ DDR ก่อนที่จะปล่อยการรีเซ็ตโปรเซสเซอร์ Cortex-M3 หลังจากปล่อยการรีเซ็ต โปรเซสเซอร์ Cortex-M3 จะบู๊ตโดยตรงจากหน่วยความจำ DDR วิธีนี้ใช้เวลาบูตเครื่องน้อยกว่าแบบหลายวินาทีtagขั้นตอนการบู๊ต e เนื่องจากหลีกเลี่ยงการบู๊ตหลายเครื่องtages และคัดลอกอิมเมจแอปพลิเคชันไปยังหน่วยความจำ DDR โดยใช้เวลาน้อยลง การออกแบบตัวอย่างนี้ใช้ตรรกะของบูทเอ็นจิ้นในแฟบริค FPGA เพื่อคัดลอกอิมเมจปฏิบัติการของแอปพลิเคชันเป้าหมายจากแฟลช SPI ไปยังหน่วยความจำ DDR เพื่อดำเนินการ การออกแบบนี้ยังใช้ตัวโหลดแฟลช SPI ซึ่งสามารถดำเนินการโดยโปรเซสเซอร์ Cortex-M3 เพื่อโหลดอิมเมจปฏิบัติการของแอปพลิเคชันเป้าหมายลงในอุปกรณ์แฟลช SPI โดยใช้อินเทอร์เฟซโฮสต์ที่จัดเตรียมไว้บน SmartFusion2 SoC FPGA MMUART_1 สามารถใช้สวิตช์ DIP1 บน SmartFusion2 Security Evaluation Kit เพื่อเลือกว่าจะตั้งโปรแกรมอุปกรณ์แฟลช SPI หรือรันโค้ดจากหน่วยความจำ DDR หากแอปพลิเคชันเป้าหมายปฏิบัติการพร้อมใช้งานในอุปกรณ์แฟลช SPI โค้ดแชโดว์จากอุปกรณ์แฟลช SPI ไปยังหน่วยความจำ DDR จะเริ่มทำงานเมื่อเปิดเครื่อง กลไกการบู๊ตจะเริ่มต้น MDDR คัดลอกอิมเมจจากอุปกรณ์แฟลช SPI ไปยังหน่วยความจำ DDR และทำการแมปพื้นที่หน่วยความจำ DDR ใหม่เป็น 0x00000000 โดยคงการรีเซ็ตโปรเซสเซอร์ Cortex-M3 หลังจากบูทเอ็นจิ้นปล่อยการรีเซ็ต Cortex-M3 แล้ว Cortex-M3 จะดำเนินการแอพพลิเคชั่นเป้าหมายจากหน่วยความจำ DDR รูปที่ 5 แสดงบล็อกไดอะแกรมโดยละเอียดของการออกแบบสาธิต FIC_0 ได้รับการกำหนดค่าในโหมด Slave เพื่อเข้าถึง MSS SPI_0 จากต้นแบบ AHB แฟบริค FPGA อินเทอร์เฟซ MDDR AXI (DDR_FIC) ถูกเปิดใช้งานเพื่อเข้าถึงหน่วยความจำ DDR จากต้นแบบ AXI แฟบริค FPGA

รูปที่ 5 ไดอะแกรมบล็อกสาธิตการบูตเครื่องยนต์รหัสเงาฮาร์ดแวร์

บูตเครื่องยนต์
นี่คือส่วนสำคัญของการสาธิตโค้ดแชโดว์ที่คัดลอกอิมเมจแอปพลิเคชันจากอุปกรณ์แฟลช SPI ไปยังหน่วยความจำ DDR เอ็นจิ้นการบู๊ตดำเนินการต่อไปนี้:

1. การเริ่มต้น MDDR สำหรับการเข้าถึง LPDDR ที่ 166 MHz โดยการรีเซ็ตโปรเซสเซอร์ Cortex-M3
2. การคัดลอกอิมเมจแอปพลิเคชันเป้าหมายจากอุปกรณ์หน่วยความจำแฟลช SPI ไปยังหน่วยความจำ DDR โดยใช้ AXI master ในแฟบริค FPGA ผ่านอินเทอร์เฟซ MDDR AXI
3. ทำการแมปที่อยู่เริ่มต้นของหน่วยความจำ DDR ใหม่จาก 0xA0000000 เป็น 0x00000000 โดยการเขียนไปยังการลงทะเบียนระบบ DDR_CR
4. ปล่อยการรีเซ็ตเป็นโปรเซสเซอร์ Cortex-M3 เพื่อบูตจากหน่วยความจำ DDR

รูปที่ 6 Design Flow for Hardware Boot Engine Method

การสร้างอิมเมจแอปพลิเคชันเป้าหมายสำหรับหน่วยความจำ DDR

จำเป็นต้องมีอิมเมจที่สามารถดำเนินการได้จากหน่วยความจำ DDR เพื่อเรียกใช้การสาธิต ใช้คำอธิบายตัวเชื่อมโยงการผลิตดำเนินการในสถานที่ภายนอกDDR.ld file ที่รวมอยู่ในการออกแบบ files เพื่อสร้างอิมเมจแอปพลิเคชัน คำอธิบายตัวเชื่อมโยงนี้ file กำหนดที่อยู่เริ่มต้นของหน่วยความจำ DDR เป็น 0x00000000 เนื่องจาก bootloader หรือ boot engine ทำการรีแมปหน่วยความจำ DDR จาก 0xA0000000 เป็น 0x00000000 สคริปต์ตัวเชื่อมโยงนี้สร้างอิมเมจของแอปพลิเคชันที่มีคำแนะนำ ข้อมูล และส่วน BSS ในหน่วยความจำซึ่งมีที่อยู่เริ่มต้นคือ 0x00000000 ไดโอดเปล่งแสงธรรมดา (LED) กะพริบ ตัวตั้งเวลา และภาพแอปพลิเคชันสร้างการขัดจังหวะตามสวิตช์ file มีให้สำหรับการสาธิตนี้

SPI แฟลชโหลดเดอร์

ตัวโหลดแฟลช SPI ถูกนำมาใช้เพื่อโหลดหน่วยความจำแฟลช SPI แบบออนบอร์ดด้วยอิมเมจแอปพลิเคชันเป้าหมายที่เรียกใช้งานได้จากพีซีโฮสต์ผ่านอินเทอร์เฟซ MMUART_1 โปรเซสเซอร์ Cortex-M3 สร้างบัฟเฟอร์สำหรับข้อมูลที่มาจากอินเทอร์เฟซ MMUART_1 และเริ่มต้นอุปกรณ์ต่อพ่วง DMA (PDMA) เพื่อเขียนข้อมูลที่บัฟเฟอร์ลงในแฟลช SPI ผ่าน MSS_SPI0

เรียกใช้การสาธิต
หากต้องการเรียกใช้การออกแบบสาธิต ให้ทำตามขั้นตอนด้านล่าง: การสาธิตนี้แสดงวิธีการโหลดอิมเมจแอปพลิเคชันในแฟลช SPI และเรียกใช้อิมเมจแอปพลิเคชันนั้นจากหน่วยความจำ DDR ภายนอก การสาธิตนี้มีอดีตample แอปพลิเคชันรูปภาพ sample_image_LPDDR.bin ภาพนี้แสดงข้อความต้อนรับและข้อความขัดจังหวะตัวจับเวลาบนคอนโซลอนุกรมและกะพริบ LED1 ถึง LED8 บน SmartFusion2 Security Evaluation Kit หากต้องการดูข้อความขัดจังหวะ GPIO บนคอนโซลอนุกรม ให้กดสวิตช์ SW2 หรือ SW3

การตั้งค่าการออกแบบสาธิต

ขั้นตอนต่อไปนี้อธิบายวิธีการตั้งค่าการสาธิตสำหรับบอร์ด SmartFusion2 Security Evaluation Kit: เชื่อมต่อโฮสต์พีซีเข้ากับตัวเชื่อมต่อ J18 โดยใช้สาย USB A to mini-B ไดรเวอร์บริดจ์ USB to UART จะถูกตรวจพบโดยอัตโนมัติ ตรวจสอบว่ามีการตรวจหาในตัวจัดการอุปกรณ์ตามที่แสดงในรูปที่ 7 หรือไม่

1. หากตรวจไม่พบไดรเวอร์ USB โดยอัตโนมัติ ให้ติดตั้งไดรเวอร์ USB
2. สำหรับการสื่อสารของเทอร์มินัลอนุกรมผ่านสาย FTDI mini USB ให้ติดตั้งไดรเวอร์ FTDI D2XX ดาวน์โหลดไดรเวอร์และคู่มือการติดตั้งจาก:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

รูปที่ 7 Design Flow for Hardware Boot Engine Method

เชื่อมต่อจัมเปอร์บนบอร์ด SmartFusion2 Security Evaluation Kit ดังแสดงในตารางที่ 2

คำเตือน: ก่อนทำการต่อจัมเปอร์ ให้ปิดสวิตช์แหล่งจ่ายไฟ SW7

ตาราง 2 การตั้งค่าจัมเปอร์ชุดประเมินความปลอดภัย SmartFusion2

จัมเปอร์	พิน (จาก)	พิน (ถึง)	ความคิดเห็น
เจ 22	1	2	ค่าเริ่มต้น
เจ 23	1	2	ค่าเริ่มต้น
เจ 24	1	2	ค่าเริ่มต้น
J8	1	2	ค่าเริ่มต้น
J3	1	2	ค่าเริ่มต้น

ในชุดประเมินความปลอดภัย SmartFusion2 ให้ต่อแหล่งจ่ายไฟเข้ากับขั้วต่อ J6 รูปที่ 8 แสดงการตั้งค่าบอร์ดสำหรับการรันโค้ดแชโดว์จากแฟลช SPI ไปจนถึงการสาธิต LPDDR บน SmartFusion2 Security Evaluation Kit

รูปที่ 8 การตั้งค่าชุดประเมินความปลอดภัย SmartFusion2

SPI Flash Loader และ Code Shadowing Demo GUI
สิ่งนี้จำเป็นสำหรับการรันการสาธิตโค้ดแชโดว์ SPI Flash Loader และ Code Shadowing Demo GUI เป็นส่วนต่อประสานผู้ใช้แบบกราฟิกที่ทำงานบนโฮสต์พีซีเพื่อตั้งโปรแกรมแฟลช SPI และรันการสาธิต Code Shadowing บน SmartFusion2 Security Evaluation Kit UART ถูกใช้เป็นโปรโตคอลการสื่อสารที่ขีดเส้นใต้ระหว่างโฮสต์พีซีและ SmartFusion2 Security Evaluation Kit นอกจากนี้ยังมีส่วนคอนโซลอนุกรมสำหรับพิมพ์ข้อความดีบักที่ได้รับจากแอปพลิเคชันผ่านอินเทอร์เฟซ UART

รูปที่ 9 SPI Flash Loader และ Code Shadowing Demo GUI

GUI รองรับคุณสมบัติต่อไปนี้:

• โปรแกรม SPI Flash: ตั้งโปรแกรมภาพ file ลงในแฟลช SPI
• โปรแกรมและโค้ดแชโดว์จาก SPI Flash เป็น DDR: ตั้งโปรแกรมอิมเมจ file ลงในแฟลช SPI คัดลอกไปยังหน่วยความจำ DDR และบูตอิมเมจจากหน่วยความจำ DDR
• โปรแกรมและโค้ดแชโดว์จาก SPI Flash เป็น SDR: ตั้งโปรแกรมรูปภาพ file ลงในแฟลช SPI คัดลอกไปยังหน่วยความจำ SDR และบูตภาพจากหน่วยความจำ SDR
• Code Shadowing เป็น DDR: คัดลอกอิมเมจที่มีอยู่ file จากแฟลช SPI ไปยังหน่วยความจำ DDR และบู๊ตอิมเมจจากหน่วยความจำ DDR
• Code Shadowing เป็น SDR: คัดลอกภาพที่มีอยู่ file จากแฟลช SPI ไปยังหน่วยความจำ SDR และบู๊ตภาพจากหน่วยความจำ SDR

คลิกวิธีใช้เพื่อดูข้อมูลเพิ่มเติมเกี่ยวกับ GUI

เชื่อมต่อ SmartFusion2 Development Kit เข้ากับคอมพิวเตอร์ของคุณโดยใช้สาย USB Blaster หรือ USB Blaster II จากนั้นทำตามขั้นตอนด้านล่าง:

1. เปิดชุดพัฒนา SmartFusion2
2. เปิด Code Shadowing Demo GUI ในซอฟต์แวร์ Libero SoC
3. เลือกการตั้งค่าที่เหมาะสมสำหรับการออกแบบของคุณ แล้วคลิก “สร้าง” เพื่อสร้างการเขียนโปรแกรม file.
4. เชื่อมต่อกับ SmartFusion2 Development Kit โดยใช้สาย USB Blaster หรือ USB Blaster II
5. ตั้งโปรแกรม FPGA และโหลดอิมเมจแอปพลิเคชันจากแฟลช SPI ไปยังหน่วยความจำ LPDDR โดยคลิก "โปรแกรม" ใน Code Shadowing Demo GUI

เรียกใช้การออกแบบสาธิตสำหรับ Multi-Stage วิธีกระบวนการบูต
เพื่อเรียกใช้การออกแบบสาธิตสำหรับมัลติเอสtagวิธีขั้นตอนการบูตให้ทำตามขั้นตอนด้านล่าง:

1. เปิดชุดพัฒนา SmartFusion2
2. เชื่อมต่อกับ SmartFusion2 Development Kit โดยใช้สาย USB Blaster หรือ USB Blaster II
3. รีเซ็ตบอร์ดและรอให้กระบวนการบู๊ตเสร็จสิ้น
4. แอปพลิเคชันจะทำงานโดยอัตโนมัติจากหน่วยความจำ LPDDR

ขั้นตอนต่อไปนี้อธิบายวิธีรันการออกแบบสาธิตสำหรับหลายวินาทีtagวิธีกระบวนการบูต e:

1. เปลี่ยนสวิตช์แหล่งจ่ายไฟ SW7 เป็นเปิด
2. ตั้งโปรแกรมอุปกรณ์ SmartFusion2 SoC FPGA ด้วยโปรแกรม file ให้ไว้ในการออกแบบ files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\หลายStageBoot_method\CodeShadowing_LPDDR_top.stp โดยใช้ซอฟต์แวร์การออกแบบ FlashPro
3. เปิดใช้ SPI Flash Loader และ Code Shadowing Demo GUI ที่เรียกใช้งานได้ file ที่มีอยู่ในการออกแบบ files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe)
4. เลือกพอร์ต COM ที่เหมาะสม (ซึ่งไดรเวอร์ USB Serial ชี้ไป) จากรายการดรอปดาวน์ พอร์ต COM
5. คลิกเชื่อมต่อ หลังจากสร้างการเชื่อมต่อแล้ว Connect จะเปลี่ยนเป็น Disconnect
6. คลิกเรียกดูเพื่อเลือกอดีตample กำหนดเป้าหมายรูปภาพที่เรียกใช้งานได้ file ให้กับการออกแบบ files (SF2_CodeShadowing_LPDDR_DF/Sample แอปพลิเคชันรูปภาพ/MultiStageBoot_method/sample_image_LPDDR.bin)
   บันทึก: เพื่อสร้างถังอิมเมจแอ็พพลิเคชัน fileโปรดดูที่ “ภาคผนวก: การสร้าง Executable Bin File” ในหน้า 24
7. เก็บที่อยู่เริ่มต้นของหน่วยความจำแฟลช SPI เป็นค่าเริ่มต้นที่ 0x00000000
8. เลือกตัวเลือก Program and Code Shadowing from SPI Flash to DDR
9. คลิกเริ่มดังแสดงในรูปที่ 10 เพื่อโหลดอิมเมจที่เรียกใช้งานได้ลงในแฟลช SPI และโค้ดแชโดว์จากหน่วยความจำ DDR

รูปที่ 10 การเริ่มต้นการสาธิต 

หากอุปกรณ์ SmartFusion2 ตั้งโปรแกรมด้วย STAPL file MDDR ที่ไม่ได้กำหนดค่าสำหรับหน่วยความจำ DDR จะแสดงข้อความแสดงข้อผิดพลาด ดังแสดงในรูปที่ 11

รูปที่ 11 ข้อความอุปกรณ์หรือตัวเลือกไม่ถูกต้อง

ส่วนซีเรียลคอนโซลบน GUI แสดงข้อความดีบักและเริ่มตั้งโปรแกรมแฟลช SPI เมื่อลบแฟลช SPI ได้สำเร็จ รูปที่ 12 แสดงสถานะของการเขียนแฟลช SPI

รูปที่ 12 การโหลดแฟลช

1. ในการตั้งโปรแกรมแฟลช SPI ได้สำเร็จ bootloader ที่ทำงานบน SmartFusion2 SoC FPGA จะคัดลอกอิมเมจแอปพลิเคชันจากแฟลช SPI ไปยังหน่วยความจำ DDR และบูตอิมเมจแอปพลิเคชัน หากภาพที่ให้มาample_image_LPDDR.bin ถูกเลือก คอนโซลอนุกรมจะแสดงข้อความต้อนรับ ข้อความขัดจังหวะสวิตช์และตัวจับเวลา ดังแสดงในรูปที่ 13 และรูปที่
2. รูปแบบ LED ที่ทำงานอยู่จะแสดงบน LED1 ถึง LED8 บน SmartFusion2 Security Evaluation Kit
3. กดสวิตช์ SW2 และ SW3 เพื่อดูข้อความขัดจังหวะบนคอนโซลซีเรียล

รูปที่ 13 การเรียกใช้อิมเมจแอ็พพลิเคชันเป้าหมายจากหน่วยความจำ DDR3

รูปที่ 14 ตัวจับเวลาและข้อความขัดจังหวะใน Serial Console

เรียกใช้การออกแบบวิธีการบูตเครื่องฮาร์ดแวร์
ในการเรียกใช้การออกแบบสาธิตสำหรับวิธีการเริ่มต้นระบบฮาร์ดแวร์ ให้ทำตามขั้นตอนด้านล่าง:

1. เปิดชุดพัฒนา SmartFusion2
2. เชื่อมต่อกับ SmartFusion2 Development Kit โดยใช้สาย USB Blaster หรือ USB Blaster II
3. รีเซ็ตบอร์ดและรอให้กระบวนการบู๊ตเสร็จสิ้น
4. แอปพลิเคชันจะทำงานโดยอัตโนมัติจากหน่วยความจำ LPDDR

ขั้นตอนต่อไปนี้อธิบายถึงวิธีการรันการออกแบบกลไกการบู๊ตฮาร์ดแวร์:

1. เปลี่ยนสวิตช์แหล่งจ่ายไฟ SW7 เป็นเปิด
2. ตั้งโปรแกรมอุปกรณ์ SmarFusion2 SoC FPGA ด้วยโปรแกรม file ให้ไว้ในการออกแบบ files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp โดยใช้ซอฟต์แวร์ออกแบบ FlashPro
3. ในการตั้งโปรแกรม SPI Flash ให้ DIP สลับ SW5-1 ไปที่ตำแหน่ง ON การเลือกนี้ทำให้บูต Cortex-M3 จาก eNVM กด SW6 เพื่อรีเซ็ตอุปกรณ์ SmartFusion2
4. เปิดใช้ SPI Flash Loader และ Code Shadowing Demo GUI ที่เรียกใช้งานได้ file ที่มีอยู่ในการออกแบบ files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe)
5. เลือกพอร์ต COM ที่เหมาะสม (ซึ่งไดรเวอร์ USB Serial ชี้ไป) จากรายการดรอปดาวน์ พอร์ต COM
6. คลิกเชื่อมต่อ หลังจากสร้างการเชื่อมต่อแล้ว Connect จะเปลี่ยนเป็น Disconnect
7. คลิกเรียกดูเพื่อเลือกอดีตample กำหนดเป้าหมายรูปภาพที่เรียกใช้งานได้ file ให้กับการออกแบบ files (SF2_CodeShadowing_LPDDR_DF/Sampรูปภาพแอปพลิเคชัน/HWBootEngine_method/sample_image_LPDDR.bin)
   บันทึก: เพื่อสร้างถังอิมเมจแอ็พพลิเคชัน fileโปรดดูที่ “ภาคผนวก: การสร้าง Executable Bin File” ในหน้า 24
8. เลือกตัวเลือก Hardware Boot Engine ใน Code Shadowing Method
9. เลือกตัวเลือกโปรแกรม SPI Flash จากเมนูตัวเลือก
10. คลิก Start ดังแสดงในรูปที่ 15 เพื่อโหลดอิมเมจปฏิบัติการลงในแฟลช SPI

รูปที่ 15 การเริ่มต้นสาธิต

ส่วนซีเรียลคอนโซลบน GUI จะแสดงข้อความดีบักและสถานะของการเขียนแฟลช SPI ดังแสดงในรูปที่ 16
รูปที่ 16 การโหลดแฟลช

1. หลังจากตั้งโปรแกรมแฟลช SPI สำเร็จ ให้เปลี่ยนสวิตช์ DIP SW5-1 ไปที่ตำแหน่งปิด การเลือกนี้ใช้เพื่อบู๊ตโปรเซสเซอร์ Cortex-M3 จากหน่วยความจำ DDR
2. กด SW6 เพื่อรีเซ็ตอุปกรณ์ SmartFusion2 เอ็นจิ้นการบู๊ตคัดลอกอิมเมจแอปพลิเคชันจากแฟลช SPI ไปยังหน่วยความจำ DDR และปล่อยการรีเซ็ตเป็น Cortex-M3 ซึ่งจะบู๊ตอิมเมจแอปพลิเคชันจากหน่วยความจำ DDR หากภาพที่ให้มา “sample_image_LPDDR.bin” ถูกโหลดไปยังแฟลช SPI คอนโซลอนุกรมแสดงข้อความต้อนรับ สลับการขัดจังหวะ (กด SW2 หรือ SW3) และข้อความขัดจังหวะตัวจับเวลา ดังแสดงในรูปที่ 17 และรูปแบบ LED ที่กำลังทำงานจะแสดงบน LED1 ถึง LED8 บน SmartFusion2 ชุดประเมินความปลอดภัย.

รูปที่ 17 การเรียกใช้อิมเมจแอ็พพลิเคชันเป้าหมายจากหน่วยความจำ DDR3

บทสรุป
คุณใช้ SmartFusion2 SoC FPGA กับโค้ดแชโดว์จาก SPI Flash ไปยังหน่วยความจำ LPDDR สำเร็จแล้ว การสาธิตนี้แสดงความสามารถของอุปกรณ์ SmartFusion2 ในการเชื่อมต่อกับหน่วยความจำ DDR และเรียกใช้อิมเมจปฏิบัติการจากหน่วยความจำ DDR โดยแชโดว์โค้ดจากอุปกรณ์หน่วยความจำแฟลช SPI . นอกจากนี้ยังแสดงสองวิธีในการติดตั้งโค้ดแชโดว์บนอุปกรณ์ SmartFusion2

ภาคผนวก: การกำหนดค่า LPDDR

รูปที่ 18 การตั้งค่าการกำหนดค่า DDR ทั่วไป

รูปที่ 19 การตั้งค่าการเริ่มต้นหน่วยความจำ DDR

รูปที่ 20 การตั้งค่าเวลาหน่วยความจำ DDR

ภาคผนวก: การสร้าง Executable Bin File

ถังปฏิบัติการ file จำเป็นต้องตั้งโปรแกรมแฟลช SPI สำหรับการรันการสาธิตโค้ดแชโดว์ เพื่อสร้างถังปฏิบัติการ file จาก “สample_image_LPDDR” SoftConsole ให้ทำตามขั้นตอนต่อไปนี้:

1. สร้างโปรเจ็กต์ SoftConsole ด้วยสคริปต์ตัวเชื่อมโยง Production-execute-in-place-externalDDR
2. เพิ่มเส้นทางการติดตั้ง SoftConsole เช่นampเล,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin ไปยัง 'ตัวแปรสภาพแวดล้อม' ดังแสดงในรูปที่ 21

รูปที่ 21 การเพิ่มเส้นทางการติดตั้ง SoftConsole

1. ดับเบิลคลิกที่แบตช์ file ถัง-File-Generator.bat ตั้งอยู่ที่: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR ดังรูปที่ 22

รูปที่ 22 การเพิ่มเส้นทางการติดตั้ง SoftConsole

• ถังขยะ-File-Generator สร้าง sample_image_LPDDR.bin file

ประวัติการแก้ไข

ตารางต่อไปนี้แสดงการเปลี่ยนแปลงที่สำคัญในเอกสารนี้สำหรับการแก้ไขแต่ละครั้ง

การแก้ไข	การเปลี่ยนแปลง
การแก้ไขครั้งที่ 2 (เมษายน 2016)	อัปเดตเอกสารสำหรับซอฟต์แวร์ Libero SoC v11.7 (SAR 78258)
การแก้ไขครั้งที่ 1 (ธันวาคม 2015)	การเปิดตัวครั้งแรก

การสนับสนุนผลิตภัณฑ์

กลุ่มผลิตภัณฑ์ Microsemi SoC สนับสนุนผลิตภัณฑ์ของตนด้วยบริการสนับสนุนต่างๆ รวมถึงฝ่ายบริการลูกค้า ศูนย์สนับสนุนด้านเทคนิคของลูกค้า ก webเว็บไซต์ จดหมายอิเล็กทรอนิกส์ และสำนักงานขายทั่วโลก ภาคผนวกนี้มีข้อมูลเกี่ยวกับการติดต่อ Microsemi SoC Products Group และการใช้บริการสนับสนุนเหล่านี้

บริการลูกค้า
ติดต่อฝ่ายบริการลูกค้าสำหรับการสนับสนุนผลิตภัณฑ์ที่ไม่ใช่ด้านเทคนิค เช่น ราคาผลิตภัณฑ์ การอัปเกรดผลิตภัณฑ์ ข้อมูลอัปเดต สถานะการสั่งซื้อ และการอนุญาต จากอเมริกาเหนือ โทร 800.262.1060 จากทั่วโลก โทร 650.318.4460 โทรสาร จากทุกที่ทั่วโลก 408.643.6913

ศูนย์สนับสนุนด้านเทคนิคของลูกค้า
กลุ่มผลิตภัณฑ์ Microsemi SoC มีเจ้าหน้าที่ศูนย์สนับสนุนด้านเทคนิคของลูกค้าพร้อมด้วยวิศวกรที่มีทักษะสูง ซึ่งสามารถช่วยตอบคำถามเกี่ยวกับฮาร์ดแวร์ ซอฟต์แวร์ และการออกแบบเกี่ยวกับผลิตภัณฑ์ Microsemi SoC ศูนย์สนับสนุนด้านเทคนิคของลูกค้าใช้เวลามากมายในการสร้างบันทึกการใช้งาน ตอบคำถามทั่วไปเกี่ยวกับวงจรการออกแบบ เอกสารเกี่ยวกับปัญหาที่ทราบ และคำถามที่พบบ่อยต่างๆ ดังนั้น ก่อนที่คุณจะติดต่อเรา โปรดไปที่แหล่งข้อมูลออนไลน์ของเรา เป็นไปได้มากที่เราได้ตอบคำถามของคุณแล้ว

การสนับสนุนด้านเทคนิค
สำหรับการสนับสนุนผลิตภัณฑ์ Microsemi SoC โปรดไปที่
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Webเว็บไซต์
คุณสามารถเรียกดูข้อมูลทางเทคนิคและไม่ใช่ทางเทคนิคที่หลากหลายได้จากโฮมเพจ Microsemi SoC Products Group ที่ http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

การติดต่อฝ่ายสนับสนุนด้านเทคนิคของลูกค้า ศูนย์
วิศวกรที่มีทักษะสูงเป็นเจ้าหน้าที่ของศูนย์สนับสนุนด้านเทคนิค สามารถติดต่อศูนย์สนับสนุนทางเทคนิคได้ทางอีเมลหรือผ่าน Microsemi SoC Products Group webเว็บไซต์.

อีเมล
คุณสามารถสื่อสารคำถามทางเทคนิคของคุณไปยังที่อยู่อีเมลของเราและรับคำตอบกลับทางอีเมล แฟกซ์ หรือโทรศัพท์ นอกจากนี้ หากคุณมีปัญหาด้านการออกแบบ คุณสามารถส่งอีเมลถึงการออกแบบของคุณได้ fileเพื่อรับความช่วยเหลือ เราตรวจสอบบัญชีอีเมลอย่างต่อเนื่องตลอดทั้งวัน เมื่อส่งคำขอของคุณถึงเรา โปรดตรวจสอบให้แน่ใจว่าได้ใส่ชื่อนามสกุล ชื่อบริษัท และข้อมูลติดต่อของคุณเพื่อการประมวลผลคำขอของคุณอย่างมีประสิทธิภาพ ที่อยู่อีเมลสนับสนุนทางเทคนิคคือ soc_tech@microsemi.com.

กรณีของฉัน
ลูกค้ากลุ่มผลิตภัณฑ์ Microsemi SoC สามารถส่งและติดตามกรณีทางเทคนิคทางออนไลน์ได้โดยไปที่ My Cases

นอกประเทศสหรัฐอเมริกา
ลูกค้าที่ต้องการความช่วยเหลือนอกเขตเวลาของสหรัฐอเมริกาสามารถติดต่อฝ่ายสนับสนุนด้านเทคนิคทางอีเมล (soc_tech@microsemi.com) หรือติดต่อสำนักงานขายในพื้นที่ เยี่ยมชมเกี่ยวกับเราสำหรับรายชื่อสำนักงานขายและผู้ติดต่อองค์กร

การสนับสนุนด้านเทคนิคของ ITAR
สำหรับการสนับสนุนทางเทคนิคเกี่ยวกับ RH และ RT FPGA ที่ควบคุมโดย International Traffic in Arms Regulations (ITAR) โปรดติดต่อเราทาง soc_tech@microsemi.com. หรือภายใน My Cases ให้เลือกใช่ในรายการแบบหล่นลงของ ITAR สำหรับรายการทั้งหมดของ Microsemi FPGA ที่ควบคุมโดย ITAR โปรดไปที่ ITAR web page.Microsemi Corporation (Nasdaq: MSCC) นำเสนอโซลูชั่นเซมิคอนดักเตอร์และระบบที่ครอบคลุมสำหรับตลาดการสื่อสาร การป้องกันและความปลอดภัย การบินและอวกาศและอุตสาหกรรม ผลิตภัณฑ์ประกอบด้วยวงจรรวมสัญญาณผสมแบบอะนาล็อกที่มีประสิทธิภาพสูงและชุบแข็งด้วยรังสี, FPGA, SoCs และ ASIC; ผลิตภัณฑ์การจัดการพลังงาน อุปกรณ์จับเวลาและซิงโครไนซ์และการแก้ปัญหาเวลาที่แม่นยำ การกำหนดมาตรฐานโลกสำหรับเวลา อุปกรณ์ประมวลผลเสียง โซลูชั่น RF; ส่วนประกอบที่ไม่ต่อเนื่อง โซลูชันการจัดเก็บข้อมูลและการสื่อสารระดับองค์กร เทคโนโลยีการรักษาความปลอดภัย และการป้องกันการปรับขนาดได้ampเอ้อ ผลิตภัณฑ์; โซลูชันอีเทอร์เน็ต Powerover- Ethernet ICs และมิดสแปน; ตลอดจนความสามารถในการออกแบบและบริการที่กำหนดเอง Microsemi มีสำนักงานใหญ่อยู่ที่เมือง Aliso Viejo รัฐแคลิฟอร์เนีย และมีพนักงานประมาณ 4,800 คนทั่วโลก ศึกษาเพิ่มเติมได้ที่ www.microsemi.com.

Microsemi ไม่รับประกัน รับรอง หรือรับประกันเกี่ยวกับข้อมูลที่มีอยู่ในที่นี้หรือความเหมาะสมของผลิตภัณฑ์และบริการของตนสำหรับวัตถุประสงค์เฉพาะใดๆ และ Microsemi ไม่รับผิดชอบใดๆ ก็ตามที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ผลิตภัณฑ์หรือวงจรใดๆ ผลิตภัณฑ์ที่จำหน่ายในที่นี้และผลิตภัณฑ์อื่นๆ ที่จำหน่ายโดย Microsemi ได้รับการทดสอบอย่างจำกัด และไม่ควรใช้ร่วมกับอุปกรณ์หรือแอปพลิเคชันที่มีความสำคัญต่อภารกิจ ข้อกำหนดด้านประสิทธิภาพใดๆ เชื่อว่าเชื่อถือได้แต่ไม่ได้รับการตรวจสอบ และผู้ซื้อต้องดำเนินการและดำเนินการทดสอบประสิทธิภาพทั้งหมดและการทดสอบอื่นๆ ของผลิตภัณฑ์ให้เสร็จสมบูรณ์ เพียงอย่างเดียวและร่วมกับหรือติดตั้งในผลิตภัณฑ์ขั้นสุดท้ายใดๆ ผู้ซื้อจะต้องไม่พึ่งพาข้อมูลและข้อกำหนดด้านประสิทธิภาพหรือพารามิเตอร์ที่ Microsemi จัดหาให้ เป็นความรับผิดชอบของผู้ซื้อในการพิจารณาความเหมาะสมของผลิตภัณฑ์ใดๆ อย่างอิสระ และทดสอบและตรวจสอบสิ่งเดียวกัน ข้อมูลที่ Microsemi จัดเตรียมไว้ในที่นี้มีให้ "ตามที่เป็น อยู่ที่ใด" และมีข้อผิดพลาดทั้งหมด และความเสี่ยงทั้งหมดที่เกี่ยวข้องกับข้อมูลดังกล่าวเป็นของผู้ซื้อทั้งหมด Microsemi ไม่ให้สิทธิ์ในสิทธิบัตร ใบอนุญาต หรือสิทธิ์ในทรัพย์สินทางปัญญาอื่นใด ไม่ว่าโดยชัดแจ้งหรือโดยปริยายแก่ฝ่ายใดก็ตาม ไม่ว่าจะเกี่ยวกับข้อมูลดังกล่าวเองหรืออะไรก็ตามที่อธิบายไว้ในข้อมูลดังกล่าว ข้อมูลที่ระบุในเอกสารนี้เป็นกรรมสิทธิ์ของ Microsemi และ Microsemi ขอสงวนสิทธิ์ในการเปลี่ยนแปลงข้อมูลในเอกสารนี้หรือผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า

สำนักงานใหญ่ของ บริษัท Microsemi
One Enterprise, Aliso Viejo, CA 92656 สหรัฐอเมริกา

• ภายใน ประเทศสหรัฐอเมริกา: +1 800-713-4113
• ข้างนอก ประเทศสหรัฐอเมริกา: +1 949-380-6100
• ฝ่ายขาย: +1 949-380-6136
• โทรสาร: +1 949-215-4996
• อีเมล: sales.support@microsemi.com

2016 บริษัทไมโครเซมิ สงวนลิขสิทธิ์. Microsemi และโลโก้ Microsemi เป็นเครื่องหมายการค้าของ Microsemi Corporation เครื่องหมายการค้าและเครื่องหมายบริการอื่นๆ ทั้งหมดเป็นทรัพย์สินของเจ้าของที่เกี่ยวข้อง

เอกสาร / แหล่งข้อมูล

Microsemi DG0669 SmartFusion2 Code Shadowing จาก SPI Flash ไปยังหน่วยความจำ LPDDR [พีดีเอฟ] คู่มือการใช้งาน รหัส DG0669 SmartFusion2 เงาจากแฟลช SPI ไปยังหน่วยความจำ LPDDR, DG0669, เงารหัส SmartFusion2 จากแฟลช SPI ไปยังหน่วยความจำ LPDDR, แฟลช SPI ไปยังหน่วยความจำ LPDDR

อ้างอิง

• คู่มือการใช้งาน