Microsemi DG0669 SmartFusion2 Code Shadowing soti nan SPI Flash nan memwa LPDDR

Enfòmasyon sou pwodwi

SmartFusion2 SoC FPGA a se yon solisyon FPGA wo-pèfòmans ak ba-pouvwa ki entegre yon processeur ARM Cortex-M3, resous analòg ak dijital pwogramasyon, ak koòdone kominikasyon gwo vitès sou yon sèl chip. Lojisyèl Libero SoC v11.7 la se yon suite konsepsyon konplè pou konsepsyon ak Microsemi FPGAs.

Itilizasyon pwodwi

Pou itilize SmartFusion2 SoC FPGA ak lonbraj kòd soti nan SPI Flash nan memwa LPDDR, swiv etap sa yo:

Prefas

Objektif
Demo sa a se pou aparèy SmartFusion®2 system-on-chip (SoC) jaden programmable gate array (FPGA). Li bay enstriksyon sou kòman yo sèvi ak konsepsyon referans ki koresponn lan.

Odyans ki gen entansyon

Gid Demo sa a fèt pou:

• Konsèpteur FPGA
• Konsèpteur entegre
• Konsèpteur nan nivo sistèm

Referans
Gade sa ki annapre yo web paj pou yon lis konplè ak ajou nan dokiman sou aparèy SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Yo refere dokiman sa yo nan gid Demo sa a.

• UG0331: SmartFusion2 Microcontroller Subsystem Gid Itilizatè
• Gid itilizatè SmartFusion2 System Builder

SmartFusion2 SoC FPGA - Code Shadowing soti nan SPI Flash nan memwa LPDDR

Entwodiksyon
Konsepsyon Demo sa a montre kapasite SmartFusion2 SoC FPGA aparèy pou lonbraj kòd soti nan aparèy memwa flash seri periferik (SPI) pou ba pouvwa ba doub pousantaj done (LPDDR) synchrone dinamik memwa aksè o aza (SDRAM) ak egzekite kòd la soti nan LPDDR SDRAM. Figi 1 montre dyagram nan blòk an tèt nivo pou lonbraj kòd soti nan aparèy flash SPI nan memwa LPDDR.

Figi 1 Dyagram Blòk Top Nivo Demo a

Code shadowing se yon metòd demaraj ki itilize pou kouri yon imaj ki soti nan memwa ekstèn, pi vit ak temèt (DRAM). Li se pwosesis la nan kopye kòd la soti nan memwa ki pa temèt nan memwa a temèt pou ekzekisyon. Kòd lonbraj obligatwa, lè memwa ki pa temèt ki asosye ak yon processeur pa sipòte aksè o aza nan kòd la pou egzekite-an-plas, oswa pa gen ase memwa aksè o aza ki pa temèt. Nan aplikasyon pou pèfòmans kritik, vitès ekzekisyon an ka amelyore pa kòd lonbraj, kote kòd yo kopye nan pi wo RAM debi pou ekzekisyon pi vit. Selibatè done pousantaj (SDR)/DDR SDRAM memwa yo itilize nan aplikasyon ki gen yon gwo aplikasyon imaj ègzekutabl epi ki mande pi wo pèfòmans. Tipikman, gwo imaj ègzekutabl yo estoke nan memwa ki pa temèt, tankou flash NAND oswa flash SPI, epi yo kopye nan memwa temèt, tankou memwa SDR/DDR SDRAM, nan pouvwa moute pou ekzekisyon. Aparèy SmartFusion2 entegre katriyèm jenerasyon twal FPGA ki baze sou flash, yon processeur ARM® Cortex®-M3, ak koòdone kominikasyon pèfòmans segondè sou yon sèl chip. Kontwolè memwa gwo vitès nan aparèy SmartFusion2 yo itilize pou koòdone ak memwa ekstèn DDR2/DDR3/LPDDR. Memwa LPDDR a ka opere nan yon vitès maksimòm de 166 MHz. Processeur Cortex-M3 a ka dirèkteman kouri enstriksyon ki soti nan memwa DDR ekstèn atravè subsystem microcontroller (MSS) DDR (MDDR). FPGA Cache Controller ak pon MSS DDR okipe koule done pou yon pi bon pèfòmans.

Kondisyon konsepsyon
Asire w ke ou gen kondisyon sa yo kenkayri ak lojisyèl:

Kondisyon pyès ki nan konpitè ak lojisyèl

Tablo 1 Kondisyon konsepsyon

Kondisyon konsepsyon	Deskripsyon
Kondisyon pyès ki nan konpitè
Twous Evalyasyon Sekirite SmartFusion2: • 12 V adaptè • FlashPro4 • USB A pou Mini – B USB kab	Rev D oswa pita
Host PC oswa Laptop	Windows XP SP2 Operating System - 32-/64-bit Windows 7 Operating System - 32-/64-bit
Kondisyon lojisyèl
Libero® System-on-Chip (SoC)	v11.7
FlashPro Programming Software	v11.7
SoftConsole	v3.4 SP1 *
Chofè PC lame	USB pou chofè UART
Kad pou lanse Demo GUI	Microsoft .NET Framework 4 Kliyan pou lanse Demo GUI
Nòt: *Pou gid Demo sa a, yo itilize SoftConsole v3.4 SP1. Pou itilize SoftConsole v4.0, gade nan TU0546: SoftConsole v4.0 ak Libero SoC v11.7 Tutorial.

• Twous Devlopman SmartFusion2
• Lojisyèl Libero SoC v11.7
• USB Blaster oswa USB Blaster II kab

Demo Design
Konsepsyon Demo a itilize yon milti-stage metòd pwosesis bòt oswa yon metòd motè bòt pyès ki nan konpitè pou chaje imaj aplikasyon an soti nan flash SPI nan memwa LPDDR. Swiv etap ki anba yo: Konsepsyon an fileyo disponib pou telechaje nan chemen sa a nan Microsemi la websit: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Design fileyo enkli:
Konsepsyon Demo a fileyo enkli:

• Sample aplikasyon imaj
• Pwogramasyon files
• Libero
• GUI ègzekutabl
• Scripts Linker
• DDR konfigirasyon files
• Readme.txt file

SmartFusion2 SoC FPGA - Kòd Shadowing soti nan SPI Flash nan memwa LPDDR Figi 2 montre estrikti nan tèt nivo nan konsepsyon an. files. Pou plis detay, al gade nan Readme.txt file.

Figi 2 Design Files Estrikti Top Nivo

Deskripsyon Design Demo

Konsepsyon Demo sa a aplike teknik lonbraj kòd pou demare imaj aplikasyon an nan memwa DDR. Konsepsyon sa a tou bay koòdone lame sou SmartFusion2 SoC FPGA milti-mòd inivèsèl asynchrone/synchrone reseptè/transmetè (MMUART) pou chaje imaj la ègzèkutabl aplikasyon sib nan flash SPI ki konekte nan koòdone MSS SPI0 la.
Lonbraj kòd la aplike nan de metòd sa yo:

• Multi-stage metòd pwosesis bòt lè l sèvi avèk processeur Cortex-M3 la
• Materyèl bòt motè metòd lè l sèvi avèk twal la FPGA.

Multi-Stage Metòd Pwosesis Bòt

1. Kreye yon imaj aplikasyon pou memwa DDR lè l sèvi avèk lojisyèl Libero SoC la.
2. Chaje SPI Flash loader a nan SPI flash lè l sèvi avèk lojisyèl Libero SoC la.
3. Kouri Kòd Shadowing Demo GUI pou pwograme FPGA a epi chaje imaj aplikasyon an nan SPI flash nan memwa LPDDR.

Imaj aplikasyon an kouri soti nan memwa DDR ekstèn nan de bòt sa yotages:

• Processeur Cortex-M3 la bòt loader nan bòt mou soti nan memwa ki pa temèt entegre (eNVM), ki fè transfè a imaj kòd soti nan aparèy flash SPI nan memwa DDR.
• Processeur Cortex-M3 la bòt imaj aplikasyon an nan memwa DDR.

Konsepsyon sa a aplike yon pwogram bootloader pou chaje imaj egzekitab aplikasyon sib la soti nan aparèy flash SPI nan memwa DDR pou ekzekisyon. Pwogram bootloader kouri soti nan eNVM sote nan aplikasyon an sib ki estoke nan memwa DDR apre yo fin imaj aplikasyon an sib kopye nan memwa DDR.

Figi 3 Kòd Shadowing Multi-Stage Demo Pwosesis Blòk Dyagram

MDDR a configuré pou LPDDR pou opere nan 166 MHz. “Anèks: Konfigirasyon LPDDR” nan paj 22 montre paramèt konfigirasyon LPDDR yo. DDR a konfigirasyon anvan ou egzekite kòd aplikasyon prensipal la.

Bootloader

Bootloader la fè operasyon sa yo:

1. Kopi imaj aplikasyon sib la soti nan memwa flash SPI nan memwa DDR.
2. Remape DDR memwa adrès kòmanse soti nan 0xA0000000 a 0x00000000 pa konfigirasyon rejis sistèm DDR_CR la.
3. Inisyalize konsèy la pile processeur Cortex-M3 dapre aplikasyon an sib. Premye kote tab vektè aplikasyon sib la gen valè pwent pile a. Tablo vektè aplikasyon sib la disponib apati adrès 0x00000000.
4. Chaje kontwa pwogram lan (PC) pou réinitialiser moun kap okipe aplikasyon sib la pou kouri imaj aplikasyon sib la nan memwa DDR a. Reset moun kap okipe aplikasyon sib la disponib nan tablo vektè a nan adrès 0x00000004.

Figi 4 Design Flow pou Multi-Stage Metòd Pwosesis Bòt

Materyèl Boot Engine Metòd

1. Jenere yon binè ègzekutabl file lè l sèvi avèk lojisyèl Libero SoC la.
2. Chaje binè a file nan SPI flash lè l sèvi avèk lojisyèl Libero SoC la.
3. Kouri Materyèl Boot Engine Design la pou pwograme FPGA a epi chaje imaj aplikasyon an nan SPI flash nan memwa LPDDR.

Nan metòd sa a, Cortex-M3 dirèkteman bòt imaj aplikasyon sib la soti nan memwa DDR ekstèn. Motè a bòt pyès ki nan konpitè kopye imaj aplikasyon an soti nan aparèy flash SPI nan memwa DDR, anvan yo lage reset processeur Cortex-M3 la. Apre yo fin lage reset la, processeur Cortex-M3 a demare dirèkteman nan memwa DDR. Metòd sa a mande mwens tan demaraj pase milti-stage pwosesis bòt kòm li evite plizyè bòt stages epi kopye imaj aplikasyon an nan memwa DDR nan mwens tan. Konsepsyon Demo sa a aplike lojik motè bòt nan twal FPGA pou kopye imaj egzekitab aplikasyon sib la soti nan flash SPI nan memwa DDR pou ekzekisyon. Konsepsyon sa a aplike tou SPI flash loader, ki ka egzekite pa processeur Cortex-M3 pou chaje imaj egzekitab aplikasyon sib la nan aparèy flash SPI lè l sèvi avèk koòdone lame yo bay sou SmartFusion2 SoC FPGA MMUART_1. DIP switch1 sou Twous Evalyasyon Sekirite SmartFusion2 a ka itilize pou chwazi si pou pwograme aparèy flash SPI a oswa pou egzekite kòd ki soti nan memwa DDR. Si aplikasyon sib ègzekutabl la disponib nan aparèy flash SPI, lonbraj kòd la soti nan aparèy flash SPI nan memwa DDR kòmanse sou aparèy pouvwa-up. Motè bòt la inisyalize MDDR a, kopye Imaj ki soti nan aparèy flash SPI a nan memwa DDR, epi remape espas memwa DDR a nan 0x00000000 lè li kenbe processeur Cortex-M3 la nan reset. Apre motè bòt lage reset Cortex-M3 a, Cortex-M3 la egzekite aplikasyon sib la nan memwa DDR. Figi 5 montre dyagram blòk detaye konsepsyon Demo a. FIC_0 a se configuré nan mòd esklav jwenn aksè nan MSS SPI_0 a soti nan FPGA twal AHB mèt. Koòdone MDDR AXI (DDR_FIC) pèmèt jwenn aksè nan memwa DDR soti nan FPGA twal AXI mèt.

Figi 5 Kòd Shadowing Materyèl Boot Engine Demo Dyagram blòk

Bòt motè
Sa a se pi gwo pati nan Demo a lonbraj kòd ki kopye imaj aplikasyon an soti nan aparèy flash SPI nan memwa a DDR. Motè bòt la fè operasyon sa yo:

1. Inisyalize MDDR pou jwenn aksè nan LPDDR nan 166 MHz pa kenbe processeur Cortex-M3 a nan reset.
2. Kopi imaj aplikasyon sib la soti nan aparèy memwa flash SPI nan memwa DDR lè l sèvi avèk mèt AXI a nan twal FPGA la atravè koòdone MDDR AXI.
3. Remape adrès kòmanse memwa DDR a soti nan 0xA0000000 a 0x00000000 lè w ekri nan rejis sistèm DDR_CR la.
4. Lage reset nan processeur Cortex-M3 pou demare nan memwa DDR.

Figi 6 Design Flow pou Materyèl Boot Engine Metòd

Kreye imaj aplikasyon sib pou memwa DDR

Yon imaj ki ka egzekite nan memwa DDR a oblije kouri Demo a. Sèvi ak deskripsyon linker production-execute-in-place-externalDDR.ld file ki enkli nan konsepsyon an files pou konstwi imaj aplikasyon an. Deskripsyon linker sa a file defini adrès la kòmanse memwa DDR kòm 0x00000000 depi bootloader la oswa motè bòt fè remap memwa DDR soti nan 0xA0000000 a 0x00000000. Script linker sa a kreye yon imaj aplikasyon ak enstriksyon, done, ak seksyon BSS nan memwa ki gen adrès kòmanse se 0x00000000. Yon senp limyè-emisyon dyod (dirije) k ap bat, revèy ak switch ki baze sou entèwonp jenerasyon aplikasyon imaj file yo bay pou Demo sa a.

SPI Flash Loader

SPI flash loader a aplike pou chaje memwa flash SPI sou tablo a ak imaj aplikasyon sib egzekite a soti nan PC lame a atravè koòdone MMUART_1 la. Processeur Cortex-M3 a fè yon tanpon pou done ki vini sou koòdone MMUART_1 la epi li kòmanse DMA periferik (PDMA) pou ekri done tanpon yo nan SPI flash atravè MSS_SPI0 la.

Kouri Demo a
Pou kouri konsepsyon demo a, swiv etap ki anba yo: Demo a montre ki jan yo chaje imaj aplikasyon an nan flash SPI a epi egzekite imaj aplikasyon sa a soti nan memwa DDR ekstèn. Demo sa a bay yon ansyenample aplikasyon imaj sample_image_LPDDR.bin. Imaj sa a montre mesaj akèy yo ak mesaj entèwonp revèy yo sou konsole seri a epi l ap bat LED1 rive LED8 sou Twous Evalyasyon Sekirite SmartFusion2 la. Pou wè mesaj entèwonp GPIO yo sou konsole seri a, peze SW2 oswa SW3 switch.

Mete kanpe konsepsyon Demo a

Etap sa yo dekri kijan pou konfigirasyon Demo a pou tablo Twous Evalyasyon Sekirite SmartFusion2: Konekte PC lame a ak Connector J18 la lè l sèvi avèk USB A nan kab mini-B. Chofè pon USB pou UART yo detekte otomatikman. Verifye si deteksyon an fèt nan manadjè aparèy la jan yo montre nan Figi 7.

1. Si chofè USB yo pa detekte otomatikman, enstale chofè USB a.
2. Pou kominikasyon tèminal seri atravè kab mini USB FTDI a, enstale chofè FTDI D2XX la. Telechaje chofè yo ak gid enstalasyon yo nan:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figi 7 Design Flow pou Materyèl Boot Engine Metòd

Konekte kavalye yo sou tablo Twous Evalyasyon Sekirite SmartFusion2, jan yo montre nan Tablo 2.

Atansyon: Anvan ou fè koneksyon kavalye yo, etenn switch ekipman pou pouvwa a, SW7.

Tablo 2 Anviwònman Jumper Twous Evalyasyon Sekirite SmartFusion2

Kavalye	PIN (soti nan)	PIN (Pou)	Kòmantè
J22	1	2	Default
J23	1	2	Default
J24	1	2	Default
J8	1	2	Default
J3	1	2	Default

Nan Twous Evalyasyon Sekirite SmartFusion2, konekte ekipman pou pouvwa a ak konektè J6 la. Figi 8 montre konfigirasyon tablo a pou kouri kòd lonbraj soti nan SPI flash rive nan Demo LPDDR sou Twous Evalyasyon Sekirite SmartFusion2 la.

Figi 8 Enstalasyon Twous Evalyasyon Sekirite SmartFusion2

SPI Flash Loader ak Kòd Shadowing Demo GUI
Sa a oblije kouri Demo nan lonbraj kòd. SPI Flash Loader ak Kòd Shadowing Demo GUI se yon senp koòdone itilizatè grafik ki kouri sou PC lame a pou pwograme flash SPI a epi li kouri Demo nan lonbraj kòd sou Twous Evalyasyon Sekirite SmartFusion2 la. Yo itilize UART kòm pwotokòl kominikasyon souliye ant PC lame a ak Twous Evalyasyon Sekirite SmartFusion2. Li bay tou seksyon konsole seri a pou enprime mesaj debogaj yo resevwa nan men aplikasyon an sou koòdone UART la.

Figi 9 SPI Flash Loader ak Kòd Shadowing Demo GUI

GUI a sipòte karakteristik sa yo:

• Pwogram SPI Flash: Pwograme imaj la file nan flash SPI a.
• Pwogram ak Code Shadowing soti nan SPI Flash nan DDR: Pwograme imaj la file nan SPI flash, kopye li nan memwa a DDR, ak bòt imaj la soti nan memwa a DDR.
• Pwogram ak Code Shadowing soti nan SPI Flash rive nan SDR: Pwograme imaj la file nan SPI flash, kopye li nan memwa SDR a, epi bòt imaj la soti nan memwa SDR la.
• Code Shadowing nan DDR: Kopi imaj ki egziste deja a file soti nan SPI flash nan memwa a DDR ak bòt imaj la soti nan memwa a DDR.
• Code Shadowing to SDR: Kopi imaj ki egziste deja a file soti nan SPI flash nan memwa a SDR ak bòt imaj la soti nan memwa a SDR.

Klike sou Èd pou plis enfòmasyon sou GUI.

Konekte Twous Devlopman SmartFusion2 a nan òdinatè w lan lè l sèvi avèk USB Blaster oswa USB Blaster II kab. Lè sa a, swiv etap ki anba yo:

1. Pouvwa sou Twous Devlopman SmartFusion2 la.
2. Louvri Kòd Shadowing Demo GUI nan lojisyèl Libero SoC la.
3. Chwazi paramèt ki apwopriye pou konsepsyon ou epi klike sou "Jenere" pou jenere pwogramasyon an file.
4. Konekte ak Twous Devlopman SmartFusion2 a lè l sèvi avèk USB Blaster oswa USB Blaster II kab.
5. Pwograme FPGA a epi chaje imaj aplikasyon an nan SPI flash nan memwa LPDDR lè w klike sou "Pwogram" nan Code Shadowing Demo GUI la.

Kouri konsepsyon Demo a pou Multi-Stage Metòd Pwosesis Bòt
Pou kouri konsepsyon an Demo pou milti-s yotage metòd pwosesis bòt, swiv etap ki anba yo:

1. Pouvwa sou Twous Devlopman SmartFusion2 la.
2. Konekte ak Twous Devlopman SmartFusion2 a lè l sèvi avèk USB Blaster oswa USB Blaster II kab.
3. Reyajiste tablo a epi tann pou li konplete pwosesis bòt la.
4. Aplikasyon an ap kouri otomatikman nan memwa LPDDR.

Etap sa yo dekri ki jan yo kouri konsepsyon an Demo pou milti-stage metòd pwosesis bòt:

1. Chanje switch ekipman pou pouvwa SW7 nan ON.
2. Pwogram SmartFusion2 SoC FPGA aparèy la ak pwogramasyon an file bay nan konsepsyon an files (SF2_CodeShadowing_LPDDR_DF\Programming
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp lè l sèvi avèk lojisyèl konsepsyon FlashPro la.
3. Lanse SPI Flash Loader ak Code Shadowing Demo GUI ègzekutabl file disponib nan konsepsyon an files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Chwazi pò COM ki apwopriye a (ki bay chofè USB Serial yo pwente) nan lis deroulant COM Port la.
5. Klike sou Konekte. Apre etabli koneksyon an, Konekte chanje nan Dekonekte.
6. Klike sou Browse pou chwazi ansyen anample sib ègzekutabl imaj file bay konsepsyon an files (SF2_CodeShadowing_LPDDR_DF/Sample Aplikasyon Images/MultiStageBoot_method/sample_image_LPDDR.bin).
   Nòt: Pou jenere bin imaj aplikasyon an file, al gade nan "Apendis: Jenerasyon ègzekutabl Bin File” nan paj 24.
7. Kenbe adrès la kòmanse nan memwa flash SPI la kòm default nan 0x00000000.
8. Chwazi Pwogram ak Kòd Shadowing soti nan SPI Flash nan opsyon DDR.
9. Klike sou Kòmanse jan yo montre nan Figi 10 pou chaje imaj ègzekutabl la nan flash SPI ak lonbraj kòd ki soti nan memwa DDR.

Figi 10 Kòmanse Demo a 

Si aparèy SmartFusion2 pwograme ak yon STAPL file nan ki MDDR pa configuré pou memwa DDR Lè sa a, li montre yon mesaj erè, jan yo montre nan Figi 11.

Figi 11 Move Aparèy oswa Mesaj Opsyon

Seksyon konsole seri a sou entèfas a montre mesaj debug yo epi li kòmanse pwograme flash SPI sou efase flash SPI la avèk siksè. Figi 12 montre estati ekriti flash SPI.

Figi 12 Flash Loading

1. Lè w pwograme flash SPI a avèk siksè, bootloader la ap kouri sou SmartFusion2 SoC FPGA kopye imaj aplikasyon an soti nan flash SPI nan memwa DDR a epi li kòmanse imaj aplikasyon an. Si imaj yo bay la sampse le_image_LPDDR.bin chwazi, konsole seri a montre mesaj akeyi yo, switch entèwonp ak mesaj entèwonp revèy jan yo montre nan Figi 13 ak Figi.
2. Yon modèl ki ap dirije ap parèt sou LED1 jiska LED8 sou Twous Evalyasyon Sekirite SmartFusion2 la.
3. Peze SW2 ak SW3 switch pou wè mesaj entèwonp sou konsole seri.

Figi 13 Kouri imaj aplikasyon sib la nan memwa DDR3

Figi 14 Revèy ak mesaj entèwonp nan seri konsole

Kouri konsepsyon metòd motè bòt pyès ki nan konpitè
Pou kouri konsepsyon Demo a pou metòd motè bòt pyès ki nan konpitè, swiv etap ki anba yo:

1. Pouvwa sou Twous Devlopman SmartFusion2 la.
2. Konekte ak Twous Devlopman SmartFusion2 a lè l sèvi avèk USB Blaster oswa USB Blaster II kab.
3. Reyajiste tablo a epi tann pou li konplete pwosesis bòt la.
4. Aplikasyon an ap kouri otomatikman nan memwa LPDDR.

Etap sa yo dekri kijan pou kouri konsepsyon metòd motè bòt pyès ki nan konpitè:

1. Chanje switch ekipman pou pouvwa SW7 nan ON.
2. Pwograme aparèy SmarFusion2 SoC FPGA ak pwogramasyon an file bay nan konsepsyon an files (SF2_CodeShadowing_LPDDR_DF\Programming Files\HWBootEngine_method\CodeShadowing_Fabric.stp lè l sèvi avèk lojisyèl konsepsyon FlashPro la.
3. Pou pwograme SPI Flash fè DIP switch SW5-1 nan pozisyon ON. Seleksyon sa a fè bòt Cortex-M3 soti nan eNVM. Peze SW6 pou reset aparèy SmartFusion2 la.
4. Lanse SPI Flash Loader ak Code Shadowing Demo GUI ègzekutabl file disponib nan konsepsyon an files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Chwazi pò COM ki apwopriye a (ki bay chofè USB Serial yo pwente) nan lis deroulant COM Port la.
6. Klike sou Konekte. Apre etabli koneksyon an, Konekte chanje nan Dekonekte.
7. Klike sou Browse pou chwazi ansyen anample sib ègzekutabl imaj file bay konsepsyon an files (SF2_CodeShadowing_LPDDR_DF/Sample Images Aplikasyon/HWBootEngine_method/sample_image_LPDDR.bin).
   Nòt: Pou jenere bin imaj aplikasyon an file, al gade nan "Apendis: Jenerasyon ègzekutabl Bin File” nan paj 24.
8. Chwazi Hardware Boot Engine opsyon nan Code Shadowing Method.
9. Chwazi opsyon nan Pwogram SPI Flash nan meni Opsyon.
10. Klike sou Kòmanse, jan yo montre nan Figi 15 pou chaje imaj ègzekutabl la nan SPI flash.

Figi 15 Kòmanse Demo a

Seksyon konsole seri a sou entèfas a montre mesaj debug yo ak estati ekriti flash SPI, jan yo montre nan Figi 16.
Figi 16 Flash Loading

1. Apre pwogramasyon SPI flash la avèk siksè, chanje DIP switch SW5-1 nan pozisyon OFF. Seleksyon sa a fè demare processeur Cortex-M3 a soti nan memwa DDR.
2. Peze SW6 pou reset aparèy SmartFusion2 la. Motè bòt la kopye imaj aplikasyon an soti nan flash SPI nan memwa DDR a epi li lage reset nan Cortex-M3, ki bòt imaj aplikasyon an soti nan memwa DDR. Si imaj yo bay la “sample_image_LPDDR.bin" chaje sou SPI flash, konsole seri a montre mesaj akeyi yo, switch entèwonp (peze SW2 oswa SW3) ak mesaj entèwonp revèy, jan yo montre nan Figi 17 ak yon modèl ki ap dirije ap parèt sou LED1 rive nan LED8 sou SmartFusion2 la. Twous Evalyasyon Sekirite.

Figi 17 Kouri imaj aplikasyon sib la nan memwa DDR3

Konklizyon
Ou te itilize avèk siksè SmartFusion2 SoC FPGA a ak kòd lonbraj soti nan SPI Flash nan memwa LPDDR. Demo sa a montre kapasite nan aparèy SmartFusion2 a koòdone ak memwa DDR ak kouri imaj la ègzèkutabl soti nan memwa a DDR pa lonbraj kòd soti nan aparèy memwa flash SPI. . Li montre tou de metòd aplikasyon lonbraj kòd sou aparèy SmartFusion2 la.

Apendis: Konfigirasyon LPDDR

Figi 18 Anviwònman Konfigirasyon Jeneral DDR

Figi 19 Anviwònman inisyalizasyon memwa DDR

Figi 20 Anviwònman Distribisyon Memwa DDR

Apendis: Jenerasyon ègzekutabl Bin File

Bin ègzekutabl la file oblije pwograme flash SPI a pou kouri Demo a lonbraj kòd. Pou jenere bin ègzèkutabl la file soti nan "sample_image_LPDDR” SoftConsole, fè etap sa yo:

1. Konstwi pwojè SoftConsole ak script linker production-execute-in-place-externalDDR.
2. Ajoute chemen enstalasyon SoftConsole, pa egzanpample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, nan 'Varyab anviwònman yo', jan yo montre nan Figi 21.

Figi 21 Ajoute chemen enstalasyon SoftConsole

1. Double-klike sou pakèt la file bin-File-Generator.bat ki sitiye nan: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sample_image_LPDDR katab, jan yo montre nan Figi 22.

Figi 22 Ajoute chemen enstalasyon SoftConsole

• Bin la-File-Generator kreye sample_image_LPDDR.bin file

Istwa revizyon

Tablo ki anba la a montre chanjman enpòtan ki fèt nan dokiman sa a pou chak revizyon.

Revizyon	Chanjman
Revizyon 2 (avril 2016)	Mete ajou dokiman an pou lage lojisyèl Libero SoC v11.7 (SAR 78258).
Revizyon 1 (Desanm 2015)	Premye lage.

Sipò pou pwodwi

Microsemi SoC Products Group apiye pwodwi li yo ak divès kalite sèvis sipò, tankou Sèvis Kliyan, Sant Sipò Teknik Kliyan, yon websit, lapòs elektwonik, ak biwo lavant atravè lemond. Anèks sa a gen enfòmasyon sou kontakte Microsemi SoC Products Group epi itilize sèvis sipò sa yo.

Sèvis Kliyan
Kontakte Sèvis Kliyan pou sipò pwodwi ki pa teknik, tankou pri pwodwi, amelyorasyon pwodwi, enfòmasyon aktyalizasyon, estati lòd, ak otorizasyon. Soti nan Amerik di Nò, rele 800.262.1060 Soti nan rès mond lan, rele 650.318.4460 Faks, nenpòt kote nan mond lan, 408.643.6913

Sant sipò teknik pou kliyan
Microsemi SoC Products Group bay Sant Sipò Teknik Kliyan li a ak enjenyè ki gen anpil ladrès ki ka ede reponn kesyon pyès ki nan konpitè, lojisyèl, ak konsepsyon ou sou pwodwi Microsemi SoC. Sant Sipò Teknik Kliyan an pase anpil tan pou kreye nòt aplikasyon, repons pou kesyon sik konsepsyon komen, dokiman sou pwoblèm li te ye, ak divès kalite FAQ. Se konsa, anvan ou kontakte nou, tanpri vizite resous sou entènèt nou an. Li trè posib nou te deja reponn kesyon ou yo.

Sipò teknik
Pou Sipò pou pwodwi Microsemi SoC, vizite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Websit
Ou ka browse yon varyete enfòmasyon teknik ak enfòmasyon ki pa teknik sou paj lakay Microsemi SoC Products Group la, nan http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Kontakte sipò teknik kliyan an Sant
Enjenyè trè kalifye anplwaye Sant Sipò Teknik la. Ou ka kontakte Sant Sipò Teknik la pa imèl oswa atravè Microsemi SoC Products Group la websit.

Imèl
Ou ka kominike kesyon teknik ou yo nan adrès imel nou an epi resevwa repons pa imel, faks, oswa telefòn. Epitou, si ou gen pwoblèm konsepsyon, ou ka imèl konsepsyon ou files pou resevwa asistans. Nou toujou ap kontwole kont imel la pandan tout jounen an. Lè w ap voye demann ou an ba nou, tanpri asire w ke w mete non konplè w, non konpayi w, ak enfòmasyon kontak w pou w kapab trete demann ou an efikas. Adrès imel sipò teknik la se soc_tech@microsemi.com.

Ka mwen yo
Kliyan Microsemi SoC Products Group ka soumèt epi swiv ka teknik yo sou Entènèt lè yo ale nan Ka mwen yo.

Deyò peyi Etazini
Kliyan ki bezwen asistans andeyò zòn lè Etazini yo ka swa kontakte sipò teknik pa imel (soc_tech@microsemi.com) oswa kontakte yon biwo lavant lokal. Vizite About Us pou lis biwo lavant ak kontak antrepriz.

Sipò teknik ITAR
Pou sipò teknik sou FPGA RH ak RT ki reglemante pa Règleman Trafik Entènasyonal nan Zam (ITAR), kontakte nou via soc_tech@microsemi.com. Altènativman, nan Ka mwen yo, chwazi Wi nan lis deroulant ITAR la. Pou jwenn yon lis konplè Microsemi FPGA ki reglemante ITAR, vizite ITAR la web paj.Microsemi Corporation (Nasdaq: MSCC) ofri yon dosye konplè nan semi-conducteurs ak solisyon sistèm pou kominikasyon, defans & sekirite, ayewospasyal ak mache endistriyèl. Pwodwi yo gen ladan sikui entegre analòg siyal melanje wo-pèfòmans ak radyasyon-di, FPGAs, SoCs ak ASICs; pwodwi jesyon pouvwa; distribisyon ak aparèy senkronizasyon ak solisyon tan egzak, mete estanda nan mond lan pou tan; aparèy pwosesis vwa; solisyon RF; eleman disrè; depo antrepriz ak solisyon kominikasyon, teknoloji sekirite ak évolutive anti-tamper pwodwi; solisyon Ethernet; Powerover- Ethernet ICs ak midspans; osi byen ke kapasite konsepsyon koutim ak sèvis yo. Microsemi gen katye jeneral nan Aliso Viejo, Kalifòni, e li gen apeprè 4,800 anplwaye atravè lemond. Aprann plis nan www.microsemi.com.

Microsemi pa fè okenn garanti, reprezantasyon, oswa garanti konsènan enfòmasyon ki nan la a oswa konvnab nan pwodwi ak sèvis li yo pou nenpòt ki rezon patikilye, ni Microsemi asime okenn responsablite kèlkeswa ki soti nan aplikasyon an oswa itilizasyon nenpòt pwodwi oswa sikwi. Pwodwi yo vann anba a ak nenpòt lòt pwodwi Microsemi vann yo te sijè a tès limite epi yo pa ta dwe itilize ansanm ak ekipman oswa aplikasyon misyon kritik. Nenpòt espesifikasyon pèfòmans yo kwè yo dwe serye, men yo pa verifye, ak Achtè dwe fè ak ranpli tout pèfòmans ak lòt tès nan pwodwi yo, pou kont li ak ansanm ak, oswa enstale nan, nenpòt pwodwi fen. Achtè pa dwe konte sou okenn done ak espesifikasyon pèfòmans oswa paramèt Microsemi bay. Se responsablite Achtè a pou detèmine si nenpòt pwodwi yo konvnab poukont li epi teste ak verifye menm bagay la. Enfòmasyon Microsemi bay anba la a bay "jan yo ye a, kote yo ye" ak tout defo, epi tout risk ki asosye ak enfòmasyon sa yo se antyèman ak Achtè a. Microsemi pa bay okenn patant, lisans, oswa nenpòt lòt dwa IP, klèman oswa enpliziteman, kit yo konsène enfòmasyon sa yo li menm oswa nenpòt bagay ki dekri nan enfòmasyon sa yo. Enfòmasyon yo bay nan dokiman sa a se pwopriyete Microsemi, epi Microsemi rezève dwa pou fè nenpòt chanjman nan enfòmasyon ki nan dokiman sa a oswa nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman.

Katye Jeneral Microsemi Corporate
One Enterprise, Aliso Viejo, CA 92656 USA

• Nan Etazini: +1 800-713-4113
• Deyò Etazini: +1 949-380-6100
• Komèsyal: +1 949-380-6136
• Faks: +1 949-215-4996
• Imèl: sales.support@microsemi.com

2016 Microsemi Corporation. Tout dwa rezève. Microsemi ak logo Microsemi a se mak komèsyal Microsemi Corporation. Tout lòt mak komèsyal ak mak sèvis yo se pwopriyete pwopriyetè respektif yo.

Dokiman / Resous

Microsemi DG0669 SmartFusion2 Code Shadowing soti nan SPI Flash nan memwa LPDDR [pdfGid Itilizatè DG0669 SmartFusion2 Code Shadowing soti nan SPI Flash nan memwa LPDDR, DG0669, SmartFusion2 Code Shadowing soti nan SPI Flash nan memwa LPDDR, SPI Flash nan memwa LPDDR

Referans

• Manyèl itilizatè