Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR

Información do produto

O SmartFusion2 SoC FPGA é unha solución FPGA de alto rendemento e baixa potencia que integra un procesador ARM Cortex-M3, recursos analóxicos e dixitais programables e interfaces de comunicación de alta velocidade nun único chip. O software Libero SoC v11.7 é unha suite de deseño completa para deseñar con Microsemi FPGA.

Uso do produto

Para usar o SmartFusion2 SoC FPGA con sombreado de código desde SPI Flash á memoria LPDDR, siga os pasos seguintes:

Prefacio

Finalidade
Esta demostración é para dispositivos SmartFusion®2 system-on-chip (SoC) de campo programable gate array (FPGA). Ofrece instrucións sobre como utilizar o deseño de referencia correspondente.

Público destinado

Esta guía de demostración está destinada a:

• Deseñadores de FPGA
• Deseñadores embebidos
• Deseñadores a nivel de sistema

Referencias
Vexa o seguinte web páxina para obter unha lista completa e actualizada da documentación do dispositivo SmartFusion2: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Os seguintes documentos fan referencia nesta guía de demostración.

• UG0331: Guía de usuario do subsistema de microcontroladores SmartFusion2
• Guía de usuario de SmartFusion2 System Builder

SmartFusion2 SoC FPGA - Code Shadowing de SPI Flash a memoria LPDDR

Introdución
Este deseño de demostración mostra as capacidades do dispositivo SmartFusion2 SoC FPGA para o sombreado de código desde o dispositivo de memoria flash da interface de periférico serie (SPI) ata a memoria de acceso aleatorio dinámico síncrono (SDRAM) de baixa potencia dobre taxa de datos (LPDDR) e executar o código desde LPDDR SDRAM. A Figura 1 mostra o diagrama de bloques de nivel superior para o sombreado de código desde o dispositivo flash SPI ata a memoria LPDDR.

Figura 1 Diagrama de bloques de nivel superior da demostración

Code shadowing é un método de inicio que se usa para executar unha imaxe desde memorias externas, máis rápidas e volátiles (DRAM). É o proceso de copiar o código da memoria non volátil á memoria volátil para a súa execución. Requírese o sombreado de código cando a memoria non volátil asociada a un procesador non admite o acceso aleatorio ao código para executalo no lugar, ou non hai suficiente memoria de acceso aleatorio non volátil. Nas aplicacións críticas para o rendemento, a velocidade de execución pódese mellorar mediante o sombreado do código, onde o código se copia a RAM de maior rendemento para unha execución máis rápida. As memorias de velocidade de datos única (SDR)/DDR SDRAM úsanse en aplicacións que teñen unha imaxe executable de aplicacións grande e requiren un maior rendemento. Normalmente, as grandes imaxes executables gárdanse en memoria non volátil, como flash NAND ou flash SPI, e cópiase en memoria volátil, como memoria SDR/DDR SDRAM, ao encenderse para a súa execución. Os dispositivos SmartFusion2 integran un tecido FPGA baseado en flash de cuarta xeración, un procesador ARM® Cortex®-M3 e interfaces de comunicación de alto rendemento nun único chip. Os controladores de memoria de alta velocidade dos dispositivos SmartFusion2 úsanse para interactuar coas memorias externas DDR2/DDR3/LPDDR. A memoria LPDDR pode funcionar a unha velocidade máxima de 166 MHz. O procesador Cortex-M3 pode executar directamente as instrucións desde a memoria DDR externa a través do subsistema de microcontroladores (MSS) DDR (MDDR). O controlador de caché FPGA e a ponte MSS DDR xestionan o fluxo de datos para un mellor rendemento.

Requisitos de deseño
Asegúrese de ter os seguintes requisitos de hardware e software:

Requisitos de hardware e software

Táboa 1 Requisitos de deseño

Requisitos de deseño	Descrición
Requisitos de hardware
Kit de avaliación da seguridade SmartFusion2: • Adaptador de 12 V • FlashPro4 • Cable USB A a Mini – B USB	Rev D ou posterior
Host PC ou Laptop	Sistema operativo Windows XP SP2: 32/64 bits Sistema operativo Windows 7: 32/64 bits
Requisitos de software
Sistema en chip (SoC) Libero®	v11.7
Software de programación FlashPro	v11.7
SoftConsole	v3.4 SP1*
Controladores de PC host	Controladores de USB a UART
Marco para o lanzamento da GUI de demostración	Cliente Microsoft .NET Framework 4 para lanzar a GUI de demostración
Nota: *Para esta guía de demostración úsase SoftConsole v3.4 SP1. Para usar SoftConsole v4.0, consulte TU0546: Titorial de SoftConsole v4.0 e Libero SoC v11.7.

• Kit de desenvolvemento SmartFusion2
• Software Libero SoC v11.7
• Cable USB Blaster ou USB Blaster II

Deseño de demostración
O deseño de demostración utiliza un multi-stago método de proceso de arranque ou un método de motor de arranque de hardware para cargar a imaxe da aplicación desde o flash SPI á memoria LPDDR. Siga os seguintes pasos: O deseño files están dispoñibles para descargar desde o seguinte camiño no Microsemi websitio: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Deseño files inclúen:
O deseño de demostración files inclúen:

• Sampimaxes da aplicación
• Programación files
• Libero
• GUI executable
• Scripts de enlace
• Configuración DDR files
• Léame.txt file

SmartFusion2 SoC FPGA - Code Shadowing de SPI Flash a LPDDR Memory A Figura 2 mostra a estrutura de nivel superior do deseño files. Para obter máis detalles, consulte o ficheiro Readme.txt file.

Figura 2 Deseño Files Estrutura de nivel superior

Descrición do deseño de demostración

Este deseño de demostración implementa a técnica de sombreado de código para iniciar a imaxe da aplicación desde a memoria DDR. Este deseño tamén ofrece unha interface de host sobre SmartFusion2 SoC FPGA multimodo universal asíncrono/receptor/transmisor síncrono (MMUART) para cargar a imaxe executable da aplicación de destino no flash SPI conectado á interface MSS SPI0.
O sombreado de código implícase nos dous métodos seguintes:

• Multi-stago método de proceso de arranque usando o procesador Cortex-M3
• Método do motor de arranque de hardware usando o tecido FPGA.

Multi-Stage Método de proceso de arranque

1. Crea unha imaxe de aplicación para a memoria DDR usando o software Libero SoC.
2. Cargue o cargador SPI Flash en SPI flash usando o software Libero SoC.
3. Execute a GUI de demostración de Code Shadowing para programar o FPGA e cargar a imaxe da aplicación desde o flash SPI á memoria LPDDR.

A imaxe da aplicación execútase desde memorias DDR externas nos dous seguintes arranquestages:

• O procesador Cortex-M3 inicia o cargador de arranque suave desde a memoria non volátil incorporada (eNVM), que realiza a transferencia de imaxe de código desde o dispositivo flash SPI á memoria DDR.
• O procesador Cortex-M3 inicia a imaxe da aplicación desde a memoria DDR.

Este deseño implementa un programa de carga de arranque para cargar a imaxe executable da aplicación de destino do dispositivo flash SPI á memoria DDR para a súa execución. O programa do cargador de arranque que se executa desde eNVM salta á aplicación de destino almacenada na memoria DDR despois de copiar a imaxe da aplicación de destino na memoria DDR.

Figura 3 Code Shadowing Multi-Stage Diagrama de bloques de demostración do proceso de arranque

O MDDR está configurado para que o LPDDR funcione a 166 MHz. “Apéndice: Configuracións de LPDDR” na páxina 22 mostra os axustes de configuración de LPDDR. O DDR está configurado antes de executar o código da aplicación principal.

Cargador de arranque

O cargador de arranque realiza as seguintes operacións:

1. Copiando a imaxe da aplicación de destino da memoria flash SPI á memoria DDR.
2. Reasignación do enderezo de inicio da memoria DDR de 0xA0000000 a 0x00000000 configurando o rexistro do sistema DDR_CR.
3. Iniciando o punteiro de pila do procesador Cortex-M3 segundo a aplicación de destino. A primeira localización da táboa de vectores da aplicación de destino contén o valor do punteiro de pila. A táboa vectorial da aplicación de destino está dispoñible a partir do enderezo 0x00000000.
4. Cargando o contador de programas (PC) para restablecer o controlador da aplicación de destino para executar a imaxe da aplicación de destino desde a memoria DDR. O controlador de restablecemento da aplicación de destino está dispoñible na táboa vectorial no enderezo 0x00000004.

Figura 4 Fluxo de deseño para Multi-Stage Método de proceso de arranque

Método do motor de arranque de hardware

1. Xerar un binario executable file usando o software Libero SoC.
2. Carga o binario file en flash SPI usando o software Libero SoC.
3. Executa o deseño do motor de arranque de hardware para programar o FPGA e carga a imaxe da aplicación desde o flash SPI á memoria LPDDR.

Neste método, o Cortex-M3 inicia directamente a imaxe da aplicación de destino desde memorias DDR externas. O motor de arranque de hardware copia a imaxe da aplicación do dispositivo flash SPI á memoria DDR, antes de liberar o reinicio do procesador Cortex-M3. Despois de liberar o reinicio, o procesador Cortex-M3 arranca directamente desde a memoria DDR. Este método require menos tempo de arranque que varios segundostago proceso de arranque xa que evita arranques múltiplestages e copia a imaxe da aplicación na memoria DDR en menos tempo. Este deseño de demostración implementa a lóxica do motor de arranque no tecido FPGA para copiar a imaxe executable da aplicación de destino desde o flash SPI á memoria DDR para a súa execución. Este deseño tamén implementa o cargador de flash SPI, que pode ser executado polo procesador Cortex-M3 para cargar a imaxe executable da aplicación de destino no dispositivo flash SPI mediante a interface de host proporcionada sobre SmartFusion2 SoC FPGA MMUART_1. O interruptor DIP1 do kit de avaliación de seguranza SmartFusion2 pódese usar para seleccionar se programar o dispositivo flash SPI ou executar o código desde a memoria DDR. Se a aplicación de destino executable está dispoñible no dispositivo flash SPI, o sombreado de código do dispositivo flash SPI á memoria DDR iníciase ao acender o dispositivo. O motor de arranque inicializa o MDDR, copia a imaxe do dispositivo flash SPI á memoria DDR e reasigna o espazo de memoria DDR a 0x00000000 mantendo o procesador Cortex-M3 restablecido. Despois de que o motor de arranque libere o reinicio Cortex-M3, o Cortex-M3 executa a aplicación de destino desde a memoria DDR. A figura 5 mostra o diagrama de bloques detallado do deseño de demostración. O FIC_0 está configurado en modo escravo para acceder ao MSS SPI_0 desde o mestre AHB de tecido FPGA. A interface MDDR AXI (DDR_FIC) está habilitada para acceder á memoria DDR desde o mestre FPGA fabric AXI.

Figura 5 Diagrama de bloques de demostración do motor de arranque de hardware de sombra de código

Motor de arranque
Esta é a maior parte da demostración de sombreado de código que copia a imaxe da aplicación do dispositivo flash SPI á memoria DDR. O motor de arranque realiza as seguintes operacións:

1. Inicializando MDDR para acceder a LPDDR a 166 MHz mantendo o procesador Cortex-M3 restablecido.
2. Copiando a imaxe da aplicación de destino do dispositivo de memoria flash SPI á memoria DDR usando o mestre AXI no tecido FPGA a través da interface MDDR AXI.
3. Reasignando o enderezo de inicio da memoria DDR de 0xA0000000 a 0x00000000 escribindo no rexistro do sistema DDR_CR.
4. Liberando o reinicio do procesador Cortex-M3 para iniciar desde a memoria DDR.

Figura 6 Fluxo de deseño para o método do motor de arranque de hardware

Creando a imaxe da aplicación de destino para a memoria DDR

Requírese unha imaxe que se poida executar desde a memoria DDR para executar a demostración. Use a descrición do enlazador production-execute-in-place-externalDDR.ld file que se inclúe no deseño files para construír a imaxe da aplicación. Descrición desta ligazón file define o enderezo de inicio da memoria DDR como 0x00000000 xa que o cargador de arranque ou o motor de arranque realiza a reasignación da memoria DDR de 0xA0000000 a 0x00000000. Este script de ligazón crea unha imaxe de aplicación con instrucións, datos e seccións BSS na memoria cuxo enderezo de inicio é 0x00000000. Un simple diodo emisor de luz (LED) parpadeante, imaxe da aplicación de xeración de interrupcións baseada en temporizadores e interruptores file ofrécese para esta demostración.

SPI Flash Loader

O cargador flash SPI está implementado para cargar a memoria flash SPI integrada coa imaxe da aplicación de destino executable desde o PC host a través da interface MMUART_1. O procesador Cortex-M3 fai un búfer para os datos que chegan a través da interface MMUART_1 e inicia o DMA periférico (PDMA) para escribir os datos almacenados no búfer no flash SPI a través do MSS_SPI0.

Executando a demostración
Para executar o deseño de demostración, siga os pasos seguintes: A demostración mostra como cargar a imaxe da aplicación no flash SPI e executar esa imaxe da aplicación desde memorias DDR externas. Esta demostración ofrece un exampimaxe da aplicación sample_image_LPDDR.bin. Esta imaxe mostra as mensaxes de benvida e a mensaxe de interrupción do temporizador na consola serie e parpadea entre os LED1 ao LED8 do Kit de avaliación da seguridade SmartFusion2. Para ver as mensaxes de interrupción de GPIO na consola serie, preme o interruptor SW2 ou SW3.

Configuración do deseño de demostración

Os seguintes pasos describen como configurar a demostración para a tarxeta SmartFusion2 Security Evaluation Kit: Conecte o PC host ao conector J18 usando o cable USB A a mini-B. Os controladores da ponte de USB a UART detéctanse automaticamente. Verifique se a detección se realiza no xestor de dispositivos como se mostra na Figura 7.

1. Se os controladores USB non se detectan automaticamente, instale o controlador USB.
2. Para a comunicación do terminal en serie a través do cable mini USB FTDI, instale o controlador FTDI D2XX. Descarga os controladores e a guía de instalación de:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Figura 7 Fluxo de deseño para o método do motor de arranque de hardware

Conecte os puentes na tarxeta do kit de avaliación da seguridade SmartFusion2, como se mostra na táboa 2.

Atención: Antes de realizar as conexións de puente, apague o interruptor da fonte de alimentación, SW7.

Táboa 2 Configuración do puente do kit de avaliación da seguridade SmartFusion2

Jumper	Pin (De)	Fixar (a)	Comentarios
J22	1	2	Por defecto
J23	1	2	Por defecto
J24	1	2	Por defecto
J8	1	2	Por defecto
J3	1	2	Por defecto

No kit de avaliación de seguridade SmartFusion2, conecte a fonte de alimentación ao conector J6. A Figura 8 mostra a configuración da placa para executar o sombreado de código desde o flash SPI ata a demostración LPDDR no Kit de avaliación de seguranza SmartFusion2.

Figura 8 Configuración do kit de avaliación da seguridade SmartFusion2

SPI Flash Loader e Code Shadowing Demo GUI
Isto é necesario para executar a demostración de sombreado de código. SPI Flash Loader e Code Shadowing Demo GUI é unha interface gráfica sinxela de usuario que se executa no PC host para programar o flash SPI e executa a demostración de code shadowing no Kit de avaliación de seguranza SmartFusion2. UART utilízase como protocolo de comunicación subliñado entre o PC anfitrión e o Kit de avaliación de seguridade SmartFusion2. Tamén ofrece a sección da consola serie para imprimir as mensaxes de depuración recibidas da aplicación a través da interface UART.

Figura 9 GUI de demostración de SPI Flash Loader e Code Shadowing

A GUI admite as seguintes funcións:

• Programa SPI Flash: Programa a imaxe file no flash SPI.
• Programa e sombra de código de SPI Flash a DDR: programa a imaxe file en flash SPI, cópiao na memoria DDR e inicia a imaxe desde a memoria DDR.
• Programa e sombra de código de SPI Flash a SDR: programa a imaxe file en flash SPI, cópiao na memoria SDR e inicia a imaxe desde a memoria SDR.
• Code Shadowing to DDR: copia a imaxe existente file desde o flash SPI á memoria DDR e inicia a imaxe desde a memoria DDR.
• Code Shadowing to SDR: copia a imaxe existente file desde o flash SPI á memoria SDR e inicia a imaxe desde a memoria SDR.

Fai clic en Axuda para obter máis información sobre a GUI.

Conecte o kit de desenvolvemento SmartFusion2 ao seu ordenador mediante o cable USB Blaster ou USB Blaster II. A continuación, siga os seguintes pasos:

1. Encienda o kit de desenvolvemento SmartFusion2.
2. Abre a GUI de demostración de Code Shadowing no software Libero SoC.
3. Seleccione a configuración adecuada para o seu deseño e prema en "Xerar" para xerar a programación file.
4. Conéctese ao kit de desenvolvemento SmartFusion2 mediante o cable USB Blaster ou USB Blaster II.
5. Programe o FPGA e cargue a imaxe da aplicación desde o flash SPI á memoria LPDDR facendo clic en "Programa" na GUI de demostración de Code Shadowing.

Execución do deseño de demostración para Multi-Stage Método de proceso de arranque
Para executar o deseño de demostración para o multi-stage método de proceso de arranque, siga os pasos seguintes:

1. Encienda o kit de desenvolvemento SmartFusion2.
2. Conéctese ao kit de desenvolvemento SmartFusion2 mediante o cable USB Blaster ou USB Blaster II.
3. Restablece o taboleiro e agarda a que complete o proceso de inicio.
4. A aplicación executarase automaticamente desde a memoria LPDDR.

Os seguintes pasos describen como executar o deseño de demostración para multi-stage método de proceso de arranque:

1. Cambie o interruptor da fonte de alimentación SW7 a ON.
2. Programe o dispositivo SmartFusion2 SoC FPGA coa programación file previstos no deseño files (SF2_CodeShadowing_LPDDR_DF\Programación
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp usando o software de deseño FlashPro.
3. Inicie o executable SPI Flash Loader e Code Shadowing Demo GUI file dispoñible no deseño files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
4. Seleccione o porto COM axeitado (ao que apuntan os controladores USB serie) na lista despregábel Porto COM.
5. Fai clic en Conectar. Despois de establecer a conexión, Conectar cambia a Desconectar.
6. Fai clic en Examinar para seleccionar o exampimaxe executable de destino file provistos co deseño files (SF2_CodeShadowing_LPDDR_DF/Sample Imaxes da aplicación/MultiStageBoot_method/sample_image_LPDDR.bin).
   Nota: Para xerar a papeleira de imaxes da aplicación file, consulte "Apéndice: Xeración de papeleira executable File” na páxina 24.
7. Mantén o enderezo inicial da memoria flash SPI por defecto en 0x00000000.
8. Seleccione a opción Program and Code Shadowing de SPI Flash a DDR.
9. Fai clic en Iniciar como se mostra na Figura 10 para cargar a imaxe executable en flash SPI e sombreado de código desde a memoria DDR.

Figura 10 Inicio da demostración 

Se o dispositivo SmartFusion2 está programado cun STAPL file no que MDDR non está configurado para memoria DDR, mostra unha mensaxe de erro, como se mostra na Figura 11.

Figura 11 Dispositivo incorrecto ou mensaxe de opción

A sección da consola serie da GUI mostra as mensaxes de depuración e comeza a programar o flash SPI ao borrar correctamente o flash SPI. A figura 12 mostra o estado da escritura flash SPI.

Figura 12 Carga flash

1. Ao programar o flash SPI con éxito, o cargador de arranque que se executa en SmartFusion2 SoC FPGA copia a imaxe da aplicación do flash SPI á memoria DDR e inicia a imaxe da aplicación. Se a imaxe proporcionada sample_image_LPDDR.bin está seleccionado, a consola en serie mostra as mensaxes de benvida, as mensaxes de interrupción do interruptor e as mensaxes de interrupción do temporizador como se mostra na Figura 13 e na Figura XNUMX.
2. Móstrase un patrón de LED en execución nos LED1 a LED8 no Kit de avaliación da seguridade SmartFusion2.
3. Preme os interruptores SW2 e SW3 para ver as mensaxes de interrupción na consola serie.

Figura 13 Execución da imaxe da aplicación de destino desde a memoria DDR3

Figura 14 Mensaxes de temporizador e interrupción na consola serie

Execución do deseño do método de arranque de hardware
Para executar o deseño de demostración para o método do motor de arranque de hardware, siga os pasos seguintes:

1. Encienda o kit de desenvolvemento SmartFusion2.
2. Conéctese ao kit de desenvolvemento SmartFusion2 mediante o cable USB Blaster ou USB Blaster II.
3. Restablece o taboleiro e agarda a que complete o proceso de inicio.
4. A aplicación executarase automaticamente desde a memoria LPDDR.

Os seguintes pasos describen como executar o deseño do método do motor de arranque de hardware:

1. Cambie o interruptor da fonte de alimentación SW7 a ON.
2. Programe o dispositivo SmarFusion2 SoC FPGA coa programación file previstos no deseño files (SF2_CodeShadowing_LPDDR_DF\Programación Files\HWBootEngine_method\CodeShadowing_Fabric.stp usando o software de deseño FlashPro.
3. Para programar o SPI Flash, pon o interruptor DIP SW5-1 na posición ON. Esta selección fai para arrincar Cortex-M3 desde eNVM. Preme SW6 para restablecer o dispositivo SmartFusion2.
4. Inicie o executable SPI Flash Loader e Code Shadowing Demo GUI file dispoñible no deseño files (SF2_CodeShadowing_LPDDR_DF\GUI Executable\SF2_FlashLoader.exe).
5. Seleccione o porto COM axeitado (ao que apuntan os controladores USB serie) na lista despregábel Porto COM.
6. Fai clic en Conectar. Despois de establecer a conexión, Conectar cambia a Desconectar.
7. Fai clic en Examinar para seleccionar o exampimaxe executable de destino file provistos co deseño files (SF2_CodeShadowing_LPDDR_DF/Sample Application Images/HWBootEngine_method/sample_image_LPDDR.bin).
   Nota: Para xerar a papeleira de imaxes da aplicación file, consulte "Apéndice: Xeración de papeleira executable File” na páxina 24.
8. Seleccione a opción Hardware Boot Engine en Code Shadowing Method.
9. Seleccione a opción Programa SPI Flash no menú Opcións.
10. Fai clic en Inicio, como se mostra na Figura 15 para cargar a imaxe executable no flash SPI.

Figura 15 Inicio da demostración

A sección da consola serie da GUI mostra as mensaxes de depuración e o estado da escritura flash SPI, como se mostra na Figura 16.
Figura 16 Carga flash

1. Despois de programar o flash SPI con éxito, cambie o interruptor DIP SW5-1 á posición OFF. Esta selección fai que arranque o procesador Cortex-M3 desde memoria DDR.
2. Preme SW6 para restablecer o dispositivo SmartFusion2. O motor de arranque copia a imaxe da aplicación do flash SPI á memoria DDR e libera o restablecemento a Cortex-M3, que inicia a imaxe da aplicación desde a memoria DDR. Se a imaxe proporcionada “sample_image_LPDDR.bin” cárgase no flash SPI, a consola en serie mostra as mensaxes de benvida, a interrupción do interruptor (preme SW2 ou SW3) e as mensaxes de interrupción do temporizador, como se mostra na Figura 17 e móstrase un patrón de LED en execución nos LED1 a LED8 do SmartFusion2. Kit de avaliación da seguridade.

Figura 17 Execución da imaxe da aplicación de destino desde a memoria DDR3

Conclusión
Utilizaches con éxito o SmartFusion2 SoC FPGA con sombreado de código desde SPI Flash á memoria LPDDR. Esta demostración mostra a capacidade do dispositivo SmartFusion2 para interactuar coa memoria DDR e executar a imaxe executable desde a memoria DDR sombreando o código do dispositivo de memoria flash SPI. . Tamén mostra dous métodos de implementación de sombreado de código no dispositivo SmartFusion2.

Apéndice: Configuracións LPDDR

Figura 18 Configuración xeral de configuración DDR

Figura 19 Configuración de inicialización da memoria DDR

Figura 20 Configuración de temporización da memoria DDR

Apéndice: Xeración de papelexo executable File

A papeleira executable file é necesario para programar o flash SPI para executar a demostración de sombreado de código. Para xerar a papeleira executable file de “sample_image_LPDDR” SoftConsole, realice os seguintes pasos:

1. Crea o proxecto SoftConsole co script de ligazón production-execute-in-place-externalDDR.
2. Engade a ruta de instalación de SoftConsole, por exemploample,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, ás "Variables de ambiente", como se mostra na Figura 21.

Figura 21 Engadir a ruta de instalación de SoftConsole

1. Fai dobre clic no lote file lixo-File-Generator.bat localizado en: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampcartafol le_image_LPDDR, como se mostra na Figura 22.

Figura 22 Engadir a ruta de instalación de SoftConsole

• O Bin-File-Xerador crea sample_image_LPDDR.bin file

Historial de revisións

A seguinte táboa mostra os cambios importantes realizados neste documento para cada revisión.

Revisión	Cambios
Revisión 2 (abril de 2016)	Actualizouse o documento para a versión de software Libero SoC v11.7 (SAR 78258).
Revisión 1 (decembro 2015)	Lanzamento inicial.

Apoio ao produto

Microsemi SoC Products Group respalda os seus produtos con varios servizos de soporte, incluíndo o servizo de atención ao cliente, o centro de asistencia técnica ao cliente, un websitio web, correo electrónico e oficinas de vendas en todo o mundo. Este apéndice contén información sobre como contactar con Microsemi SoC Products Group e usar estes servizos de asistencia.

Atención ao cliente
Póñase en contacto co servizo de atención ao cliente para obter asistencia técnica sobre o produto, como prezos dos produtos, actualizacións de produtos, información de actualización, estado do pedido e autorización. Desde América do Norte, chame ao 800.262.1060 Desde o resto do mundo, chame ao 650.318.4460 Fax, desde calquera parte do mundo, 408.643.6913

Centro de asistencia técnica al cliente
Microsemi SoC Products Group dota ao seu Centro de Soporte Técnico ao Cliente de enxeñeiros altamente cualificados que poden axudar a responder ás súas preguntas sobre hardware, software e deseño sobre os produtos Microsemi SoC. O Centro de Soporte Técnico ao Cliente dedica moito tempo a crear notas de aplicación, respostas ás preguntas comúns do ciclo de deseño, documentación de problemas coñecidos e varias preguntas frecuentes. Polo tanto, antes de contactar connosco, visite os nosos recursos en liña. É moi probable que xa respondamos ás túas preguntas.

Soporte técnico
Para obter asistencia de produtos Microsemi SoC, visite
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Websitio
Podes buscar unha variedade de información técnica e non técnica na páxina de inicio do Microsemi SoC Products Group, en http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Contacto co servizo de asistencia técnica ao cliente Centro
Enxeñeiros altamente cualificados están no Centro de Soporte Técnico. Pódese contactar co Centro de Soporte Técnico por correo electrónico ou a través do Microsemi SoC Products Group websitio.

Correo electrónico
Podes comunicar as túas preguntas técnicas ao noso enderezo de correo electrónico e recibir respostas por correo electrónico, fax ou teléfono. Ademais, se tes problemas de deseño, podes enviar o teu deseño por correo electrónico files para recibir asistencia. Monitorizamos constantemente a conta de correo electrónico durante todo o día. Cando nos envíes a túa solicitude, asegúrate de incluír o teu nome completo, o nome da empresa e a túa información de contacto para o procesamento eficiente da túa solicitude. O enderezo de correo electrónico do soporte técnico é soc_tech@microsemi.com.

Os meus casos
Os clientes de Microsemi SoC Products Group poden enviar e rastrexar casos técnicos en liña accedendo a Os meus casos.

Fóra dos EUA
Os clientes que necesiten axuda fóra das zonas horarias dos Estados Unidos poden contactar co soporte técnico por correo electrónico (soc_tech@microsemi.com) ou póñase en contacto cunha oficina de vendas local. Visita Acerca de nós para obter listas de oficinas de vendas e contactos corporativos.

Soporte técnico ITAR
Para obter asistencia técnica sobre FPGA RH e RT reguladas polo Regulamento Internacional de Tráfico de Armas (ITAR), póñase en contacto connosco a través de soc_tech@microsemi.com. Alternativamente, dentro dos meus casos, seleccione Si na lista despregable ITAR. Para obter unha lista completa de Microsemi FPGA reguladas por ITAR, visite o ITAR web páxina.Microsemi Corporation (Nasdaq: MSCC) ofrece unha carteira completa de solucións de sistemas e semicondutores para comunicacións, defensa e seguridade, aeroespacial e mercados industriais. Os produtos inclúen circuítos integrados de sinais mixtos analóxicos de alto rendemento e endurecidos pola radiación, FPGA, SoC e ASIC; produtos de xestión de enerxía; dispositivos de temporización e sincronización e solucións horarias precisas, establecendo o estándar mundial para o tempo; dispositivos de procesamento de voz; solucións de RF; compoñentes discretos; solucións de almacenamento e comunicación empresarial, tecnoloxías de seguridade e anti-t escalablesamper produtos; solucións Ethernet; Powerover- Ethernet ICs e midspans; así como capacidades e servizos de deseño personalizado. Microsemi ten a súa sede en Aliso Viejo, California, e ten aproximadamente 4,800 empregados en todo o mundo. Máis información en www.microsemi.com.

Microsemi non fai ningunha garantía, representación ou garantía sobre a información contida aquí ou a idoneidade dos seus produtos e servizos para ningún propósito en particular, nin asume ningunha responsabilidade derivada da aplicación ou uso de ningún produto ou circuíto. Os produtos que se venden a continuación e calquera outro produto vendido por Microsemi foron sometidos a probas limitadas e non deben usarse xunto con equipos ou aplicacións de misión crítica. Crese que todas as especificacións de rendemento son fiables, pero non se verifican, e o comprador debe realizar e completar todas as probas de rendemento e outras probas dos produtos, só e xunto con calquera produto final ou instalado en calquera. O comprador non debe confiar en ningún dato e especificacións de rendemento ou parámetros proporcionados por Microsemi. É responsabilidade do comprador determinar de forma independente a idoneidade de calquera produto e probalo e verificalo. A información proporcionada por Microsemi a continuación ofrécese "tal e como está, onde está" e con todas as fallas, e todo o risco asociado a esa información correspóndelle enteiramente ao comprador. Microsemi non concede, de forma explícita ou implícita, a ningunha parte ningún dereito de patente, licenza ou calquera outro dereito de PI, xa sexa con respecto a dita información en si ou a calquera cousa descrita por dita información. A información proporcionada neste documento é propiedade de Microsemi, e Microsemi resérvase o dereito de facer calquera cambio na información deste documento ou en calquera produto e servizo en calquera momento sen previo aviso.

Sede Corporativa Microsemi
One Enterprise, Aliso Viejo, CA 92656 USA

• Dentro EEUU: +1 800-713-4113
• Fóra EEUU: +1 949-380-6100
• Vendas: +1 949-380-6136
• Fax: +1 949-215-4996
• Correo electrónico: sales.support@microsemi.com

2016 Microsemi Corporation. Todos os dereitos reservados. Microsemi e o logotipo de Microsemi son marcas comerciais de Microsemi Corporation. Todas as outras marcas comerciais e marcas de servizo son propiedade dos seus respectivos propietarios.

Documentos/Recursos

Microsemi DG0669 SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR [pdfGuía do usuario DG0669 SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR, DG0669, SmartFusion2 Code Shadowing de SPI Flash a memoria LPDDR, SPI Flash a memoria LPDDR

Referencias

• Manual de usuario