Kode Microsemi DG0669 SmartFusion2 Membayangi dari Flash SPI ke Memori LPDDR

Informasi Produk

SmartFusion2 SoC FPGA adalah solusi FPGA berkinerja tinggi dan berdaya rendah yang mengintegrasikan prosesor ARM Cortex-M3, sumber daya analog dan digital yang dapat diprogram, dan antarmuka komunikasi berkecepatan tinggi ke dalam satu chip. Perangkat lunak Libero SoC v11.7 adalah rangkaian desain lengkap untuk mendesain dengan Microsemi FPGA.

Penggunaan Produk

Untuk menggunakan SmartFusion2 SoC FPGA dengan code shadowing dari SPI Flash ke memori LPDDR, ikuti langkah-langkah di bawah ini:

Kata pengantar

Tujuan
Demo ini ditujukan untuk perangkat field programmable gate array (FPGA) system-on-chip (SoC) SmartFusion®2. Ini memberikan instruksi tentang cara menggunakan desain referensi yang sesuai.

Sasaran Audiens

Panduan demo ini ditujukan untuk:

• desainer FPGA
• Desainer tertanam
• Desainer tingkat sistem

Referensi
Lihat berikut ini web halaman untuk daftar dokumentasi perangkat SmartFusion2 yang lengkap dan terkini: http://www.microsemi.com/products/fpga-soc/soc-fpga/sf2docs
Dokumen-dokumen berikut dirujuk dalam panduan demo ini.

• UG0331: Panduan Pengguna Subsistem Mikrokontroler SmartFusion2
• Panduan Pengguna Pembuat Sistem SmartFusion2

SmartFusion2 SoC FPGA – Bayangan Kode dari Flash SPI ke Memori LPDDR

Perkenalan
Desain demo ini menunjukkan kemampuan perangkat FPGA SoC SmartFusion2 untuk membayangi kode dari perangkat memori flash antarmuka periferal serial (SPI) ke kecepatan data ganda berdaya rendah (LPDDR) memori akses acak dinamis sinkron (SDRAM) dan mengeksekusi kode dari LPDDR SDRAM. Gambar 1 menunjukkan diagram blok tingkat atas untuk bayangan kode dari perangkat flash SPI ke memori LPDDR.

Gambar 1 Diagram Blok Tingkat Atas dari Demo

Code shadowing adalah metode booting yang digunakan untuk menjalankan image dari memori eksternal, lebih cepat, dan mudah menguap (DRAM). Ini adalah proses menyalin kode dari memori non-volatile ke memori volatil untuk dieksekusi. Pembayangan kode diperlukan, ketika memori non-volatil yang terkait dengan prosesor tidak mendukung akses acak ke kode untuk dieksekusi di tempat, atau memori akses acak non-volatil tidak mencukupi. Dalam aplikasi yang kinerjanya kritis, kecepatan eksekusi dapat ditingkatkan dengan code shadowing, yaitu kode disalin ke RAM dengan throughput lebih tinggi untuk eksekusi lebih cepat. Memori single data rate (SDR)/DDR SDRAM digunakan dalam aplikasi yang memiliki gambar eksekusi aplikasi besar dan memerlukan kinerja lebih tinggi. Biasanya, gambar berukuran besar yang dapat dieksekusi disimpan dalam memori non-volatil, seperti flash NAND atau flash SPI, dan disalin ke memori volatil, seperti memori SDR/DDR SDRAM, saat dinyalakan untuk dieksekusi. Perangkat SmartFusion2 mengintegrasikan fabric FPGA berbasis flash generasi keempat, prosesor ARM® Cortex®-M3, dan antarmuka komunikasi berkinerja tinggi dalam satu chip. Pengontrol memori berkecepatan tinggi di perangkat SmartFusion2 digunakan untuk berinteraksi dengan memori DDR2/DDR3/LPDDR eksternal. Memori LPDDR dapat dioperasikan pada kecepatan maksimum 166 MHz. Prosesor Cortex-M3 dapat langsung menjalankan instruksi dari memori DDR eksternal melalui subsistem mikrokontroler (MSS) DDR (MDDR). Pengontrol Cache FPGA dan jembatan MSS DDR menangani aliran data untuk kinerja yang lebih baik.

Persyaratan Desain
Pastikan Anda memiliki persyaratan perangkat keras dan perangkat lunak berikut:

Persyaratan Perangkat Keras dan Perangkat Lunak

Tabel 1 Persyaratan Desain

Persyaratan Desain	Keterangan
Persyaratan Perangkat Keras
Kit Evaluasi Keamanan SmartFusion2: • Adaptor 12 V • FlashPro4 • Kabel USB USB A ke Mini – B	Rev D atau lebih baru
Tuan rumah PC atau Laptop	Sistem Operasi Windows XP SP2 – 32-/64-bit Sistem Operasi Windows 7 – 32-/64-bit
Persyaratan Perangkat Lunak
Sistem-on-Chip (SoC) Libero®	Bahasa Inggris v11.7
Perangkat Lunak Pemrograman FlashPro	Bahasa Inggris v11.7
Konsol Lunak	v3.4 SP1*
Tuan Rumah Driver PC	Driver USB ke UART
Kerangka untuk meluncurkan demo GUI	Klien Microsoft .NET Framework 4 untuk meluncurkan GUI demo
Catatan: *Untuk panduan demo ini, SoftConsole v3.4 SP1 digunakan. Untuk menggunakan SoftConsole v4.0, lihat TU0546: Tutorial SoftConsole v4.0 dan Libero SoC v11.7.

• Kit Pengembangan SmartFusion2
• Perangkat lunak Libero SoC v11.7
• Kabel USB Blaster atau USB Blaster II

Desain Demo
Desain demo menggunakan multi-stagmetode proses booting atau metode mesin boot perangkat keras untuk memuat image aplikasi dari flash SPI ke memori LPDDR. Ikuti langkah-langkah di bawah ini: Desain files tersedia untuk diunduh dari jalur berikut di Microsemi weblokasi: http://soc.microsemi.com/download/rsc/?f=m2s_dg0669_liberov11p7_df

Desain filetermasuk:
Desain demo filetermasuk:

• Sample gambar aplikasi
• Pemrograman files
• Libero
• GUI dapat dieksekusi
• Skrip penghubung
• Konfigurasi DDR files
• Readme.txt file

SmartFusion2 SoC FPGA – Code Shadowing dari SPI Flash ke Memori LPDDR Gambar 2 menunjukkan struktur tingkat atas desain fileS. Untuk rincian lebih lanjut, lihat Readme.txt file.

Gambar 2 Desain Files Struktur Tingkat Atas

Deskripsi Desain Demo

Desain demo ini mengimplementasikan teknik code shadowing untuk mem-boot image aplikasi dari memori DDR. Desain ini juga menyediakan antarmuka host melalui SmartFusion2 SoC FPGA multi-mode universal asynchronous/synchronous receiver/transmitter (MMUART) untuk memuat gambar yang dapat dieksekusi aplikasi target ke dalam flash SPI yang terhubung ke antarmuka MSS SPI0.
Kode membayangi diimplementasikan dalam dua metode berikut:

• multi-stage metode proses booting menggunakan prosesor Cortex-M3
• Metode mesin boot perangkat keras menggunakan fabric FPGA.

Multi-Stage Metode Proses Boot

1. Buat image aplikasi untuk memori DDR menggunakan perangkat lunak Libero SoC.
2. Muat pemuat Flash SPI ke flash SPI menggunakan perangkat lunak Libero SoC.
3. Jalankan GUI Demo Code Shadowing untuk memprogram FPGA dan memuat gambar aplikasi dari flash SPI ke memori LPDDR.

Gambar aplikasi dijalankan dari memori DDR eksternal dalam dua boot berikutnyatagadalah:

• Prosesor Cortex-M3 mem-boot soft boot loader dari memori non-volatile tertanam (eNVM), yang melakukan transfer gambar kode dari perangkat flash SPI ke memori DDR.
• Prosesor Cortex-M3 mem-boot image aplikasi dari memori DDR.

Desain ini mengimplementasikan program bootloader untuk memuat gambar aplikasi target yang dapat dieksekusi dari perangkat flash SPI ke memori DDR untuk dieksekusi. Program bootloader yang dijalankan dari eNVM melompat ke aplikasi target yang disimpan dalam memori DDR setelah image aplikasi target disalin ke memori DDR.

Gambar 3 Kode Shadowing Multi-Stage Diagram Blok Demo Proses Boot

MDDR dikonfigurasikan agar LPDDR beroperasi pada 166 MHz. “Lampiran: Konfigurasi LPDDR” pada halaman 22 menunjukkan pengaturan konfigurasi LPDDR. DDR dikonfigurasi sebelum menjalankan kode aplikasi utama.

Pemuat Boot

Bootloader melakukan operasi berikut:

1. Menyalin gambar aplikasi target dari memori flash SPI ke memori DDR.
2. Memetakan ulang alamat awal memori DDR dari 0xA0000000 ke 0x00000000 dengan mengonfigurasi register sistem DDR_CR.
3. Menginisialisasi penunjuk tumpukan prosesor Cortex-M3 sesuai aplikasi target. Lokasi pertama tabel vektor aplikasi target berisi nilai penunjuk tumpukan. Tabel vektor aplikasi target tersedia mulai dari alamat 0x00000000.
4. Memuat penghitung program (PC) untuk mengatur ulang pengendali aplikasi target untuk menjalankan image aplikasi target dari memori DDR. Reset handler aplikasi target tersedia di tabel vektor di alamat 0x00000004.

Gambar 4 Alur Desain untuk Multi-Stage Metode Proses Boot

Metode Mesin Boot Perangkat Keras

1. Hasilkan biner yang dapat dieksekusi file menggunakan perangkat lunak Libero SoC.
2. Muat biner file ke dalam flash SPI menggunakan perangkat lunak Libero SoC.
3. Jalankan Desain Mesin Boot Perangkat Keras untuk memprogram FPGA dan memuat gambar aplikasi dari flash SPI ke memori LPDDR.

Dalam metode ini, Cortex-M3 secara langsung mem-boot image aplikasi target dari memori DDR eksternal. Mesin boot perangkat keras menyalin gambar aplikasi dari perangkat flash SPI ke memori DDR, sebelum melepaskan reset prosesor Cortex-M3. Setelah melepaskan reset, prosesor Cortex-M3 melakukan booting langsung dari memori DDR. Metode ini memerlukan waktu boot-up lebih sedikit dibandingkan multi-stage proses boot karena menghindari banyak boottages dan menyalin gambar aplikasi ke memori DDR dalam waktu lebih singkat. Desain demo ini mengimplementasikan logika mesin boot dalam fabric FPGA untuk menyalin gambar aplikasi target yang dapat dieksekusi dari flash SPI ke memori DDR untuk dieksekusi. Desain ini juga mengimplementasikan flash loader SPI, yang dapat dijalankan oleh prosesor Cortex-M3 untuk memuat gambar eksekusi aplikasi target ke perangkat flash SPI menggunakan antarmuka host yang disediakan melalui SmartFusion2 SoC FPGA MMUART_1. Sakelar DIP1 pada Kit Evaluasi Keamanan SmartFusion2 dapat digunakan untuk memilih apakah akan memprogram perangkat flash SPI atau mengeksekusi kode dari memori DDR. Jika aplikasi target yang dapat dieksekusi tersedia di perangkat flash SPI, kode yang dibayangi dari perangkat flash SPI ke memori DDR dimulai saat perangkat dinyalakan. Mesin boot menginisialisasi MDDR, menyalin Gambar dari perangkat flash SPI ke memori DDR, dan memetakan ulang ruang memori DDR ke 0x00000000 dengan mengatur ulang prosesor Cortex-M3. Setelah mesin boot melepaskan reset Cortex-M3, Cortex-M3 mengeksekusi aplikasi target dari memori DDR. Gambar 5 menunjukkan diagram blok rinci dari desain demo. FIC_0 dikonfigurasi dalam mode Budak untuk mengakses MSS SPI_0 dari master AHB fabric FPGA. Antarmuka MDDR AXI (DDR_FIC) diaktifkan untuk mengakses memori DDR dari master AXI fabric FPGA.

Gambar 5 Diagram Blok Demo Mesin Boot Perangkat Keras yang Membayangi Kode

Mesin Boot
Ini adalah bagian utama dari demo code shadowing yang menyalin gambar aplikasi dari perangkat flash SPI ke memori DDR. Mesin boot melakukan operasi berikut:

1. Menginisialisasi MDDR untuk mengakses LPDDR pada 166 MHz dengan mengatur ulang prosesor Cortex-M3.
2. Menyalin gambar aplikasi target dari perangkat memori flash SPI ke memori DDR menggunakan master AXI di fabric FPGA melalui antarmuka MDDR AXI.
3. Memetakan ulang alamat awal memori DDR dari 0xA0000000 ke 0x00000000 dengan menulis ke register sistem DDR_CR.
4. Melepaskan reset ke prosesor Cortex-M3 untuk boot dari memori DDR.

Gambar 6 Alur Desain Metode Hardware Boot Engine

Membuat Gambar Aplikasi Target untuk Memori DDR

Gambar yang dapat dieksekusi dari memori DDR diperlukan untuk menjalankan demo. Gunakan deskripsi tautan produksi-eksekusi-di-tempat-eksternalDDR.ld file yang disertakan dalam desain files untuk membangun gambar aplikasi. Deskripsi tautan ini file mendefinisikan alamat awal memori DDR sebagai 0x00000000 karena bootloader atau mesin boot melakukan pemetaan ulang memori DDR dari 0xA0000000 ke 0x00000000. Skrip tautan ini membuat gambar aplikasi dengan instruksi, data, dan bagian BSS di memori yang alamat awalnya adalah 0x00000000. Gambar aplikasi pembangkitan interupsi berbasis pengatur waktu dan sakelar berkedip dioda pemancar cahaya (LED) sederhana file disediakan untuk demo ini.

Pemuat Flash SPI

Pemuat flash SPI diimplementasikan untuk memuat memori flash SPI terpasang dengan gambar aplikasi target yang dapat dieksekusi dari PC host melalui antarmuka MMUART_1. Prosesor Cortex-M3 membuat buffer untuk data yang datang melalui antarmuka MMUART_1 dan memulai DMA periferal (PDMA) untuk menulis data buffer ke dalam flash SPI melalui MSS_SPI0.

Menjalankan Demo
Untuk menjalankan desain demo, ikuti langkah-langkah di bawah ini: Demo ini menunjukkan cara memuat image aplikasi di flash SPI dan menjalankan image aplikasi tersebut dari memori DDR eksternal. Demo ini memberikan contohample gambar aplikasi sample_image_LPDDR.bin. Gambar ini menunjukkan pesan selamat datang dan pesan interupsi pengatur waktu pada konsol serial dan berkedip LED1 ke LED8 pada Kit Evaluasi Keamanan SmartFusion2. Untuk melihat pesan interupsi GPIO di konsol serial, tekan tombol SW2 atau SW3.

Menyiapkan Desain Demo

Langkah-langkah berikut menjelaskan cara menyiapkan demo untuk board Kit Evaluasi Keamanan SmartFusion2: Hubungkan PC host ke Konektor J18 menggunakan kabel USB A ke mini-B. Driver jembatan USB ke UART terdeteksi secara otomatis. Verifikasi apakah deteksi dilakukan di manajer perangkat seperti yang ditunjukkan pada Gambar 7.

1. Jika driver USB tidak terdeteksi secara otomatis, instal driver USB tersebut.
2. Untuk komunikasi terminal serial melalui kabel mini USB FTDI, instal driver FTDI D2XX. Unduh driver dan panduan instalasi dari:
   http://www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

Gambar 7 Alur Desain Metode Hardware Boot Engine

Hubungkan jumper pada board Kit Evaluasi Keamanan SmartFusion2, seperti yang ditunjukkan pada Tabel 2.

Peringatan: Sebelum membuat sambungan jumper, matikan sakelar catu daya, SW7.

Tabel 2 Pengaturan Jumper Kit Evaluasi Keamanan SmartFusion2

Peloncat	Sematkan (Dari)	Sematkan (Ke)	Komentar
J22	1	2	Bawaan
J23	1	2	Bawaan
J24	1	2	Bawaan
J8	1	2	Bawaan
J3	1	2	Bawaan

Di Kit Evaluasi Keamanan SmartFusion2, sambungkan catu daya ke konektor J6. Gambar 8 menunjukkan pengaturan board untuk menjalankan code shadowing dari flash SPI ke demo LPDDR pada Kit Evaluasi Keamanan SmartFusion2.

Gambar 8 Pengaturan Kit Evaluasi Keamanan SmartFusion2

SPI Flash Loader dan GUI Demo Pembayangan Kode
Ini diperlukan untuk menjalankan demo code shadowing. SPI Flash Loader dan Code Shadowing Demo GUI adalah antarmuka pengguna grafis sederhana yang berjalan pada PC host untuk memprogram flash SPI dan menjalankan demo code shadowing pada Kit Evaluasi Keamanan SmartFusion2. UART digunakan sebagai protokol komunikasi yang mendasari antara PC host dan Kit Evaluasi Keamanan SmartFusion2. Ini juga menyediakan bagian konsol serial untuk mencetak pesan debug yang diterima dari aplikasi melalui antarmuka UART.

Gambar 9 SPI Flash Loader dan GUI Demo Code Shadowing

GUI mendukung fitur-fitur berikut:

• Program SPI Flash: Memprogram gambar file ke dalam lampu kilat SPI.
• Program dan Kode Shadowing dari SPI Flash ke DDR: Memprogram gambar file ke dalam flash SPI, menyalinnya ke memori DDR, dan mem-boot gambar dari memori DDR.
• Program dan Kode Shadowing dari SPI Flash ke SDR: Memprogram gambar file ke dalam flash SPI, menyalinnya ke memori SDR, dan mem-boot gambar dari memori SDR.
• Code Shadowing to DDR: Menyalin gambar yang ada file dari flash SPI ke memori DDR dan mem-boot image dari memori DDR.
• Code Shadowing to SDR: Menyalin gambar yang ada file dari flash SPI ke memori SDR dan mem-boot gambar dari memori SDR.

Klik Bantuan untuk informasi lebih lanjut tentang GUI.

Hubungkan Kit Pengembangan SmartFusion2 ke komputer Anda menggunakan kabel USB Blaster atau USB Blaster II. Kemudian ikuti langkah-langkah di bawah ini:

1. Nyalakan Kit Pengembangan SmartFusion2.
2. Buka GUI Demo Code Shadowing di perangkat lunak Libero SoC.
3. Pilih pengaturan yang sesuai untuk desain Anda dan klik "Hasilkan" untuk menghasilkan pemrograman file.
4. Hubungkan ke SmartFusion2 Development Kit menggunakan kabel USB Blaster atau USB Blaster II.
5. Program FPGA dan muat gambar aplikasi dari flash SPI ke memori LPDDR dengan mengklik “Program” di GUI Demo Code Shadowing.

Menjalankan Desain Demo untuk Multi-Stage Metode Proses Boot
Untuk menjalankan desain demo untuk multi-stage metode proses boot, ikuti langkah-langkah di bawah ini:

1. Nyalakan Kit Pengembangan SmartFusion2.
2. Hubungkan ke SmartFusion2 Development Kit menggunakan kabel USB Blaster atau USB Blaster II.
3. Setel ulang papan dan tunggu hingga proses booting selesai.
4. Aplikasi akan berjalan secara otomatis dari memori LPDDR.

Langkah-langkah berikut menjelaskan cara menjalankan desain demo untuk multi-stagmetode proses booting:

1. Ubah saklar catu daya SW7 ke ON.
2. Programkan perangkat SmartFusion2 SoC FPGA dengan pemrograman file disediakan dalam desain files (SF2_CodeShadowing_LPDDR_DF\Pemrograman
   Files\MultiStageBoot_method\CodeShadowing_LPDDR_top.stp menggunakan perangkat lunak desain FlashPro.
3. Luncurkan SPI Flash Loader dan GUI Demo Code Shadowing yang dapat dieksekusi file tersedia dalam desain files (SF2_CodeShadowing_LPDDR_DF\GUI Dapat Dieksekusi\SF2_FlashLoader.exe).
4. Pilih port COM yang sesuai (yang menjadi tujuan driver Serial USB) dari daftar drop-down COM Port.
5. Klik Hubungkan. Setelah membuat koneksi, Connect berubah menjadi Disconnect.
6. Klik Telusuri untuk memilih mantanample target gambar yang dapat dieksekusi file dilengkapi dengan desainnya files (SF2_CodeShadowing_LPDDR_DF/Sample Gambar Aplikasi/MultiStageBoot_method/dtkample_image_LPDDR.bin).
   Catatan: Untuk menghasilkan bin gambar aplikasi file, lihat “Lampiran: Menghasilkan Bin yang Dapat Dieksekusi File” di halaman 24.
7. Pertahankan alamat awal memori flash SPI sebagai default pada 0x00000000.
8. Pilih opsi Program dan Code Shadowing dari SPI Flash ke DDR.
9. Klik Mulai seperti yang ditunjukkan pada Gambar 10 untuk memuat gambar yang dapat dieksekusi ke flash SPI dan bayangan kode dari memori DDR.

Gambar 10 Memulai Demo 

Jika perangkat SmartFusion2 diprogram dengan STAPL file di mana MDDR tidak dikonfigurasi untuk memori DDR maka akan muncul pesan kesalahan, seperti yang ditunjukkan pada Gambar 11.

Gambar 11 Pesan Perangkat atau Opsi Salah

Bagian konsol serial pada GUI menampilkan pesan debug dan memulai pemrograman flash SPI setelah berhasil menghapus flash SPI. Gambar 12 menunjukkan status penulisan flash SPI.

Gambar 12 Pemuatan Flash

1. Saat memprogram flash SPI berhasil, bootloader yang berjalan pada SmartFusion2 SoC FPGA menyalin gambar aplikasi dari flash SPI ke memori DDR dan mem-boot gambar aplikasi. Jika gambar yang disediakan sample_image_LPDDR.bin dipilih, konsol serial menampilkan pesan selamat datang, interupsi sakelar, dan pesan interupsi pengatur waktu seperti yang ditunjukkan pada Gambar 13 dan Gambar
2. Pola LED yang berjalan ditampilkan pada LED1 hingga LED8 pada Kit Evaluasi Keamanan SmartFusion2.
3. Tekan sakelar SW2 dan SW3 untuk melihat pesan interupsi di konsol serial.

Gambar 13 Menjalankan Image Aplikasi Target dari Memori DDR3

Gambar 14 Pesan Timer dan Interupsi di Konsol Serial

Menjalankan Desain Metode Mesin Boot Perangkat Keras
Untuk menjalankan desain demo metode mesin boot perangkat keras, ikuti langkah-langkah di bawah ini:

1. Nyalakan Kit Pengembangan SmartFusion2.
2. Hubungkan ke SmartFusion2 Development Kit menggunakan kabel USB Blaster atau USB Blaster II.
3. Setel ulang papan dan tunggu hingga proses booting selesai.
4. Aplikasi akan berjalan secara otomatis dari memori LPDDR.

Langkah-langkah berikut menjelaskan cara menjalankan desain metode mesin boot perangkat keras:

1. Ubah saklar catu daya SW7 ke ON.
2. Programkan perangkat SmarFusion2 SoC FPGA dengan pemrogramannya file disediakan dalam desain files (SF2_CodeShadowing_LPDDR_DF\Pemrograman Files\HWBootEngine_method\CodeShadowing_Fabric.stp menggunakan perangkat lunak desain FlashPro.
3. Untuk memprogram SPI Flash, buat saklar DIP SW5-1 ke posisi ON. Pilihan ini membuat untuk mem-boot Cortex-M3 dari eNVM. Tekan SW6 untuk mengatur ulang perangkat SmartFusion2.
4. Luncurkan SPI Flash Loader dan GUI Demo Code Shadowing yang dapat dieksekusi file tersedia dalam desain files (SF2_CodeShadowing_LPDDR_DF\GUI Dapat Dieksekusi\SF2_FlashLoader.exe).
5. Pilih port COM yang sesuai (yang menjadi tujuan driver Serial USB) dari daftar drop-down COM Port.
6. Klik Hubungkan. Setelah membuat koneksi, Connect berubah menjadi Disconnect.
7. Klik Telusuri untuk memilih mantanample target gambar yang dapat dieksekusi file dilengkapi dengan desainnya files (SF2_CodeShadowing_LPDDR_DF/Sample Gambar Aplikasi/HWBootEngine_method/sample_image_LPDDR.bin).
   Catatan: Untuk menghasilkan bin gambar aplikasi file, lihat “Lampiran: Menghasilkan Bin yang Dapat Dieksekusi File” di halaman 24.
8. Pilih opsi Mesin Boot Perangkat Keras dalam Metode Bayangan Kode.
9. Pilih opsi Program SPI Flash dari menu Opsi.
10. Klik Mulai, seperti yang ditunjukkan pada Gambar 15 untuk memuat gambar yang dapat dieksekusi ke dalam flash SPI.

Gambar 15 Memulai Demo

Bagian konsol serial pada GUI menunjukkan pesan debug dan status penulisan flash SPI, seperti yang ditunjukkan pada Gambar 16.
Gambar 16 Pemuatan Flash

1. Setelah berhasil memprogram flash SPI, ubah saklar DIP SW5-1 ke posisi OFF. Pilihan ini membuat prosesor Cortex-M3 di-boot dari memori DDR.
2. Tekan SW6 untuk mengatur ulang perangkat SmartFusion2. Mesin boot menyalin image aplikasi dari flash SPI ke memori DDR dan melepaskan reset ke Cortex-M3, yang mem-boot image aplikasi dari memori DDR. Jika gambar yang disediakan “sample_image_LPDDR.bin” dimuat ke flash SPI, konsol serial menampilkan pesan selamat datang, interupsi sakelar (tekan SW2 atau SW3) dan pesan interupsi pengatur waktu, seperti yang ditunjukkan pada Gambar 17 dan pola LED yang berjalan ditampilkan pada LED1 hingga LED8 pada SmartFusion2 Kit Evaluasi Keamanan.

Gambar 17 Menjalankan Image Aplikasi Target dari Memori DDR3

Kesimpulan
Anda telah berhasil menggunakan SmartFusion2 SoC FPGA dengan kode bayangan dari SPI Flash ke memori LPDDR. Demo ini menunjukkan kemampuan perangkat SmartFusion2 untuk berinteraksi dengan memori DDR dan menjalankan gambar yang dapat dieksekusi dari memori DDR dengan kode bayangan dari perangkat memori flash SPI . Ini juga menunjukkan dua metode implementasi code shadowing pada perangkat SmartFusion2.

Lampiran: Konfigurasi LPDDR

Gambar 18 Pengaturan Konfigurasi DDR Umum

Gambar 19 Pengaturan Inisialisasi Memori DDR

Gambar 20 Pengaturan Waktu Memori DDR

Lampiran: Menghasilkan Bin yang Dapat Dieksekusi File

Tempat sampah yang dapat dieksekusi file diperlukan untuk memprogram flash SPI untuk menjalankan demo code shadowing. Untuk menghasilkan bin yang dapat dieksekusi file dari “sample_image_LPDDR” SoftConsole, lakukan langkah-langkah berikut:

1. Bangun proyek SoftConsole dengan skrip linker production-execute-in-place-externalDDR.
2. Tambahkan jalur instalasi SoftConsole, misalnyaampaku,
   C:\Microsemi\Libero_v11.7\SoftConsole\Sourcery-G++\bin, ke 'Variabel Lingkungan', seperti yang ditunjukkan pada Gambar 21.

Gambar 21 Menambahkan Jalur Instalasi SoftConsole

1. Klik dua kali batch file Tempat sampah-File-Generator.bat terletak di: SoftConsole/CodeShadowing_LPDDR_MSS_CM3/Sampfolder le_image_LPDDR, seperti yang ditunjukkan pada Gambar 22.

Gambar 22 Menambahkan Jalur Instalasi SoftConsole

• Tempat Sampah-File-Generator membuat sample_image_LPDDR.bin file

Riwayat Revisi

Tabel berikut memperlihatkan perubahan penting yang dibuat dalam dokumen ini untuk setiap revisi.

Revisi	Perubahan
Revisi 2 (April 2016)	Memperbarui dokumen untuk rilis perangkat lunak Libero SoC v11.7 (SAR 78258).
Revisi 1 (Desember 2015)	Rilis awal.

Dukungan Produk

Grup Produk SoC Microsemi mendukung produknya dengan berbagai layanan dukungan, termasuk Layanan Pelanggan, Pusat Dukungan Teknis Pelanggan, a websitus, surat elektronik, dan kantor penjualan di seluruh dunia. Apendiks ini berisi informasi tentang cara menghubungi Grup Produk SoC Microsemi dan menggunakan layanan dukungan ini.

Pelayanan pelanggan
Hubungi Layanan Pelanggan untuk dukungan produk non-teknis, seperti harga produk, peningkatan produk, informasi pembaruan, status pesanan, dan otorisasi. Dari Amerika Utara, hubungi 800.262.1060 Dari seluruh dunia, hubungi 650.318.4460 Fax, dari mana saja di dunia, 408.643.6913

Pusat Dukungan Teknis Pelanggan
Grup Produk Microsemi SoC mengelola Pusat Dukungan Teknis Pelanggannya dengan insinyur yang sangat terampil yang dapat membantu menjawab pertanyaan perangkat keras, perangkat lunak, dan desain Anda tentang Produk Microsemi SoC. Pusat Dukungan Teknis Pelanggan menghabiskan banyak waktu untuk membuat catatan aplikasi, jawaban atas pertanyaan umum siklus desain, dokumentasi masalah umum, dan berbagai FAQ. Jadi, sebelum Anda menghubungi kami, silakan kunjungi sumber daya online kami. Kemungkinan besar kami telah menjawab pertanyaan Anda.

Dukungan Teknis
Untuk Dukungan Produk Microsemi SoC, kunjungi
http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.

Weblokasi
Anda dapat menelusuri berbagai informasi teknis dan non-teknis di halaman beranda Grup Produk Microsemi SoC, di http://www.microsemi.com/products/fpga-soc/fpga-and-soc.

Menghubungi Dukungan Teknis Pelanggan Tengah
Staf insinyur yang sangat terampil di Pusat Dukungan Teknis. Pusat Dukungan Teknis dapat dihubungi melalui email atau melalui Grup Produk SoC Microsemi weblokasi.

E-mail
Anda dapat mengomunikasikan pertanyaan teknis Anda ke alamat email kami dan menerima jawaban kembali melalui email, faks, atau telepon. Juga, jika Anda memiliki masalah desain, Anda dapat mengirim email desain Anda files untuk menerima bantuan. Kami terus memantau akun email sepanjang hari. Saat mengirimkan permintaan Anda kepada kami, pastikan untuk menyertakan nama lengkap, nama perusahaan, dan informasi kontak Anda untuk pemrosesan permintaan Anda yang efisien. Alamat email dukungan teknis adalah soc_tech@microsemi.com.

Kasus Saya
Pelanggan Grup Produk SoC Microsemi dapat mengirimkan dan melacak kasus teknis secara online dengan membuka Kasus Saya.

Di luar AS
Pelanggan yang memerlukan bantuan di luar zona waktu AS dapat menghubungi dukungan teknis melalui email (soc_tech@microsemi.com) atau hubungi kantor penjualan setempat. Kunjungi Tentang Kami untuk daftar kantor penjualan dan kontak perusahaan.

Dukungan Teknis ITAR
Untuk dukungan teknis pada RH dan RT FPGA yang diatur oleh International Traffic in Arms Regulations (ITAR), hubungi kami melalui soc_tech@microsemi.com. Atau, dalam Kasus Saya, pilih Ya di daftar drop-down ITAR. Untuk daftar lengkap Microsemi FPGA yang diatur ITAR, kunjungi ITAR web halaman.Microsemi Corporation (Nasdaq: MSCC) menawarkan portofolio komprehensif solusi semikonduktor dan sistem untuk komunikasi, pertahanan & keamanan, ruang angkasa, dan pasar industri. Produk-produknya mencakup sirkuit terpadu sinyal campuran analog berkinerja tinggi dan diperkeras radiasi, FPGA, SoC, dan ASIC; produk manajemen daya; perangkat pengaturan waktu dan sinkronisasi serta solusi waktu yang tepat, menetapkan standar waktu dunia; perangkat pengolah suara; solusi RF; komponen terpisah; solusi penyimpanan dan komunikasi perusahaan, teknologi keamanan dan anti-t yang dapat diskalakanampeh produk; solusi Ethernet; Powerover- IC Ethernet dan bentang tengah; serta kemampuan dan layanan desain khusus. Microsemi berkantor pusat di Aliso Viejo, California, dan memiliki sekitar 4,800 karyawan di seluruh dunia. Pelajari lebih lanjut di www.microsemi.com.

Microsemi tidak memberikan jaminan, representasi, atau jaminan mengenai informasi yang terkandung di sini atau kesesuaian produk dan layanannya untuk tujuan tertentu, dan Microsemi juga tidak bertanggung jawab atas apa pun yang timbul dari penerapan atau penggunaan produk atau sirkuit apa pun. Produk yang dijual di sini dan produk lain yang dijual oleh Microsemi telah menjalani pengujian terbatas dan tidak boleh digunakan bersama dengan peralatan atau aplikasi yang sangat penting. Spesifikasi kinerja apa pun diyakini dapat diandalkan namun tidak diverifikasi, dan Pembeli harus melakukan dan menyelesaikan semua kinerja dan pengujian produk lainnya, sendiri dan bersama-sama dengan, atau dipasang di, produk akhir mana pun. Pembeli tidak boleh mengandalkan data dan spesifikasi kinerja atau parameter apa pun yang disediakan oleh Microsemi. Merupakan tanggung jawab Pembeli untuk secara independen menentukan kesesuaian produk apa pun dan untuk menguji serta memverifikasi produk tersebut. Informasi yang diberikan oleh Microsemi berdasarkan perjanjian ini disediakan “sebagaimana adanya, di mana adanya” dan dengan segala kesalahannya, dan seluruh risiko yang terkait dengan informasi tersebut sepenuhnya menjadi tanggung jawab Pembeli. Microsemi tidak memberikan, secara eksplisit atau implisit, kepada pihak mana pun hak paten, lisensi, atau hak kekayaan intelektual lainnya, baik yang berkaitan dengan informasi itu sendiri atau apa pun yang dijelaskan dalam informasi tersebut. Informasi yang diberikan dalam dokumen ini adalah hak milik Microsemi, dan Microsemi berhak membuat perubahan apa pun terhadap informasi dalam dokumen ini atau pada produk dan layanan apa pun kapan saja tanpa pemberitahuan.

Kantor Pusat Perusahaan Microsemi
One Enterprise, Aliso Viejo, CA 92656 AS

• Di dalam Amerika Serikat: +1 Telepon: 800-713-4113
• Di luar Amerika Serikat: +1 Telepon: 949-380-6100
• Penjualan: +1 Telepon: 949-380-6136
• Fax: +1 Telepon: 949-215-4996
• E-mail: penjualan.support@microsemi.com

Perusahaan Mikrosemi 2016. Seluruh hak cipta. Microsemi dan logo Microsemi adalah merek dagang dari Microsemi Corporation. Semua merek dagang dan merek layanan lainnya adalah milik dari pemiliknya masing-masing.

Dokumen / Sumber Daya

Kode Microsemi DG0669 SmartFusion2 Membayangi dari Flash SPI ke Memori LPDDR [Bahasa Indonesia:] Panduan Pengguna DG0669 Kode SmartFusion2 Membayangi dari Flash SPI ke Memori LPDDR, DG0669, Kode SmartFusion2 Membayangi dari Flash SPI ke Memori LPDDR, Flash SPI ke Memori LPDDR

Referensi

• Panduan Pengguna