इंटेल लोगोAN 795 10G साठी मार्गदर्शक तत्त्वे लागू करणे
लो लेटन्सी 10G MAC वापरून इथरनेट सबसिस्टम
वापरकर्ता मार्गदर्शक

सामग्री लपवा
1 AN 795 कमी विलंब 10G MAC वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे
2 Intel® Arria® 10 उपकरणांमध्ये कमी विलंब 10G MAC Intel ® FPGA IP वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे
3 कागदपत्रे / संसाधने
3.1 संदर्भ
4 संबंधित पोस्ट

AN 795 कमी विलंब 10G MAC वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे

AN 795: Intel® Arria® 10 उपकरणांमध्ये कमी विलंब 10G MAC Intel FPGA® IP वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे

Intel® Arria® 10 उपकरणांमध्ये कमी विलंब 10G MAC Intel ® FPGA IP वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे

अंमलात आणणारी मार्गदर्शक तत्त्वे तुम्हाला इंटेलचे लो लेटन्सी 10G मीडिया ऍक्सेस कंट्रोलर (MAC) आणि PHY IP कसे वापरायचे ते दाखवतात.
आकृती 1. Intel® Arria® 10 लो लेटेंसी इथरनेट 10G MAC सिस्टमकमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 1

टेबल 1. Intel® Arria® 10 लो लेटेंसी इथरनेट 10G MAC डिझाईन्स
या तक्त्यामध्ये लो लेटन्सी इथरनेट 10G MAC Intel FPGA IP साठी सर्व Intel® Arria® 10 डिझाईन्स सूचीबद्ध आहेत.

डिझाईन माजीample MAC प्रकार PHY विकास किट
10GBase-R इथरनेट 10G मूळ PHY Intel Arria 10 GX ट्रान्सीव्हर SI
10GBase-R नोंदणी मोड
इथरनेट		 10G मूळ PHY Intel Arria 10 GX ट्रान्सीव्हर SI
XAUI इथरनेट 10G XAUI PHY इंटेल एरिया 10 GX FPGA
1G/10G इथरनेट 1G/10G 1G/10GbE आणि 10GBASE-KR PHY Intel Arria 10 GX ट्रान्सीव्हर SI
1G/10G इथरनेट 1588 सह 1G/10G 1G/10GbE आणि 10GBASE-KR PHY Intel Arria 10 GX ट्रान्सीव्हर SI
10M/100M/1G/10G इथरनेट 10M/100M/1G/10G 1G/10GbE आणि 10GBASE-KR PHY Intel Arria 10 GX ट्रान्सीव्हर SI
10M/100M/1G/10G इथरनेट
1588 सह		 10M/100M/1G/10G 1G/10GbE आणि 10GBASE-KR PHY Intel Arria 10 GX ट्रान्सीव्हर SI
1G/2.5G इथरनेट 1G/2.5G 1G/2.5G/5G/10G
मल्टी-रेट इथरनेट PHY		 Intel Arria 10 GX ट्रान्सीव्हर SI
1G/2.5G इथरनेट 1588 सह 1G/2.5G 1G/2.5G/5G/10G
मल्टी-रेट इथरनेट PHY		 Intel Arria 10 GX ट्रान्सीव्हर SI
1G/2.5G/10G इथरनेट 1G/2.5G/10G 1G/2.5G/5G/10G
मल्टी-रेट इथरनेट PHY		 Intel Arria 10 GX ट्रान्सीव्हर SI
10G USXGMII इथरनेट 1G/2.5G/5G/10G (USXGMII) 1G/2.5G/5G/10G
मल्टी-रेट इथरनेट PHY		 Intel Arria 10 GX ट्रान्सीव्हर SI

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.
*इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
1. Intel® Arria® 10 उपकरणांमध्ये कमी विलंब 10G MAC Intel® FPGA IP वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे
683347 | 2020.10.28
टीप:
तुम्ही XAUI इथरनेट संदर्भ डिझाइन वगळता, इंटेल क्वार्टस प्राइम सॉफ्टवेअरमधील लो लेटेंसी इथरनेट 10G MAC Intel® FPGA IP पॅरामीटर एडिटरद्वारे सर्व सूचीबद्ध डिझाइन्समध्ये प्रवेश करू शकता. तुम्ही डिझाईन स्टोअरमधून XAUI इथरनेट संदर्भ डिझाइन मिळवू शकता.
इंटेल लवचिक अंमलबजावणी सुनिश्चित करण्यासाठी 10M ते 1G मल्टी-रेट इथरनेट उपप्रणालींसाठी स्वतंत्र MAC आणि PHY IP ऑफर करते. तुम्ही लो लेटेंसी इथरनेट 10G MAC Intel FPGA IP ला 1G/2.5G/5G/10G मल्टी-रेट इथरनेट PHY, Intel Arria 10 1G/10GbE आणि 10GBASE-KR PHY, किंवा XAUI PHY आणि Intel Arria 10 ट्रान्सिव्हेटिव्ह एन. विविध डिझाइन आवश्यकता पूर्ण करा.
संबंधित माहिती

१.१. लो लेटेंसी इथरनेट 1.1G MAC आणि Intel Arria 10 Transceiver Native PHY Intel FPGA IPs
IEEE 10-10 स्पेसिफिकेशनच्या क्लॉज 10.3125 मध्ये परिभाषित केल्यानुसार 49 Gbps डेटा रेटवर चालणाऱ्या इथरनेट विशिष्ट भौतिक स्तरासह 802.3GBASE-R PHY लागू करण्यासाठी तुम्ही Intel Arria 2008 Transceiver Native PHY Intel FPGA IP कॉन्फिगर करू शकता.
हे कॉन्फिगरेशन एक XGMII ते लो लेटेंसी इथरनेट 10G MAC Intel FPGA IP प्रदान करते आणि SFI इलेक्ट्रिकल स्पेसिफिकेशन वापरून SFP+ ऑप्टिकल मॉड्यूलला थेट कनेक्शन प्रदान करणारे सिंगल-चॅनेल 10.3 Gbps PHY लागू करते.
इंटेल दोन 10GBASE-R इथरनेट सबसिस्टम डिझाइन एक्स ऑफर करतेamples आणि तुम्ही लो लेटन्सी इथरनेट 10G MAC Intel FPGA IP पॅरामीटर एडिटर वापरून ही डिझाईन्स डायनॅमिकली व्युत्पन्न करू शकता. डिझाईन्स नियुक्त इंटेल डेव्हलपमेंट किटवर फंक्शनल सिम्युलेशन आणि हार्डवेअर चाचणीचे समर्थन करतात.
आकृती 2. 10GBASE-R डिझाईन Exa मध्ये लो लेटेंसी इथरनेट 10G MAC आणि Intel Arria 10 Transceiver Native PHY साठी क्लॉकिंग आणि रीसेट योजनाभरपूरकमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 2

आकृती 3. 10GBASE-R डिझाईन एक्स मध्ये लो लेटेंसी इथरनेट 10G MAC आणि Intel Arria 10 Transceiver Native PHY साठी क्लॉकिंग आणि रीसेट योजनाampनोंदणीसह le मोड सक्षम 

कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 3

संबंधित माहिती
लो लेटेंसी इथरनेट 10G MAC Intel Arria 10 FPGA IP Design Exampवापरकर्ता मार्गदर्शक
MAC डिझाईनचे इन्स्टंटिएटिंग आणि पॅरामीटराइझ करण्याबद्दल तपशीलवार माहिती प्रदान करतेampलेस
१.२. लो लेटेंसी इथरनेट 1.2G MAC आणि XAUI PHY Intel FPGA IPs
XAUI PHY Intel FPGA IP एक XGMII ते लो लेटेंसी इथरनेट 10G MAC Intel FPGA IP प्रदान करते आणि PMD इंटरफेसवर प्रत्येकी 3.125 Gbps वर चार लेन लागू करते.
XAUI PHY हे IEEE 10ae-802.3 स्पेसिफिकेशनमध्ये परिभाषित केलेल्या 2008 Gigabit इथरनेट लिंकचे विशिष्ट भौतिक स्तर अंमलबजावणी आहे.
तुम्ही डिझाईन स्टोअरमधून लो लेटेंसी इथरनेट 10G MAC आणि XAUI PHY Intel FPGA IPs वापरून लागू केलेल्या 10GbE उपप्रणालीसाठी संदर्भ डिझाइन मिळवू शकता. डिझाइन नियुक्त इंटेल डेव्हलपमेंट किटवर फंक्शनल सिम्युलेशन आणि हार्डवेअर चाचणीचे समर्थन करते.
आकृती 4. लो लेटेंसी इथरनेट 10G MAC आणि XAUI PHY संदर्भ डिझाइनसाठी क्लॉकिंग आणि रीसेट योजना कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 4

संबंधित माहिती

१.३. लो लेटेंसी इथरनेट 1.3G MAC आणि 10G/1GbE आणि 10GBASEKR PHY Intel Arria 10 FPGA IPs
1G/10GbE आणि 10GBASE-KR PHY Intel Arria 10 FPGA IP MII, GMII आणि XGMII ते लो लेटन्सी इथरनेट 10G MAC Intel FPGA IP प्रदान करतात.
1G/10GbE आणि 10GBASE-KR PHY Intel Arria 10 FPGA IP एक सिंगल चॅनेल 10Mbps/100Mbps/1Gbps/10Gbps सिरीयल PHY लागू करतात. डिझाईन्स 1G/10GbE ड्युअल स्पीड SFP+ प्लग करण्यायोग्य मॉड्यूल्स, 10M–10GbE 10GBASE-T आणि 10M/100M/1G/10GbE 1000BASE-T कॉपर बाह्य PHY डिव्हाइसेस किंवा चिप-टू-ची थेट कनेक्शन प्रदान करतात. हे IP कोर रीकॉन्फिगर करण्यायोग्य 10Mbps/100Mbps/1Gbps/10Gbps डेटा दरांना समर्थन देतात.
इंटेल ड्युअल-स्पीड 1G/10GbE आणि मल्टी-स्पीड 10Mb/100Mb/1Gb/10GbE डिझाइन एक्स ऑफर करतेamples आणि तुम्ही ही डिझाईन्स कमी लेटन्सी वापरून डायनॅमिकली तयार करू शकता
इथरनेट 10G MAC Intel FPGA IP पॅरामीटर एडिटर. डिझाईन्स नियुक्त इंटेल डेव्हलपमेंट किटवर फंक्शनल सिम्युलेशन आणि हार्डवेअर चाचणीचे समर्थन करतात.
1G/10GbE किंवा 10GBASE-KR PHY Intel Arria 10 FPGA IP डिझाइन वापरून मल्टी-स्पीड इथरनेट सबसिस्टम अंमलबजावणीसाठी अंतर्गत PHY IP घड्याळे आणि घड्याळ डोमेन क्रॉसिंग हाताळणीसाठी मॅन्युअल SDC मर्यादा आवश्यक आहेत. altera_eth_top.sdc चा संदर्भ घ्या file डिझाइनमध्ये माजीampआवश्यक create_generated_clock, set_clock_groups आणि set_false_path SDC मर्यादांबद्दल अधिक जाणून घ्या.
आकृती 5. लो लेटेंसी इथरनेट 10G MAC आणि Intel Arria 10 1G/10GbE आणि 10GBASE-KR डिझाइन एक्स साठी क्लॉकिंग आणि रीसेट योजनाample (1G/10GbE मोड)

कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 5

आकृती 6. लो लेटेंसी इथरनेट 10G MAC आणि Intel Arria 10 1G/10GbE आणि 10GBASE-KR डिझाइन एक्स साठी क्लॉकिंग आणि रीसेट योजनाample (10Mb/100Mb/1Gb/10GbE मोड)

कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 7

संबंधित माहिती
लो लेटेंसी इथरनेट 10G MAC Intel Arria 10 FPGA IP Design Exampवापरकर्ता मार्गदर्शक
MAC डिझाईनचे इन्स्टंटिएटिंग आणि पॅरामीटराइझ करण्याबद्दल तपशीलवार माहिती प्रदान करतेampलेस
१.४. लो लेटेंसी इथरनेट 1.4G MAC आणि 10G/1G/2.5G/5G मल्टीरेट इथरनेट PHY Intel FPGA IPs
Intel Arria 1 उपकरणांसाठी 2.5G/5G/10G/10G मल्टी-रेट इथरनेट PHY Intel FPGA IP कमी लेटन्सी इथरनेट 10G MAC Intel FPGA IP ला GMII आणि XGMII प्रदान करते.
Intel Arria 1 उपकरणांसाठी 2.5G/5G/10G/10G मल्टी-रेट इथरनेट PHY Intel FPGA IP एक सिंगल-चॅनल 1G/2.5G/5G/10Gbps सीरियल PHY लागू करते. डिझाइन 1G/2.5GbE ड्युअल स्पीड SFP+ प्लग करण्यायोग्य मॉड्यूल्स, MGBASE-T आणि NBASE-T कॉपर बाह्य PHY डिव्हाइसेस किंवा चिप-टू-चिप इंटरफेसशी थेट कनेक्शन प्रदान करते. हे IPs पुन्हा कॉन्फिगर करण्यायोग्य 1G/2.5G/5G/10Gbps डेटा दरांना समर्थन देतात.
इंटेल ड्युअल-स्पीड 1G/2.5GbE, मल्टी-स्पीड 1G/2.5G/10GbE MGBASE-T, आणि मल्टीस्पीड 1G/2.5G/5G/10GbE MGBASE-T डिझाइन एक्स ऑफर करतेamples आणि तुम्ही लो लेटन्सी इथरनेट 10G MAC Intel FPGA IP पॅरामीटर एडिटर वापरून ही डिझाईन्स डायनॅमिकली व्युत्पन्न करू शकता. डिझाईन्स नियुक्त इंटेल डेव्हलपमेंट किटवर फंक्शनल सिम्युलेशन आणि हार्डवेअर चाचणीचे समर्थन करतात.
आकृती 7. लो लेटेंसी इथरनेट 10G MAC आणि 1G/ 2.5G/5G/10G मल्टी-रेट इथरनेट PHY डिझाइनसाठी क्लॉकिंग आणि रीसेट योजनाample (1G/2.5G मोड)कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 8

मल्टी-स्पीड 1G/2.5GbE आणि 1G/2.5G/10GbE MBASE-T इथरनेट सबसिस्टम अंमलबजावणीसाठी 1G/2.5G/5G/10G मल्टी-रेट इथरनेट PHY Intel FPGA IP वापरून, इंटेल तुम्हाला ट्रान्सीव्हर रीकॉन्फिगरेशन मॉड्युल_mgt_10rc_fal. sv) डिझाइनसह प्रदान केलेले उदाampले हे मॉड्यूल ट्रान्सीव्हर चॅनेलची गती 1G ते 2.5G किंवा 10G पर्यंत आणि त्याउलट पुन्हा कॉन्फिगर करते.
मल्टी-स्पीड 1G/2.5GbE आणि 1G/2.5G/10GbE MBASE-T इथरनेट सबसिस्टम अंमलबजावणीसाठी अंतर्गत PHY IP घड्याळांसाठी मॅन्युअल SDC मर्यादा देखील आवश्यक आहेत
आणि घड्याळ डोमेन क्रॉसिंग हाताळणी. altera_eth_top.sdc चा संदर्भ घ्या file डिझाइनमध्ये माजीampआवश्यक create_generated_clock, set_clock_groups आणि set_false_path SDC मर्यादांबद्दल अधिक जाणून घ्या.
आकृती 8. लो लेटेंसी इथरनेट 10G MAC आणि 1G/ 2.5G/5G/10G मल्टी-रेट इथरनेट PHY डिझाइनसाठी क्लॉकिंग आणि रीसेट योजनाample (1G/2.5G/10GbE MBASE-T मोड) कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 9आकृती 9. लो लेटेंसी इथरनेट 10G MAC आणि 1G/2.5G/5G/10G मल्टी-रेट इथरनेट PHY डिझाइनसाठी क्लॉकिंग आणि रीसेट योजनाample (1G/2.5G/5G/10GbE NBASE-T मोड)कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - अंजीर 6

संबंधित माहिती
लो लेटेंसी इथरनेट 10G MAC Intel Arria 10 FPGA IP Design Example वापरकर्ता मार्गदर्शक MAC डिझाईन एक्स इन्स्टंटिएटिंग आणि पॅरामीटराइझ करण्याबद्दल तपशीलवार माहिती प्रदान करतेampलेस
1.5. AN 795 साठी दस्तऐवज पुनरावृत्ती इतिहास: Intel Arria 10 उपकरणांमध्ये कमी विलंब 10G MAC Intel FPGA IP वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे

दस्तऐवज आवृत्ती बदल
2020.10.28 • इंटेल म्हणून पुनर्ब्रँड केलेले.
• AN 795 असे दस्तऐवजाचे नाव बदलले: Intel Arria 10 उपकरणांमध्ये कमी लेटन्सी 10G MAC Intel FPGA IP वापरून 10G इथरनेट सबसिस्टमसाठी मार्गदर्शक तत्त्वे लागू करणे.
तारीख आवृत्ती बदल
फेब्रुवारी-17 2017.02.01 प्रारंभिक प्रकाशन.

AN 795: कमी वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे
Intel® Arria® 10 उपकरणांमध्ये लेटन्सी 10G MAC Intel ® FPGA IP

इंटेल लोगोकमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - चिन्ह 2 ऑनलाइन आवृत्ती
कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे - चिन्ह 1 अभिप्राय पाठवा
ID: 683347
आवृत्ती: 2020.10.28

कागदपत्रे / संसाधने

कमी विलंब 795G MAC वापरून 10G इथरनेट उपप्रणालीसाठी intel AN 10 अंमलबजावणी मार्गदर्शक तत्त्वे [pdf] वापरकर्ता मार्गदर्शक
AN 795 कमी विलंब 10G MAC वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे, AN 795, कमी विलंब 10G MAC वापरून 10G इथरनेट उपप्रणालीसाठी मार्गदर्शक तत्त्वे लागू करणे, कमी विलंब 10G MAC वापरून इथरनेट उपप्रणाली, 10G लेटन्सी MAC,

संदर्भ

संबंधित पोस्ट

एक टिप्पणी द्या

तुमचा ईमेल पत्ता प्रकाशित केला जाणार नाही. आवश्यक फील्ड चिन्हांकित आहेत *