AN 795 Рэкамендацыі па рэалізацыі 10G
Падсістэма Ethernet з выкарыстаннем нізкай затрымкі 10G MAC
Кіраўніцтва карыстальніка
AN 795 Рэкамендацыі па рэалізацыі падсістэмы 10G Ethernet з выкарыстаннем нізкай затрымкі 10G MAC
AN 795: Укараненне рэкамендацый для падсістэмы 10G Ethernet з выкарыстаннем нізкай затрымкі 10G MAC Intel FPGA® IP у прыладах Intel ® Arria® 10
Укараненне рэкамендацый для падсістэмы 10G Ethernet з выкарыстаннем нізкай затрымкі 10G MAC Intel ® FPGA IP у прыладах Intel ® Arria® 10
Рэкамендацыі па ўкараненні паказваюць, як выкарыстоўваць кантролер доступу да медыя (MAC) і PHY-адрасы Intel з нізкай затрымкай 10G.
Малюнак 1. Сістэма Intel® Arria® 10 з нізкай затрымкай Ethernet 10G MAC
Табліца 1. Дызайн Intel® Arria® 10 з нізкай затрымкай Ethernet 10G MAC
У гэтай табліцы пералічаны ўсе праекты Intel® Arria® 10 для Ethernet з нізкай затрымкай 10G MAC Intel FPGA IP.
| Дызайн Example | Варыянт MAC | ФІЗ | Камплект распрацоўкі |
| 10GBase-R Ethernet | 10G | Родная PHY | Трансівер Intel Arria 10 GX SI |
| Рэжым рэгістрацыі 10GBase-R Ethernet |
10G | Родная PHY | Трансівер Intel Arria 10 GX SI |
| XAUI Ethernet | 10G | XAUI PHY | Intel Arria 10 GX FPGA |
| 1G/10G Ethernet | 1G/10G | 1G/10GbE і 10GBASE-KR PHY | Трансівер Intel Arria 10 GX SI |
| 1G/10G Ethernet з 1588 | 1G/10G | 1G/10GbE і 10GBASE-KR PHY | Трансівер Intel Arria 10 GX SI |
| 10M/100M/1G/10G Ethernet | 10M/100M/1G/10G | 1G/10GbE і 10GBASE-KR PHY | Трансівер Intel Arria 10 GX SI |
| 10M/100M/1G/10G Ethernet з 1588 |
10M/100M/1G/10G | 1G/10GbE і 10GBASE-KR PHY | Трансівер Intel Arria 10 GX SI |
| 1G/2.5G Ethernet | 1G/2.5G | 1G/2.5G/5G/10G Шматхуткасны Ethernet PHY |
Трансівер Intel Arria 10 GX SI |
| 1G/2.5G Ethernet з 1588 | 1G/2.5G | 1G/2.5G/5G/10G Шматхуткасны Ethernet PHY |
Трансівер Intel Arria 10 GX SI |
| 1G/2.5G/10G Ethernet | 1G/2.5G/10G | 1G/2.5G/5G/10G Шматхуткасны Ethernet PHY |
Трансівер Intel Arria 10 GX SI |
| 10G USXGMII Ethernet | 1G/2.5G/5G/10G (USXGMII) | 1G/2.5G/5G/10G Шматхуткасны Ethernet PHY |
Трансівер Intel Arria 10 GX SI |
Карпарацыя Intel. Усе правы ахоўваюцца. Intel, лагатып Intel і іншыя знакі Intel з'яўляюцца гандлёвымі маркамі карпарацыі Intel або яе даччыных кампаній. Intel гарантуе прадукцыйнасць сваёй FPGA і паўправадніковай прадукцыі ў адпаведнасці з бягучымі спецыфікацыямі ў адпаведнасці са стандартнай гарантыяй Intel, але пакідае за сабой права ўносіць змены ў любыя прадукты і паслугі ў любы час без папярэдняга паведамлення. Intel не нясе ніякай адказнасці або абавязацельстваў, якія вынікаюць з прымянення або выкарыстання любой інфармацыі, прадукту або паслугі, апісаных тут, за выключэннем выпадкаў, прама ўзгодненых Intel у пісьмовай форме. Кліентам Intel рэкамендуецца атрымаць апошнюю версію спецыфікацый прылады, перш чым спадзявацца на любую апублікаваную інфармацыю і перад размяшчэннем заказаў на прадукты ці паслугі.
*Іншыя назвы і брэнды могуць быць заяўлены як уласнасць іншых.
1. Укараненне рэкамендацый для падсістэмы 10G Ethernet з выкарыстаннем нізкай затрымкі 10G MAC Intel® FPGA IP у прыладах Intel® Arria® 10
683347 | 2020.10.28
Заўвага:
Вы можаце атрымаць доступ да ўсіх пералічаных канструкцый праз рэдактар IP-параметраў Intel® FPGA Ethernet 10G MAC з нізкай затрымкай у праграмным забеспячэнні Intel Quartus Prime, за выключэннем эталоннай канструкцыі XAUI Ethernet. Вы можаце атрымаць эталонны дызайн XAUI Ethernet у Design Store.
Intel прапануе асобныя IP-адрасы MAC і PHY для шматхуткасных падсістэм Ethernet ад 10M да 1G для забеспячэння гнуткай рэалізацыі. Вы можаце стварыць экземпляр Ethernet 10G MAC з нізкай затрымкай Intel FPGA IP з 1G/2.5G/5G/10G Multi-rate Ethernet PHY, Intel Arria 10 1G/10GbE і 10GBASE-KR PHY, або XAUI PHY і Intel Arria 10 Transiver Native PHY, каб задаволіць розныя патрабаванні да дызайну.
Звязаная інфармацыя
- Кіраўніцтва карыстальніка Ethernet 10G MAC Intel FPGA IP з нізкай затрымкай
Прадастаўляе падрабязную інфармацыю аб стварэнні і параметрызацыі MAC IP. - Нізкая затрымка Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Кіраўніцтва карыстальніка
Прадастаўляе падрабязную інфармацыю аб стварэнні і параметрызацыі дызайну MAC напрampлес. - Кіраўніцтва карыстальніка прыёмаперадатчыка Intel Arria 10 PHY
Дае падрабязную інфармацыю аб стварэнні і параметрызацыі PHY IP. - Кантрольны спіс адладкі Ethernet 10G MAC з нізкай затрымкай
- AN 699: Выкарыстанне Altera Ethernet Design Toolkit
Гэты набор інструментаў дапаможа вам наладзіць і запусціць эталонныя праекты Ethernet, а таксама адладзіць любыя праблемы, звязаныя з Ethernet. - Аналіз дрэва няспраўнасцей для праблемы з пашкоджаннем дадзеных MAC 10G з нізкай затрымкай
- Arria 10 Low Latency Ethernet 10G MAC і эталонны дызайн XAUI PHY
Забяспечвае files для эталоннага дызайну.
1.1. Нізкая затрымка Ethernet 10G MAC і прыёмаперадатчык Intel Arria 10 Уласны PHY Intel FPGA IP
Вы можаце наладзіць уласную PHY прыёмаперадатчыка Intel Arria 10 Intel FPGA IP для рэалізацыі 10GBASE-R PHY са спецыфічным фізічным узроўнем Ethernet, які працуе на хуткасці перадачы дадзеных 10.3125 Гбіт/с, як вызначана ў раздзеле 49 спецыфікацыі IEEE 802.3-2008.
Гэтая канфігурацыя забяспечвае ад XGMII да Ethernet з нізкай затрымкай 10G MAC Intel FPGA IP і рэалізуе аднаканальны PHY 10.3 Гбіт/с, які забяспечвае прамое злучэнне з аптычным модулем SFP+ з выкарыстаннем электрычнай спецыфікацыі SFI.
Intel прапануе дзве падсістэмы Ethernet 10GBASE-Rampі вы можаце ствараць гэтыя праекты дынамічна з дапамогай рэдактара IP-параметраў Ethernet 10G MAC з нізкай затрымкай Intel FPGA. Канструкцыі падтрымліваюць функцыянальнае мадэляванне і тэсціраванне апаратнага забеспячэння на прызначаных наборах распрацоўшчыкаў Intel.
Малюнак 2. Схема тактавання і скіду для Ethernet 10G MAC з нізкай затрымкай і ўласнага PHY прыёмаперадатчыка Intel Arria 10 у 10GBASE-R Design Example
Малюнак 3. Схема тактавання і скіду для Ethernet 10G MAC з нізкай затрымкай і ўласнага PHY прыёмаперадатчыка Intel Arria 10 у дызайне 10GBASE-R Exampле з рэгістрацыяй Рэжым уключаны
Звязаная інфармацыя
Нізкая затрымка Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Кіраўніцтва карыстальніка
Прадастаўляе падрабязную інфармацыю аб стварэнні і параметрызацыі дызайну MAC напрampлес.
1.2. Нізкая затрымка Ethernet 10G MAC і XAUI PHY Intel FPGA IP
XAUI PHY Intel FPGA IP забяспечвае ад XGMII да Ethernet з нізкай затрымкай 10G MAC Intel FPGA IP і рэалізуе чатыры паласы кожная з хуткасцю 3.125 Гбіт/с на інтэрфейсе PMD.
XAUI PHY - гэта канкрэтная рэалізацыя фізічнага ўзроўню канала 10 Gigabit Ethernet, вызначанага ў спецыфікацыі IEEE 802.3ae-2008.
Вы можаце атрымаць эталонны праект для падсістэмы 10GbE, рэалізаванай з выкарыстаннем Ethernet 10G MAC з нізкай затрымкай і XAUI PHY Intel FPGA IP у Design Store. Канструкцыя падтрымлівае функцыянальнае мадэляванне і тэсціраванне апаратнага забеспячэння на прызначаным камплекце распрацоўшчыка Intel.
Малюнак 4. Схема тактавання і скіду для стандартнага дызайну Ethernet 10G MAC і XAUI PHY з нізкай затрымкай 
Звязаная інфармацыя
- Arria 10 Low Latency Ethernet 10G MAC і эталонны дызайн XAUI PHY
Забяспечвае files для эталоннага дызайну. - AN 794: эталонны дызайн Arria 10 Ethernet 10G з нізкай затрымкай MAC і XAUI PHY
1.3. Ethernet з нізкай затрымкай 10G MAC і 1G/10GbE і 10GBASEKR PHY Intel Arria 10 FPGA IP
1G/10GbE і 10GBASE-KR PHY Intel Arria 10 FPGA IP забяспечваюць MII, GMII і XGMII да Ethernet з нізкай затрымкай 10G MAC Intel FPGA IP.
1G/10GbE і 10GBASE-KR PHY Intel Arria 10 FPGA IP рэалізуюць аднаканальны паслядоўны PHY 10 Мбіт/с/100 Мбіт/с/1 Гбіт/с/10 Гбіт/с. Канструкцыі забяспечваюць прамое падключэнне да двуххуткасных падключаемых модуляў 1G/10GbE SFP+, 10M–10GbE 10GBASE-T і 10M/100M/1G/10GbE 1000BASE-T вонкавых медных прылад PHY або інтэрфейсаў чып-чып. Гэтыя ядра IP падтрымліваюць рэканфігураваную хуткасць перадачы дадзеных 10 Мбіт/с/100 Мбіт/с/1 Гбіт/с/10 Гбіт/с.
Intel прапануе двуххуткасную 1G/10GbE і шматхуткасную 10Mb/100Mb/1Gb/10GbE канструкцыю, напр.amples, і вы можаце ствараць гэтыя дызайны дынамічна з дапамогай Low Latency
Рэдактар IP-параметраў Ethernet 10G MAC Intel FPGA. Канструкцыі падтрымліваюць функцыянальнае мадэляванне і тэсціраванне апаратнага забеспячэння на прызначаным камплекце распрацоўшчыкаў Intel.
Рэалізацыя шматхуткаснай падсістэмы Ethernet з выкарыстаннем 1G/10GbE або 10GBASE-KR PHY IP-канструкцыі Intel Arria 10 FPGA патрабуе ручных абмежаванняў SDC для ўнутраных гадзіннікаў PHY IP і апрацоўкі перасячэння даменаў тактавых сігналаў. Звярніцеся да altera_eth_top.sdc file у канструкцыі выхampкаб даведацца больш пра неабходныя абмежаванні create_generated_clock, set_clock_groups і set_false_path SDC.
Малюнак 5. Схема тактавання і скіду для Ethernet 10G MAC з нізкай затрымкай і Intel Arria 10 1G/10GbE і 10GBASE-KR Design Example (рэжым 1G/10GbE)
Малюнак 6. Схема тактавання і скіду для Ethernet 10G MAC з нізкай затрымкай і Intel Arria 10 1G/10GbE і 10GBASE-KR Design Example (рэжым 10Mb/100Mb/1Gb/10GbE)
Звязаная інфармацыя
Нізкая затрымка Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Кіраўніцтва карыстальніка
Прадастаўляе падрабязную інфармацыю аб стварэнні і параметрызацыі дызайну MAC напрampлес.
1.4. Ethernet з нізкай затрымкай 10G MAC і 1G/2.5G/5G/10G MultiRate Ethernet PHY Intel FPGA IP
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP для прылад Intel Arria 10 забяспечвае GMII і XGMII для Ethernet 10G MAC Intel FPGA IP з нізкай затрымкай.
1G/2.5G/5G/10G Multi-Rate Ethernet PHY Intel FPGA IP для прылад Intel Arria 10 рэалізуе аднаканальны паслядоўны PHY 1G/2.5G/5G/10Gbps. Канструкцыя забяспечвае прамое падключэнне да двуххуткасных падключаемых модуляў 1G/2.5GbE SFP+, медных вонкавых PHY-прылад MGBASE-T і NBASE-T або інтэрфейсаў чып-чып. Гэтыя IP-адрасы падтрымліваюць рэканфігураваную хуткасць перадачы дадзеных 1G/2.5G/5G/10Gbps.
Intel прапануе двуххуткасныя 1G/2.5GbE, шматхуткасныя 1G/2.5G/10GbE MGBASE-T і шматхуткасныя 1G/2.5G/5G/10GbE MGBASE-T па дызайнеampі вы можаце ствараць гэтыя праекты дынамічна з дапамогай рэдактара IP-параметраў Ethernet 10G MAC з нізкай затрымкай Intel FPGA. Канструкцыі падтрымліваюць функцыянальнае мадэляванне і тэсціраванне апаратнага забеспячэння на прызначаным камплекце распрацоўшчыкаў Intel.
Малюнак 7. Схема тактавання і скіду для Ethernet 10G MAC з нізкай затрымкай і 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (рэжым 1G/2.5G)
Для рэалізацыі шматхуткаснай падсістэмы 1G/2.5GbE і 1G/2.5G/10GbE MBASE-T Ethernet з выкарыстаннем 1G/2.5G/5G/10G Multi-rate Ethernet PHY Intel FPGA IP Intel рэкамендуе скапіяваць модуль рэканфігурацыі трансівера (alt_mge_rcfg_a10. sv) пры ўмове канструкцыі exampле. Гэты модуль пераналаджвае хуткасць канала прыёмаперадатчыка з 1G на 2.5G або на 10G, і наадварот.
Рэалізацыя шматхуткаснай падсістэмы 1G/2.5GbE і 1G/2.5G/10GbE MBASE-T Ethernet таксама патрабуе ручных абмежаванняў SDC для ўнутраных гадзіннікаў PHY IP
і тактавая апрацоўка перасячэння даменаў. Звярніцеся да altera_eth_top.sdc file у канструкцыі выхampкаб даведацца больш пра неабходныя абмежаванні create_generated_clock, set_clock_groups і set_false_path SDC.
Малюнак 8. Схема тактавання і скіду для Ethernet 10G MAC з нізкай затрымкай і 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (рэжым 1G/2.5G/10GbE MBASE-T) 
Малюнак 9. Схема тактавання і скіду для Ethernet 10G MAC з нізкай затрымкай і 1G/2.5G/5G/10G Multi-Rate Ethernet PHY Design Example (рэжым 1G/2.5G/5G/10GbE NBASE-T)
Звязаная інфармацыя
Нізкая затрымка Ethernet 10G MAC Intel Arria 10 FPGA IP Design Example Кіраўніцтва карыстальніка Дае падрабязную інфармацыю аб стварэнні і параметрызацыі дызайну MAC напрampлес.
1.5. Гісторыя версій дакумента для AN 795: рэкамендацыі па ўкараненні падсістэмы 10G Ethernet з выкарыстаннем нізкай затрымкі 10G MAC Intel FPGA IP у прыладах Intel Arria 10
| Версія дакумента | Змены |
| 2020.10.28 | • Рэбрэндынг Intel. • Перайменаваны дакумент у AN 795: Рэкамендацыі па ўкараненні падсістэмы 10G Ethernet з выкарыстаннем нізкай затрымкі 10G MAC Intel FPGA IP у прыладах Intel Arria 10. |
| Дата | Версія | Змены |
| лютага-17 | 2017.02.01 | Першапачатковы выпуск. |
AN 795: Укараненне рэкамендацый для падсістэмы Ethernet 10G з выкарыстаннем нізкага ўзроўню
Затрымка 10G MAC Intel® FPGA IP у прыладах Intel® Arria® 10
электронная версія
Адправіць водгук
ID: 683347
Версія: 2020.10.28
Дакументы / Рэсурсы
 |
intel AN 795 Рэкамендацыі па рэалізацыі падсістэмы 10G Ethernet з выкарыстаннем нізкай затрымкі 10G MAC [pdfКіраўніцтва карыстальніка AN 795 Implementation Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC, AN 795, Implementing Guidelines for 10G Ethernet Subsystem Using Low Latency 10G MAC, Ethernet Subsystem Using Low Latency 10G MAC, Low Latency 10G MAC |
