OpenCL ബോർഡിനായി AN 824 FPGA SDK
സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാൻ
ഉപയോക്തൃ ഗൈഡ്

 ഇതിനായി Intel® FPGA SDK OpenCL ™ ബോർഡ് സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാൻ ഒപ്റ്റിമൈസേഷൻ ഗൈഡ്
ഓപ്പൺസിഎൽ™ ബോർഡ് സപ്പോർട്ട് പാക്കേജിനുള്ള (ബിഎസ്പി) ഫ്ലോർപ്ലാൻ ഒപ്റ്റിമൈസേഷൻ ഗൈഡ് ഓപ്പൺസിഎൽ) ബിഎസ്പിക്കുള്ള ഫ്ലോർപ്ലാനിംഗ് മാർഗ്ഗനിർദ്ദേശങ്ങൾ നൽകുന്നു. മികച്ച ശരാശരി പരമാവധി പ്രവർത്തന ആവൃത്തിയിൽ നിങ്ങൾക്ക് എങ്ങനെ അടിസ്ഥാന വിത്ത് നേടാമെന്നും ബിഎസ്പി റിസോഴ്‌സ് വിനിയോഗ കാര്യക്ഷമത എങ്ങനെ വിലയിരുത്താമെന്നും ഇത് മാർഗ്ഗനിർദ്ദേശം നൽകുന്നു.
ക്രോണോസ് ഗ്രൂപ്പിന്റെ OpenCL സ്പെസിഫിക്കേഷൻ പതിപ്പ് 2-ൽ വിവരിച്ചിരിക്കുന്നതുപോലെ OpenCL(1.0) ആശയങ്ങൾ നിങ്ങൾക്ക് പരിചിതമാണെന്ന് ഈ പ്രമാണം അനുമാനിക്കുന്നു.

OpenCL BSP കംപൈലേഷൻ ഫ്ലോ
OpenCL BSP ഇനിപ്പറയുന്ന തരത്തിലുള്ള കംപൈൽ ഫ്ലോകളെ പിന്തുണയ്ക്കുന്നു:

• ഫ്ലാറ്റ് കംപൈൽ [–bsp-ഫ്ലോ ഫ്ലാറ്റ്]: മുഴുവൻ ഡിസൈനിന്റെയും ഒരു ഫ്ലാറ്റ് കംപൈലേഷൻ നടത്തുന്നു (കെർണൽ ജനറേറ്റഡ് ഹാർഡ്‌വെയറിനൊപ്പം ബിഎസ്പിയും).
• അടിസ്ഥാന കംപൈൽ [–bsp-flow base]: base.qsf-ൽ നിന്നുള്ള LogicLock നിയന്ത്രണങ്ങൾ ഉപയോഗിച്ച് അടിസ്ഥാന സമാഹാരം നടത്തുന്നു file. കെർണൽ ക്ലോക്ക് ടാർഗെറ്റ് അയഞ്ഞതിനാൽ ബിഎസ്പി ഹാർഡ്‌വെയറിന് സമയക്രമം പാലിക്കാൻ കൂടുതൽ സ്വാതന്ത്ര്യമുണ്ട്. സ്റ്റാറ്റിക് റീജിയണായ ബിഎസ്പി ഹാർഡ്‌വെയർ സംരക്ഷിക്കുന്നതിനായി ഒരു base.qar ഡാറ്റാബേസ് സൃഷ്ടിച്ചിരിക്കുന്നു.
• കംപൈൽ ഇറക്കുമതി ചെയ്യുക [ ]: base.qar ഡാറ്റാബേസിൽ നിന്ന് ടൈമിംഗ് അടച്ച സ്റ്റാറ്റിക് റീജിയൻ പുനഃസ്ഥാപിക്കുകയും കേർണൽ സൃഷ്ടിച്ച ഹാർഡ്‌വെയർ മാത്രം കംപൈൽ ചെയ്യുകയും ചെയ്യുന്നു. മികച്ച കേർണൽ മാക്സിമം ഓപ്പറേറ്റിംഗ് ഫ്രീക്വൻസി (fmax) ലഭിക്കുന്നതിന് ഇത് കേർണൽ ക്ലോക്ക് ടാർഗെറ്റും വർദ്ധിപ്പിക്കുന്നു.

OpenCL BSP ഫ്ലോർപ്ലാൻ പാർട്ടീഷൻ
OpenCL BSP ഫ്ലോർ‌പ്ലാൻ പ്രധാനമായും ഇനിപ്പറയുന്ന രണ്ട് മേഖലകളായി തിരിച്ചിരിക്കുന്നു:

• സ്റ്റാറ്റിക് റീജിയൻ: ബിഎസ്പിയുമായി ബന്ധപ്പെട്ട ഹാർഡ്‌വെയർ ഉള്ള പ്രദേശത്തെ പ്രതിനിധീകരിക്കുന്നു. അടിസ്ഥാന സമാഹരണ സമയത്ത് ഈ പ്രദേശത്തിനായുള്ള സമയം അടച്ചിരിക്കുന്നു. പൊതുവേ, ഈ പ്രദേശം ഉപയോഗിക്കുന്ന ചിപ്പ് ഉറവിടങ്ങൾ പരമാവധി കുറയ്ക്കുക എന്നതാണ് ലക്ഷ്യം.
• കേർണൽ മേഖല: freeze_wrapper_inst|kernel_system_inst മൊഡ്യൂളിനായി റിസർവ് ചെയ്തിരിക്കുന്ന ഭാഗിക റീകോൺഫിഗറേഷൻ (PR) മേഖലയെ പ്രതിനിധീകരിക്കുന്നു, അതിൽ കേർണൽ അടങ്ങിയിരിക്കുന്നു. പൊതുവേ, ഈ പ്രദേശത്തിന് പരമാവധി ചിപ്പ് വിഭവങ്ങൾ റിസർവ് ചെയ്യുക എന്നതാണ് ലക്ഷ്യം.

1. OpenCL-നുള്ള Intel FPGA SDK, പ്രസിദ്ധീകരിച്ച ക്രോണോസ് സ്പെസിഫിക്കേഷനെ അടിസ്ഥാനമാക്കിയുള്ളതാണ്, കൂടാതെ ക്രോണോസ് കൺഫോർമൻസ് ടെസ്റ്റിംഗ് പ്രോസസ് പാസായി. നിലവിലെ അനുരൂപ നില കണ്ടെത്താനാകും www.khronos.org/conformance.
2. OpenCL ഉം OpenCL ലോഗോയും Apple Inc. ന്റെ വ്യാപാരമുദ്രകളാണ്, ക്രോണോസ് ഗ്രൂപ്പിന്റെ അനുമതിയോടെ ഉപയോഗിക്കുന്നു™.

ഇന്റൽ കോർപ്പറേഷൻ. എല്ലാ അവകാശങ്ങളും നിക്ഷിപ്തം. ഇന്റൽ, ഇന്റൽ ലോഗോ, മറ്റ് ഇന്റൽ മാർക്കുകൾ എന്നിവ ഇന്റൽ കോർപ്പറേഷന്റെയോ അതിന്റെ അനുബന്ധ സ്ഥാപനങ്ങളുടെയോ വ്യാപാരമുദ്രകളാണ്. ഇന്റലിന്റെ സ്റ്റാൻഡേർഡ് വാറന്റിക്ക് അനുസൃതമായി അതിന്റെ FPGA, അർദ്ധചാലക ഉൽപ്പന്നങ്ങളുടെ പ്രകടനം നിലവിലെ സ്പെസിഫിക്കേഷനുകളിലേക്ക് Intel വാറന്റ് ചെയ്യുന്നു, എന്നാൽ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും ഏത് ഉൽപ്പന്നങ്ങളിലും സേവനങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. Intel രേഖാമൂലം സമ്മതിച്ചിട്ടുള്ളതല്ലാതെ ഇവിടെ വിവരിച്ചിരിക്കുന്ന ഏതെങ്കിലും വിവരങ്ങളുടെയോ ഉൽപ്പന്നത്തിന്റെയോ സേവനത്തിന്റെയോ ആപ്ലിക്കേഷനിൽ നിന്നോ ഉപയോഗത്തിൽ നിന്നോ ഉണ്ടാകുന്ന ഉത്തരവാദിത്തമോ ബാധ്യതയോ Intel ഏറ്റെടുക്കുന്നില്ല. പ്രസിദ്ധീകരിച്ച ഏതെങ്കിലും വിവരങ്ങളെ ആശ്രയിക്കുന്നതിന് മുമ്പും ഉൽപ്പന്നങ്ങൾക്കോ ​​സേവനങ്ങൾക്കോ ​​​​ഓർഡറുകൾ നൽകുന്നതിനുമുമ്പ് ഉപകരണ സവിശേഷതകളുടെ ഏറ്റവും പുതിയ പതിപ്പ് നേടുന്നതിന് ഇന്റൽ ഉപഭോക്താക്കൾക്ക് നിർദ്ദേശിക്കുന്നു.
*മറ്റ് പേരുകളും ബ്രാൻഡുകളും മറ്റുള്ളവരുടെ സ്വത്തായി അവകാശപ്പെടാം.

OpenCL BSP ഫ്ലോർപ്ലാനിംഗിനായുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ

• BSP യുടെ എല്ലാ പ്രധാന ഘടകങ്ങളും സ്വാഭാവികമായി എവിടെയാണ് സ്ഥാപിക്കുന്നതെന്ന് മനസ്സിലാക്കാൻ ഫ്ലാറ്റ് കംപൈലേഷനിൽ ആരംഭിക്കുക (പ്രത്യേകിച്ച് PCIe അല്ലെങ്കിൽ DDR പോലുള്ള I/O കണക്ഷനുകളുള്ള IP ബ്ലോക്കുകൾ). ബിഎസ്പി രൂപകൽപന ചെയ്യുമ്പോൾ, പൈപ്പ് ലൈൻ സ്ഥാപിക്കുന്ന കാര്യം നിങ്ങൾ പരിഗണിക്കേണ്ടതുണ്ട്tagക്ലോസ് ടൈമിംഗ് ഐപികൾക്കിടയിലാണ്. ആവർത്തിച്ചുള്ള പരാജയ പാതകൾ തിരിച്ചറിയാൻ നിങ്ങൾ ആദ്യം ഒരു ഫ്ലാറ്റ് കംപൈൽ സീഡ് സ്വീപ്പ് പ്രവർത്തിപ്പിക്കണം, തുടർന്ന് അവ പരിഹരിക്കാൻ ശ്രമിക്കുക.
  നുറുങ്ങ്: - ഫ്ലാറ്റ് കംപൈൽ സീഡ് സ്വീപ്പുകളേക്കാൾ നല്ല ടൈമിംഗ് ക്ലോഷർ നിരക്ക്, ബേസ് കംപൈൽ ടൈമിംഗ് ക്ലോസ് ചെയ്യാനുള്ള ഉയർന്ന സാധ്യതകളായിരിക്കും.
  — mm_interconnect*-ൽ സ്ഥിരമായ പരാജയങ്ങൾ നിങ്ങൾ നിരീക്ഷിക്കുകയാണെങ്കിൽ (Qsys ചേർത്ത ഘടകം), തുടർന്ന് Qsys ഇന്റർകണക്ട് ഉപയോഗിച്ച് സിസ്റ്റം തുറക്കുക viewപരാജയപ്പെടുന്ന പരസ്പര ബന്ധത്തിന്റെ സങ്കീർണ്ണത നിരീക്ഷിക്കുക. നിങ്ങൾക്ക് പൈപ്പ്ലൈനിംഗ് ഫ്ലിപ്പ്ഫ്ലോപ്പുകൾ ചേർക്കാം viewസമയം മെച്ചപ്പെടുത്താൻ. നിങ്ങൾക്ക് ഇപ്പോഴും പ്രശ്നം പരിഹരിക്കാൻ കഴിയുന്നില്ലെങ്കിൽ, അവലോൺ പൈപ്പ് ലൈൻ ബ്രിഡ്ജുകൾ ചേർത്ത് mm_interconnect* നിർണായക പാത നിങ്ങൾക്ക് തകർക്കേണ്ടി വന്നേക്കാം.
• അടിസ്ഥാന സമാഹാര സമയത്ത്, freeze_wrapper_inst|kernel_system_inst അടങ്ങിയിരിക്കുന്ന കേർണൽ മേഖലയിൽ LogicLock ഉപയോഗിച്ച് ആരംഭിക്കുക. മറ്റ് നിയന്ത്രണങ്ങളൊന്നുമില്ലാതെ, ഇന്റൽ ക്വാർട്ടസ് പ്രൈമിന് ബിഎസ്പി ഹാർഡ്‌വെയർ ചിപ്പിന്റെ ശേഷിക്കുന്ന സ്റ്റാറ്റിക് മേഖലയിൽ സ്വതന്ത്രമായി സ്ഥാപിക്കാൻ കഴിയും. PCIe, DDR പോലുള്ള BSP ഹാർഡ്‌വെയറിന്റെ വലുപ്പവും സ്ഥാനവും തിരിച്ചറിയാൻ ഫ്ലാറ്റ് കംപൈലും ചിപ്പ് പ്ലാനറും ഉപയോഗിക്കുക. തുടർന്ന്, BSP ഹാർഡ്‌വെയറിന്റെ പ്രധാന ക്ലസ്റ്റേർഡ് ഏരിയകൾ ഒഴിവാക്കിക്കൊണ്ട് LogicLock ഉപയോഗിച്ച് കേർണൽ മേഖല റിസർവ് ചെയ്യുക.
  നുറുങ്ങ്: ഉപയോഗിച്ച ചിപ്പ് കുടുംബം റഫറൻസ് പ്ലാറ്റ്‌ഫോമിന് സമാനമാണെങ്കിൽ, BSP ഘടകങ്ങൾ സമാനമാണെങ്കിൽ, OpenCL റഫറൻസ് BSP-നൊപ്പം ഷിപ്പുചെയ്‌തിരിക്കുന്ന freeze_wrapper_inst|kernel_system_inst-നുള്ള LogicLock മേഖലകളിൽ നിന്ന് ആരംഭിക്കുന്നത് വേഗത്തിലാകുകയും പരാജയങ്ങളിലൂടെ പ്രവർത്തിക്കുകയും ചെയ്യും.
• നിങ്ങളുടെ ബിഎസ്പിയിലേക്ക് ഇനിപ്പറയുന്ന അധിക ഘടകങ്ങൾ ചേർക്കാം:
  — മെമ്മറി ബാങ്കുകൾ: നിങ്ങൾ കൂടുതൽ മെമ്മറി ബാങ്കുകൾ ചേർക്കുകയാണെങ്കിൽ, നിങ്ങൾ I/O ബാങ്ക് ലൊക്കേഷൻ തിരിച്ചറിയണം, കാരണം സമയക്രമം പാലിക്കുന്നതിന് പൈപ്പ് ലൈൻ ബ്രിഡ്ജുകൾ ചേർക്കേണ്ടി വന്നേക്കാം.
  — I/O ചാനലുകൾ: നിങ്ങൾക്ക് വീഡിയോ, ഇഥർനെറ്റ് അല്ലെങ്കിൽ സീരിയൽ ഇന്റർഫേസ് പോലുള്ള I/O ചാനലുകൾ ചേർക്കാൻ കഴിയും. നിങ്ങൾ I/O ചാനലുകൾ ചേർക്കുകയാണെങ്കിൽ, നിങ്ങൾ I/O ബാങ്ക് ലൊക്കേഷൻ തിരിച്ചറിയണം.
  നുറുങ്ങ്: നിങ്ങൾക്ക് പൈപ്പ് ലൈൻ ബ്രിഡ്ജുകൾ ചേർക്കണമെങ്കിൽ (ഉദാample, വലിയ റൂട്ടിംഗ് കാലതാമസം കാരണം സമയ പരാജയങ്ങൾക്ക് കാരണമാകുന്നു), തുടർന്ന് ചിപ്പിലെ ഉറവിടത്തിൽ നിന്ന് ലക്ഷ്യസ്ഥാനത്തിലേക്കുള്ള റൂട്ടിംഗ് ദൂരം പരിഗണിച്ച് കേർണൽ മേഖലയ്ക്കായി നീക്കിവച്ചിരിക്കുന്ന കുറച്ച് സ്ഥലം വിടുക.
• കേർണലിനായി LogicLock മേഖലകൾ റിസർവ് ചെയ്യുമ്പോൾ ഈ പൊതുവായ മാർഗ്ഗനിർദ്ദേശങ്ങൾ പാലിക്കുക:
  — BSP ആവശ്യപ്പെടുന്നില്ലെങ്കിൽ എല്ലാ DSP കോളങ്ങളും kernel_system-ൽ സ്ഥാപിക്കാൻ ശ്രമിക്കുക.
  — kernel_system-നായി കൂടുതൽ വിഭവങ്ങൾ റിസർവ് ചെയ്യാനുള്ള ശ്രമം.
  - കേർണൽ റീജിയണിലെ നോട്ടുകളുടെ എണ്ണം മിനിമം ആയി നിലനിർത്താൻ ശ്രമിക്കുക.
  പിസിഐഇയ്ക്കും ഡിഡിആർ ബാങ്കിനും ഇടയിൽ പൈപ്പ് ലൈൻ ബ്രിഡ്ജ് സ്ഥാപിക്കാൻ ചേർത്ത ഒരു നോച്ച് ഇനിപ്പറയുന്ന ചിത്രം വ്യക്തമാക്കുന്നു.

ചിത്രം 1. 10 റിലീസിൽ Intel Arria® 17.0 GX-നുള്ള OpenCL BSP ഫ്ലോർപ്ലാൻ

പരമാവധി പ്രവർത്തന ആവൃത്തിക്കുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ
മിക്ക ഐപികളും ഇതിനകം ഒപ്റ്റിമൈസ് ചെയ്തിരിക്കേണ്ടതിനാൽ കേർണലുകൾ നേടിയ പരമാവധി ഓപ്പറേറ്റിംഗ് ഫ്രീക്വൻസി (fmax) FPGA വേഗതയെ ആശ്രയിച്ചിരിക്കുന്നു. എന്നിരുന്നാലും, ബി‌എസ്‌പി ഫ്ലോർ‌പ്ലാനിനെ ആശ്രയിച്ച് ചില എഫ്‌മാക്സ് നഷ്‌ടങ്ങൾ ഉണ്ടായേക്കാം. ഉദാample, സാധാരണയായി ബിഎസ്പിയുടെ കേർണൽ മേഖലയിലെ കട്ട്-ഔട്ടുകളുടെ എണ്ണം കേർണൽ fmax-നെ ബാധിക്കുന്നു.
ഇനിപ്പറയുന്ന ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, മികച്ച ശരാശരി എഫ്‌മാക്സ് നൽകുന്ന മികച്ച അടിസ്ഥാന വിത്ത് സ്വന്തമാക്കാൻ:

1. സമയവുമായി പൊരുത്തപ്പെടുന്ന ആദ്യത്തെ അടിസ്ഥാന വിത്ത് തിരഞ്ഞെടുക്കുന്നതിന് പകരം അടിസ്ഥാന സമാഹാരത്തിൽ ഒരു വിത്ത് സ്വീപ്പ് നടത്തുക.
2. ഇറക്കുമതി സമാഹരണം നടത്തുക (ഉദാഹരണത്തിൽ നിന്ന് കുറച്ച് കേർണലുകൾ ഉപയോഗിച്ച്ampലെ ഡിസൈനുകൾ) കടന്നുപോകുന്ന എല്ലാ അടിസ്ഥാന വിത്തുകളിലും.
3. എല്ലാ അടിസ്ഥാന വിത്തുകളുടെയും ശരാശരി fmax കണക്കാക്കുക.
4. ഏറ്റവും ഉയർന്ന ശരാശരി fmax നൽകുന്ന അടിസ്ഥാന വിത്ത് തിരഞ്ഞെടുക്കുക.
   മികച്ച ശരാശരി എഫ്‌മാക്‌സുള്ള അടിസ്ഥാന വിത്ത് ബിഎസ്‌പിയിൽ റിലീസ് ചെയ്യുന്നതിനുള്ള നല്ല സ്ഥാനാർത്ഥിയാണ്. ശുപാർശ ചെയ്യുന്ന ഘട്ടങ്ങളിൽ നിന്ന് വ്യത്യസ്തമായ ഒരു സമീപനം പിന്തുടരാൻ നിങ്ങൾ തീരുമാനിക്കുകയാണെങ്കിൽ, കേർണൽ ഇറക്കുമതി സമാഹരണ പ്രക്രിയയുടെ fmax-ൽ 5-10% വ്യത്യാസം നിങ്ങൾ നിരീക്ഷിച്ചേക്കാം.

ചിത്രം 2. മികച്ച അടിസ്ഥാന വിത്ത് തിരിച്ചറിയൽ

• ഫ്ലോർപ്ലാൻ നിയന്ത്രണങ്ങളില്ലാതെ കേർണലിന് എത്ര വേഗത്തിൽ പ്രവർത്തിക്കാനാകുമെന്ന് മനസിലാക്കാൻ:
  1. കേർണലിന്റെ ഒരു പരന്ന സമാഹാരം നടത്തുകയും fmax നിരീക്ഷിക്കുകയും ചെയ്യുക.
  2. അതേ കേർണലിൽ ഒരു ഇറക്കുമതി സമാഹാരം നടത്തുകയും fmax നിരീക്ഷിക്കുകയും ചെയ്യുക.
  3. fmax ഫലങ്ങൾ താരതമ്യം ചെയ്യുക.
  ഫ്ലോർപ്ലാൻ നിയന്ത്രണങ്ങൾ കാരണം, ഇറക്കുമതി കംപൈൽ fmax എപ്പോഴും ഫ്ലാറ്റ് കംപൈൽ fmax-നേക്കാൾ കുറവാണ്. വിത്ത് ശബ്ദം ഒഴിവാക്കാൻ, കൂടുതൽ അടിസ്ഥാന വിത്തുകൾ ഉപയോഗിച്ച് കേർണൽ കംപൈൽ ചെയ്യുക, fmax ഫലങ്ങൾ താരതമ്യം ചെയ്യുമ്പോൾ ശരാശരി fmax പരിഗണിക്കുക.
• ഒരു അടിസ്ഥാന സമാഹാരത്തിൽ നിന്നുള്ള കേർണൽ fmax ഒരു ഫ്ലാറ്റുമായോ ഇറക്കുമതി കംപൈലേഷനുമായോ ഒരിക്കലും താരതമ്യം ചെയ്യരുത്. അടിസ്ഥാന സമാഹരണ വേളയിൽ കേർണൽ ക്ലോക്ക് ടാർഗെറ്റുകൾ അയവുള്ളതാണ്, അതിനാൽ നിങ്ങൾക്ക് ഒരിക്കലും നല്ല ഫലങ്ങൾ ലഭിക്കില്ല.
• അടിസ്ഥാനത്തിലോ ഇറക്കുമതി സമാഹരണത്തിലോ കേർണൽ ക്ലോക്ക് നിർണായക പാത നിരീക്ഷിക്കുക. ഫ്ലോർ‌പ്ലാനിലെ കെർണലിൽ നിന്ന് സ്റ്റാറ്റിക് മേഖലയിലേക്കാണ് ക്രിട്ടിക്കൽ പാത്ത് കടന്നുപോകുന്നതെങ്കിൽ, ഈ നിർണായക പാത ഒഴിവാക്കാൻ ഫ്ലോർ‌പ്ലാൻ മാറ്റുക അല്ലെങ്കിൽ കുറച്ച് അടിസ്ഥാന വിത്തുകൾ പ്രവർത്തിപ്പിക്കുക.

ബിഎസ്പി റിസോഴ്സ് യൂട്ടിലൈസേഷൻ കാര്യക്ഷമത വിലയിരുത്തുന്നതിനുള്ള മാർഗ്ഗനിർദ്ദേശങ്ങൾ

ഉയർന്ന വിഭവ വിനിയോഗ ശതമാനംtagഇ, നിങ്ങളുടെ ബിഎസ്പിയുടെ സ്റ്റാറ്റിക് ഏരിയയിലെ ഏരിയ വിനിയോഗം മികച്ചതാണ്. ഉയർന്ന വിഭവ വിനിയോഗ ശതമാനംtagകേർണൽ മേഖലയ്ക്കായി കൂടുതൽ ഉറവിടങ്ങൾ ലഭ്യമാണെന്നും e സൂചിപ്പിക്കുന്നു.
വിഭവ വിനിയോഗ ശതമാനം കണക്കാക്കാൻ ചുവടെയുള്ള ഘട്ടങ്ങൾ പാലിക്കുകtagനിങ്ങളുടെ ബിഎസ്പിയുടെ ഇ:

1. ഫിറ്റർ റിപ്പോർട്ടിലെ പാർട്ടീഷൻ സ്റ്റാറ്റിസ്റ്റിക്സ് വിഭാഗത്തിന് കീഴിൽ ലഭ്യമായ top.fit.rpt അല്ലെങ്കിൽ base.fit.rpt എന്നതിൽ നിന്ന് FPGA-യിലെ എല്ലാ ഉറവിടങ്ങൾക്കും മൂല്യങ്ങൾ നേടുക.
2. “freeze_wrapper_inst|kernel_system_inst” (കെർണൽ മേഖല) എന്നതിനായുള്ള മൂല്യം കുറയ്ക്കുക.

നുറുങ്ങ്:
മറ്റ് വിഭവങ്ങളുടെ മൂല്യങ്ങളേക്കാൾ അഡാപ്റ്റീവ് ലോജിക് മൊഡ്യൂളിന്റെ (ALM) മൂല്യങ്ങളിൽ കൂടുതൽ ശ്രദ്ധ കേന്ദ്രീകരിക്കുക. വിഭവ വിനിയോഗ ശതമാനം ഉറപ്പാക്കുകtage for ALM എന്നത് OpenCL റഫറൻസ് BSP യോട് അടുത്താണ്. വളരെ ഉയർന്ന ശതമാനംtage for ALM തിരക്കിലേക്ക് നയിച്ചേക്കാം, ഇത് സമാഹരണ സമയം വർദ്ധിപ്പിക്കുകയും സങ്കീർണ്ണമായ കേർണലുകളിൽ റൂട്ടിംഗ് തിരക്കുകൾ അവതരിപ്പിക്കുകയും ചെയ്യും. എന്നിരുന്നാലും, നിങ്ങൾക്ക് എല്ലായ്പ്പോഴും സ്റ്റാറ്റിക് റീജിയൻ ഏരിയ കൂട്ടുകയോ കുറയ്ക്കുകയോ ചെയ്യാം, കൂടാതെ സമാഹരണ സമയവും fmax ഉം നിരീക്ഷിക്കുക.
10 റിലീസിലെ Arria ® 17.0 GX ഉപകരണങ്ങളുടെ OpenCL BSP റിസോഴ്സ് ഉപയോഗത്തെ ഇനിപ്പറയുന്ന പട്ടിക പ്രതിഫലിപ്പിക്കുന്നു.

പട്ടിക 1.
10 റിലീസിൽ IntelArria 17.0 GX ഉപകരണങ്ങളുടെ OpenCL BSP റിസോഴ്സ് ഉപയോഗം

	ആകെ ലഭ്യമാണ്	കേർണലിനായി കരുതിവച്ചിരിക്കുന്നു	ബിഎസ്പിക്ക് ലഭ്യമാണ്	ബിഎസ്പി ഉപയോഗിക്കുന്നത്	0/0
അല്മ്	427200	393800	33400	23818.	71.%
രജിസ്റ്റർ ചെയ്യുന്നു	1708800	1575200	133600	38913	29.%
M2OK	2713	2534	179	134	75.%
ഡി.എസ്.പി	1518	1518	0	0	N/A

സ്റ്റാറ്റിക് റീജിയണിൽ ഡിഎസ്പി ബ്ലോക്കുകളൊന്നും ഉണ്ടാകാത്ത വിധത്തിലാണ് ഫ്ലോർപ്ലാനിംഗ് നടപ്പിലാക്കുന്നത് എന്ന് നിരീക്ഷിക്കുക.

ഡോക്യുമെൻ്റ് റിവിഷൻ ചരിത്രം

പട്ടിക 2.
OpenCL ബോർഡ് സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാൻ ഒപ്റ്റിമൈസേഷൻ ഗൈഡിനായി Intel FPGA SDK-യുടെ ഡോക്യുമെന്റ് റിവിഷൻ ചരിത്രം

തീയതി	പതിപ്പ്	മാറ്റങ്ങൾ
ഓഗസ്റ്റ്-17		പ്രാരംഭ റിലീസ്.

ഓൺലൈൻ പതിപ്പ്
ഫീഡ്‌ബാക്ക് അയയ്‌ക്കുക
ഐഡി: 683312
എഎൻ-824
പതിപ്പ്: 2017.08.08
AN 824: OpenCL™ ബോർഡിനായുള്ള Intel® FPGA SDK
പിന്തുണാ പാക്കേജ് ഫ്ലോർപ്ലാൻ ഒപ്റ്റിമൈസേഷൻ ഗൈഡ്

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

ഓപ്പൺസിഎൽ ബോർഡ് സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാനിനുള്ള intel AN 824 FPGA SDK [pdf] ഉപയോക്തൃ ഗൈഡ് OpenCL ബോർഡ് സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാനിനുള്ള AN 824 FPGA SDK, AN 824, OpenCL ബോർഡ് സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാനിനുള്ള FPGA SDK, OpenCL ബോർഡ് സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാൻ, ബോർഡ് സപ്പോർട്ട് പാക്കേജ് ഫ്ലോർപ്ലാൻ, സപ്പോർട്ട് പാക്കേജ്, പ്ലാനേജ് ഫ്ലോർപ്ലാൻ,

റഫറൻസുകൾ

• ഉപയോക്തൃ മാനുവൽ