AN 824 FPGA SDK fun OpenCL Board
Ṣe atilẹyin Package Floorplan
Itọsọna olumulo

 Intel® FPGA SDK fun ṢiiCL ™ Igbimọ Atilẹyin Package Itọnisọna Iṣapejuwe Floorplan
Awọn Intel/® FPGA SDK fun OpenCL™ Board Support Package (BSP) Itọsọna Iṣapejuwe Floorplan n pese awọn itọnisọna igbero ilẹ fun OpenCL) BSP. O tun pese itọnisọna lori bawo ni o ṣe le gba irugbin ipilẹ pẹlu apapọ iwọn igbohunsafẹfẹ ti o pọju ti o dara julọ ati ṣe iṣiro ṣiṣe lilo orisun BSP.
Iwe yii dawọle pe o faramọ pẹlu awọn imọran OpenCL(2) gẹgẹbi a ti ṣalaye ninu ẹya OpenCL Specification 1.0 nipasẹ Ẹgbẹ Khronos.

Ṣiṣan Ṣiṣakopọ BSP ṢiiCL
OpenCL BSP ṣe atilẹyin awọn iru ṣiṣan akopọ wọnyi:

• Akojọpọ alapin [–bsp-flow flat]: Ṣe akojọpọ alapin ti gbogbo apẹrẹ (BSP papọ pẹlu ohun elo ti ipilẹṣẹ ekuro).
• Akojọpọ ipilẹ [–bsp-flow base]: Ṣe akojọpọ ipilẹ kan nipa lilo awọn ihamọ LogicLock lati base.qsf file. Ibi-afẹde aago kernel jẹ isinmi ki ohun elo BSP ni ominira diẹ sii lati pade akoko. A ṣẹda database base.qar lati tọju ohun elo BSP, eyiti o jẹ agbegbe aimi.
• akowọle gbe wọle [ ]: Mu pada akoko pipade agbegbe aimi lati database.qar database ati ki o sakojo nikan ekuro ti ipilẹṣẹ hardware. O tun mu ibi-afẹde aago ekuro pọ si lati gba ekuro ti o dara julọ igbohunsafẹfẹ iṣẹ ṣiṣe (fmax).

OpenCL BSP Floorplan ipin
OpenCL BSP ti ilẹ-ilẹ ti pin ni akọkọ si awọn agbegbe meji wọnyi:

• Ekun aimi: Ṣe aṣoju agbegbe ti o ni ohun elo ti o ni ibatan BSP ti o duro aimi. Akoko ti wa ni pipade fun agbegbe yii lakoko iṣakojọpọ ipilẹ. Ni gbogbogbo, ibi-afẹde ni lati dinku awọn orisun chirún ti agbegbe yii lo lati pa akoko.
• Ekun Ekuro: Ṣe aṣoju agbegbe atunto apakan (PR) ti o wa ni ipamọ fun freeze_wrapper_inst| module kernel_system_inst, eyiti o ni ekuro ninu. Ni gbogbogbo, ibi-afẹde ni lati ṣe ifipamọ awọn orisun chirún si iwọn ti o pọju fun agbegbe yii.

1. Intel FPGA SDK fun OpenCL da lori Ikọye Khronos ti a tẹjade, ati pe o ti kọja Ilana Igbeyewo Iṣeduro Khronos. Ipo ibamu lọwọlọwọ le rii ni www.khronos.org/conformance.
2. OpenCL ati aami OpenCL jẹ aami-iṣowo ti Apple Inc. ati lilo nipasẹ igbanilaaye ti Khronos Group™.

Intel Corporation. Gbogbo awọn ẹtọ wa ni ipamọ. Intel, aami Intel, ati awọn aami Intel miiran jẹ aami-išowo ti Intel Corporation tabi awọn oniranlọwọ rẹ. Intel ṣe atilẹyin iṣẹ ṣiṣe ti FPGA rẹ ati awọn ọja semikondokito si awọn pato lọwọlọwọ ni ibamu pẹlu atilẹyin ọja boṣewa Intel, ṣugbọn ni ẹtọ lati ṣe awọn ayipada si eyikeyi awọn ọja ati iṣẹ nigbakugba laisi akiyesi. Intel ko gba ojuse tabi layabiliti ti o dide lati inu ohun elo tabi lilo eyikeyi alaye, ọja, tabi iṣẹ ti a ṣalaye ninu rẹ ayafi bi a ti gba ni kikun si kikọ nipasẹ Intel. A gba awọn alabara Intel nimọran lati gba ẹya tuntun ti awọn pato ẹrọ ṣaaju gbigbekele eyikeyi alaye ti a tẹjade ati ṣaaju gbigbe awọn aṣẹ fun awọn ọja tabi awọn iṣẹ.
* Awọn orukọ miiran ati awọn ami iyasọtọ le jẹ ẹtọ bi ohun-ini ti awọn miiran.

Awọn Itọsọna fun OpenCL BSP Floorplanning

• Bẹrẹ pẹlu akopọ alapin lati loye ibiti gbogbo awọn paati akọkọ ti BSP ti wa ni ti ara (paapaa awọn bulọọki IP pẹlu awọn asopọ I/O bii PCIe tabi DDR). Lakoko ti o n ṣe apẹrẹ BSP, o le ni lati ronu idasile pipeline stages laarin awọn IPs lati pa ìlà. O yẹ ki o kọkọ ṣajọ ikojọpọ irugbin filati lati ṣe idanimọ awọn ipa-ọna ti o kuna loorekoore, lẹhinna gbiyanju lati ṣatunṣe wọn.
  Imọran: - Oṣuwọn akoko pipade to dara lori awọn gbigba irugbin ikojọpọ alapin yoo ni awọn aye ti o ga julọ ti pipade akoko akojọpọ ipilẹ.
  - Ti o ba ṣe akiyesi awọn ikuna deede ni mm_interconnect* (apakan ti a ṣafikun nipasẹ Qsys), lẹhinna ṣii Eto pẹlu Qsys Interconnect viewer ki o si ṣe akiyesi idiju ti isopọmọ ti o kuna. O le fi awọn flipflops pipelining sinu viewEri lati mu akoko. Ti o ko ba tun le koju ọran naa, o le ni lati fọ ọna mm_interconnect* to ṣe pataki nipa fifi awọn afara opo gigun ti Avalon kun.
• Lakoko iṣakojọpọ ipilẹ, bẹrẹ pẹlu LogicLock lori agbegbe ekuro ti o ni freeze_wrapper_inst|kernel_system_inst ninu. Pẹlu ko si awọn ihamọ miiran, Intel Quartus Prime le gbe ohun elo BSP larọwọto ni agbegbe aimi ti o ku. Lo alapin alapin ati oluṣeto chirún lati ṣe idanimọ iwọn ati ipo ti ohun elo BSP, gẹgẹbi PCIe ati DDR. Lẹhinna, ṣe ifipamọ agbegbe ekuro nipa lilo LogicLock lakoko yago fun awọn agbegbe iṣupọ akọkọ ti ohun elo BSP.
  Imọran: Ti idile chirún ti a lo ba jẹ kanna bi iru ẹrọ itọkasi ati ti awọn paati BSP ba jọra, o le yarayara lati bẹrẹ pẹlu awọn agbegbe LogicLock fun freeze_wrapper_inst|kernel_system_inst ti o firanṣẹ pẹlu OpenCL itọkasi BSP ati ṣiṣẹ nipasẹ awọn ikuna.
• O le ṣafikun awọn paati afikun wọnyi si BSP rẹ:
  - Awọn banki iranti: Ti o ba ṣafikun awọn banki iranti diẹ sii, o yẹ ki o ṣe idanimọ ipo banki I/O nitori o le nilo lati ṣafikun awọn afara opo gigun ti epo lati pade akoko.
  - Awọn ikanni I/O: O le ṣafikun awọn ikanni I/O bii fidio, Ethernet, tabi wiwo ni tẹlentẹle. Ti o ba ṣafikun awọn ikanni I/O, o yẹ ki o ṣe idanimọ ipo banki I/O nitori o le nilo lati lo awọn agbegbe LogicLock tuntun fun pipelin ti akoko pipade ba nira.
  Imọran: Ti o ba nilo lati ṣafikun awọn afara opo gigun ti epo (fun example, nitori awọn idaduro ipa-ọna nla ti o nfa awọn ikuna akoko), lẹhinna ronu ijinna ipa-ọna lati orisun si imọran opin irin ajo ni chirún ki o tu aaye diẹ silẹ fun agbegbe ekuro.
• Tẹle awọn itọnisọna gbogbogbo wọnyi nigbati o ba fi awọn agbegbe LogicLock pamọ fun ekuro:
  - Gbiyanju lati gbe gbogbo awọn ọwọn DSP sinu kernel_system ayafi ti BSP nilo.
  - Gbiyanju lati ṣura awọn orisun diẹ sii fun kernel_system.
  - Igbiyanju lati tọju nọmba awọn akiyesi ni agbegbe ekuro si o kere ju.
  Nọmba ti o tẹle n ṣe apejuwe ogbontarigi kan ti a ṣafikun lati gbe afara opo gigun kan laarin PCIe ati banki DDR.

Ṣe nọmba 1. Ṣii CL BSP Floorplan fun Intel Arria® 10 GX ninu itusilẹ 17.0

Awọn Itọsọna fun Igbohunsafẹfẹ Iṣiṣẹ ti o pọju
Igbohunsafẹfẹ iṣẹ ti o pọju (fmax) ti o waye nipasẹ awọn kernels da lori iyara FPGA nitori pupọ julọ awọn IP yẹ ki o wa ni iṣapeye tẹlẹ. Sibẹsibẹ, o le jẹ diẹ ninu awọn ipadanu fmax da lori ero ilẹ BSP. Fun example, nigbagbogbo nọmba awọn gige-jade ni agbegbe ekuro ti BSP yoo kan kernel fmax.
Gẹgẹbi a ti ṣe apejuwe rẹ ni nọmba atẹle, lati gba irugbin ipilẹ to dara julọ ti o mu agbedemeji fmax to dara julọ:

1. Ṣe igbasilẹ irugbin lori akojọpọ ipilẹ dipo yiyan irugbin ipilẹ akọkọ ti o pade akoko naa.
2. Ṣe akojọpọ agbewọle (nipa lilo awọn kernels diẹ lati example awọn apẹrẹ) lori gbogbo awọn irugbin ipilẹ ti o kọja.
3. Ṣe iṣiro apapọ fmax fun gbogbo awọn irugbin ipilẹ.
4. Yan irugbin ipilẹ ti o mu iwọn fmax ga julọ.
   Irugbin ipilẹ pẹlu apapọ fmax ti o dara julọ jẹ oludije to dara fun itusilẹ pẹlu BSP. Ti o ba pinnu lati tẹle ọna ti o yatọ si awọn igbesẹ ti a ṣeduro, o le ṣe akiyesi iyatọ 5-10% ni fmax ti ilana ikojọpọ agbewọle ekuro.

Ṣe nọmba 2. Ṣiṣe idanimọ Irugbin Ipilẹ Ti o dara julọ

• Lati loye bawo ni ekuro ṣe yara le ṣiṣẹ laisi awọn ihamọ ero ilẹ:
  1. Ṣe akojọpọ alapin ti ekuro ki o ṣe akiyesi fmax.
  2. Ṣe akojọpọ agbewọle lori ekuro kanna ki o ṣe akiyesi fmax.
  3. Ṣe afiwe awọn abajade fmax.
  Nitori awọn ihamọ ero ilẹ, agbewọle akopọ fmax nigbagbogbo kere ju fmax akopọ alapin. Lati yago fun ariwo irugbin, ṣajọ ekuro pẹlu awọn irugbin ipilẹ diẹ sii ki o gbero fmax aropin lakoko ti o ṣe afiwe awọn abajade fmax.
• Maṣe ṣe afiwe kernel fmax lati akopọ ipilẹ pẹlu alapin tabi akojọpọ agbewọle. Awọn ibi-afẹde aago kernel jẹ isinmi lakoko iṣakojọpọ ipilẹ ati nitorinaa, iwọ kii yoo gba awọn abajade to dara rara.
• Ṣe akiyesi ọna pataki aago ekuro ni ipilẹ tabi akopo agbewọle. Ti ọna pataki ba n kọja lati ekuro si agbegbe aimi ninu ero ilẹ, yi ilẹ-ile pada tabi ṣiṣe awọn irugbin ipilẹ diẹ sii lati yago fun ọna pataki yii.

Awọn Itọsọna fun Iṣiroye Imudara Lilo Awọn orisun BSP

Ti o ga ni ogorun lilo awọn oluşewaditage, lilo agbegbe ti o dara julọ ni agbegbe aimi ti BSP rẹ. A ga awọn oluşewadi iṣamulo ogoruntage tun tumọ si pe awọn orisun diẹ sii wa fun agbegbe ekuro.
Tẹle awọn igbesẹ isalẹ lati ṣe iṣiro ogorun lilo awọn orisuntage ti BSP rẹ:

1. Gba awọn iye fun gbogbo awọn orisun ninu FPGA lati top.fit.rpt tabi base.fit.rpt ti o wa labẹ apakan Awọn iṣiro ipin ti ijabọ Fitter.
2. Yọkuro iye fun “freeze_wrapper_inst|kernel_system_inst” (agbegbe ekuro).

Imọran:
Fojusi diẹ sii lori awọn iye ti module kannaa aṣamubadọgba (ALM) ju lori awọn iye ti awọn orisun miiran. Rii daju pe ogorun lilo awọn oluşewaditage fun ALM jo si OpenCL itọkasi BSP. Ogorun ti o ga pupọtage fun ALM le ja si iṣupọ, eyiti o le mu akoko akopo pọ si ati ṣafihan awọn iṣupọ ipa-ọna ni awọn kernels eka. Sibẹsibẹ, o le nigbagbogbo pọ tabi dinku agbegbe agbegbe aimi, ki o ṣe akiyesi akoko akopọ ati fmax.
Tabili ti o tẹle n ṣe afihan iṣamulo awọn orisun OpenCL BSP ti Arria ® 10 GX ni idasilẹ 17.0.

Tabili 1.
Ṣiṣamulo orisun orisun CL BSP ti awọn ẹrọ IntelArria 10 GX ninu itusilẹ 17.0

	Lapapọ Wa	Ni ipamọ fun ekuro	Wa fun BSP	Ti a lo nipasẹ BSP	0/0
ALM	427200	393800	33400	23818.	71%
Awọn iforukọsilẹ	1708800	1575200	133600	38913	29%
M2OK	2713	2534	179	134	75%
DSP	1518	1518	0	0	N/A

Ṣakiyesi pe a ti ṣe igbero ilẹ ni ọna ti agbegbe aimi kii yoo ni awọn bulọọki DSP eyikeyi.

Iwe Itan Atunyẹwo

Tabili 2.
Itan Atunyẹwo Iwe-ipamọ ti Intel FPGA SDK fun Itọsọna Iṣapejuwe Package Floorplan Board OpenCL

Ọjọ	Ẹya	Awọn iyipada
Oṣu Kẹjọ-17		Itusilẹ akọkọ.

Idajọ Ayelujara
Fi esi ranṣẹ
ID: 683312
AN-824
Ẹya: 2017.08.08
AN 824: Intel® FPGA SDK fun OpenCL™ Board
Atilẹyin Package Floorplan Iṣapeye Itọsọna

Awọn iwe aṣẹ / Awọn orisun

intel AN 824 FPGA SDK fun OpenCL Board Support Package Floorplan [pdf] Itọsọna olumulo AN 824 FPGA SDK fun OpenCL Package Floorplan Support, AN 824, FPGA SDK fun OpenCL Package Floorplane, OpenCL Board Package Floorplan.

Awọn itọkasi

• Itọsọna olumulo