AN 824 FPGA SDK ho an'ny OpenCL Board
Fanohanana Package Floorplan
Torolàlana ho an'ny mpampiasa

 Intel® FPGA SDK ho an'ny OpenCL ™ Board Support Package Floorplan Optimization Guide
Ny Intel/® FPGA SDK ho an'ny OpenCL™ Board Support Package (BSP) Torolàlana momba ny fanatsarana ny gorodona dia manome torolàlana momba ny fandrafetana gorodona ho an'ny OpenCL) BSP. Izy io koa dia manome torolalana momba ny fomba hahazoanao ny voa fototra miaraka amin'ny salan'isa ambony indrindra amin'ny fampandehanana sy fanombanana ny fahombiazan'ny fampiasana ny loharanon-karena BSP.
Ity antontan-taratasy ity dia mihevitra fa mahazatra anao ny OpenCL(2) hevitra araka ny voalaza ao amin'ny OpenCL Specification version 1.0 nataon'ny Khronos Group.

OpenCL BSP Compilation Flow
OpenCL BSP dia manohana ireto karazana famoriam-bola manaraka ireto:

• Compile fisaka [–bsp-flow flat]: Manao fitambarana fisaka amin'ny endrika manontolo (BSP miaraka amin'ny fitaovana vokarin'ny kernel).
• Base compile [–bsp-flow base]: Manatanteraka fanangonana fototra amin'ny fampiasana famerana LogicLock avy amin'ny base.qsf file. Ny tanjon'ny famantaranandro kernel dia milamina mba hananan'ny fitaovana BSP fahalalahana bebe kokoa amin'ny fotoana. Ny angon-drakitra base.qar dia noforonina mba hitehirizana ny fitaovana BSP, izay faritra static.
• Import compile [ ]: Mamerina ny faritra mihidy amin'ny fotoana voatondro avy amin'ny angon-drakitra base.qar ary ny hardware vokarin'ny kernel ihany no amboarina. Mampitombo ny kendrena famantaranandro kernel ihany koa izy io mba hahazoana ny fmax (fmax) tsara indrindra.

OpenCL BSP Floorplan Partition
Ny drafitra gorodona OpenCL BSP dia mizara ho faritra roa manaraka ireto:

• Faritra mitongilana: Misolo tena ny faritra manana fitaovana mifandraika amin'ny BSP izay mijanona tsy mihetsika. Mikatona ny fotoana ho an'ity faritra ity mandritra ny fanangonana fototra. Amin'ny ankapobeny, ny tanjona dia ny hanamaivanana ny loharanon-tsolika ampiasain'ity faritra ity hanakatonana ny fotoana.
• Faritra Kernel: Misolo tena ny faritra fanamboarana ampahany (PR) izay natokana ho an'ny module freeze_wrapper_inst|kernel_system_inst module, izay misy ny kernel. Amin'ny ankapobeny, ny tanjona dia ny famandrihana ny loharanon-karena amin'ny ampahany betsaka indrindra amin'ity faritra ity.

1. Ny Intel FPGA SDK ho an'ny OpenCL dia mifototra amin'ny Khronos Specification navoaka, ary nandalo ny fizotran'ny fitsapana Khronos Conformance. Ny sata mifanaraka amin'izao fotoana izao dia azo jerena ao amin'ny www.khronos.org/conformance.
2. Ny OpenCL sy ny logo OpenCL dia marika an'ny Apple Inc. ary nahazoana alalana avy amin'ny Khronos Group™.

Intel Corporation. Zo rehetra voatokana. Ny Intel, ny logo Intel, ary ny marika Intel hafa dia marika famantarana ny Intel Corporation na ny sampany. Ny Intel dia manome antoka ny fahombiazan'ny vokatra FPGA sy ny semiconductor amin'ny fepetra ankehitriny mifanaraka amin'ny fiantohana manara-penitra an'ny Intel, saingy manana zo hanova ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy filazana. Tsy mandray andraikitra na andraikitra avy amin'ny fampiharana na fampiasana fampahalalana, vokatra na serivisy voalaza eto ny Intel afa-tsy izay neken'ny Intel an-tsoratra. Manoro hevitra ny mpanjifa Intel mba hahazo ny kinova farany momba ny fanondroana fitaovana alohan'ny hianteherana amin'ny fampahalalana navoaka sy alohan'ny hametrahana baiko ho an'ny vokatra na serivisy.
* Ny anarana sy ny marika hafa dia azo lazaina ho fananan'ny hafa.

Torolàlana ho an'ny OpenCL BSP Floorplanning

• Atombohy amin'ny fanangonana fisaka mba hahafantarana hoe aiza no ametrahana ireo singa fototra rehetra ao amin'ny BSP (indrindra fa ireo sakana IP misy fifandraisana I/O toy ny PCIe na DDR). Eo am-pamolavolana ny BSP dia mety tsy maintsy mandinika ny fananganana fantsona ianaotageo anelanelan'ny IP hanakatona ny fotoana. Tokony hanao famafazana voa famafazana fisaka aloha ianao hamantarana ireo lalana tsy mety miverimberina, ary avy eo manandrana manamboatra azy ireo.
  Soso-kevitra: - Ny tahan'ny fanakatonana fotoana tsara amin'ny famafazana voa famafazana fisaka dia hanana vintana ambony kokoa amin'ny famaranana ny fotoan'ny fanangonana fototra.
  - Raha mahita tsy fahombiazana tsy tapaka ao amin'ny mm_interconnect * (singa nampian'i Qsys ianao), dia sokafy ny System miaraka amin'ny Qsys Interconnect. viewary diniho ny fahasarotan'ny fifandraisana tsy mahomby. Azonao atao ny mampiditra flipflops pipelining ao amin'ny viewmba hanatsarana ny fotoana. Raha mbola tsy afaka mamaha ilay olana ianao dia mety tsy maintsy manapaka ny lalana mitsikera mm_interconnect* amin'ny alàlan'ny fampidirana tetezana fantsona Avalon.
• Mandritra ny fanangonana fototra, atombohy amin'ny LogicLock amin'ny faritra kernel izay misy freeze_wrapper_inst|kernel_system_inst. Raha tsy misy fameperana hafa, ny Intel Quartus Prime dia afaka mametraka malalaka ny fitaovana BSP ao amin'ny faritra static sisa amin'ny chip. Ampiasao ny planner compile sy chip mba hamantarana ny habeny sy ny toerana misy ny fitaovana BSP, toy ny PCIe sy DDR. Avy eo, tehirizo ny faritra kernel amin'ny alàlan'ny fampiasana LogicLock raha misoroka ireo faritra voapoizina lehibe amin'ny hardware BSP.
  Soso-kevitra: Raha mitovy amin'ny sehatra reference ny fianakaviana chip ary raha mitovy ny singa BSP dia mety ho haingana kokoa ny manomboka amin'ny faritra LogicLock ho an'ny freeze_wrapper_inst|kernel_system_inst izay alefa miaraka amin'ny OpenCL reference BSP ary miasa amin'ny tsy fahombiazana.
• Azonao atao ny manampy ireto singa fanampiny manaraka ireto amin'ny BSP anao:
  - Banky fitadidiana: Raha manampy banky fitadidiana bebe kokoa ianao dia tokony hamantatra ny toerana misy ny banky I/O satria mety mila manampy tetezana fantsona ianao mba hifanaraka amin'ny fotoana.
  - Fantsona I/O: Azonao atao ny manampy fantsona I/O toy ny horonan-tsary, Ethernet, na serie interface. Raha manampy fantsona I/O ianao dia tokony hamantatra ny toerana misy ny banky I/O satria mety mila mampihatra faritra LogicLock vaovao ho an'ny pipelining ianao raha sarotra ny fotoana famaranana.
  Soso-kevitra: Raha mila manampy tetezana fantsona ianao (ohatraample, noho ny fahatarana lehibe amin'ny fandalovana ka miteraka tsy fahombiazan'ny fotoana), dia diniho ny halaviran'ny lalana avy amin'ny loharano mankany amin'ny lojika alehany ao amin'ny chip ary avoaka ny habaka natokana ho an'ny faritra kernel.
• Araho ireto torolàlana ankapobeny ireto rehefa mamandrika faritra LogicLock ho an'ny kernel:
  - Miezaha hametraka ny tsanganana DSP rehetra ao amin'ny kernel_system raha tsy takian'ny BSP.
  - Miezaha mitahiry loharano bebe kokoa ho an'ny kernel_system.
  - Miezaha hitazona ny isan'ny notches ao amin'ny faritra kernel ho faran'izay kely indrindra.
  Ity sary manaraka ity dia mampiseho tsipika izay nampiana mba hametrahana tetezana fantsona eo anelanelan'ny banky PCIe sy DDR.

Sary 1. OpenCL BSP Floorplan ho an'ny Intel Arria® 10 GX amin'ny famoahana 17.0

Torolàlana momba ny fampandehanana ambony indrindra
Miankina betsaka amin'ny hafainganam-pandehan'ny FPGA ny fatran'ny fampandehanana ambony indrindra (fmax) azon'ny kernel satria ny ankamaroan'ny IP dia efa tokony hohatsaraina. Na izany aza, mety hisy ny fmax very arakaraka ny planin'ny BSP. Ho an'ny exampAmin'ny ankapobeny, ny isan'ny fanapahana ao amin'ny faritra kernel an'ny BSP dia misy fiantraikany amin'ny kernel fmax.
Araka ny aseho amin'ity sary manaraka ity, mba hahazoana ny voa fototra tsara indrindra izay manome ny salan'isa fmax tsara indrindra:

1. Manaova famafazana voa amin'ny fanangonana fototra fa tsy mifidy ny voa voalohany mifanaraka amin'ny fotoana.
2. Manaova fanangonana fanafarana (amin'ny fampiasana kernel vitsivitsy avy amin'ny example designs) amin'ny voa rehetra mandalo.
3. Kajy ny salan'isa fmax ho an'ny voa fototra rehetra.
4. Safidio ny voa fototra izay manome ny salan'isa ambony indrindra fmax.
   Ny voa fototra miaraka amin'ny salan'isa fmax tsara indrindra dia kandidà tsara havoaka miaraka amin'ny BSP. Raha manapa-kevitra ny hanaraka fomba fiasa hafa noho ny dingana atolotra ianao, dia mety hahita fiovaovana 5-10% amin'ny fmax amin'ny fizotran'ny fanangonana kernel.

Sary 2. Famantarana ny voa fototra tsara indrindra

• Mba hahatakarana ny hafainganam-pandehan'ny kernel tsy misy fetran'ny planina:
  1. Manaova fanangonana fisaka ny kernel ary diniho ny fmax.
  2. Manaova fanangonana fanafarana amin'ny kernel iray ihany ary diniho ny fmax.
  3. Ampitahao ny vokatra fmax.
  Noho ny famerana ny planin'ny gorodona, ny fanafarana compile fmax dia ambany foana noho ny fmax compile flat. Mba hialana amin'ny tabataban'ny voa dia amboary miaraka amin'ny voa fototra bebe kokoa ny kernel ary diniho ny salan'isa fmax rehefa mampitaha ny vokatra fmax.
• Aza ampitahaina mihitsy ny kernel fmax avy amin'ny fanangonana fototra amin'ny fanangonana fisaka na fanafarana. Ny kendrena famantaranandro Kernel dia milamina mandritra ny fanangonana fototra ary noho izany dia tsy hahazo vokatra tsara mihitsy ianao.
• Tandremo ny làlan'ny famantaranandro kernel amin'ny fanangonana fototra na fanafarana. Raha miampita avy ao amin'ny kernel mankany amin'ny faritra static ao amin'ny planin'ny gorodona ny lalana manakiana, dia ovay ny planin'ny gorodona na asio voa fototra vitsivitsy mba hialana amin'io lalana mitsikera io.

Torolàlana amin'ny fanombanana ny fahombiazan'ny fampiasana ny loharanon-karena BSP

Ny avo kokoa ny isan-jaton'ny fampiasana loharanon-karenatage, ny tsara kokoa ny fampiasana faritra ao amin'ny faritra static amin'ny BSP anao. Isan-jato amin'ny fampiasana loharanon-karena ambonytage dia midika ihany koa fa misy loharanon-karena bebe kokoa ho an'ny faritra kernel.
Araho ireo dingana etsy ambany mba hikajiana ny isan-jaton'ny fampiasana loharanotagny BSP anao:

1. Makà sanda ho an'ny loharano rehetra ao amin'ny FPGA avy amin'ny top.fit.rpt na base.fit.rpt azo alaina eo ambanin'ny fizarana Statistics Partition amin'ny tatitra Fitter.
2. Esory ny sandan'ny "freeze_wrapper_inst|kernel_system_inst" (faritra kernel).

Soso-kevitra:
Mifantoha bebe kokoa amin'ny sandan'ny adaptive logic module (ALM) fa tsy amin'ny sandan'ny loharano hafa. Ataovy azo antoka fa ny isan-jaton'ny fampiasana loharanon-karenatage ho an'ny ALM dia akaiky kokoa ny reference OpenCL BSP. Percent avo dia avotage ho an'ny ALM dia mety hitarika fitohanana, izay mety hampitombo ny fotoana fanangonana sy hampidirana ny fitohanan'ny lalana amin'ny kernel sarotra. Na izany aza, azonao atao foana ny mampitombo na mampihena ny faritra static, ary jereo ny fotoana fanangonana sy fmax.
Ity tabilao manaraka ity dia maneho ny fampiasana loharano OpenCL BSP amin'ny fitaovana Arria ® 10 GX amin'ny famoahana 17.0.

Tabilao 1.
OpenCL BSP Resource Fampiasana ny fitaovana IntelArria 10 GX amin'ny famoahana 17.0

	Total azo	Natokana ho an'ny Kernel	Misy amin'ny BSP	Ampiasain'ny BSP	0/0
ALM	427200	393800	33400	23818.	71%
firaketana	1708800	1575200	133600	38913	29%
M2OK	2713	2534	179	134	75%
DSP	1518	1518	0	0	N / A

Tandremo fa ny fandrafetana gorodona dia tanterahina amin'ny fomba izay tsy hananana sakana DSP ny faritra static.

Tantara Fanavaozana antontan-taratasy

Tabilao 2.
Tantara fanavaozana antontan-taratasy momba ny Intel FPGA SDK ho an'ny OpenCL Board Support Package Floorplan Optimization Guide

Daty	Malagasy Bible	FIOVANA
Aogositra-17		Famoahana voalohany.

Online Version
Alefaso ny valiny
ID: 683312
AN-824
Dikan-teny: 2017.08.08
AN 824: Intel® FPGA SDK ho an'ny OpenCL™ Board
Fanohanana Package Floorplan Optimization Guide

Documents / Loharano

intel AN 824 FPGA SDK ho an'ny OpenCL Board Support Package Floorplan [pdf] Torolàlana ho an'ny mpampiasa AN 824 FPGA SDK ho an'ny OpenCL Board Support Package Floorplan, AN 824, FPGA SDK ho an'ny OpenCL Board Support Package Floorplan, OpenCL Board Support Package Floorplan, Board Support Package Floorplan, Support Package Floorplan, Package Floorplan, Floorplan

References

• User Manual