OpenCL පුවරුව සඳහා AN 824 FPGA SDK
ආධාරක පැකේජ බිම් සැලැස්ම
පරිශීලක මාර්ගෝපදේශය

 සඳහා Intel® FPGA SDK OpenCL ™ පුවරු ආධාරක පැකේජය Floorplan Optimization Guide
OpenCL™ පුවරු ආධාරක පැකේජය සඳහා Intel/® FPGA SDK (BSP) Floorplan Optimization මාර්ගෝපදේශය OpenCL) BSP සඳහා බිම් සැලසුම් මාර්ගෝපදේශ සපයයි. එය ඔබට හොඳම සාමාන්‍ය උපරිම මෙහෙයුම් සංඛ්‍යාතය සමඟ මූලික බීජය ලබා ගත හැකි ආකාරය සහ BSP සම්පත් උපයෝගිතා කාර්යක්ෂමතාවය ඇගයීමට ලක් කරන්නේ කෙසේද යන්න පිළිබඳ මාර්ගෝපදේශ සපයයි.
මෙම ලේඛනය Khronos සමූහය විසින් OpenCL පිරිවිතර අනුවාදය 2 හි විස්තර කර ඇති පරිදි OpenCL(1.0) සංකල්ප සමඟ ඔබ හුරුපුරුදු බව උපකල්පනය කරයි.

OpenCL BSP සම්පාදන ප්‍රවාහය
OpenCL BSP පහත දැක්වෙන සම්පාදන ප්‍රවාහ සඳහා සහය දක්වයි:

• පැතලි සම්පාදනය [–bsp-flow flat]: සම්පූර්ණ සැලසුමෙහි පැතලි සම්පාදනයක් සිදු කරයි (BSP සහ කර්නලය ජනනය කරන ලද දෘඩාංග සමඟ).
• මූලික සම්පාදනය [–bsp-ප්‍රවාහ පදනම]: base.qsf වෙතින් LogicLock සීමා කිරීම් භාවිතයෙන් පාදක සම්පාදනයක් සිදු කරයි. file. BSP දෘඪාංගයට කාලය සපුරාලීමට වැඩි නිදහසක් ඇති වන පරිදි කර්නල් ඔරලෝසු ඉලක්කය ලිහිල් වේ. ස්ථිතික කලාපය වන BSP දෘඩාංග සංරක්ෂණය කිරීම සඳහා base.qar දත්ත සමුදායක් නිර්මාණය කර ඇත.
• සම්පාදනය ආනයනය කරන්න [ ]: base.qar දත්ත සමුදායෙන් කාල සංවෘත ස්ථිතික කලාපය ප්‍රතිසාධනය කර කර්නලය ජනනය කරන ලද දෘඪාංග පමණක් සම්පාදනය කරයි. එය හොඳම කර්නල් උපරිම මෙහෙයුම් සංඛ්‍යාතය (fmax) ලබා ගැනීම සඳහා කර්නල් ඔරලෝසු ඉලක්කය වැඩි කරයි.

OpenCL BSP Floorplan Partition
OpenCL BSP බිම් සැලැස්ම ප්‍රධාන වශයෙන් පහත කලාප දෙකකට බෙදා ඇත:

• ස්ථිතික කලාපය: ස්ථිතිකව පවතින BSP සම්බන්ධ දෘඪාංග ඇති කලාපය නියෝජනය කරයි. පාදක සම්පාදනය අතරතුර මෙම කලාපය සඳහා කාලය වසා ඇත. සාමාන්‍යයෙන්, ඉලක්කය වන්නේ කාලය වසා දැමීම සඳහා මෙම කලාපය භාවිතා කරන චිප් සම්පත් අවම කිරීමයි.
• කර්නල් කලාපය: කර්නලය අඩංගු freeze_wrapper_inst|kernel_system_inst මොඩියුලය සඳහා වෙන් කර ඇති අර්ධ ප්‍රතිසංවිධාන (PR) කලාපය නියෝජනය කරයි. සාමාන්‍යයෙන්, ඉලක්කය වන්නේ මෙම කලාපය සඳහා උපරිම ප්‍රමාණයකට චිප් සම්පත් වෙන් කිරීමයි.

1. OpenCL සඳහා Intel FPGA SDK ප්‍රකාශිත Khronos පිරිවිතර මත පදනම් වී ඇති අතර, Khronos අනුකූලතා පරීක්ෂණ ක්‍රියාවලිය සමත් වී ඇත. වත්මන් අනුකූලතා තත්ත්වය සොයා ගත හැක www.khronos.org/conformance.
2. OpenCL සහ OpenCL ලාංඡනය Apple Inc. හි වෙළඳ ලකුණු වන අතර Khronos Group™ හි අවසරය මත භාවිතා වේ.

ඉන්ටෙල් සංස්ථාව. සියලු හිමිකම් ඇවිරිණි. Intel, Intel ලාංඡනය සහ අනෙකුත් Intel සලකුණු Intel Corporation හෝ එහි අනුබද්ධිත සමාගම්වල වෙළඳ ලකුණු වේ. Intel හි FPGA සහ අර්ධ සන්නායක නිෂ්පාදනවල ක්‍රියාකාරීත්වය Intel හි සම්මත වගකීම් වලට අනුකූලව වත්මන් පිරිවිතරයන්ට අනුකූලව සහතික කරයි, නමුත් දැනුම්දීමකින් තොරව ඕනෑම වේලාවක ඕනෑම භාණ්ඩයක් සහ සේවාවක් වෙනස් කිරීමට අයිතිය රඳවා තබා ගනී. Intel විසින් ලිඛිතව ලිඛිතව එකඟ වී ඇති පරිදි හැර මෙහි විස්තර කර ඇති ඕනෑම තොරතුරක්, නිෂ්පාදනයක් හෝ සේවාවක් යෙදුමෙන් හෝ භාවිතා කිරීමෙන් පැන නගින කිසිදු වගකීමක් හෝ වගකීමක් Intel භාර නොගනී. Intel පාරිභෝගිකයින්ට ඕනෑම ප්‍රකාශිත තොරතුරු මත විශ්වාසය තැබීමට පෙර සහ නිෂ්පාදන හෝ සේවා සඳහා ඇණවුම් කිරීමට පෙර උපාංග පිරිවිතරවල නවතම අනුවාදය ලබා ගැනීමට උපදෙස් දෙනු ලැබේ.
*වෙනත් නම් සහ වෙළඳ නාම අන් අයගේ දේපළ ලෙස හිමිකම් පෑමට හැකිය.

OpenCL BSP බිම් සැලසුම් සඳහා මාර්ගෝපදේශ

• BSP හි සියලුම ප්‍රධාන කොටස් ස්වභාවිකව (විශේෂයෙන් PCIe හෝ DDR වැනි I/O සම්බන්ධතා සහිත IP කුට්ටි) ස්ථානගත වන්නේ කොතැනද යන්න තේරුම් ගැනීමට පැතලි සම්පාදනය සමඟ ආරම්භ කරන්න. BSP සැලසුම් කිරීමේදී, ඔබට නල මාර්ග ස්ථාපනය කිරීම සලකා බැලිය යුතුයtagකාලය අවසන් කිරීමට IPs අතර වේ. පුනරාවර්තන අසාර්ථක මාර්ග හඳුනා ගැනීම සඳහා ඔබ මුලින්ම පැතලි සම්පාදක බීජ අතුගා දැමීම සිදු කළ යුතුය, පසුව ඒවා නිවැරදි කිරීමට උත්සාහ කරන්න.
  ඉඟිය: - පැතලි සම්පාදනය කරන බීජ අතුගා දැමීම්වලට වඩා හොඳ කාල වසා දැමීමේ අනුපාතයක් පදනම් සම්පාදනය කිරීමේ කාලය වසා දැමීමේ වැඩි අවස්ථාවන් ඇත.
  — ඔබ mm_interconnect* (Qsys විසින් එකතු කරන ලද සංරචක) හි අඛණ්ඩ අසාර්ථක වීම් නිරීක්ෂණය කරන්නේ නම්, Qsys අන්තර් සම්බන්ධතාව සමඟින් පද්ධතිය විවෘත කරන්න viewer සහ අසාර්ථක අන්තර් සම්බන්ධතාවයේ සංකීර්ණත්වය නිරීක්ෂණය කරන්න. ඔබට නල මාර්ග ෆ්ලිප්ෆ්ලොප් එකතු කළ හැකිය viewකාලය වැඩි දියුණු කිරීම සඳහා. ඔබට තවමත් ගැටලුව විසඳා ගත නොහැකි නම්, Avalon නල මාර්ග පාලම් එකතු කිරීමෙන් ඔබට mm_interconnect* තීරණාත්මක මාර්ගය බිඳ දැමීමට සිදු විය හැක.
• මූලික සම්පාදනය අතරතුර, freeze_wrapper_inst|kernel_system_inst අඩංගු කර්නල් කලාපයේ LogicLock සමඟ ආරම්භ කරන්න. වෙනත් සීමාවන් නොමැතිව, Intel Quartus Prime හට BSP දෘඪාංගය චිපයේ ඉතිරි ස්ථිතික කලාපයේ නිදහසේ තැබිය හැක. PCIe සහ DDR වැනි BSP දෘඩාංගවල ප්‍රමාණය සහ ස්ථානය හඳුනා ගැනීමට පැතලි සම්පාදනය සහ චිප් සැලසුම්කරු භාවිතා කරන්න. ඉන්පසුව, BSP දෘඪාංගයේ ප්‍රධාන පොකුරු ප්‍රදේශ මඟහරිමින් LogicLock භාවිතා කරමින් කර්නල් කලාපය වෙන්කරවා ගන්න.
  ඉඟිය: භාවිතා කරන චිප් පවුල යොමු වේදිකාවට සමාන නම් සහ BSP සංරචක සමාන නම්, OpenCL යොමු BSP සමඟ නැව්ගත කර ඇති freeze_wrapper_inst|kernel_system_inst සඳහා LogicLock කලාප සමඟ ආරම්භ කිරීම වේගවත් විය හැකි අතර අසාර්ථකත්වයන් හරහා වැඩ කරන්න.
• ඔබට ඔබේ BSP වෙත පහත අමතර කොටස් එකතු කළ හැක:
  — මතක බැංකු: ඔබ තවත් මතක බැංකු එකතු කරන්නේ නම්, ඔබට කාලය සපුරාලීම සඳහා නල මාර්ග පාලම් එක් කිරීමට අවශ්‍ය විය හැකි බැවින් ඔබ I/O බැංකු ස්ථානය හඳුනාගත යුතුය.
  — I/O නාලිකා: ඔබට වීඩියෝ, ඊතර්නෙට්, හෝ අනුක්‍රමික අතුරුමුහුණත වැනි I/O නාලිකා එක් කළ හැක. ඔබ I/O නාලිකා එකතු කරන්නේ නම්, වසා දැමීමේ වේලාව අපහසු නම්, නල මාර්ගගත කිරීම සඳහා ඔබට නව LogicLock කලාප යෙදීමට අවශ්‍ය විය හැකි බැවින්, ඔබ I/O බැංකු ස්ථානය හඳුනාගත යුතුය.
  ඉඟිය: ඔබට නල මාර්ග පාලම් එකතු කිරීමට අවශ්‍ය නම් (උදාample, විශාල මාර්ගගත කිරීම් ප්‍රමාදයන් නිසා කාල දෝෂ ඇතිවේ), පසුව චිපයේ මූලාශ්‍රයේ සිට ගමනාන්ත තර්කනය දක්වා මාර්ගගත කිරීමේ දුර සලකා කර්නල් කලාපය සඳහා වෙන් කර ඇති ඉඩ ප්‍රමාණයක් මුදා හරින්න.
• කර්නලය සඳහා LogicLock කලාප වෙන් කිරීමේදී මෙම පොදු මාර්ගෝපදේශ අනුගමනය කරන්න:
  — BSP විසින් අවශ්‍ය නම් හැර සියලුම DSP තීරු kernel_system තුළ තැබීමට උත්සාහ කරන්න.
  — kernel_system සඳහා වැඩි සම්පත් වෙන් කිරීමට උත්සාහ කරන්න.
  - කර්නල් කලාපයේ සටහන් ගණන අවම මට්ටමක තබා ගැනීමට උත්සාහ කරන්න.
  පහත රූපයේ දැක්වෙන්නේ PCIe සහ DDR බැංකුව අතර නල පාලමක් තැබීම සඳහා එකතු කරන ලද තට්ටුවකි.

රූපය 1. 10 නිකුතුවේ Intel Arria® 17.0 GX සඳහා OpenCL BSP Floorplan

උපරිම මෙහෙයුම් සංඛ්‍යාත සඳහා මාර්ගෝපදේශ
බොහෝ IPs දැනටමත් ප්‍රශස්ත කර තිබිය යුතු බැවින් කර්නල් මඟින් ලබා ගන්නා උපරිම මෙහෙයුම් සංඛ්‍යාතය (fmax) බොහෝ දුරට FPGA වේගය මත රඳා පවතී. කෙසේ වෙතත්, BSP බිම් සැලැස්ම මත පදනම්ව සමහර fmax පාඩු සිදුවිය හැකිය. උදාහරණයක් ලෙසample, සාමාන්‍යයෙන් BSP හි කර්නල් කලාපයේ කැපුම් ගණන කර්නල් fmax වලට බලපායි.
පහත රූපයේ දැක්වෙන පරිදි, හොඳම සාමාන්‍ය fmax ලබා දෙන හොඳම මූලික බීජ ලබා ගැනීම සඳහා:

1. කාලයට ගැලපෙන පළමු මූලික බීජය තෝරා ගැනීම වෙනුවට මූලික සම්පාදනය මත බීජ අතුගා දැමීම සිදු කරන්න.
2. ආයාත සම්පාදනය සිදු කරන්න (උදා සිට කර්නල් කිහිපයක් භාවිතා කිරීමෙන්ample සැලසුම්) සියලු සමත් මූලික බීජ මත.
3. සියලුම මූලික බීජ සඳහා සාමාන්‍ය fmax ගණනය කරන්න.
4. ඉහළම සාමාන්‍ය fmax ලබා දෙන මූලික බීජය තෝරන්න.
   හොඳම සාමාන්‍ය fmax සහිත මූලික බීජය BSP සමඟ මුදා හැරීමට හොඳ අපේක්ෂකයෙකි. ඔබ නිර්දේශිත පියවරයන්ට වඩා වෙනස් ප්‍රවේශයක් අනුගමනය කිරීමට තීරණය කරන්නේ නම්, කර්නල් ආනයන සම්පාදන ක්‍රියාවලියේ fmax හි 5-10% විචලනය ඔබට නිරීක්ෂණය කළ හැක.

රූපය 2. හොඳම මූලික බීජය හඳුනා ගැනීම

• බිම් සැලසුම් සීමාවන් නොමැතිව කර්නලය කෙතරම් වේගයෙන් ක්‍රියා කළ හැකිද යන්න තේරුම් ගැනීමට:
  1. කර්නලයේ පැතලි සම්පාදනයක් සිදු කර fmax නිරීක්ෂණය කරන්න.
  2. එකම කර්නලය මත ආනයන සම්පාදනයක් සිදු කර fmax නිරීක්ෂණය කරන්න.
  3. fmax ප්රතිඵල සසඳන්න.
  බිම් සැලැස්ම සීමා කිරීම් හේතුවෙන්, ආනයන compile fmax සෑම විටම flat compile fmax වලට වඩා අඩුය. බීජ ශබ්දය වළක්වා ගැනීම සඳහා, වැඩි මූලික බීජ සමඟ කර්නලය සම්පාදනය කර fmax ප්රතිඵල සංසන්දනය කිරීමේදී සාමාන්ය fmax සලකා බලන්න.
• පාදක සම්පාදනයක ඇති කර්නල් fmax කිසි විටෙකත් පැතලි හෝ ආනයන සම්පාදනයක් සමඟ සංසන්දනය නොකරන්න. පාදක සම්පාදනයේදී කර්නල් ඔරලෝසු ඉලක්ක ලිහිල් වන අතර එම නිසා ඔබට කිසිදා යහපත් ප්‍රතිඵල ලබා ගත නොහැක.
• පාදක හෝ ආයාත සම්පාදනයේදී කර්නල් ඔරලෝසු තීරණාත්මක මාර්ගය නිරීක්ෂණය කරන්න. තීරණාත්මක මාර්ගය කර්නලයේ සිට බිම් සැලැස්මේ ස්ථිතික කලාපයට හරස් කරන්නේ නම්, මෙම තීරණාත්මක මාර්ගය මඟ හැරීම සඳහා බිම් සැලැස්ම වෙනස් කරන්න හෝ තවත් මූලික බීජ කිහිපයක් ධාවනය කරන්න.

BSP සම්පත් භාවිතයේ කාර්යක්ෂමතාවය ඇගයීම සඳහා මාර්ගෝපදේශ

සම්පත් පරිහරණ ප්‍රතිශතය වැඩි වේtage, ඔබේ BSP හි ස්ථිතික ප්‍රදේශයේ ප්‍රදේශය භාවිතා කිරීම වඩා හොඳය. ඉහළ සම්පත් පරිහරණ ප්‍රතිශතයක්tage මඟින් කර්නල් කලාපය සඳහා වැඩි සම්පත් පවතින බව ද ගම්‍ය වේ.
සම්පත් උපයෝජන ප්‍රතිශතය ගණනය කිරීමට පහත පියවර අනුගමනය කරන්නtagඔබේ BSP හි ඊ:

1. ෆිටර් වාර්තාවේ කොටස් සංඛ්‍යාලේඛන අංශය යටතේ ඇති top.fit.rpt හෝ base.fit.rpt වෙතින් FPGA හි සියලුම සම්පත් සඳහා අගයන් ලබා ගන්න.
2. “freeze_wrapper_inst|kernel_system_inst” (කර්නල් කලාපය) සඳහා අගය අඩු කරන්න.

ඉඟිය:
අනෙකුත් සම්පත් වල අගයන්ට වඩා අනුවර්තන තාර්කික මොඩියුලයේ (ALM) අගයන් කෙරෙහි වැඩි අවධානයක් යොමු කරන්න. සම්පත් පරිහරණ ප්‍රතිශතය සහතික කර ගන්නtagALM සඳහා e යනු OpenCL යොමු BSP වෙත සමීප වේ. ඉතා ඉහළ ප්‍රතිශතයකිtage for ALM තදබදයට හේතු විය හැක, එය සම්පාදන කාලය වැඩි කළ හැකි අතර සංකීර්ණ කර්නලවල මාර්ග තදබදය හඳුන්වා දෙයි. කෙසේ වෙතත්, ඔබට සැමවිටම ස්ථිතික කලාප ප්‍රදේශය වැඩි කිරීමට හෝ අඩු කිරීමට හැකි අතර, සම්පාදනය කිරීමේ කාලය සහ fmax නිරීක්ෂණය කරන්න.
10 නිකුතුවේ Arria ® 17.0 GX උපාංගවල OpenCL BSP සම්පත් භාවිතය පහත වගුවෙන් පිළිබිඹු වේ.

වගුව 1.
10 නිකුතුවේ IntelArria 17.0 GX උපාංග OpenCL BSP සම්පත් භාවිතය

	මුළු ලබා ගත හැක	කර්නලය සඳහා වෙන් කර ඇත	BSP සඳහා තිබේ	BSP විසින් භාවිතා කරන ලදී	0/0
ඒ.එල්.එම්	427200	393800	33400	23818.	71.%
ලියාපදිංචි කරයි	1708800	1575200	133600	38913	29.%
M2OK	2713	2534	179	134	75.%
DSP	1518	1518	0	0	N/A

ස්ථිතික කලාපයට DSP කුට්ටි නොමැති වන පරිදි බිම් සැලැස්ම ක්‍රියාත්මක කර ඇති බව නිරීක්ෂණය කරන්න.

ලේඛන සංශෝධන ඉතිහාසය

වගුව 2.
OpenCL පුවරු ආධාරක පැකේජය සඳහා Intel FPGA SDK හි ලේඛන සංශෝධන ඉතිහාසය Floorplan Optimization Guide

දිනය	අනුවාදය	වෙනස්කම්
අගෝස්තු-17		මුල් නිකුතුව.

මාර්ගගත සංස්කරණය
ප්‍රතිපෝෂණ යවන්න
ID: 683312
AN-824
අනුවාදය: 2017.08.08
AN 824: OpenCL™ පුවරුව සඳහා Intel® FPGA SDK
ආධාරක පැකේජ Floorplan Optimization Guide

ලේඛන / සම්පත්

OpenCL පුවරු ආධාරක පැකේජය සඳහා intel AN 824 FPGA SDK [pdf] පරිශීලක මාර්ගෝපදේශය OpenCL පුවරු ආධාරක පැකේජ බිම් සැලැස්ම සඳහා AN 824 FPGA SDK, AN 824, OpenCL පුවරු ආධාරක පැකේජය සඳහා FPGA SDK, OpenCL පුවරු ආධාරක පැකේජ බිම් සැලැස්ම, පුවරු ආධාරක පැකේජය Floorplan, ආධාරක පැකේජය, පැකේජය, පැකේජය,

යොමු කිරීම්

• පරිශීලක අත්පොත