SE 824 FPGA SDK mo OpenCL Board
Fuafuaga Folafolaga Lagolago
Fa'aoga Taiala

 Intel® FPGA SDK mo OpenCL ™ Board Lagolago Package Folafola Taiala Fa'alelei
Ole Intel/® FPGA SDK mo OpenCL™ Board Support Package (BSP) Floorplan Optimization Guide o lo'o tu'uina atu ai ta'iala mo le fa'atulagaina o fola mo OpenCL) BSP. O lo'o tu'uina atu ai fo'i ta'iala ile auala e mafai ai ona e maua le fatu fa'avae i le averesi aupito sili ona maualuga ole fa'agaioiga ole taimi ma iloilo lelei le fa'aogaina o puna'oa a le BSP.
O lenei pepa e manatu e te masani i OpenCL(2) manatu e pei ona faamatalaina i le OpenCL Specification version 1.0 a le Khronos Group.

OpenCL BSP Compilation Flow
E lagolagoina e OpenCL BSP ituaiga nei o faʻasologa faʻapipiʻi:

• Fa'apipi'i mafolafola [–bsp-flow flat]: Fa'atino se tu'ufa'atasiga mafolafola o le mamanu atoa (BSP fa'atasi ai ma mea e gaosia ai fatu).
• Fa'avae tu'ufa'atasia [–bsp-flow base]: Fa'atino se tu'ufa'atasiga fa'avae e ala i le fa'aogaina o tapula'a LogicLock mai base.qsf file. O le fa'amoemoega o le uati o le fatu e fa'amalieina ina ia sili atu le saolotoga o meafaigaluega a le BSP e fetaui ma le taimi. O le base.qar database ua fausia e fa'asaoina ai meafaigaluega a le BSP, o le vaega fa'amau.
• Fa'aulufale fa'atasi [ ]: Toe fa'afo'isia le taimi tapuni fa'aitulagi fa'amau mai le base.qar fa'amaumauga ma fa'aputu na'o le fatu e fa'atupuina meafaigaluega. E fa'atuputeleina ai fo'i le fa'amoemoega o le uati o le fatu e maua ai le fa'aoga aupito sili ona maualuga ole fa'aogaina ole fatu (fmax).

Vaevaega o le Folafola o le OpenCL BSP
O le fa'afanua o le fola o le OpenCL BSP e masani ona vaevaeina i vaega nei e lua:

• Itulagi Static: Fa'atusaina le itulagi o lo'o iai meafaigaluega e feso'ota'i ma le BSP o lo'o tumau pea. Ua tapunia le taimi mo lenei itulagi i le taimi o le tuufaatasia faavae. I se tulaga lautele, o le faʻamoemoe o le faʻaitiitia o punaoa chip o loʻo faʻaogaina e lenei itulagi e tapunia taimi.
• Itu o le Kernel: Fa'atusaina le vaega toe fetuutuunai (PR) vaega o lo'o fa'aagaga mo freeze_wrapper_inst|kernel_system_inst module, lea e iai le fatu. I se tulaga lautele, o le sini o le faʻaagaga o punaoa chip i se tulaga maualuga mo lenei itulagi.

1. O le Intel FPGA SDK mo OpenCL e faʻavae i luga o se faʻasalalauga Khronos Faʻamatalaga, ma ua pasia le Khronos Conformance Testing Process. E mafai ona maua le tulaga o iai nei ile www.khronos.org/conformance.
2. OpenCL ma le OpenCL logo o fa'ailoga tau fefa'ataua'iga a Apple Inc. ma fa'aoga i le fa'atagaga a le Khronos Group™.

Intel Corporation. Ua taofia aia tatau uma. Intel, le Intel logo, ma isi fa'ailoga Intel o fa'ailoga fa'ailoga a le Intel Corporation po'o ona lala. E fa'amaonia e Intel le fa'atinoina o ana oloa FPGA ma semiconductor i fa'amatalaga o lo'o iai nei e tusa ai ma le fa'atonuga masani a Intel, ae fa'asaoina le aia tatau e fai ai suiga i so'o se oloa ma auaunaga i so'o se taimi e aunoa ma se fa'aaliga. E leai se tiute po'o se noataga e afua mai i le talosaga po'o le fa'aogaina o so'o se fa'amatalaga, oloa, po'o se auaunaga o lo'o fa'amatalaina i i'i se'i vagana ua malilie i ai i se faiga tusitusia e Intel. Ua fautuaina tagata fa'atau Intel ina ia maua le fa'amatalaga lata mai o fa'amatalaga masini a'o le'i fa'alagolago i so'o se fa'amatalaga fa'asalalau ma a'o le'i tu'uina atu oka mo oloa po'o tautua.
*O isi igoa ma fa'ailoga e mafai ona ta'ua o se meatotino a isi.

Taiala mo Fuafuaga o le Folafola o le OpenCL BSP

• Amata ile tu'ufa'atasiga mafolafola ina ia malamalama ai po'o fea e tu'u fa'anatura uma vaega autu ole BSP (aemaise poloka IP ma feso'ota'iga I/O e pei ole PCIe po'o le DDR). A'o e fuafuaina le BSP, atonu e tatau ona e mafaufau e fa'atuina laina paipatage i le va o IP e tapunia taimi. E tatau ona e ta'e muamua se saluina fatu mafolafola e fa'ailoa ai ala fa'aletonu faifaipea, ona taumafai lea e toe fa'aleleia.
  Motugaafa: - O se taimi lelei e tapunia ai le saluina o fatu e sili atu le avanoa e tapunia ai le taimi o le tuufaatasia.
  - Afai e te matauina faʻaletonu faifaipea i mm_interconnect * (vaega faʻaopoopo e Qsys), ona tatala lea o le System with Qsys Interconnect. viewer ma matau le lavelave o le faaletonu o le so'otaga. E mafai ona e fa'aopoopoina fa'apipi'i paipa i totonu o le viewia fa'aleleia le taimi. Afai e le mafai lava ona e foia le mataupu, atonu e tatau ona e talepeina le mm_interconnect * ala taua e ala i le faʻaopopoina o alalaupapa paipa Avalon.
• A'o fa'apipi'i fa'avae, amata ile LogicLock ile vaega o fatu o lo'o iai freeze_wrapper_inst|kernel_system_inst. E leai se isi tapula'a, e mafai e le Intel Quartus Prime ona tu'u sa'oloto le meafaigaluega a le BSP i le vaega o lo'o totoe o le pu. Fa'aoga le fa'apipi'i mafolafola ma fuafuaga va'a e iloa ai le tele ma le nofoaga o meafaigaluega a le BSP, pei ole PCIe ma le DDR. Ona, fa'aagaga le vaega o fatu e ala i le fa'aogaina o le LogicLock a'o aloese mai vaega autu fa'apipi'i o meafaigaluega a le BSP.
  Motugaafa: Afai o le aiga chip o loʻo faʻaaogaina e tutusa ma le reference platform ma afai e tutusa vaega o le BSP, atonu e sili atu le vave amata ile LogicLock regions mo freeze_wrapper_inst|kernel_system_inst o loʻo lafoina ma le OpenCL reference BSP ma faʻaogaina faʻaletonu.
• E mafai ona e fa'aopoopo vaega fa'aopoopo nei i lau BSP:
  — Faletupe manatua: Afai e te faʻaopoopo nisi faletupe manatua, e tatau ona e iloa le nofoaga o le faletupe I/O talu ai e te manaʻomia le faʻaopoopoina o alalaupapa paipa e fetaui ma le taimi.
  - I/O auala: E mafai ona e fa'aopoopo I/O auala e pei o le vitio, Ethernet, po'o le fa'asologa fa'asologa. Afai e te faʻaopoopoina I / O alalaupapa, e tatau ona e iloa le nofoaga o le faletupe I / O talu ai e te manaʻomia le faʻaogaina o vaega fou o le LogicLock mo le paipa pe a faigata le taimi tapuni.
  Motugaafa: Afai e te manaʻomia le faʻaopopoina o alalaupapa paipa (mo example, ona o le tele o le tuai o auala e mafua ai le faaletonu o le taimi), ona mafaufau lea i le mamao o le auala mai le punavai i le taunuuga o loʻo i totonu o le vaʻa ma faʻasaʻo se avanoa faʻaagaga mo le kernel itulagi.
• Mulimuli i taʻiala lautele nei pe a faʻasaoina vaega LogicLock mo le fatu:
  — Taumafai e tu'u uma koluma DSP i le kernel_system se'i vagana ua mana'omia e le BSP.
  - Taumafai e faʻaagaga nisi punaoa mo le kernel_system.
  — Taumafai e fa'aitiitia le aofa'i o notches i le vaega o fatu.
  O le ata o loʻo i lalo o loʻo faʻaalia ai se notch na faʻaopoopoina e tuʻu ai se alalaupapa paipa i le va o le PCIe ma le DDR bank.

Ata 1. OpenCL BSP Floorplan mo Intel Arria® 10 GX i le 17.0 Release

Ta'iala mo le Fa'agaoioiga Fa'atelega
Ole maualuga ole fa'agaoioiga ole taimi (fmax) e maua e fatu e tele lava ina fa'alagolago ile saoasaoa o le FPGA talu ai o le tele o IP e tatau ona fa'alelei. Ae peita'i, e ono iai ni fa'aletonu fmax e fa'atatau ile fuafuaga ole fola ole BSP. Mo example, e masani lava o le numera o tipi i totonu o le fatu o le BSP e afaina ai le kernel fmax.
E pei ona faʻaalia i le ata o loʻo i lalo, ia maua le fatu pito sili ona lelei e maua ai le fmax sili ona lelei:

1. Fai se salu fatu i luga o le tuufaatasiga faavae nai lo le filifilia o le fatu autu muamua e fetaui ma le taimi.
2. Faia le faʻapipiʻi faʻaulufale mai (e ala i le faʻaaogaina o nai fatu mai le example designs) i luga o fatu uma e pasia.
3. Fua fua le fmax mo fatu fatu uma.
4. Filifili le fatu fa'avae e maua ai le fmax maualuga maualuga.
   Ole fatu fa'avae e iai le fmax sili ona lelei ose sui lelei mo le fa'asa'olotoina ile BSP. Afai e te filifili e mulimuli i se auala e ese mai i laasaga fautuaina, atonu e te matauina le 5-10% fesuiaiga i le fmax o le kernel import compilation process.

Ata 2. Fa'ailoaina ole Fatu Sili Sili

• Ina ia malamalama i le saoasaoa e mafai ona tamoʻe ai le fatu e aunoa ma ni tapulaa o le fola:
  1. Faia se tuufaatasiga mafolafola o le fatu ma matau le fmax.
  2. Fa'atino se tu'ufa'atasiga fa'aulufale mai i luga o le fatu lava e tasi ma mata'ituina le fmax.
  3. Fa'atusatusa i'uga fmax.
  Ona o le fa'atapula'aina o le fola o le fale, o le fa'aulufale mai o le fa'apipi'i fmax e maualalo i taimi uma nai lo le fa'atasi fa'atasi fmax. Ina ia aloese mai le pisapisao o fatu, faʻapipiʻi le fatu ma sili atu fatu fatu ma mafaufau i le fmax averesi aʻo faʻatusatusa iʻuga fmax.
• Aua ne'i fa'atusatusaina le fatu fmax mai se fa'aputuga fa'avae ma se fa'atasi po'o se fa'aulufale mai. O faʻamoemoega o le uati o le Kernel e faʻamalieina i le taimi o le tuʻufaʻatasiga faavae ma o le mea lea, e te le maua lava iʻuga lelei.
• Mata'ituina le ala taua o le uati o le kernel i le fa'avae po'o le fa'aulufale mai. Afai o lo'o laasia le ala taua mai le fatu i le vaega mautu o le fola o le fale, sui le fola o le fola pe fa'asusu ni nai fatu fa'avae e aloese ai mai lenei ala taua.

Taiala mo le Iloiloga o le Fa'aaogaina o Punaoa a le BSP

Ole maualuga ole pasene ole fa'aogainatagu, o le lelei fo'i o le fa'aogaina o le eria i le vaega tu'usa'o o lau BSP. Ole pasene ole fa'aogaina o puna'oa maualugatage fa'apea fo'i o lo'o maua le tele o alagaoa mo le vaega o fatu.
Mulimuli i laasaga o loʻo i lalo e fuafua ai le pasene o le faʻaaogaina o punaoatage o lau BSP:

1. Aumai tau mo punaoa uma i le FPGA mai le pito i luga.fit.rpt poʻo le base.fit.rpt o loʻo maua i lalo o le Vaega o Fuainumera Faamauina o le lipoti a le Fitter.
2. Toese le tau mo le “freeze_wrapper_inst|kernel_system_inst” (kernel region).

Motugaafa:
Ia taula'i atili i tulaga taua o le fetuutuuna'i fa'aoga module (ALM) nai lo le tau o isi punaoa. Ia mautinoa o le pasene o le faaaogaina o punaoatage mo le ALM e latalata i le OpenCL reference BSP. Ose pasene maualuga teletage mo le ALM e ono o'o atu ai i le fa'apopoleina, lea e mafai ona fa'atuputeleina ai le taimi fa'aopoopo ma fa'ailoa mai ai le fa'aogaina o auala i fatu lavelave. Ae ui i lea, e mafai lava ona e faʻateleina pe faʻaititia le vaega o le itulagi, ma matau le taimi tuʻufaʻatasia ma le fmax.
O le laulau o loʻo i lalo o loʻo atagia ai le faʻaogaina o punaoa OpenCL BSP o Arria ® 10 GX masini i le 17.0 faʻasalalauga.

Laulau 1.
OpenCL BSP Resource Fa'aaogāina o masini IntelArria 10 GX i le 17.0 Fa'asalalauga

	Aofa'i Avanoa	Fa'apolopolo mo Kernel	Avanoa mo BSP	Fa'aaogaina e le BSP	0/0
ALEMA	427200	393800	33400	23818.	71.%
Tusitala	1708800	1575200	133600	38913	29.%
M2OK	2713	2534	179	134	75.%
DSP	1518	1518	0	0	N/A

Va'ai o le fa'atulagaina o le fola o lo'o fa'atinoina i se auala e leai ni poloka DSP i le itulagi tu'usa'o.

Talafaasolopito Toe Iloiloga o Pepa

Laulau 2.
Fa'amatalaga Toe Iloiloga o Fa'amaumauga o le Intel FPGA SDK mo OpenCL Board Support Package Floorplan Optimization Guide

Aso	Fa'aliliuga	Suiga
Aokuso-17		Fa'asalalauga muamua.

Faʻasinomaga Faʻainitaneti
Lauina Manatu
ID: 683312
AN-824
Fa'aliliuga: 2017.08.08
AN 824: Intel® FPGA SDK mo OpenCL™ Board
Lagolago afifi Folafola Taiala Fa'amalieina

Pepa / Punaoa

intel AN 824 FPGA SDK mo OpenCL Board Support Package Planplan [pdf] Taiala mo Tagata Fa'aoga AN 824 FPGA SDK mo OpenCL Board Support Package Folafola, AN 824, FPGA SDK mo OpenCL Board Support Package Folafola, OpenCL Board Support Package Folafola, Board Support Package Folafola, Support Package Folafola, afifi Folafola, Folafola

Fa'asinomaga

• Tusi Taiala