Вградени апликации STMicroelectronics ST92F120
ВОВЕД
Микроконтролерите за вградени апликации имаат тенденција да интегрираат се повеќе и повеќе периферни уреди, како и поголеми мемории. Обезбедувањето на вистинските производи со вистинските карактеристики како што се Flash, емулираниот EEPROM и широк спектар на периферни уреди по вистинска цена е секогаш предизвик. Затоа е задолжително редовно да се намалува големината на матрицата на микроконтролерот штом технологијата ќе го дозволи тоа. Овој главен чекор се однесува на ST92F120.
Целта на овој документ е да ги претстави разликите помеѓу микроконтролерот ST92F120 во технологијата од 0.50 микрони наспроти ST92F124/F150/F250 во технологијата од 0.35 микрони. Обезбедува некои насоки за надградба на апликациите и за неговите софтверски и хардверски аспекти.
Во првиот дел од овој документ, се наведени разликите помеѓу уредите ST92F120 и ST92F124/F150/F250. Во вториот дел се опишани модификациите потребни за апликативниот хардвер и софтвер.
НАДГРАДУВАЊЕ ОД ST92F120 НА ST92F124/F150/F250
Микроконтролерите ST92F124/F150/F250 кои користат технологија од 0.35 микрони се слични на микроконтролерите ST92F120 кои користат технологија од 0.50 микрони, но смалувањето се користи за додавање на некои нови функции и за подобрување на перформансите на уредите ST92F124/F150/F250. Речиси сите периферни уреди ги задржуваат истите карактеристики, поради што овој документ се фокусира само на изменетите делови. Ако нема разлика помеѓу периферниот уред од 0.50 микрони во однос на оној од 0.35, освен неговата технологија и методологија на дизајнирање, периферниот уред не е претставен. Новиот аналоген кон дигитален конвертор (ADC) е главната промена. Овој ADC користи единечен 16-канален A/D конвертор со резолуција од 10 бита наместо два 8-канални A/D конвертори со 8-битна резолуција. Новата организација на меморијата, новата единица за ресетирање и контрола на часовникот, внатрешен волtagРегулаторите и новите влезни/излезни бафери речиси ќе бидат транспарентни промени за апликацијата. Новите периферни уреди се контролната мрежа (CAN) и асинхрониот сериски комуникациски интерфејс (SCI-A).
ПИНОУТ
ST92F124/F150/F250 е дизајниран со цел да може да го замени ST92F120. Така, пинаутите се скоро исти. Неколкуте разлики се опишани подолу:
- Clock2 беше пресликана од портата P9.6 на P4.1
- Аналогните влезни канали беа пресликани според табелата подолу.
Табела 1. Мапирање на аналоген влезен канал
| ПИН | ST92F120 Пинут | ST92F124/F150/F250 Pinout |
| P8.7 | A1IN0 | AIN7 |
| … | … | … |
| P8.0 | A1IN7 | AIN0 |
| P7.7 | A0IN7 | AIN15 |
| … | … | … |
| P7.0 | A0IN0 | AIN8 |
- RXCLK1(P9.3), TXCLK1/ CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) беа отстранети бидејќи SCI1 беше заменет со SCI-A.
- Додадени се A21(P9.7) до A16 (P9.2) за да може надворешно да адресира до 22 бита.
- Достапни се 2 нови периферни уреди CAN: TX0 и RX0 (CAN0) на портите P5.0 и P5.1 и TX1 и RX1 (CAN1) на посебни пинови.
RW РЕСЕТИРАЊЕ СОСТОЈБА
Во состојба на ресетирање, RW се одржува високо со внатрешно слабо повлекување додека не беше на ST92F120.
ШМИТ ТРИГЕРИ
- I/O портите со специјални Schmitt тригери веќе не се присутни на ST92F124/F150/F250, туку се заменети со I/O порти со Schmitt тригери со висока хистереза. Поврзани I/O пинови се: P6[5-4].
- Разлики на VIL и VIH. Види Табела 2.
Табела 2. Влезно ниво Шмит тригер DC електрични карактеристики
(VDD = 5 V ± 10%, TA = -40 ° C до +125 ° C, освен ако не е поинаку наведено)
|
Симбол |
Параметар |
Уред |
Вредност |
Единица |
||
| мин | Тип(1) | Макс | ||||
|
ВИХ |
Внесете стандарден Шмит активирач на високо ниво
P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0] |
ST92F120 | 0.7 x VDD | V | ||
|
ST92F124/F150/F250 |
0.6 x VDD |
V |
||||
|
ВИЛ |
Влезен стандарден Шмит активирач на ниско ниво
P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0] |
ST92F120 | 0.8 | V | ||
|
ST92F124/F150/F250 |
0.2 x VDD |
V |
||||
| Влез ниско ниво
Висок Hyst.Schmitt тригер P4[7:6]-P6[5:4] |
ST92F120 | 0.3 x VDD | V | |||
| ST92F124/F150/F250 | 0.25 x VDD | V | ||||
|
VHYS |
Влезен хистерезис Стандарден Шмит активирач
P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0] |
ST92F120 | 600 | mV | ||
|
ST92F124/F150/F250 |
250 |
mV |
||||
| Влезна хистереза
Високо хист. Шмит тригер P4 [7:6] |
ST92F120 | 800 | mV | |||
| ST92F124/F150/F250 | 1000 | mV | ||||
| Влезна хистереза
Високо хист. Шмит тригер P6 [5:4] |
ST92F120 | 900 | mV | |||
| ST92F124/F150/F250 | 1000 | mV | ||||
Освен ако не е поинаку наведено, типичните податоци се засноваат на TA= 25°C и VDD= 5V. Тие се пријавени само за линии на упатства за дизајн што не се тестирани во производството.
ОРГАНИЗАЦИЈА НА МЕМОРИЈАТА
Надворешна меморија
На ST92F120, само 16 бита беа надворешно достапни. Сега, на уредот ST92F124/F150/F250, 22-те бита од MMU се надворешно достапни. Оваа организација се користи за да се олесни адресирањето до 4 надворешни Mbytes. Но, сегментите од 0h до 3h и од 20h до 23h не се надворешно достапни.
Флеш сектор организација
Секторите F0 до F3 имаат нова организација во 128K и 60K Flash уредите како што е прикажано во Табела 5 и Табела 6. Табела 3. и Табела 4 ја прикажуваат претходната организација.
Табела 3. Структура на меморија за 128K Flash ST92F120 Flash уред
| Сектор | Адреси | Максимална големина |
| TestFlash (TF) (Резервиран)
ОТП област Заштитни регистри (резервирани) |
230000h до 231F7Fh
231F80h до 231FFBh 231FFCh до 231FFFh |
8064 бајти
124 бајти 4 бајти |
| Блиц 0 (F0)
Блиц 1 (F1) Блиц 2 (F2) Блиц 3 (F3) |
000000h до 00FFFFh
010000h до 01BFFFh 01C000h до 01DFFFh 01E000h до 01FFFFh |
64 Кбајти
48 Кбајти 8 Кбајти 8 Кбајти |
| EEPROM 0 (E0)
EEPROM 1 (E1) Емулиран EEPROM |
228000h до 228FFFh
22C000h до 22CFFFh 220000h до 2203FFh |
4 Кбајти
4 Кбајти 1 Кбајти |
Табела 4. Структура на меморија за 60K Flash ST92F120 Flash уред
| Сектор | Адреси | Максимална големина |
| TestFlash (TF) (Резервиран)
ОТП област Заштитни регистри (резервирани) |
230000h до 231F7Fh
231F80h до 231FFBh 231FFCh до 231FFFh |
8064 бајти
124 бајти 4 бајти |
| Блиц 0 (F0) Резервиран блиц 1 (F1)
Блиц 2 (F2) |
000000h до 000FFFh
001000h до 00FFFFh 010000h до 01BFFFh 01C000h до 01DFFFh |
4 Кбајти
60 Кбајти 48 Кбајти 8 Кбајти |
| EEPROM 0 (E0)
EEPROM 1 (E1) Емулиран EEPROM |
228000h до 228FFFh
22C000h до 22CFFFh 220000h до 2203FFh |
4 Кбајти
4 Kbytes 1 Kbyte |
| Сектор | Адреси | Максимална големина |
| TestFlash (TF) (резервирана) OTP област
Заштитни регистри (резервирани) |
230000h до 231F7Fh
231F80h до 231FFBh 231FFCh до 231FFFh |
8064 бајти
124 бајти 4 бајти |
| Блиц 0 (F0)
Блиц 1 (F1) Блиц 2 (F2) Блиц 3 (F3) |
000000h до 001FFFh
002000h до 003FFFh 004000h до 00FFFFh 010000h до 01FFFFh |
8 Кбајти
8 Кбајти 48 Кбајти 64 Кбајти |
| Сектор | Адреси | Максимална големина |
| Хардвер емулиран EEPROM сек- | ||
| торзи | 228000h до 22CFFFh | 8 Кбајти |
| (резервирана) | ||
| Емулиран EEPROM | 220000h до 2203FFh | 1 Кбајти |
| Сектор | Адреси | Максимална големина |
| TestFlash (TF) (Резервиран)
ОТП област Заштитни регистри (резервирани) |
230000h до 231F7Fh
231F80h до 231FFBh 231FFCh до 231FFFh |
8064 бајти
124 бајти 4 бајти |
| Блиц 0 (F0)
Блиц 1 (F1) Блиц 2 (F2) Блиц 3 (F3) |
000000h до 001FFFh
002000h до 003FFFh 004000h до 00BFFFh 010000h до 013FFFh |
8 Кбајти
8 Кбајти 32 Кбајти 16 Кбајти |
| Хардверски емулирани EEPROM сектори
(резервирана) Емулиран EEPROM |
228000h до 22CFFFh
220000h до 2203FFh |
8 Кбајти
1 Кбајти |
Бидејќи локацијата на векторот за ресетирање на корисникот е поставена на адресата 0x000000, апликацијата може да го користи секторот F0 како област за подигнувач на корисник од 8 Кбајти или секторите F0 и F1 како област од 16 Кбајти.
Flash & E3PROM Контрола на регистрација Локација
За да се зачува регистар на покажувач на податоци (DPR), контролните регистри Flash и E3PROM (Емулиран E2PROM) се пресликуваат од страница 0x89 на страница 0x88 каде што е лоцирана областа E3PROM. На овој начин, само еден DPR се користи за да се укаже и на променливите E3PROM и на контролните регистри Flash и E2PROM. Но, регистрите се уште се достапни на претходната адреса. Адресите на новите регистри се:
- FCR 0x221000 & 0x224000
- ECR 0x221001 и 0x224001
- FESR0 0x221002 и 0x224002
- FESR1 0x221003 и 0x224003
Во апликацијата, овие локации на регистер обично се дефинирани во скриптата за поврзување file.
РЕСЕТИРАЈ И ЕДИНИЦА ЗА КОНТРОЛА НА ЧАСОВНИК (RCCU)
Осцилатор
Имплементиран е нов осцилатор со мала моќност со следните целни спецификации:
- Макс. 200 µamp. потрошувачка во режим на работа,
- 0 amp. во режим на застој,
PLL
Еден бит (бит7 БЕСПЛАТНО) е додаден во регистарот PLLCONF (R246, страница 55), ова е за да се овозможи режимот за слободно извршување. Вредноста на ресетирање за овој регистар е 0x07. Кога битот FREEN е ресетиран, тој го има истото однесување како кај ST92F120, што значи дека PLL е исклучен кога:
- влегување во режим на стоп,
- DX(2:0) = 111 во регистарот PLLCONF,
- внесување режими со мала моќност (Чекај за прекин или ниска моќност чекај за прекин) следејќи ги инструкциите на WFI.
Кога битот FREEN е поставен и се случи некој од условите наведени погоре, PLL влегува во режим на слободно работење и осцилира на ниска фреквенција која обично е околу 50 kHz.
Дополнително, кога PLL го обезбедува внатрешниот часовник, ако сигналот на часовникот исчезне (на пример поради скршен или исклучен резонатор...), автоматски се обезбедува сигнал за безбедносен часовник, дозволувајќи му на ST9 да изврши некои спасувачки операции.
Фреквенцијата на овој такт сигнал зависи од битовите DX[0..2] на регистарот PLLCONF (R246, страница 55).
Погледнете го листот со податоци ST92F124/F150/F250 за повеќе детали.
ВНАТРЕШЕН ТОМTAGЕ РЕГУЛАТОР
Во ST92F124/F150/F250, јадрото работи на 3.3V, додека В/И сè уште работат на 5V. За да се напојува напојувањето од 3.3 V до јадрото, додаден е внатрешен регулатор.
Всушност, овој томtage-регулаторот се состои од 2 регулатори:
- главен томtagе регулатор (VR),
- ниска моќност волtagе регулатор (LPVR).
Главниот томtagрегулаторот (VR) ја снабдува струјата што ја бара уредот во сите режими на работа. волtagрегулаторот (VR) се стабилизира со додавање на надворешен кондензатор (300 nF min-imum) на еден од двата Vreg пина. Овие Vreg пинови не се способни да управуваат со други надворешни уреди и се користат само за регулирање на напојувањето на внатрешното јадро.
Ниската моќност волtagрегулаторот (LPVR) генерира нестабилизиран волуменtage од приближно VDD/2, со минимална внатрешна статичка дисипација. Излезната струја е ограничена, така што не е доволна за целосен режим на работа на уредот. Обезбедува намалена потрошувачка на енергија кога чипот е во режим на ниска моќност (режими на чекање за прекин, ниска моќност чекање за прекин, стоп или стопирање).
Кога VR е активен, LPVR автоматски се деактивира.
ТАЈМЕР со ПРОДОЛЖЕНИ ФУНКЦИИ
Хардверските модификации во тајмерот за продолжена функција на ST92F124/F150/F250 во споредба со ST92F120 се однесуваат само на функциите за генерирање прекини. Но, некои специфични информации се додадени во документацијата во врска со режимот принудно споредување и режимот Еден пулс. Оваа информација може да се најде во ажурираниот лист со податоци ST92F124/F150/F250.
Влезно снимање/излез Споредба
На ST92F124/F150/F250, прекините IC1 и IC2 (OC1 и OC2) може да се овозможат одделно. Ова е направено со користење на 4 нови бита во регистарот CR3:
- IC1IE=CR3[7]: Влезно снимање 1 Овозможи прекин. Ако се ресетира, прекинот на Input Capture 1 се инхибира. Кога е поставено, се генерира прекин ако е поставено знамето ICF1.
- OC1IE=CR3[6]: Излез Споредба 1 Овозможи прекин. При ресетирање, прекинот на Output Compare 1 е инхибиран. Кога е поставено, се генерира прекин ако е поставено знаменцето OCF2.
- IC2IE=CR3[5]: Влезно снимање 2 Овозможи прекин. При ресетирање, прекинот на Input Capture 2 е инхибиран. Кога е поставено, се генерира прекин ако е поставено знамето ICF2.
- OC2IE=CR3[4]: Излез Споредба 2 Овозможи прекин. При ресетирање, прекинот на Output Compare 2 е инхибиран. Кога е поставено, се генерира прекин ако е поставено знаменцето OCF2.
Забелешка: Прекинот IC1IE и IC2IE (OC1IE и OC2IE) не е значаен ако е поставен ICIE (OCIE). За да се земе предвид, ICIE (OCIE) мора да се ресетира.
PWM режим
Битот OCF1 не може да се постави од хардверот во режимот PWM, но битот OCF2 се поставува секогаш кога бројачот се совпаѓа со вредноста во регистарот OC2R. Ова може да генерира прекин ако OCIE е поставен или ако OCIE се ресетира и OC2IE е поставен. Овој прекин ќе и помогне на секоја апликација каде што ширината или периодите на пулсот треба интерактивно да се менуваат.
А/Д КОНВЕРТЕР (ADC)
Додаден е нов A/D конвертор со следните главни карактеристики:
- 16 канали,
- 10-битна резолуција,
- 4 MHz максимална фреквенција (ADC часовник),
- 8 ADC часовник циклуси за sampвреме на траење,
- 20 ADC часовник циклус за време на конверзија,
- Читање на нула влез 0x0000,
- Читање на целосен размер 0xFFC0,
- Апсолутна точност е ± 4 LSBs.
Овој нов A/D конвертор ја има истата архитектура како и претходниот. Сè уште ја поддржува функцијата ан-алог чувар, но сега користи само 2 од 16-те канали. Овие 2 канали се конечни и адресите на каналите може да се изберат со софтвер. Со претходното решение со користење на две ADC ќелии, достапни беа четири аналогни чуварски канали, но на фиксни адреси на канали, канали 6 и 7.
Погледнете во ажурираниот лист со податоци ST92F124/F150/F250 за опис на новиот A/D конвертер.
I²C
I²C IERRP БИТ РЕСЕТИРАЊЕ
На ST92F124/F150/F250 I²C, битот IERRP (I2CISR) може да се ресетира преку софтвер, дури и ако е поставено едно од следните знаменца:
- SCLF, ADDTX, AF, STOPF, ARLO и BERR во регистарот I2CSR2
- SB бит во регистарот I2CSR1
Не е точно за ST92F120 I²C: битот IERRP не може да се ресетира со софтвер ако е поставено едно од овие знаменца. Поради оваа причина, на ST92F120, соодветната рутина за прекин (внесена по првиот настан) повторно се внесува веднаш доколку се случи друг настан за време на првото рутинско извршување.
БАРАЊЕ НА НАСТАН ЗА ЗАПОЧНУВАЊЕ
Разликата помеѓу ST92F120 и ST92F124/F150/F250 I²C постои на механизмот за генерирање на битови START.
За да генерира настан START, кодот на апликацијата ги поставува битовите START и ACK во регистарот I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;
Без избраната опција за оптимизација на компајлерот, таа се преведува во асемблер на следниот начин:
- – или R240, #12
- – ld r0, R240
- – ld R240,r0
Инструкцијата ИЛИ го поставува Start битот. На ST92F124/F150/F250, второто извршување на инструкцијата за вчитување резултира со второ барање за настан START. Овој втор настан СТАРТ се случува по следниот бајт пренос.
Со избрана која било од опциите за оптимизација на компајлерот, кодот на асемблер не бара втор настан START:
– или R240, #12
НОВИ ПЕРИФЕРИ
- Додадени се до 2 ќелии CAN (Controller Area Network). Спецификациите се достапни во ажурираниот лист со податоци ST92F124/F150/F250.
- Достапни се до 2 SCI: SCI-M (Multi-protocol SCI) е ист како кај ST92F120, но SCI-A (асинхрон SCI) е нов. Спецификациите за овој нов периферен уред се достапни во ажурираниот лист со податоци ST92F124/F150/F250.
2 ХАРДВЕРСКИ И СОФТВЕРСКИ МОДИФИКАЦИИ НА ТАБЛАТА ЗА АПЛИЦИРАЊЕ
ПИНОУТ
- Поради неговото повторно мапирање, CLOCK2 не може да се користи во истата апликација.
- SCI1 може да се користи само во асинхрон режим (SCI-A).
- Со модификациите на мапирањето на аналогните влезни канали може лесно да се ракува со софтвер.
ВНАТРЕШЕН ТОМTAGЕ РЕГУЛАТОР
Поради присуството на внатрешниот волtagрегулатор, надворешните кондензатори се потребни на Vreg пиновите за да се обезбеди јадрото со стабилизирано напојување. Во ST92F124/F150/F250, јадрото работи на 3.3V, додека В/И сè уште работат на 5V. Минималната препорачана вредност е 600 nF или 2*300 nF и растојанието помеѓу игличките Vreg и кондензаторите мора да се сведе на минимум.
Не треба да се прават други модификации на таблата за хардверска апликација.
РЕГИСТЕРИ И ОРГАНИЗАЦИЈА НА МЕМОРИЈАТА НА БЛИС И EEPROM КОНТРОЛА
За да зачувате 1 DPR, дефинициите на адресата на симболите што одговараат на контролните регистри Flash и EEPROM може да се изменат. Ова обично се прави во скриптата за поврзување file. 4-те регистри, FCR, ECR и FESR[0:1], се дефинирани на 0x221000, 0x221001, 0x221002 и 0x221003, соодветно.
Реорганизацијата на секторот Flash од 128 Kbyte, исто така, влијае на скриптата за поврзување file. Мора да се измени во согласност со новата секторска организација.
Погледнете во Дел 1.4.2 за опис на новата организација на секторот Flash.
РЕСЕТИРАЈ И ЕДИНИЦА ЗА КОНТРОЛА НА ЧАСОВНИК
Осцилатор
Кристален осцилатор
Дури и ако се одржува компатибилноста со дизајнот на плочата ST92F120, повеќе не се препорачува да се вметнува отпорник од 1MOhm паралелно со надворешниот кристален осцилатор на апликациската плоча ST92F124/F150/F250.
Протекување
Додека ST92F120 е чувствителен на истекување од GND до OSCIN, ST92F124/F1 50/F250 е чувствителен на истекување од VDD во OSCIN. Се препорачува да се опкружи кристалниот осцилатор со заземјувачки прстен на печатеното коло и да се нанесе слој за обложување за да се избегнат проблеми со влажноста, доколку е потребно.
Надворешен часовник
Дури и ако се одржува компатибилноста со дизајнот на плочата ST92F120, се препорачува да се примени надворешниот часовник на влезот OSCOUT.
Напредокотtagтие се:
- може да се користи стандарден влезен сигнал TTL, додека ST92F120 Vil на надворешниот часовник е помеѓу 400mV и 500mV.
- надворешниот отпорник помеѓу OSCOUT и VDD не е потребен.
PLL
Стандарден режим
Вредноста на ресетирање на регистарот PLLCONF (p55, R246) ќе ја стартува апликацијата на ист начин како во ST92F120. За да се користи режимот на слободно трчање во условите опишани во Дел 1.5, треба да се постави битот PLLCONF[7].
Режим на безбедносен часовник
Со користење на ST92F120, ако сигналот на часовникот исчезне, јадрото и периферниот часовник ST9 се запрени, ништо не може да се направи за да се конфигурира апликацијата во безбедна состојба.
Дизајнот ST92F124/F150/F250 го воведува сигналот за безбедносен часовник, апликацијата може да се конфигурира во безбедна состојба.
Кога сигналот на часовникот ќе исчезне (на пример поради скршен или исклучен резонатор), се случува настанот за отклучување PLL.
Побезбеден начин за управување со овој настан е да се овозможи надворешниот прекин INTD0 и да се додели на RCCU со поставување на битот INT_SEL во регистарот CLKCTL.
Поврзаната рутина за прекин го проверува изворот на прекин (видете во 7.3.6 Поглавје за генерирање прекини од листот со податоци ST92F124/F150/F250) и ја конфигурира апликацијата во безбедна состојба.
Забелешка: Периферниот часовник не е запрен и секој надворешен сигнал генериран од микроконтролерот (на пример PWM, сериска комуникација...) мора да се прекине за време на првите инструкции извршени од рутината за прекин.
ТАЈМЕР со ПРОДОЛЖЕНИ ФУНКЦИИ
Влезно снимање / излез Споредба
За да се генерира прекин на тајмер, програма развиена за ST92F120 можеби ќе треба да се ажурира во одредени случаи:
- Ако се користат тајмерските прекини IC1 и IC2 (OC1 и OC2), треба да се постави ICIE (OCIE) од регистарот CR1. Вредноста на IC1IE и IC2IE (OC1IE и OC2IE) во регистарот CR3 не е значајна. Значи, програмата не мора да се менува во овој случај.
- Ако е потребен само еден прекин, ICIE (OCIE) мора да се ресетира и IC1IE или IC2IE (OC1IE или OC2IE) мора да се постави во зависност од користениот прекин.
- Ако не се користи ниту еден од прекините на тајмерот, ICIE, IC1IE и IC2IE (OCIE, OC1IE и OC2IE) сите тие мора да се ресетираат.
PWM режим
Сега може да се генерира прекин на тајмер секој пат кога Counter = OC2R:
- За да го овозможите, поставете OCIE или OC2IE,
- За да го оневозможите, ресетирајте ги OCIE И OC2IE.
10-BIT ADC
Бидејќи новиот ADC е сосема поинаков, програмата ќе треба да се ажурира:
- Сите регистри на податоци се 10 бита, што ги вклучува и праговите регистри. Така, секој регистер е поделен на два 8-битни регистри: горен регистер и долен регистар, во кои се користат само 2 најзначајни бита:
- Почетниот канал за конверзија сега е дефиниран со битови CLR1[7:4] (Pg63, R252).
- Аналогните чуварски канали се избираат со битови CLR1[3:0]. Единствениот услов е двата канали да бидат блиски.
- ADC часовникот се избира со CLR2[7:5] (Pg63, R253).
- Регистрите за прекини не се изменети.
Поради зголемената должина на ADC регистрите, мапата на регистрите е различна. Локацијата на новите регистри е дадена во описот на ADC во ажурираниот лист со податоци ST92F124/F150/F250.
I²C
IERRP БИТ РЕСЕТИРАЊЕ
Во рутината за прекин ST92F124/F150/F250 посветена на настанот Error Pending (поставен е IERRP), мора да се имплементира софтверска јамка.
Оваа јамка го проверува секое знаменце и ги извршува соодветните потребни дејства. Јамката нема да заврши додека не се ресетираат сите знаменца.
На крајот од извршувањето на оваа софтверска јамка, IERRP битот се ресетира од софтверот и кодот излегува од рутината за прекин.
START Барање настан
За да избегнете каков било несакан двоен настан СТАРТ, користете која било од опциите за оптимизација на компајлерот, во Makefile.
На пример:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis
НАДГРАДУВАЊЕ И РЕКОНФИГУРИРАЊЕ НА ВАШИОТ ST9 HDS2V2 ЕМУЛАТОР
ВОВЕД
Овој дел содржи информации за тоа како да го надградите фирмверот на вашиот емулатор или да го реконфигурирате за да поддржува сонда ST92F150. Откако ќе го реконфигурирате вашиот емулатор да поддржува сонда ST92F150, можете да го конфигурирате за да поддржува друга сонда (на пр.ample a ST92F120 сонда) следејќи ја истата постапка и избирајќи ја соодветната сонда.
ПРЕДУСЛОВИ ЗА НАДГРАДУВАЊЕ И/ИЛИ РЕКОНФИГУРИРАЊЕ НА ВАШИОТ ЕМУЛАТОР
Следниве ST9 HDS2V2 емулатори и сонди за емулација поддржуваат надградби и/или реконфигурација со нов хардвер со сонда:
- ST92F150-EMU2
- ST92F120-EMU2
- ST90158-EMU2 и ST90158-EMU2B
- ST92141-EMU2
- ST92163-EMU2
Пред да се обидете да извршите надградба/реконфигурација на вашиот емулатор, мора да бидете сигурни дека се исполнети СИТЕ од следниве услови: - Верзијата на мониторот на вашиот емулатор ST9-HDS2V2 е повисока или еднаква на 2.00. [Можете да видите која верзија на монитор ја има вашиот емулатор во полето Target на прозорецот За ST9+ Visual Debug, кој го отворате со избирање Help>About.. од главното мени на ST9+ Visual Debug.]
- Ако вашиот компјутер работи на оперативниот систем Windows ® NT ®, мора да имате администраторски привилегии.
- Мора да сте го инсталирале синџирот на алатки ST9+ V6.1.1 (или понова) на компјутерот-домаќин поврзан со вашиот емулатор ST9 HDS2V2.
КАКО ДА ГО НАДГРАДИТЕ/ПРЕКОНФИГУРИРАТЕ ВАШИОТ ST9 HDS2V2 ЕМУЛАТОР
Постапката ви кажува како да го надградите/конфигурирате вашиот ST9 HDS2V2 емулатор. Бидете сигурни дека ги исполнувате сите предуслови пред да започнете, инаку може да го оштетите вашиот емулатор со извршување на оваа постапка.
- Осигурете се дека вашиот ST9 HDS2V2 емулатор е поврзан преку паралелната порта со вашиот компјутер домаќин кој работи или со Windows ® 95, 98, 2000 или NT ®. Ако го реконфигурирате вашиот емулатор да се користи со нова сонда, новата сонда мора да биде физички поврзана со главната плоча HDS2V2 користејќи ги трите флексибилни кабли.
- На компјутерот домаќин, од Windows ®, изберете Start > Run….
- Кликнете на копчето Преглед за да прелистувате во папката каде што сте го инсталирале синџирот на алатки ST9+ V6.1.1. Стандардно, патеката на папката за инсталација е C:\ST9PlusV6.1.1\... Во папката за инсталација, прелистајте до подпапката ..\downloader\.
- Лоцирајте го ..\downloader\ \ директориум што одговара на името на емулаторот што сакате да го надградите/конфигурирате.
За прampле, ако сакате повторно да го конфигурирате вашиот емулатор ST92F120 да се користи со сондата за емулација ST92F150-EMU2, прелистајте до ..\downloader\ \ директориум.
5. Потоа изберете го директориумот што одговара на верзијата што сакате да ја инсталирате (на прample, верзијата V1.01 се наоѓа во ..\downloader\ \v92\) и изберете го file (на прample, setup_st92f150.bat).
6. Кликнете на Отвори.
7. Кликнете OK во прозорецот Run. Ажурирањето ќе започне. Треба едноставно да ги следите упатствата прикажани на екранот на вашиот компјутер.
ПРЕДУПРЕДУВАЊЕ: Не прекинувајте го емулаторот или програмата додека ажурирањето е во тек! Вашиот емулатор може да биде оштетен!
„СЕГАШНАТА БЕЛЕШКА КОЈА Е САМО ЗА УПАТСТВО СМЕЕ НА ОБЕЗБЕДУВАЊЕ НА КЛИЕНТИТЕ СО ИНФОРМАЦИИ ЗА НИВНИТЕ ПРОИЗВОДИ СО СО цел ТИЕ ДА ЗАШТЕДАТ ВРЕМЕ. КАКО РЕЗУЛТАТ, STMICROELECTRONICS НЕ СЕ СЕ ОДГОВАРА ЗА НИКАКВА ДИРЕКТНА, ИНДИРЕКТНА ИЛИ СОСЕДНИЧКА ШТЕТА ВО ОДНОС НА КОИ СЕКОЈА ПОТВРЖАЊА КОИ ПРОИЗЛЕКУВААТ ОД СОДРЖИНАТА НА ТАКВАТА БЕЛЕШКА ЗА ТАКВАТА ЗАБЕЛЕШКА ЗА ТАКВАТА ЗАБЕЛЕШКА. ”
Се верува дека доставените информации се точни и веродостојни. Сепак, STMicroelectronics не презема никаква одговорност за последиците од користењето на таквите информации ниту за какво било прекршување на патенти или други права на трети страни што може да произлезат од нивната употреба. Ниту една лиценца не е дадена по пат на патент или патентни права на STMicroelectronics. Спецификациите споменати во оваа публикација се предмет на промена без најава. Оваа публикација ги заменува и ги заменува сите претходно доставени информации. Производите на STMicroelectronics не се овластени за употреба како критични компоненти во уреди или системи за поддршка на животот без експлицитно писмено одобрение од STMicroelectronics.
Логото ST е регистрирана трговска марка на STMicroelectronics
2003 STMicroelectronics – Сите права се задржани.
Купувањето на I2C компоненти од STMicroelectronics дава лиценца според патентот I2C на Philips. Правата за користење на овие компоненти во системот I2C се доделуваат под услов системот да одговара на стандардната спецификација на I2C како што е дефинирано од Philips.
Група на компании STMicroelectronics
Австралија – Бразил – Канада – Кина – Финска – Франција – Германија – Хонг Конг – Индија – Израел – Италија – Јапонија
Малезија – Малта – Мароко – Сингапур – Шпанија – Шведска – Швајцарија – Обединетото Кралство – САД
http://www.st.com
Документи / ресурси
 |
Вградени апликации STMicroelectronics ST92F120 [pdf] Инструкции ST92F120 Вградени апликации, ST92F120, Вградени апликации, Апликации |
