Aplicações incorporadas STMicroelectronics ST92F120

INTRODUÇÃO

Microcontroladores para aplicações embarcadas tendem a integrar cada vez mais periféricos, bem como memórias maiores. Fornecer os produtos certos com os recursos certos, como Flash, EEPROM emulada e uma ampla variedade de periféricos pelo custo certo, é sempre um desafio. É por isso que é obrigatório reduzir regularmente o tamanho da matriz do microcontrolador assim que a tecnologia permitir. Esta etapa importante se aplica ao ST92F120.
O objetivo deste documento é apresentar as diferenças entre o microcontrolador ST92F120 na tecnologia de 0.50 mícron e o ST92F124/F150/F250 na tecnologia de 0.35 mícron. Ele fornece algumas diretrizes para atualizar aplicativos tanto em aspectos de software quanto de hardware.
Na primeira parte deste documento, estão listadas as diferenças entre os dispositivos ST92F120 e ST92F124/F150/F250. Na segunda parte são descritas as modificações necessárias no hardware e software da aplicação.

ATUALIZANDO DO ST92F120 PARA O ST92F124/F150/F250
Os microcontroladores ST92F124/F150/F250 que usam tecnologia de 0.35 mícron são semelhantes aos microcontroladores ST92F120 que usam tecnologia de 0.50 mícron, mas a redução é usada para adicionar alguns novos recursos e melhorar o desempenho dos dispositivos ST92F124/F150/F250. Quase todos os periféricos mantêm as mesmas características, razão pela qual este documento se concentra apenas nas seções modificadas. Se não houver diferença entre o periférico de 0.50 mícron e o de 0.35, além da tecnologia e metodologia de design, o periférico não é apresentado. O novo conversor analógico para digital (ADC) é a principal mudança. Este ADC usa um único conversor A/D de 16 canais com resolução de 10 bits em vez de dois conversores A/D de 8 canais com resolução de 8 bits. A nova organização da memória, nova unidade de controle de reset e relógio, volume internotagOs reguladores e novos buffers de E/S serão mudanças quase transparentes para a aplicação. Os novos periféricos são a Controller Area Network (CAN) e a assíncrona Serial Communication Interface (SCI-A).

PINAGEM
O ST92F124/F150/F250 foi projetado para poder substituir o ST92F120. Assim, as pinagens são quase as mesmas. As poucas diferenças são descritas abaixo:

• Clock2 foi remapeado da porta P9.6 para P4.1
• Os canais de entrada analógica foram remapeados conforme tabela abaixo.

Tabela 1. Mapeamento de canais de entrada analógica

ALFINETE	Pinagem ST92F120	Pinagem ST92F124/F150/F250
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) foram removidos porque SCI1 foi substituído por SCI-A.
• A21(P9.7) até A16 (P9.2) foram adicionados para poder endereçar até 22 bits externamente.
• Estão disponíveis 2 novos dispositivos periféricos CAN: TX0 e RX0 (CAN0) nas portas P5.0 e P5.1 e TX1 e RX1 (CAN1) nos pinos dedicados.

ESTADO DE REINICIALIZAÇÃO DE RW
No estado de reinicialização, o RW é mantido alto com um pull-up interno fraco, enquanto não estava no ST92F120.

GATILHOS SCHMITT

• As portas de E/S com gatilhos Schmitt especiais não estão mais presentes no ST92F124/F150/F250, mas foram substituídas por portas de E/S com gatilhos Schmitt de alta histerese. Os pinos de E/S relacionados são: P6[5-4].
• Diferenças no VIL e VIH. Consulte a Tabela 2.

Tabela 2. Características elétricas DC do acionador Schmitt de nível de entrada
(VDD = 5 V ± 10%, TA = –40° C a +125° C, salvo especificação em contrário)

Símbolo	Parâmetro	Dispositivo	Valor			Unidade
			Mínimo	Tipo(1)	Máx.
VIH	Gatilho Schmitt padrão de alto nível de entrada P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Gatilho Schmitt padrão de baixo nível de entrada P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Entrada de baixo nível Gatilho de alta hist.Schmitt P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Gatilho Schmitt padrão de histerese de entrada P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Histerese de entrada Alta Hist. Gatilho Schmitt P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Histerese de entrada Alta Hist. Gatilho Schmitt P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Salvo indicação em contrário, os dados típicos baseiam-se em TA= 25°C e VDD= 5V. Eles são relatados apenas para diretrizes de projeto não testadas em produção.

ORGANIZAÇÃO DA MEMÓRIA

Memória externa
No ST92F120, apenas 16 bits estavam disponíveis externamente. Agora, no dispositivo ST92F124/F150/F250, os 22 bits da MMU estão disponíveis externamente. Esta organização é utilizada para facilitar o endereçamento de até 4 Mbytes externos. Mas os segmentos 0h às 3h e 20h às 23h não estão disponíveis externamente.

Organização do Setor Flash
Os setores F0 a F3 possuem uma nova organização nos dispositivos Flash de 128K e 60K conforme mostrado na Tabela 5 e Tabela 6. A Tabela 3. e a Tabela 4 mostram a organização anterior.

Tabela 3. Estrutura de memória para dispositivo Flash ST128F92 Flash de 120K

Setor	Endereços	Tamanho máximo
TestFlash (TF) (reservado) Área OTP Registros de Proteção (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h a 00FFFFh 010000h às 01BFFFh 01C000h a 01DFFFh 01E000h a 01FFFFh	64 KB 48 KB 8 KB 8 KB
EEPROM0 (E0) EEPROM1 (E1) EEPROM emulada	228000h a 228FFFh 22C000h às 22CFFFh 220000h a 2203FFh	4 KB 4 KB 1 Kbyte

Tabela 4. Estrutura de memória para dispositivo Flash ST60F92 Flash de 120K

Setor	Endereços	Tamanho máximo
TestFlash (TF) (reservado) Área OTP Registros de Proteção (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Reservado Flash 1 (F1) Flash 2 (F2)	000000h a 000FFFh 001000h a 00FFFFh 010000h às 01BFFFh 01C000h a 01DFFFh	4 KB 60 KB 48 KB 8 KB
EEPROM0 (E0) EEPROM1 (E1) EEPROM emulada	228000h a 228FFFh 22C000h às 22CFFFh 220000h a 2203FFh	4 KB 4 Kbytes 1 Kbyte

Setor	Endereços	Tamanho máximo
TestFlash (TF) (Reservado) Área OTP Registros de Proteção (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h a 001FFFh 002000h a 003FFFh 004000h a 00FFFFh 010000h a 01FFFFh	8 KB 8 KB 48 KB 64 KB

Setor	Endereços	Tamanho máximo
Seção EEPROM emulada por hardware
Tors	228000h a 22CFFFh	8 KB
(reservado)
EEPROM emulada	220000h a 2203FFh	1 Kbyte

Setor	Endereços	Tamanho máximo
TestFlash (TF) (reservado) Área OTP Registros de Proteção (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h a 001FFFh 002000h a 003FFFh 004000h às 00BFFFh 010000h a 013FFFh	8 KB 8 KB 32 KB 16 KB
Setores EEPROM emulados por hardware (reservado) EEPROM emulada	228000h a 22CFFFh   220000h a 2203FFh	8 KB   1 Kbyte

Como a localização do vetor de redefinição do usuário está definida no endereço 0x000000, o aplicativo pode usar o setor F0 como uma área do bootloader do usuário de 8 Kbytes ou os setores F0 e F1 como uma área de 16 Kbytes.

Localização do registro de controle Flash e E3PROM
Para salvar um registro ponteiro de dados (DPR), os registros de controle Flash e E3PROM (E2PROM emulado) são remapeados da página 0x89 para a página 0x88 onde a área E3PROM está localizada. Desta forma, apenas um DPR é utilizado para apontar tanto para as variáveis ​​E3PROM quanto para os registradores de controle Flash e E2PROM. Mas os registos continuam acessíveis no endereço anterior. Os novos endereços de registro são:

• FCR 0x221000 e 0x224000
• ECR 0x221001 e 0x224001
• FESR0 0x221002 e 0x224002
• FESR1 0x221003 e 0x224003
  No aplicativo, esses locais de registro geralmente são definidos no script do vinculador file.

UNIDADE DE CONTROLE DE REINICIALIZAÇÃO E RELÓGIO (RCCU)
Oscilador

Um novo oscilador de baixa potência é implementado com as seguintes especificações alvo:

• Máx. 200 µamp. consumo no modo Running,
• 0 amp. no modo de parada,

PLL
Um bit (bit7 FREEN) foi adicionado ao registro PLLCONF (R246, página 55), para ativar o modo Free Running. O valor de reinicialização para este registro é 0x07. Quando o bit FREEN é zerado, ele tem o mesmo comportamento do ST92F120, ou seja, o PLL é desligado quando:

• entrando no modo de parada,
• DX(2:0) = 111 no registro PLLCONF,
• entrar nos modos de baixo consumo de energia (Aguardar interrupção ou Esperar baixo consumo de energia) seguindo as instruções WFI.

Quando o bit FREEN é definido e qualquer uma das condições listadas acima ocorre, o PLL entra no modo Free Running e oscila em uma frequência baixa que normalmente é de cerca de 50 kHz.
Além disso, quando o PLL fornece o relógio interno, se o sinal do relógio desaparecer (por exemplo, devido a um ressonador quebrado ou desconectado…), um sinal de relógio de segurança é fornecido automaticamente, permitindo que o ST9 execute algumas operações de resgate.
A frequência deste sinal de clock depende dos bits DX[0..2] do registro PLLCONF (R246, página 55).
Consulte a folha de dados ST92F124/F150/F250 para obter mais detalhes.

 VOL INTERNOTAGE REGULADOR
No ST92F124/F150/F250, o núcleo opera a 3.3V, enquanto as E/S ainda operam a 5V. Para fornecer energia de 3.3 V ao núcleo, um regulador interno foi adicionado.

Na verdade, este volumetagO regulador consiste em 2 reguladores:

• um volume principaltage regulador (VR),
• um vol de baixa potênciatage regulador (LPVR).

O volume principaltagO regulador (VR) fornece a corrente exigida pelo dispositivo em todos os modos de operação. O volumetagO regulador (VR) é estabilizado pela adição de um capacitor externo (mínimo de 300 nF) em um dos dois pinos Vreg. Esses pinos Vreg não são capazes de acionar outros dispositivos externos e são usados ​​apenas para regular a fonte de alimentação do núcleo interno.
O volume de baixa potênciatagO regulador (LPVR) gera um vol não estabilizadotage de aproximadamente VDD/2, com dissipação estática interna mínima. A corrente de saída é limitada, portanto não é suficiente para o modo de operação total do dispositivo. Ele fornece consumo de energia reduzido quando o chip está no modo de baixo consumo de energia (modos Wait For Interrupt, Low Power Wait For Interrupt, Stop ou Halt).
Quando o VR está ativo, o LPVR é automaticamente desativado.

TEMPORIZADOR DE FUNÇÃO ESTENDIDA

As modificações de hardware no Extended Function Timer do ST92F124/F150/F250 em comparação com o ST92F120 dizem respeito apenas às funções de geração de interrupções. Mas algumas informações específicas foram adicionadas à documentação sobre o modo Forced Compare e o modo One Pulse. Esta informação pode ser encontrada na Folha de Dados ST92F124/F150/F250 atualizada.

Captura de entrada/comparação de saída
No ST92F124/F150/F250, as interrupções IC1 e IC2 (OC1 e OC2) podem ser habilitadas separadamente. Isso é feito usando 4 novos bits no registrador CR3:

• IC1IE=CR3[7]: Habilitação de interrupção de captura de entrada 1. Se for reinicializado, a interrupção do Input Capture 1 será inibida. Quando definido, uma interrupção será gerada se o sinalizador ICF1 estiver definido.
• OC1IE=CR3[6]: Habilitação de interrupção de comparação de saída 1. Quando reinicializado, a interrupção de comparação de saída 1 é inibida. Quando definido, uma interrupção será gerada se o sinalizador OCF2 estiver definido.
• IC2IE=CR3[5]: Habilitação de interrupção de captura de entrada 2. Quando reinicializado, a interrupção do Input Capture 2 é inibida. Quando definido, uma interrupção será gerada se o sinalizador ICF2 estiver definido.
• OC2IE=CR3[4]: Habilitação de interrupção de comparação de saída 2. Quando reinicializado, a interrupção da comparação de saída 2 é inibida. Quando definido, uma interrupção será gerada se o sinalizador OCF2 estiver definido.
  Observação: As interrupções IC1IE e IC2IE (OC1IE e OC2IE) não são significativas se o ICIE (OCIE) estiver definido. Para ser levado em consideração, o ICIE (OCIE) deve ser zerado.

Modo PWM
O bit OCF1 não pode ser definido por hardware no modo PWM, mas o bit OCF2 é definido sempre que o contador corresponde ao valor no registro OC2R. Isso pode gerar uma interrupção se o OCIE estiver definido ou se o OCIE for redefinido e o OC2IE estiver definido. Esta interrupção ajudará qualquer aplicação onde as larguras de pulso ou períodos precisem ser alterados interativamente.

CONVERSOR A/D (ADC)
Um novo conversor A/D com os seguintes recursos principais foi adicionado:

• 16 canais,
• resolução de 10 bits,
• Frequência máxima de 4 MHz (relógio ADC),
• 8 ciclos de clock ADC por sampdemorando,
• Ciclo de clock de 20 ADC para tempo de conversão,
• Leitura de entrada zero 0x0000,
• Leitura em escala completa 0xFFC0,
• A precisão absoluta é de ± 4 LSBs.

Este novo conversor A/D possui a mesma arquitetura do anterior. Ele ainda suporta o recurso de watchdog analógico, mas agora usa apenas 2 dos 16 canais. Esses 2 canais são contíguos e os endereços dos canais podem ser selecionados por software. Com a solução anterior usando duas células ADC, quatro canais analógicos de watchdog estavam disponíveis, mas em endereços de canal fixos, canais 6 e 7.
Consulte a folha de dados ST92F124/F150/F250 atualizada para a descrição do novo conversor A/D.
 I²C

REINICIALIZAÇÃO DE BIT IERRP I²C
No ST92F124/F150/F250 I²C, o bit IERRP (I2CISR) pode ser redefinido por software mesmo se um dos seguintes sinalizadores estiver definido:

• SCLF, ADDTX, AF, STOPF, ARLO e BERR no registrador I2CSR2
• Bit SB no registro I2CSR1

Isso não é verdade para o ST92F120 I²C: o bit IERRP não pode ser redefinido pelo software se um desses sinalizadores estiver definido. Por esta razão, no ST92F120, a rotina de interrupção correspondente (inserida após um primeiro evento) é reinserida imediatamente se outro evento ocorrer durante a execução da primeira rotina.

INICIAR PEDIDO DE EVENTO
Existe uma diferença entre o ST92F120 e o ST92F124/F150/F250 I²C no mecanismo de geração de bits START.
Para gerar um evento START, o código da aplicação define os bits START e ACK no registro I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Sem a opção de otimização do compilador selecionada, ele é traduzido em assembler da seguinte maneira:

• – ou R240,#12
• – ld r0,R240
• – ld R240,r0

A instrução OR define o bit inicial. No ST92F124/F150/F250, a segunda execução da instrução de carregamento resulta em uma segunda solicitação de evento START. Este segundo evento START ocorre após a próxima transmissão de byte.
Com qualquer uma das opções de otimização do compilador selecionada, o código assembler não solicita um segundo evento START:
– ou R240,#12

NOVOS PERIFÉRICOS

• Foram adicionadas até 2 células CAN (Controller Area Network). As especificações estão disponíveis na folha de dados ST92F124/F150/F250 atualizada.
• Estão disponíveis até 2 SCIs: o SCI-M (SCI multiprotocolo) é o mesmo do ST92F120, mas o SCI-A (SCI assíncrono) é novo. As especificações deste novo periférico estão disponíveis na ficha técnica ST92F124/F150/F250 atualizada.

2 MODIFICAÇÕES DE HARDWARE E SOFTWARE NA PLACA DE APLICAÇÃO

PINAGEM

• Devido ao seu remapeamento, CLOCK2 não pode ser utilizado na mesma aplicação.
• SCI1 só pode ser usado em modo assíncrono (SCI-A).
• As modificações no mapeamento dos canais de entrada analógica podem ser facilmente realizadas por software.

VOL INTERNOTAGE REGULADOR
Devido à presença do vol internotagNo regulador, são necessários capacitores externos nos pinos Vreg para fornecer ao núcleo uma fonte de alimentação estabilizada. No ST92F124/F150/F250, o núcleo opera a 3.3V, enquanto as E/S ainda operam a 5V. O valor mínimo recomendado é 600 nF ou 2*300 nF e a distância entre os pinos Vreg e os capacitores deve ser mantida no mínimo.
Nenhuma outra modificação precisa ser feita na placa de aplicação de hardware.

REGISTROS DE CONTROLE FLASH E EEPROM E ORGANIZAÇÃO DE MEMÓRIA
Para economizar 1 DPR, as definições de endereço de símbolo que correspondem aos registros de controle Flash e EEPROM podem ser modificadas. Isso geralmente é feito no script do vinculador file. Os 4 registros, FCR, ECR e FESR[0:1], foram definidos em 0x221000, 0x221001, 0x221002 e 0x221003, respectivamente.
A reorganização do setor Flash de 128 Kbytes também afeta o script do vinculador file. Deve ser modificado em conformidade com a nova organização setorial.
Consulte a Seção 1.4.2 para a descrição da nova organização do setor Flash.

UNIDADE DE CONTROLE DE RESET E RELÓGIO

Oscilador
Oscilador de cristal
Mesmo que a compatibilidade com o design da placa ST92F120 seja mantida, não é mais recomendado inserir um resistor de 1MOhm em paralelo com o oscilador de cristal externo em uma placa de aplicação ST92F124/F150/F250.

Vazamentos
Enquanto o ST92F120 é sensível a vazamentos de GND para OSCIN, o ST92F124/F1 50/F250 é sensível a vazamentos de VDD para OSCIN. Recomenda-se envolver o oscilador de cristal com um anel de aterramento na placa de circuito impresso e aplicar uma película de revestimento para evitar problemas de umidade, se necessário.
Relógio externo
Mesmo que a compatibilidade com o design da placa ST92F120 seja mantida, recomenda-se aplicar o relógio externo na entrada OSCOUT.
A vantagemtagsão:

• um sinal de entrada TTL padrão pode ser usado enquanto o ST92F120 Vil no relógio externo está entre 400mV e 500mV.
• o resistor externo entre OSCOUT e VDD não é necessário.

PLL
Modo Padrão
O valor de reset do registro PLLCONF (p55, R246) iniciará a aplicação da mesma forma que no ST92F120. Para utilizar o modo free running nas condições descritas na Seção 1.5, o bit PLLCONF[7] deve ser setado.

Modo Relógio de Segurança
Usando o ST92F120, se o sinal do clock desaparecer, o núcleo ST9 e o relógio periférico forem parados, nada poderá ser feito para configurar o aplicativo em um estado seguro.
O design ST92F124/F150/F250 introduz o sinal do relógio de segurança, a aplicação pode ser configurada em um estado seguro.
Quando o sinal do relógio desaparece (por exemplo, devido a um ressonador quebrado ou desconectado), ocorre o evento de desbloqueio do PLL.
A maneira mais segura de gerenciar este evento é habilitar a interrupção externa INTD0 e atribuí-la ao RCCU configurando o bit INT_SEL no registrador CLKCTL.
A rotina de interrupção associada verifica a fonte de interrupção (consulte o capítulo 7.3.6 Geração de interrupção da folha de dados ST92F124/F150/F250) e configura a aplicação em um estado seguro.
Nota: O relógio periférico não é parado e qualquer sinal externo gerado pelo microcontrolador (por exemplo PWM, comunicação serial…) deve ser parado durante as primeiras instruções executadas pela rotina de interrupção.

TEMPORIZADOR DE FUNÇÃO ESTENDIDA
Captura de entrada/comparação de saída
Para gerar uma interrupção do temporizador, um programa desenvolvido para o ST92F120 pode precisar ser atualizado em certos casos:

• Se as interrupções do temporizador IC1 e IC2 (OC1 e OC2) forem usadas, o ICIE (OCIE) do registro CR1 deverá ser definido. O valor do IC1IE e IC2IE (OC1IE e OC2IE) no registro CR3 não é significativo. Portanto, o programa não precisa ser modificado neste caso.
• Se for necessária apenas uma interrupção, o ICIE (OCIE) deve ser redefinido e o IC1IE ou IC2IE (OC1IE ou OC2IE) deve ser definido dependendo da interrupção usada.
• Se nenhuma das interrupções do temporizador for usada, ICIE, IC1IE e IC2IE (OCIE, OC1IE e OC2IE) todas deverão ser reinicializadas.

Modo PWM
Uma interrupção do temporizador agora pode ser gerada cada vez que Counter = OC2R:

• Para habilitá-lo, defina OCIE ou OC2IE,
• Para desativá-lo, redefina OCIE E OC2IE.

ADC de 10 bits
Como o novo ADC é totalmente diferente, o programa terá que ser atualizado:

• Todos os registradores de dados têm 10 bits, o que inclui os registradores de limite. Assim, cada registro é dividido em dois registros de 8 bits: um registro superior e um registro inferior, nos quais são usados ​​apenas os 2 bits mais significativos:
• O canal de início de conversão agora é definido pelos bits CLR1[7:4] (Pg63, R252).
• Os canais watchdog analógicos são selecionados pelos bits CLR1[3:0]. A única condição é que os dois canais sejam contíguos.
• O relógio ADC é selecionado com CLR2[7:5] (Pg63, R253).
• Os registros de interrupção não foram modificados.

Devido ao aumento do comprimento dos registradores ADC, o mapa de registradores é diferente. A localização dos novos registros é fornecida na descrição do ADC na folha de dados ST92F124/F150/F250 atualizada.
I²C

REINICIALIZAÇÃO DE BIT IERRP
Na rotina de interrupção ST92F124/F150/F250 dedicada ao evento Erro Pendente (IERRP está definido), um loop de software deve ser implementado.
Este loop verifica cada sinalizador e executa as ações necessárias correspondentes. O loop não terminará até que todos os sinalizadores sejam redefinidos.
Ao final da execução do loop de software, o bit IERRP é redefinido pelo software e o código sai da rotina de interrupção.

INICIAR solicitação de evento
Para evitar qualquer evento START duplo indesejado, use qualquer uma das opções de otimização do compilador, no Makefile.

Por exemplo:
CFLAGS = -m$(MODELO) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

ATUALIZANDO E RECONFIGURANDO SEU EMULADOR ST9 HDS2V2

INTRODUÇÃO
Esta seção contém informações sobre como atualizar o firmware do seu emulador ou reconfigurá-lo para suportar uma sonda ST92F150. Depois de reconfigurar seu emulador para suportar um teste ST92F150, você pode configurá-lo novamente para suportar outro teste (por exemploamp(le uma sonda ST92F120) seguindo o mesmo procedimento e escolhendo a sonda adequada.

PRÉ-REQUISITOS PARA ATUALIZAR E/OU RECONFIGURAR SEU EMULADOR
Os seguintes emuladores e testes de emulação ST9 HDS2V2 suportam atualizações e/ou reconfiguração com novo hardware de teste:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 e ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Antes de tentar realizar a atualização/reconfiguração do seu emulador, você deve garantir que TODAS as condições a seguir sejam atendidas:
• A versão do monitor do seu emulador ST9-HDS2V2 é superior ou igual a 2.00. [Você pode ver qual versão do monitor seu emulador possui no campo Destino da janela Sobre o ST9+ Visual Debug, que você abre selecionando Ajuda>Sobre.. no menu principal do ST9+ Visual Debug.]
• Se o seu PC estiver executando o sistema operacional Windows® NT®, você deverá ter privilégios de administrador.
• Você deve ter instalado o conjunto de ferramentas ST9+ V6.1.1 (ou posterior) no PC host conectado ao emulador ST9 HDS2V2.

COMO ATUALIZAR/RECONFIGURAR SEU EMULADOR ST9 HDS2V2
O procedimento informa como atualizar/reconfigurar seu emulador ST9 HDS2V2. Certifique-se de atender a todos os pré-requisitos antes de começar, caso contrário você poderá danificar seu emulador ao realizar este procedimento.

1. Certifique-se de que seu emulador ST9 HDS2V2 esteja conectado através da porta paralela ao seu PC host executando Windows® 95, 98, 2000 ou NT®. Se você estiver reconfigurando seu emulador para ser usado com uma nova ponta de prova, a nova ponta de prova deverá estar fisicamente conectada à placa principal HDS2V2 usando os três cabos flexíveis.
2. No PC host, no Windows®, selecione Iniciar >Executar….
3. Clique no botão Procurar para navegar até a pasta onde você instalou o conjunto de ferramentas ST9+ V6.1.1. Por padrão, o caminho da pasta de instalação é C:\ST9PlusV6.1.1\… Na pasta de instalação, navegue até a subpasta ..\downloader\.
4. Localize o ..\downloader\ \diretório correspondente ao nome do emulador que você deseja atualizar/configurar.
   Por exemploamparquivo, se você deseja reconfigurar seu emulador ST92F120 para ser usado com o teste de emulação ST92F150-EMU2, navegue até ..\downloader\ \diretório.
   5. Em seguida selecione o diretório correspondente à versão que deseja instalar (por ex.amparquivo, a versão V1.01 é encontrada em ..\downloader\ \v92\) e selecione o file (por examparquivo, setup_st92f150.bat).
   6. Clique em Abrir.
   7. Clique em OK na janela Executar. A atualização começará. Basta seguir as instruções exibidas na tela do seu PC.
   AVISO: Não pare o emulador ou o programa enquanto a atualização estiver em andamento! Seu emulador pode estar danificado!

“A PRESENTE NOTA, APENAS ORIENTATIVA, TEM OBJETIVO DE FORNECER AOS CLIENTES INFORMAÇÕES SOBRE SEUS PRODUTOS PARA QUE ECONOMIZEM TEMPO. COMO RESULTADO, A STMICROELECTRONICS NÃO SERÁ RESPONSÁVEL POR QUAISQUER DANOS DIRETOS, INDIRETOS OU CONSEQUENTES COM RELAÇÃO A QUAISQUER RECLAMAÇÕES DECORRENTES DO CONTEÚDO DE TAIS NOTA E/OU DO USO FEITO PELOS CLIENTES DAS INFORMAÇÕES AQUI CONTIDAS EM RELAÇÃO A SEUS PRODUTOS. ”

As informações fornecidas são consideradas precisas e confiáveis. No entanto, a STMicroelectronics não assume nenhuma responsabilidade pelas consequências do uso de tais informações nem por qualquer violação de patentes ou outros direitos de terceiros que possam resultar do seu uso. Nenhuma licença é concedida implicitamente ou de outra forma sob qualquer patente ou direito de patente da STMicroelectronics. As especificações mencionadas nesta publicação estão sujeitas a alterações sem aviso prévio. Esta publicação substitui todas as informações fornecidas anteriormente. Os produtos STMicroelectronics não estão autorizados para uso como componentes críticos em dispositivos ou sistemas de suporte à vida sem a aprovação expressa por escrito da STMicroelectronics.
O logotipo ST é uma marca registrada da STMicroelectronics
2003 STMicroelectronics – Todos os direitos reservados.

A compra de componentes I2C pela STMicroelectronics confere uma licença sob a patente I2C da Philips. Os direitos de utilização destes componentes num sistema I2C são concedidos desde que o sistema esteja em conformidade com a especificação padrão I2C definida pela Philips.
Grupo de empresas STMicroelectronics
Austrália – Brasil – Canadá – China – Finlândia – França – Alemanha – Hong Kong – Índia – Israel – Itália – Japão
Malásia – Malta – Marrocos – Singapura – Espanha – Suécia – Suíça – Reino Unido – EUA
http://www.st.com

Documentos / Recursos

Aplicações incorporadas STMicroelectronics ST92F120 [pdf] Instruções Aplicativos incorporados ST92F120, ST92F120, aplicativos incorporados, aplicativos

Referências

• Manual do usuário