內容 隱藏
1 意法半導體 ST92F120 嵌入式應用
2 介紹
2.1 擴充功能定時器
3 2 應用板的硬體和軟體修改
4 升級並重新配置您的 ST9 HDS2V2 模擬器
5 文件/資源
5.1 參考
6 相關貼文

意法半導體標誌

意法半導體 ST92F120 嵌入式應用

意法半導體 ST92F120 嵌入式應用

介紹

用於嵌入式應用的微控制器傾向於整合越來越多的周邊以及更大的記憶體。以合適的成本提供具有合適功能（例如快閃記憶體、模擬 EEPROM 和各種週邊）的合適產品始終是一項挑戰。這就是為什麼只要技術允許就必須定期縮小微控制器晶片尺寸的原因。這一主要步驟適用於 ST92F120。
本文檔的目的是介紹採用 92 微米技術的 ST120F0.50 微控制器與採用 92 微米技術的 ST124F150/F250/F0.35 之間的差異。它提供了一些升級應用程式軟體和硬體方面的指南。
在本文檔的第一部分中，列出了 ST92F120 和 ST92F124/F150/F250 裝置之間的差異。在第二部分中，描述了應用程式硬體和軟體所需的修改。

從 ST92F120 升級到 ST92F124/F150/F250
採用92微米技術的ST124F150/F250/F0.35微控制器與92微米技術的ST120F0.50微控制器類似，但透過縮小尺寸來增加一些新功能並提高ST92F124/F150/F250元件的性能。幾乎所有周邊都保留相同的功能，這就是為什麼本文檔僅關注修改的部分。如果 0.50 微米週邊與 0.35 微米週邊除了技術和設計方法之外沒有任何區別，則不會介紹該週邊。新的類比數位轉換器 (ADC) 是主要變化。該 ADC 使用一個 16 位元解析度的 10 通道 A/D 轉換器，而不是兩個 8 位元解析度的 8 通道 A/D 轉換器。新的記憶體組織、新的重設和時鐘控制單元、內部卷tag對於應用程式來說，調節器和新的 I/O 緩衝區幾乎是透明的變化。新的外圍設備是控制器區域網路（CAN）和非同步串行通訊介面（SCI-A）。

引腳排列
ST92F124/F150/F250 的設計目的是為了能夠取代 ST92F120。因此，引腳排列幾乎相同。下面描述了一些差異：

  • Clock2 從連接埠 P9.6 重新映射到 P4.1
  • 根據下表重新映射類比輸入通道。

表 1. 類比輸入通道映射

別針 ST92F120 腳位分配 ST92F124/F150/F250 腳位分配
P8.7 A1IN0 AIN7
… … …
P8.0 A1IN7 AIN0
P7.7 A0IN7 AIN15
… … …
P7.0 A0IN0 AIN8
  • RXCLK1(P9.3)、TXCLK1/CLKOUT1 (P9.2)、DCD1 (P9.3)、RTS1 (P9.5) 被刪除，因為 SCI1 被 SCI-A 取代。
  • 新增了 A21(P9.7) 至 A16 (P9.2)，以便能夠在外部尋址多達 22 位元。
  • 提供 2 個新的 CAN 週邊設備：連接埠 P0 和 P0 上的 TX0 和 RX5.0 (CAN5.1)，以及專用引腳上的 TX1 和 RX1 (CAN1)。

讀寫重設狀態
在重設狀態下，RW 透過內部弱上拉保持高電平，而 ST92F120 則沒有。

施密特觸發器

  • ST92F124/F150/F250 上不再存在具有特殊施密特觸發器的 I/O 端口，而是被具有高遲滯施密特觸發器的 I/O 端口所取代。相關的 I/O 腳位為：P6[5-4]。
  • VIL 和 VIH 的差異。參見表 2。

表 2. 輸入電平施密特觸發器直流電氣特性
（除非另有說明，否則 VDD = 5V ± 10%，TA = –40°C 至 +125°C）

 

象徵

  

範圍

  

裝置

 價值  

單元
最小 典型值(1) 最大限度
 

 

VIH

 輸入高電平標準施密特觸發器

P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]-

P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]-

P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]

 ST92F120 0.7×電源電壓 V
 

 

ST92F124/F150/F250

  

0.6×電源電壓

  

 

V
 

 

 

 

維利爾

 輸入低電平標準施密特觸發器

P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]-

P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]-

P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]

 ST92F120 0.8 V
 

 

ST92F124/F150/F250

  

0.2×電源電壓

  

 

V
輸入低電平

高遲滯施密特觸發器

P4[7:6]-P6[5:4]

 ST92F120 0.3×電源電壓 V
ST92F124/F150/F250 0.25×電源電壓 V
 

 

 

 

 

VHYS

 輸入遲滯標準施密特觸發器

P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]-

P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]-

P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]

 ST92F120 600 mV
 

 

ST92F124/F150/F250

  

 

250

  

 

mV
輸入滯後

高海斯特。施密特觸發器

P4[7:6]

 ST92F120 800 mV
ST92F124/F150/F250 1000 mV
輸入滯後

高海斯特。施密特觸發器

P6[5:4]

 ST92F120 900 mV
ST92F124/F150/F250 1000 mV

除非另有說明，典型數據基於 TA= 25°C 和 VDD= 5V。它們僅報告設計指南，未在生產中進行測試。

記憶組織

外部記憶體
在 ST92F120 上，只有 16 位元是外部可用的。現在，在 ST92F124/F150/F250 裝置上，MMU 的 22 位元可從外部使用。此組織用於更輕鬆地定址最多 4 MB 的外部空間。但段 0h 至 3h 和 20h 至 23h 不可在外部使用。

快閃記憶體部門組織
磁區 F0 至 F3 在 128K 和 60K 快閃記憶體元件中具有新的組織，如表 5 和表 6 所示。

表 3. 128K 快閃記憶體 ST92F120 快閃記憶體元件的記憶體結構

部門 地址 最大尺寸
TestFlash (TF)（保留）

OTP區

保護暫存器（保留）

 230000h 至 231F7Fh

231F80h 至 231FFBh

231FFCh 至 231FFFh

 8064位元組

124位元組

4位元組
閃光0（F0）

閃光1（F1）

閃光2（F2）

閃光3（F3）

 000000h 至 00FFFFh

010000h 至 01BFFFh

01C000h 至 01DFFFh

01E000h 至 01FFFFh

 64 KB

48 KB

8 KB

8 KB
EEPROM 0 (E0)

EEPROM 1 (E1)

仿真EEPROM

 228000h 至 228FFFh

22C000h 至 22CFFFh

220000小時至2203FFh

 4 KB

4 KB

1 位元組

表 4. 60K 快閃記憶體 ST92F120 快閃記憶體元件的記憶體結構

部門 地址 最大尺寸
TestFlash (TF)（保留）

OTP區

保護暫存器（保留）

 230000h 至 231F7Fh

231F80h 至 231FFBh

231FFCh 至 231FFFh

 8064位元組

124位元組

4位元組
快閃記憶體 0 (F0) 保留 快閃記憶體 1 (F1)

閃光2（F2）

 000000h 至 000FFFh

001000h 至 00FFFFh

010000h 至 01BFFFh

01C000h 至 01DFFFh

 4 KB

60 KB

48 KB

8 KB
EEPROM 0 (E0)

EEPROM 1 (E1)

仿真EEPROM

 228000h 至 228FFFh

22C000h 至 22CFFFh

220000小時至2203FFh

 4 KB

4 KB 1 KB
部門 地址 最大尺寸
TestFlash (TF)（保留）OTP 區域

保護暫存器（保留）

 230000h 至 231F7Fh

231F80h 至 231FFBh

231FFCh 至 231FFFh

 8064位元組

124位元組

4位元組
閃光0（F0）

閃光1（F1）

閃光2（F2）

閃光3（F3）

 000000h 至 001FFFh

002000h 至 003FFFh

004000h 至 00FFFFh

010000h 至 01FFFFh

 8 KB

8 KB

48 KB

64 KB
部門 地址 最大尺寸
硬體模擬 EEPROM 秒
托爾斯 228000h 至 22CFFFh 8 KB
（預訂的）
仿真EEPROM 220000小時至2203FFh 1 位元組
部門 地址 最大尺寸
TestFlash (TF)（保留）

OTP區

保護暫存器（保留）

 230000h 至 231F7Fh

231F80h 至 231FFBh

231FFCh 至 231FFFh

 8064位元組

124位元組

4位元組
閃光0（F0）

閃光1（F1）

閃光2（F2）

閃光3（F3）

 000000h 至 001FFFh

002000h 至 003FFFh

004000h 至 00BFFFh

010000h 至 013FFFh

 8 KB

8 KB

32 KB

16 KB
硬體模擬 EEPROM 扇區

（預訂的）

仿真EEPROM

  

228000h 至 22CFFFh

 

220000小時至2203FFh

  

8 KB

 

1 位元組

由於使用者重設向量位置設定在位址 0x000000，因此應用程式可以使用磁區 F0 作為 8 KB 使用者引導程式區域，或使用磁區 F0 和 F1 作為 16 KB 區域。

快閃記憶體和 E3PROM 控制暫存器位置
為了保存資料指標暫存器（DPR），快閃記憶體和E3PROM（模擬E2PROM）控制暫存器從頁0x89重新對應到E0PROM區域所在的頁88x3。這樣，只使用一個 DPR 來指向 E3PROM 變數和 Flash & E2PROM 控制暫存器。但暫存器仍然可以在先前的位址存取。新的暫存器位址是：

  • FCR 0x221000 和 0x224000
  • ECR 0x221001 & 0x224001
  • FESR0 0x221002 & 0x224002
  • FESR1 0x221003 & 0x224003
    在應用程式中，這些暫存器位置通常在連結描述檔中定義 file.

重設和時鐘控制單元 (RCCU)
振盪器

新型低功耗振盪器的實現具有以下目標規格：

  • 最大限度。 200微米amp。運轉模式下的消耗，
  • 0 amp。在停止模式下，

意法半導體 ST92F120 嵌入式應用-1

鎖相環
PLLCONF 暫存器（R7，第 246 頁）中新增了一位（位元 55 FREEN），用於啟用自由運作模式。此暫存器的重設值為0x07。當 FREEN 位元重設時，其行為與 ST92F120 相同，這表示 PLL 在下列情況下關閉：

  • 進入停止模式，
  • PLLCONF 暫存器中的 DX(2:0) = 111，
  • 依照 WFI 指令進入低功耗模式（等待中斷或低功耗等待中斷）。

當 FREEN 位置 50 且出現上述任何條件時，PLL 進入自由運轉模式，並以低頻振盪（通常約 XNUMX kHz）。
此外，當PLL提供內部時脈時，如果時脈訊號消失（例如由於諧振器損壞或斷開連接...），則會自動提供安全時脈訊號，允許ST9執行一些救援操作。
此時脈訊號的頻率取決於 PLLCONF 暫存器（R0，第 2 頁）的 DX[246.​​.55] 位元。
有關更多詳細信息，請參閱 ST92F124/F150/F250 資料表。

 內部音量TAGE 調節器
在 ST92F124/F150/F250 中，核心工作電壓為 3.3V，而 I/O 仍工作在 5V 電壓下。為了向內核提供 3.3V 電源，添加了一個內部穩壓器。

其實這卷tage 調節器由 2 個調節器組成：

  • 主要卷tage調節器（VR），
  • 低功率卷tage 調節器 (LPVR)。

主要卷tag調節器 (VR) 在所有工作模式下提供裝置所需的電流。卷tag透過在兩個 Vreg 引腳之一上添加外部電容器（最小值 300 nF）來穩定穩壓器 (VR)。這些Vreg引腳不能驅動其他外部裝置，僅用於調節內部核心電源。
低功率卷tag電壓調節器 (LPVR) 產生不穩定的電壓tage 約為 VDD/2，內部靜態耗散最小。輸出電流有限，因此不足以滿足全元件工作模式。當晶片處於低功耗模式（等待中斷、低功耗等待中斷、停止或暫停模式）時，它可以降低功耗。
當 VR 處於活動狀態時，LPVR 將自動停用。

擴充功能定時器

與 ST92F124 相比，ST150F250/F92/F120 的擴充功能定時器的硬體修改僅涉及中斷產生功能。但有關強制比較模式和單脈衝模式的文件中添加了一些具體資訊。此資訊可在更新的 ST92F124/F150/F250 資料表中找到。

輸入捕捉/輸出比較
在 ST92F124/F150/F250 上，IC1 和 IC2（OC1 和 OC2）中斷可以單獨啟用。這是使用 CR4 暫存器中的 3 個新位元來完成的：

  • IC1IE=CR3[7]：輸入捕捉 1 中斷允許。如果重設，輸入捕捉 1 中斷將被禁止。置位後，如果 ICF1 標誌置位，則會產生中斷。
  • OC1IE=CR3[6]：輸出比較 1 中斷允許。重設時，輸出比較 1 中斷被禁止。置位後，如果 OCF2 標誌置位，則會產生中斷。
  • IC2IE=CR3[5]：輸入捕捉2中斷啟用。重設時，輸入捕捉 2 中斷被禁止。置位後，如果 ICF2 標誌置位，則會產生中斷。
  • OC2IE=CR3[4]：輸出比較 2 中斷允許。重設時，輸出比較 2 中斷被禁止。置位後，如果 OCF2 標誌置位，則會產生中斷。
    筆記： 如果 ICIE (OCIE) 置位，則 IC1IE 和 IC2IE（OC1IE 和 OC2IE）中斷不重要。為了被考慮，必須重置 ICIE (OCIE)。

脈寬調製模式
在 PWM 模式下，OCF1 位元不能由硬體置位，但每次計數器與 OC2R 暫存器中的值相符時，OCF2 位元就會置位。如果 OCIE 置位或 OCIE 重設且 OC2IE 置位，則可以產生中斷。此中斷將有助於任何需要互動式更改脈衝寬度或週期的應用。

類比數位轉換器 (ADC)
新增了具有以下主要功能的新 A/D 轉換器：

  • 16個頻道，
  • 10位元分辨率，
  • 4 MHz 最大頻率（ADC 時脈），
  • 8 個 ADC 時鐘週期，持續 samp凌時，
  • 20 個 ADC 時脈週期用於轉換時間，
  • 零輸入讀數0x0000，
  • 滿量程讀數0xFFC0，
  • 絕對精準度為 ± 4 LSB。

這種新的 A/D 轉換器具有與先前的 A/D 轉換器相同的架構。它仍然支援模擬看門狗功能，但現在僅使用 2 個通道中的 16 個。這 2 個通道是連續的，通道位址可以透過軟體選擇。對於使用兩個 ADC 單元的先前解決方案，有四個類比看門狗通道可用，但通道位址固定，即通道 6 和 7。
有關新 A/D 轉換器的說明，請參閱更新的 ST92F124/F150/F250 資料表。
 I²C

I²C IERRP 位元重設
在 ST92F124/F150/F250 I²C 上，即使設定了以下標誌之一，IERRP (I2CISR) 位元也可以透過軟體重設：

  • I2CSR2 暫存器中的 SCLF、ADDTX、AF、STOPF、ARLO 和 BERR
  • I2CSR1 暫存器中的 SB 位元

對於 ST92F120 I²C 來說則不然：如果設定了這些標誌，則 IERRP 位元無法由軟體重設。因此，在 ST92F120 上，如果在第一個例程執行期間發生另一個事件，則立即重新進入相應的中斷例程（在第一個事件之後進入）。

開始活動請求
ST92F120 和 ST92F124/F150/F250 I²C 之間的差異在於 START 位元產生機制。
為了產生 START 事件，應用程式程式碼設定 I2CCR 暫存器中的 START 和 ACK 位元：
– I2CCCR |= I2Cm_START + I2Cm_ACK；

如果沒有選擇編譯器最佳化選項，它將按以下方式在組譯程式中進行翻譯：

  • – 或 R240，#12
  • –ld r0,R240
  • –ld R240,r0

OR 指令設定起始位元。在 ST92F124/F150/F250 上，第二個載入指令執行會產生第二個 START 事件請求。第二個 START 事件發生在下一個位元組傳輸之後。
選擇任何編譯器最佳化選項後，彙編程式碼不會要求第二個 START 事件：
– 或 R240，#12

新周邊設

  • 新增了多達 2 個 CAN（控制器區域網路）單元。更新後的 ST92F124/F150/F250 資料表中提供了規格。
  • 最多有 2 個 SCI 可用：SCI-M（多協議 SCI）與 ST92F120 上的相同，但 SCI-A（非同步 SCI）是新的。更新後的 ST92F124/F150/F250 資料表中提供了此新週邊裝置的規格。

2 應用板的硬體和軟體修改

引腳排列

  • 由於其重新映射，CLOCK2 不能在同一應用程式中使用。
  • SCI1 只能用於非同步模式（SCI-A）。
  • 類比輸入通道映射的修改可以透過軟體輕鬆處理。

內部音量TAGE 調節器
由於內部卷的存在tag為了提供核心穩定的電源，Vreg 引腳上需要外部電容器。在 ST92F124/F150/F250 中，核心工作電壓為 3.3V，而 I/O 仍工作在 5V 電壓下。最小建議值為 600 nF 或 2*300 nF，且 Vreg 接腳和電容器之間的距離必須保持最小。
硬體應用板無需做其他修改。

快閃記憶體和 EEPROM 控制暫存器和記憶體組織
為了保存1個DPR，可以修改與Flash和EEPROM控制暫存器對應的符號位址定義。這通常在連結描述檔中完成 file。 FCR、ECR 和 FESR[4:0] 這 1 個暫存器分別定義在 0x221000、0x221001、0x221002 和 0x221003。
128 KB 快閃磁碟區重組也會影響連結描述文件 file。它必鬚根據新的部門組織進行修改。
關於新的Flash扇區組織的描述，請參閱1.4.2節。

重設和時鐘控制單元

振盪器
晶體振盪器
即使保持與 ST92F120 板設計的兼容性，也不再建議在 ST1F92/F124/F150 應用板上插入與外部晶振並聯的 250MOhm 電阻。

意法半導體 ST92F120 嵌入式應用-2

洩漏
ST92F120 對從 GND 到 OSCIN 的漏電敏感，而 ST92F124/F1 50/F250 對從 VDD 到 OSCIN 的漏電敏感。建議在印刷電路板上以接地環包圍晶體振盪器，並在必要時塗上一層薄膜以避免潮濕問題。
外部時鐘
即使保持與 ST92F120 板設計的兼容性，也建議在 OSCOUT 輸入上套用外部時脈。
先進的tag是：

  • 可以使用標準 TTL 輸入訊號，而外部時脈上的 ST92F120 Vil 介於 400mV 和 500mV 之間。
  • OSCOUT 和 VDD 之間不需要外部電阻。

意法半導體 ST92F120 嵌入式應用-3

鎖相環
標準模式
PLLCONF 暫存器（p55、R246）的重設值將以與 ST92F120 相同的方式啟動應用程式。要在第 1.5 節中所述的條件下使用自由運行模式，必須設定 PLLCONF[7] 位元。

安全時鐘模式
使用ST92F120，如果時脈訊號消失，ST9核心和周邊時脈停止，則無法將應用程式設定在安全狀態。
ST92F124/F150/F250設計引入了安全時脈訊號，應用程式可以配置在安全狀態。
當時脈訊號消失時（例如由於諧振器損壞或斷開），PLL 解鎖事件發生。
管理此事件的更安全方法是啟用 INTD0 外部中斷，並透過設定 CLKCTL 暫存器中的 INT_SEL 位元將其指派給 RCCU。
相關的中斷例程檢查中斷來源（請參閱 ST7.3.6F92/F124/F150 資料表的 250 中斷產生章節），並將應用程式設定為安全狀態。
注意：在中斷例程執行第一條指令期間，外設時鐘不會停止，且微控制器產生的任何外部訊號（例如 PWM、串行通訊...）必須停止。

擴充功能定時器
輸入捕捉/輸出比較
為了產生定時器中斷，在某些情況下可能需要更新為 ST92F120 開發的程式：

  • 如果同時使用定時器中斷 IC1 和 IC2（OC1 和 OC2），則必須設定暫存器 CR1 的 ICIE（OCIE）。 CR1暫存器中IC2IE和IC1IE（OC2IE和OC3IE）的值沒有意義。因此，在這種情況下不必修改程序。
  • 如果只需要一個中斷，則必須重設ICIE（OCIE），並且必須根據所使用的中斷設定IC1IE或IC2IE（OC1IE或OC2IE）。
  • 如果沒有使用任何計時器中斷，ICIE、IC1IE 和 IC2IE（OCIE、OC1IE 和 OC2IE）都必須重設。

脈寬調製模式
現在每次 Counter = OC2R 時都可以產生計時器中斷：

  • 要啟用它，請設定 OCIE 或 OC2IE，
  • 若要停用它，請重置 OCIE 和 OC2IE。

10 位元類比數位轉換器
由於新的 ADC 完全不同，因此程式必須更新：

  • 所有資料暫存器都是 10 位，其中包括閾值暫存器。因此每個暫存器分為兩個8位元暫存器：一個高位元暫存器和一個低位元暫存器，其中僅使用2個最高有效位元：意法半導體 ST92F120 嵌入式應用-4
  • 啟動轉換通道現在由位元 CLR1[7:4]（Pg63、R252）定義。
  • 類比看門狗通道由 CLR1[3:0] 位元選擇。唯一的條件是兩個通道必須是連續的。
  • ADC 時鐘透過 CLR2[7:5]（Pg63、R253）選擇。
  • 中斷暫存器沒有被修改。

由於ADC暫存器長度增加，暫存器對映有所不同。新暫存器的位置在更新的 ST92F124/F150/F250 資料表中的 ADC 描述中給出。
I²C

IERRP 位元重設
在專用於錯誤掛起事件（IERRP 已設定）的 ST92F124/F150/F250 中斷例程中，必須實作軟體循環。
此循環檢查每個標誌並執行相應的所需操作。直到所有標誌都重置後，循環才會結束。
在此軟體循環執行結束時，IERRP 位元由軟體重位，並且程式碼從中斷例程中退出。

開始事件請求
為了避免任何不需要的雙 START 事件，請使用任何編譯器 otpimization 選項，在 Makefile.

例如：
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

升級並重新配置您的 ST9 HDS2V2 模擬器

介紹
本節包含有關如何升級模擬器韌體或重新配置模擬器以支援 ST92F150 探頭的資訊。一旦您重新配置模擬器以支援 ST92F150 探頭，您就可以將其重新配置為支援其他探頭（例如ample ST92F120 探頭）遵循相同的步驟並選擇合適的探頭。

升級和/或重新配置模擬器的先決條件
以下 ST9 HDS2V2 模擬器和模擬探頭支援使用新探頭硬體進行升級和/或重新配置：

  • ST92F150-EMU2
  • ST92F120-EMU2
  • ST90158-EMU2 和 ST90158-EMU2B
  • ST92141-EMU2
  • ST92163-EMU2
    在嘗試執行模擬器的升級/重新配置之前，您必須確保滿足以下所有條件：
  • ST9-HDS2V2模擬器的顯示器版本高於或等於2.00。 [您可以在「關於ST9+ Visual 偵錯」視窗的「目標」欄位中查看模擬器的監視器版本，該視窗可以透過從ST9+ Visual 偵錯的主選單中選擇「說明」>「關於..」來開啟。 ]
  • 如果您的 PC 執行的是 Windows ® NT ® 作業系統，則您必須具有管理員權限。
  • 您必須在連接到 ST9 HDS6.1.1V9 模擬器的主機 PC 上安裝 ST2+ V2（或更高版本）工具鏈。

如何升級/重新配置您的 ST9 HDS2V2 模擬器
過程告訴您如何升級/重新配置 ST9 HDS2V2 模擬器。請確保在開始之前滿足所有先決條件，否則執行此程序可能會損壞模擬器。

  1. 確保您的 ST9 HDS2V2 模擬器透過並行連接埠連接到執行 Windows ® 95、98、2000 或 NT ® 的主機 PC。如果您要重新配置模擬器以與新探頭一起使用，則必須使用三條柔性電纜將新探頭物理連接到 HDS2V2 主機板。
  2. 在主機 PC 上，從 Windows ® 選擇開始 > 執行...。
  3. 按一下「瀏覽」按鈕瀏覽至安裝 ST9+ V6.1.1 工具鏈的資料夾。預設情況下，安裝資料夾路徑為 C:\ST9PlusV6.1.1\... 在安裝資料夾中，瀏覽至 ..\downloader\ 子資料夾。
  4. 找到 ..\downloader\ \ 與您要升級/配置的模擬器名稱相對應的目錄。
    對於前amp文件，如果您想重新配置 ST92F120 模擬器以與 ST92F150-EMU2 仿真探針一起使用，請瀏覽到 ..\downloader\ \ 目錄。
    5. 然後選擇您要安裝的版本對應的目錄（例如amp文件，V1.01版本位於..\downloader\ \v92\) 並選擇 file （例如amp文件，setup_st92f150.bat）。
    6. 按一下「開啟」。
    7. 在「運行」視窗中按「確定」。更新將開始。您只需按照電腦螢幕上顯示的說明進行操作即可。
    警告： 更新過程中請勿停止模擬器或程式！您的模擬器可能已損壞！

「本說明僅供指導，旨在為客戶提供有關其產品的信息，以便他們節省時間。因此，對於因此類註釋內容和/或客戶使用此處包含的與其產品相關的信息而引起的任何索賠，意法半導體不承擔任何直接、間接或後果性損害的責任。

提供的資料被認為是準確可靠的。然而，意法半導體對使用此類資訊的後果以及因使用此類資訊而可能導致的任何專利或第三方其他權利的侵犯不承擔任何責任。意法半導體的任何專利或專利權均未以暗示或其他方式授予許可。本出版品中所提及的規格如有更改，恕不另行通知。本出版物取代並替換先前提供的所有資訊。未經意法半導體明確書面批准，意法半導體產品不得用作生命維持設備或系統的關鍵組件。
ST 標誌是意法半導體的註冊商標
2003 義法半導體 – 保留所有權利。

意法半導體購買 I2C 組件即表示獲得了飛利浦 I2C 專利的許可。如果系統符合飛利浦定義的 I2C 標準規範，則授予在 I2C 系統中使用這些組件的權利。
意法半導體集團公司
澳洲、巴西、加拿大、中國、芬蘭、法國、德國、香港、印度、以色列、義大利、日本
馬來西亞 – 馬耳他 – 摩洛哥 – 新加坡 – 西班牙 – 瑞典 – 瑞士 – 英國 – 美國
http://www.st.com

文件/資源

意法半導體 ST92F120 嵌入式應用 [pdf] 指示
ST92F120 嵌入式應用、ST92F120、嵌入式應用、應用

參考

相關貼文

發表評論

您的電子郵件地址不會被公開。 必填欄位已標記 *