Aplikasi Tertanam STMicroelectronics ST92F120
PERKENALAN
Mikrokontroler untuk aplikasi tertanam cenderung mengintegrasikan lebih banyak periferal serta memori yang lebih besar. Menyediakan produk yang tepat dengan fitur yang tepat seperti Flash, EEPROM yang diemulasi, dan berbagai periferal dengan biaya yang tepat selalu menjadi tantangan. Itulah mengapa wajib untuk mengecilkan ukuran die mikrokontroler secara teratur segera setelah teknologi memungkinkan. Langkah utama ini berlaku untuk ST92F120.
Tujuan dari dokumen ini adalah untuk menyajikan perbedaan antara mikrokontroler ST92F120 dalam teknologi 0.50 mikron versus ST92F124/F150/F250 dalam teknologi 0.35 mikron. Ini memberikan beberapa panduan untuk meningkatkan aplikasi untuk kedua aspek perangkat lunak dan perangkat kerasnya.
Di bagian pertama dokumen ini, perbedaan antara perangkat ST92F120 dan ST92F124/F150/F250 dicantumkan. Pada bagian kedua, modifikasi yang diperlukan untuk perangkat keras dan perangkat lunak aplikasi dijelaskan.
MENINGKATKAN DARI ST92F120 KE ST92F124/F150/F250
Mikrokontroler ST92F124/F150/F250 yang menggunakan teknologi 0.35 mikron mirip dengan mikrokontroler ST92F120 yang menggunakan teknologi 0.50 mikron, tetapi penyusutan digunakan untuk menambahkan beberapa fitur baru dan untuk meningkatkan kinerja perangkat ST92F124/F150/F250. Hampir semua periferal memiliki fitur yang sama, itulah sebabnya dokumen ini hanya berfokus pada bagian yang dimodifikasi. Jika tidak ada perbedaan antara periferal 0.50 mikron dibandingkan dengan yang 0.35, selain teknologi dan metodologi desainnya, periferal tidak disajikan. Analog to digital converter (ADC) baru adalah perubahan besar. ADC ini menggunakan konverter A/D 16 saluran tunggal dengan resolusi 10 bit, bukan dua konverter A/D 8 saluran dengan resolusi 8-bit. Organisasi memori baru, reset baru dan unit kontrol jam, volume internaltagRegulator dan buffer I/O baru hampir akan menjadi perubahan transparan untuk aplikasi. Pe-ripheral baru adalah Controller Area Network (CAN) dan asynchronous Serial Communication Interface (SCI-A).
PIN KELUAR
ST92F124/F150/F250 dirancang agar dapat menggantikan ST92F120. Dengan demikian, pinout hampir sama. Beberapa perbedaan dijelaskan di bawah ini:
- Clock2 dipetakan ulang dari port P9.6 ke P4.1
- Saluran input analog dipetakan ulang sesuai dengan tabel di bawah ini.
Tabel 1. Pemetaan Saluran Input Analog
| PIN | Pinout ST92F120 | Pinout ST92F124/F150/F250 |
| Bagian 8.7 | A1IN0 | 7 minggu lalu |
| … | … | … |
| Bagian 8.0 | A1IN7 | 0 minggu lalu |
| Bagian 7.7 | A0IN7 | 15 minggu lalu |
| … | … | … |
| Bagian 7.0 | A0IN0 | 8 minggu lalu |
- RXCLK1(P9.3), TXCLK1/ CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) dihapus karena SCI1 digantikan oleh SCI-A.
- A21(P9.7) hingga A16 (P9.2) ditambahkan agar dapat menangani hingga 22 bit secara eksternal.
- Tersedia 2 perangkat periferal CAN baru: TX0 dan RX0 (CAN0) pada port P5.0 dan P5.1 serta TX1 dan RX1 (CAN1) pada pin khusus.
RW RESET NEGARA
Di bawah status Reset, RW dipertahankan tinggi dengan pull-up internal yang lemah sedangkan tidak pada ST92F120.
PEMICU SCHMITT
- Port I/O dengan Pemicu Schmitt Khusus tidak lagi ada pada ST92F124/F150/F250 tetapi digantikan oleh port I/O dengan Pemicu Schmitt Histeresis Tinggi. Pin I/O terkait adalah: P6[5-4].
- Perbedaan VIL dan VIH. Lihat Tabel 2.
Tabel 2. Tingkat Input Schmitt Trigger Karakteristik Listrik DC
(VDD = 5 V ± 10%, TA = –40° C hingga +125° C, kecuali ditentukan lain)
|
Simbol |
Parameter |
Perangkat |
Nilai |
Satuan |
||
| menit | Ketik(1) | Maksimal | ||||
|
VIH |
Masukkan Pemicu Schmitt Standar Tingkat Tinggi
P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0] |
ST92F120 | 0.7 x VDD | V | ||
|
ST92F124/F150/F250 |
0.6 x VDD |
V |
||||
|
VIL |
Masukan Pemicu Schmitt Standar Tingkat Rendah
P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0] |
ST92F120 | 0.8 | V | ||
|
ST92F124/F150/F250 |
0.2 x VDD |
V |
||||
| Masukan Tingkat Rendah
Pemicu Hyst.Schmitt Tinggi P4[7:6]-P6[5:4] |
ST92F120 | 0.3 x VDD | V | |||
| ST92F124/F150/F250 | 0.25 x VDD | V | ||||
|
VHYS |
Pemicu Schmitt Standar Histeresis Masukan
P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0] |
ST92F120 | 600 | mV | ||
|
ST92F124/F150/F250 |
250 |
mV |
||||
| Histeresis masukan
Hist tinggi. Pemicu Schmitt Hlm4[7:6] |
ST92F120 | 800 | mV | |||
| ST92F124/F150/F250 | 1000 | mV | ||||
| Histeresis masukan
Hist tinggi. Pemicu Schmitt Hlm6[5:4] |
ST92F120 | 900 | mV | |||
| ST92F124/F150/F250 | 1000 | mV | ||||
Kecuali dinyatakan lain, data tipikal didasarkan pada TA= 25°C dan VDD= 5V. Mereka hanya dilaporkan untuk garis panduan desain yang tidak diuji dalam produksi.
ORGANISASI MEMORI
Memori eksternal
Pada ST92F120, hanya 16 bit yang tersedia secara eksternal. Sekarang, pada perangkat ST92F124/F150/F250, 22 bit MMU tersedia secara eksternal. Organisasi ini digunakan untuk memudahkan pengalamatan hingga 4 Mbytes eksternal. Tetapi segmen 0h hingga 3h dan 20h hingga 23h tidak tersedia secara eksternal.
Organisasi Sektor Flash
Sektor F0 hingga F3 memiliki organisasi baru di perangkat Flash 128K dan 60K seperti yang ditunjukkan pada Tabel 5 dan Tabel 6. Tabel 3. dan Tabel 4 menunjukkan organisasi sebelumnya.
Tabel 3. Struktur Memori untuk Perangkat Flash ST128F92 120K Flash
| Sektor | Alamat | Ukuran Maksimum |
| TestFlash (TF) (Dipesan)
Area OTP Register Proteksi (dipesan) |
230000j hingga 231F7Fh
231F80h hingga 231FFBh 231FFCh hingga 231FFFh |
8064 bita
124 bita 4 bita |
| Kilat 0 (F0)
Kilat 1 (F1) Kilat 2 (F2) Kilat 3 (F3) |
000000h hingga 00FFFFh
010000j hingga 01BFFFh 01C000h hingga 01DFFFh 01E000h hingga 01FFFFh |
64 Kbyte
48 Kbyte 8 Kbyte 8 Kbyte |
| EEPROM 0 (E0)
EEPROM 1 (E1) EEPROM yang ditiru |
228000j hingga 228FFFh
22C000h hingga 22CFFFh 220000j hingga 2203FFh |
4 Kbyte
4 Kbyte 1 KBita |
Tabel 4. Struktur Memori untuk Perangkat Flash ST60F92 120K Flash
| Sektor | Alamat | Ukuran Maksimum |
| TestFlash (TF) (Dipesan)
Area OTP Register Proteksi (dipesan) |
230000j hingga 231F7Fh
231F80h hingga 231FFBh 231FFCh hingga 231FFFh |
8064 bita
124 bita 4 bita |
| Flash 0 (F0) Flash Cadangan 1 (F1)
Kilat 2 (F2) |
000000j hingga 000FFFh
001000h hingga 00FFFFh 010000j hingga 01BFFFh 01C000h hingga 01DFFFh |
4 Kbyte
60 Kbyte 48 Kbyte 8 Kbyte |
| EEPROM 0 (E0)
EEPROM 1 (E1) EEPROM yang ditiru |
228000j hingga 228FFFh
22C000h hingga 22CFFFh 220000j hingga 2203FFh |
4 Kbyte
4 Kbyte 1 Kbyte |
| Sektor | Alamat | Ukuran Maksimum |
| Area OTP TestFlash (TF) (Reserved)
Register Proteksi (dipesan) |
230000j hingga 231F7Fh
231F80h hingga 231FFBh 231FFCh hingga 231FFFh |
8064 bita
124 bita 4 bita |
| Kilat 0 (F0)
Kilat 1 (F1) Kilat 2 (F2) Kilat 3 (F3) |
000000j hingga 001FFFh
002000j hingga 003FFFh 004000h hingga 00FFFFh 010000h hingga 01FFFFh |
8 Kbyte
8 Kbyte 48 Kbyte 64 Kbyte |
| Sektor | Alamat | Ukuran Maksimum |
| Perangkat keras Emulated EEPROM sec- | ||
| torsi | 228000j hingga 22CFFh | 8 Kbyte |
| (disimpan) | ||
| EEPROM yang ditiru | 220000j hingga 2203FFh | 1 KBita |
| Sektor | Alamat | Ukuran Maksimum |
| TestFlash (TF) (Dipesan)
Area OTP Register Proteksi (dipesan) |
230000j hingga 231F7Fh
231F80h hingga 231FFBh 231FFCh hingga 231FFFh |
8064 bita
124 bita 4 bita |
| Kilat 0 (F0)
Kilat 1 (F1) Kilat 2 (F2) Kilat 3 (F3) |
000000j hingga 001FFFh
002000j hingga 003FFFh 004000j hingga 00BFFFh 010000j hingga 013FFFh |
8 Kbyte
8 Kbyte 32 Kbyte 16 Kbyte |
| Sektor EEPROM yang Diemulasi Perangkat Keras
(disimpan) EEPROM yang ditiru |
228000j hingga 22CFFh
220000j hingga 2203FFh |
8 Kbyte
1 KBita |
Karena lokasi vektor reset pengguna ditetapkan pada alamat 0x000000, aplikasi dapat menggunakan sektor F0 sebagai area bootloader pengguna 8 Kbyte, atau sektor F0 dan F1 sebagai area 16 Kbyte.
Lokasi Daftar Kontrol Flash & E3PROM
Untuk menyimpan register penunjuk data (DPR), register kontrol Flash dan E3PROM (Emulated E2PROM) dipetakan ulang dari halaman 0x89 ke halaman 0x88 di mana area E3PROM berada. Dengan cara ini, hanya satu DPR yang digunakan untuk menunjuk ke kedua variabel E3PROM dan register kontrol Flash & E2PROM. Tetapi register masih dapat diakses di alamat sebelumnya. Alamat register baru adalah:
- FCR 0x221000 & 0x224000
- ECR 0x221001 & 0x224001
- FESR0 0x221002 & 0x224002
- FESR1 0x221003 & 0x224003
Dalam aplikasi, lokasi register ini biasanya ditentukan dalam skrip tautan file.
RESET DAN UNIT KONTROL JAM (RCCU)
Osilator
Osilator daya rendah baru diimplementasikan dengan spesifikasi target berikut:
- Maks. 200amp. konsumsi dalam mode Lari,
- 0 amp. dalam mode Berhenti,
PLL
Satu bit (bit7 FREEN) telah ditambahkan ke register PLLCONF (R246, halaman 55), ini untuk mengaktifkan mode Free Running. Nilai reset untuk register ini adalah 0x07. Ketika bit FREEN direset, ia memiliki perilaku yang sama seperti pada ST92F120, artinya PLL dimatikan ketika:
- memasuki mode berhenti,
- DX(2:0) = 111 dalam register PLLCONF,
- memasuki mode daya rendah (Wait For Interrupt atau Low Power Wait for Interrupt) mengikuti instruksi WFI.
Ketika bit FREEN diatur dan salah satu kondisi yang tercantum di atas terjadi, PLL memasuki mode Free Running, dan berosilasi pada frekuensi rendah yang biasanya sekitar 50 kHz.
Selain itu, ketika PLL menyediakan jam internal, jika sinyal jam menghilang (misalnya karena resonator rusak atau terputus…), sinyal jam pengaman secara otomatis disediakan, memungkinkan ST9 untuk melakukan beberapa operasi penyelamatan.
Frekuensi sinyal clock ini tergantung pada bit DX[0..2] register PLLCONF (R246, halaman55).
Lihat lembar data ST92F124/F150/F250 untuk detail selengkapnya.
VOLU INTERNALTAGE REGULATOR
Pada ST92F124/F150/F250, inti beroperasi pada 3.3V, sedangkan I/O masih beroperasi pada 5V. Untuk memasok daya 3.3V ke inti, regulator internal telah ditambahkan.
Sebenarnya volume initage regulator terdiri dari 2 regulator :
- volume utamatagpengatur (VR),
- volume daya rendahtagpengatur (LPVR).
Vol utamatage regulator (VR) memasok arus yang dibutuhkan oleh perangkat di semua mode operasi. volumetagRegulator (VR) distabilkan dengan menambahkan kapasitor eksternal (minimum 300 nF) pada salah satu dari dua pin Vreg. Pin Vreg ini tidak dapat menggerakkan perangkat eksternal lainnya, dan hanya digunakan untuk mengatur catu daya inti internal.
Vol daya rendahtage regulator (LPVR) menghasilkan volume yang tidak stabiltage sekitar VDD/2, dengan disipasi statis internal minimum. Arus keluaran terbatas, sehingga tidak cukup untuk mode operasi perangkat penuh. Ini memberikan pengurangan konsumsi daya ketika chip dalam mode Daya Rendah (Menunggu Interupsi, Daya Rendah Tunggu Interupsi, Berhenti atau mode Halt).
Ketika VR aktif, LPVR secara otomatis dinonaktifkan.
PENGATUR WAKTU FUNGSI YANG DIPERPANJANG
Modifikasi perangkat keras dalam Extended Function Timer ST92F124/F150/F250 dibandingkan dengan ST92F120 hanya menyangkut fungsi pembangkitan interupsi. Tetapi beberapa informasi spesifik telah ditambahkan ke dokumentasi mengenai mode Bandingkan Paksa dan mode Satu Pulsa. Informasi ini dapat ditemukan di Lembar Data ST92F124/F150/F250 yang diperbarui.
Masukan Tangkap/Perbandingan Output
Pada ST92F124/F150/F250, interupsi IC1 dan IC2 (OC1 dan OC2) dapat diaktifkan secara terpisah. Ini dilakukan dengan menggunakan 4 bit baru dalam register CR3:
- IC1IE=CR3[7]: Input Capture 1 Interrupt Enable. Jika direset, interupsi Input Capture 1 dihambat. Saat disetel, interupsi dihasilkan jika flag ICF1 disetel.
- OC1IE=CR3[6]: Output Bandingkan 1 Interupsi Aktifkan. Saat reset, interupsi Output Bandingkan 1 dihambat. Saat disetel, interupsi dihasilkan jika flag OCF2 disetel.
- IC2IE=CR3[5]: Input Capture 2 Interrupt Enable. Saat reset, interupsi Input Capture 2 dihambat. Saat disetel, interupsi dihasilkan jika flag ICF2 disetel.
- OC2IE=CR3[4]: Output Bandingkan 2 Interupsi Aktifkan. Saat reset, Output Bandingkan 2 Interupsi terhambat. Saat disetel, interupsi dihasilkan jika flag OCF2 disetel.
Catatan: Interupsi IC1IE dan IC2IE (OC1IE dan OC2IE) tidak signifikan jika ICIE (OCIE) diatur. Untuk diperhitungkan, ICIE (OCIE) harus diatur ulang.
Modus PWM
Bit OCF1 tidak dapat diatur oleh perangkat keras dalam mode PWM, tetapi bit OCF2 diatur setiap kali penghitung cocok dengan nilai dalam register OC2R. Ini dapat menghasilkan interupsi jika OCIE diatur atau jika OCIE diatur ulang dan OC2IE diatur. Interupsi ini akan membantu aplikasi apa pun di mana lebar atau periode pulsa perlu diubah secara interaktif.
KONVERTER A/D (ADC)
Konverter A/D baru dengan fitur utama berikut telah ditambahkan:
- 16 saluran,
- resolusi 10 bit,
- Frekuensi maksimum 4 MHz (jam ADC),
- 8 siklus clock ADC untuk sampwaktu yang lama,
- 20 siklus jam ADC untuk waktu konversi,
- Pembacaan masukan nol 0x0000,
- Pembacaan skala penuh 0xFFC0,
- Akurasi mutlak adalah ± 4 LSB.
Konverter A/D baru ini memiliki arsitektur yang sama dengan yang sebelumnya. Masih mendukung fitur an-alog watchdog, tetapi sekarang hanya menggunakan 2 dari 16 saluran. 2 saluran ini bersebelahan dan alamat saluran dapat dipilih oleh perangkat lunak. Dengan solusi sebelumnya menggunakan dua sel ADC, empat saluran pengawas analog tersedia tetapi pada alamat saluran tetap, saluran 6 dan 7.
Lihat Lembar Data ST92F124/F150/F250 yang diperbarui untuk deskripsi Konverter A/D baru.
aku²C
I²C IERRP BIT RESET
Pada ST92F124/F150/F250 I²C, bit IERRP (I2CISR) dapat direset oleh perangkat lunak bahkan jika salah satu dari flag berikut diatur:
- SCLF, ADDTX, AF, STOPF, ARLO dan BERR di register I2CSR2
- SB bit dalam Register I2CSR1
Tidak benar untuk ST92F120 I²C: bit IERRP tidak dapat direset oleh perangkat lunak jika salah satu flag ini disetel. Untuk alasan ini, pada ST92F120, rutin interupsi yang sesuai (dimasukkan setelah peristiwa pertama) dimasukkan kembali segera jika peristiwa lain terjadi selama eksekusi rutin pertama.
MULAI PERMINTAAN ACARA
Perbedaan antara ST92F120 dan ST92F124/F150/F250 I²C ada pada mekanisme pembangkitan bit START.
Untuk menghasilkan acara START, kode aplikasi menyetel bit START dan ACK dalam register I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;
Tanpa opsi pengoptimalan kompiler yang dipilih, ini diterjemahkan dalam assembler dengan cara berikut:
- – atau R240,#12
- – ld r0,R240
- – ld R240,r0
Instruksi OR mengatur bit Start. Pada ST92F124/F150/F250, eksekusi instruksi beban kedua menghasilkan permintaan kejadian START kedua. Acara START kedua ini terjadi setelah transmisi byte berikutnya.
Dengan salah satu opsi pengoptimalan kompiler yang dipilih, kode assembler tidak meminta acara MULAI kedua:
– atau R240,#12
PERIPHERAL BARU
- Hingga 2 sel CAN (Controller Area Network) telah ditambahkan. Spesifikasi tersedia di Lembar Data ST92F124/F150/F250 yang diperbarui.
- Tersedia hingga 2 SCI: SCI-M (Multi-protocol SCI) sama seperti pada ST92F120, tetapi SCI-A (Asynchronous SCI) baru. Spesifikasi untuk periferal baru ini tersedia di Lembar Data ST92F124/F150/F250 yang diperbarui.
2 MODIFIKASI PERANGKAT KERAS & PERANGKAT LUNAK PADA PAPAN APLIKASI
PIN KELUAR
- Karena pemetaan ulang, CLOCK2 tidak dapat digunakan dalam aplikasi yang sama.
- SCI1 hanya dapat digunakan dalam mode asinkron (SCI-A).
- Modifikasi pemetaan saluran input analog dapat dengan mudah ditangani oleh perangkat lunak.
VOLU INTERNALTAGE REGULATOR
Karena adanya tegangan internaltage regulator, kapasitor eksternal diperlukan pada pin Vreg untuk menyediakan inti dengan catu daya yang stabil. Pada ST92F124/F150/F250, inti beroperasi pada 3.3V, sedangkan I/O masih beroperasi pada 5V. Nilai minimum yang direkomendasikan adalah 600 nF atau 2*300 nF dan jarak antara pin Vreg dan kapasitor harus dijaga seminimal mungkin.
Tidak ada modifikasi lain yang perlu dilakukan pada papan aplikasi perangkat keras.
DAFTAR KONTROL FLASH & EEPROM DAN ORGANISASI MEMORI
Untuk menghemat 1 DPR, definisi alamat simbol yang sesuai dengan register kontrol Flash dan EEPROM dapat dimodifikasi. Ini umumnya dilakukan dalam skrip tautan file. 4 register, FCR, ECR, dan FESR[0:1], telah didefinisikan masing-masing pada 0x221000, 0x221001, 0x221002 dan 0x221003.
Reorganisasi sektor Flash 128-Kbyte juga memengaruhi skrip tautan file. Ini harus dimodifikasi sesuai dengan organisasi sektor baru.
Lihat Bagian 1.4.2 untuk deskripsi organisasi sektor Flash yang baru.
RESET DAN UNIT KONTROL JAM
Osilator
Osilator Kristal
Bahkan jika kompatibilitas dengan desain papan ST92F120 dipertahankan, tidak lagi disarankan untuk memasukkan resistor 1MOhm secara paralel dengan osilator kristal eksternal pada papan aplikasi ST92F124/F150/F250.
Kebocoran
Sementara ST92F120 sensitif terhadap kebocoran dari GND ke OSCIN, ST92F124/F1 50/F250 sensitif terhadap kebocoran dari VDD ke OSCIN. Disarankan untuk mengelilingi osilator kristal dengan cincin arde pada papan sirkuit tercetak dan untuk menerapkan film pelapis untuk menghindari masalah kelembaban, jika perlu.
Jam eksternal
Bahkan jika kompatibilitas dengan desain papan ST92F120 dipertahankan, disarankan untuk menerapkan jam eksternal pada input OSCOUT.
Keunggulantagadalah:
- sinyal input TTL standar dapat digunakan sedangkan ST92F120 Vil pada jam eksternal adalah antara 400mV dan 500mV.
- resistor eksternal antara OSCOUT dan VDD tidak diperlukan.
PLL
Mode Standar
Nilai reset register PLLCONF (p55, R246) akan memulai aplikasi dengan cara yang sama seperti pada ST92F120. Untuk menggunakan mode lari bebas dalam kondisi yang dijelaskan di Bagian 1.5, bit PLLCONF[7] harus disetel.
Mode Jam Keamanan
Menggunakan ST92F120, jika sinyal jam menghilang, inti ST9 dan jam periferal dihentikan, tidak ada yang dapat dilakukan untuk mengonfigurasi aplikasi dalam keadaan aman.
Desain ST92F124/F150/F250 memperkenalkan sinyal jam pengaman, aplikasi dapat dikonfigurasi dalam keadaan aman.
Ketika sinyal jam menghilang (misalnya karena resonator rusak atau terputus), peristiwa buka kunci PLL terjadi.
Cara yang lebih aman untuk mengelola kejadian ini adalah dengan mengaktifkan interupsi eksternal INTD0 dan menetapkannya ke RCCU dengan menyetel bit INT_SEL di register CLKCTL.
Rutin interupsi terkait memeriksa sumber interupsi (lihat Bab 7.3.6 Interrupt Generation dari lembar data ST92F124/F150/F250), dan mengonfigurasi aplikasi dalam keadaan aman.
Catatan: Jam periferal tidak dihentikan dan sinyal eksternal apa pun yang dihasilkan oleh mikrokontroler (misalnya PWM, komunikasi serial…) harus dihentikan selama instruksi pertama dijalankan oleh rutin interupsi.
PENGATUR WAKTU FUNGSI YANG DIPERPANJANG
Masukan Tangkap / Perbandingan Keluaran
Untuk menghasilkan Interupsi Timer, program yang dikembangkan untuk ST92F120 mungkin perlu diperbarui dalam kasus tertentu:
- Jika Timer Interrupts IC1 dan IC2 (OC1 dan OC2) keduanya digunakan, ICIE (OCIE) register CR1 harus diatur. Nilai IC1IE dan IC2IE (OC1IE dan OC2IE) pada register CR3 tidak signifikan. Jadi, program tidak harus dimodifikasi dalam hal ini.
- Jika hanya satu Interupsi yang diperlukan, ICIE (OCIE) harus direset dan IC1IE atau IC2IE (OC1IE atau OC2IE) harus diset tergantung pada interupsi yang digunakan.
- Jika tidak ada Interupsi Timer yang digunakan, ICIE, IC1IE dan IC2IE (OCIE, OC1IE dan OC2IE) semuanya harus direset.
Modus PWM
Interupsi Timer sekarang dapat dibuat setiap kali Penghitung = OC2R:
- Untuk mengaktifkannya, atur OCIE atau OC2IE,
- Untuk menonaktifkannya, reset OCIE DAN OC2IE.
ADC 10-BIT
Karena ADC baru sama sekali berbeda, program harus diperbarui:
- Semua register data adalah 10 bit, yang termasuk register ambang. Jadi setiap register dibagi menjadi dua register 8-bit: register atas dan register bawah, di mana hanya 2 bit paling signifikan yang digunakan:
- Saluran konversi awal sekarang ditentukan oleh bit CLR1[7:4] (Pg63, R252).
- Saluran pengawas analog dipilih oleh bit CLR1[3:0]. Satu-satunya syarat adalah bahwa dua saluran harus bersebelahan.
- Jam ADC dipilih dengan CLR2[7:5] (Pg63, R253).
- Register interupsi belum diubah.
Karena bertambahnya panjang register ADC, peta register berbeda. Lokasi register baru diberikan dalam deskripsi ADC di Lembar Data ST92F124/F150/F250 yang diperbarui.
aku²C
RESET BIT IERRP
Dalam rutin interupsi ST92F124/F150/F250 yang didedikasikan untuk acara Error Pending (IERRP disetel), loop perangkat lunak harus diimplementasikan.
Loop ini memeriksa setiap flag dan mengeksekusi tindakan yang diperlukan terkait. Loop tidak akan berakhir sampai semua flag direset.
Pada akhir eksekusi loop perangkat lunak ini, bit IERRP direset oleh perangkat lunak dan kode keluar dari rutin interupsi.
MULAI Permintaan Acara
Untuk menghindari kejadian START ganda yang tidak diinginkan, gunakan salah satu opsi pengoptimalan kompilator, di Makefile.
Misalnya:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis
MENINGKATKAN DAN MENGONFIGURASI ULANG EMULATOR ST9 HDS2V2 ANDA
PERKENALAN
Bagian ini berisi informasi tentang cara meningkatkan firmware emulator atau mengonfigurasi ulang untuk mendukung pemeriksaan ST92F150. Setelah Anda mengonfigurasi ulang emulator untuk mendukung probe ST92F150, Anda dapat mengonfigurasinya kembali untuk mendukung probe lain (misalnyaample probe ST92F120) mengikuti prosedur yang sama dan memilih probe yang sesuai.
PRASYARAT UNTUK MENINGKATKAN DAN/ATAU MENGONFIGURASI ULANG EMULATOR ANDA
Emulator ST9 HDS2V2 dan probe emulasi berikut mendukung peningkatan dan/atau konfigurasi ulang dengan perangkat keras probe baru:
- ST92F150-EMU2
- ST92F120-EMU2
- ST90158-EMU2 dan ST90158-EMU2B
- ST92141-EMU2
- ST92163-EMU2
Sebelum mencoba melakukan peningkatan/konfigurasi ulang emulator, Anda harus memastikan bahwa SEMUA kondisi berikut terpenuhi: - Versi monitor emulator ST9-HDS2V2 Anda lebih tinggi dari atau sama dengan 2.00. [Anda dapat melihat versi monitor mana yang dimiliki emulator Anda di bidang Target pada jendela About ST9+ Visual Debug, yang Anda buka dengan memilih Help>About.. dari menu utama ST9+ Visual Debug.]
- Jika PC Anda berjalan pada sistem operasi Windows ® NT ®, Anda harus memiliki hak administrator.
- Anda harus menginstal Toolchain ST9+ V6.1.1 (atau lebih baru) pada PC host yang terhubung ke emulator ST9 HDS2V2 Anda.
CARA MENINGKATKAN / MENGONFIGURASI ULANG EMULATOR ST9 HDS2V2 ANDA
Prosedur ini memberi tahu Anda cara meningkatkan/mengonfigurasi ulang emulator ST9 HDS2V2 Anda. Pastikan Anda memenuhi semua prasyarat sebelum memulai, jika tidak, Anda dapat merusak emulator dengan melakukan prosedur ini.
- Pastikan emulator ST9 HDS2V2 Anda terhubung melalui port paralel ke PC host Anda yang menjalankan Windows ® 95, 98, 2000 atau NT ®. Jika Anda mengonfigurasi ulang emulator untuk digunakan dengan probe baru, probe baru harus terhubung secara fisik ke papan utama HDS2V2 menggunakan tiga kabel fleksibel.
- Pada PC host, dari Windows ®, pilih Start >Run….
- Klik tombol Browse untuk menelusuri folder tempat Anda menginstal ST9+ V6.1.1 Toolchain. Secara default, jalur folder penginstalan adalah C:\ST9PlusV6.1.1\… Dalam folder penginstalan, jelajahi subfolder ..\downloader\.
- Temukan ..\downloader\ \ direktori yang sesuai dengan nama emulator yang ingin Anda tingkatkan/konfigurasi.
Misalnyaample, jika Anda ingin mengkonfigurasi ulang emulator ST92F120 untuk digunakan dengan probe emulasi ST92F150-EMU2, jelajahi ke ..\downloader\ \ direktori.
5. Kemudian pilih direktori yang sesuai dengan versi yang ingin Anda instal (misalnya,ample, versi V1.01 ditemukan di ..\downloader\ \v92\) dan pilih file (untuk mantanampfile, setup_st92f150.bat).
6. Klik Buka.
7. Klik OK di jendela Jalankan. Pembaruan akan dimulai. Anda cukup mengikuti instruksi yang ditampilkan di layar PC Anda.
PERINGATAN: Jangan hentikan emulator, atau program saat pembaruan sedang berlangsung! Emulator Anda mungkin rusak!
“CATATAN SEKARANG YANG HANYA UNTUK PANDUAN HANYA BERTUJUAN UNTUK MEMBERIKAN INFORMASI TENTANG PRODUK MEREKA UNTUK MENGHEMAT WAKTU PELANGGAN. SEBAGAI HASILNYA, STMICROELECTRONICS TIDAK AKAN BERTANGGUNG JAWAB ATAS KERUSAKAN LANGSUNG, TIDAK LANGSUNG, ATAU KONSEKUENSIAL SEHUBUNGAN DENGAN KLAIM YANG TIMBUL DARI ISI CATATAN DAN/ATAU PENGGUNAAN INFORMASI YANG TERCANTUM DI SINI PELANGGAN. ”
Informasi yang diberikan diyakini akurat dan dapat diandalkan. Namun, STMicroelectronics tidak bertanggung jawab atas konsekuensi penggunaan informasi tersebut atau pelanggaran paten atau hak pihak ketiga lainnya yang mungkin timbul dari penggunaannya. Tidak ada lisensi yang diberikan secara tersirat atau sebaliknya berdasarkan paten atau hak paten apa pun dari STMicroelectronics. Spesifikasi yang disebutkan dalam publikasi ini dapat berubah tanpa pemberitahuan. Publikasi ini menggantikan dan menggantikan semua informasi yang diberikan sebelumnya. Produk STMicroelectronics tidak diizinkan untuk digunakan sebagai komponen penting dalam perangkat atau sistem pendukung kehidupan tanpa persetujuan tertulis dari STMicroelectronics.
Logo ST adalah merek dagang terdaftar dari STMicroelectronics
2003 STMicroelectronics – Hak Cipta Dilindungi Undang-Undang.
Pembelian Komponen I2C oleh STMicroelectronics menyampaikan lisensi di bawah Paten Philips I2C. Hak untuk menggunakan komponen-komponen ini dalam sistem I2C diberikan asalkan sistem tersebut sesuai dengan Spesifikasi Standar I2C sebagaimana didefinisikan oleh Philips.
Grup Perusahaan STMicroelectronics
Australia – Brasil – Kanada – Cina – Finlandia – Prancis – Jerman – Hong Kong – India – Israel – Italia – Jepang
Malaysia – Malta – Maroko – Singapura – Spanyol – Swedia – Swiss – Inggris – Amerika Serikat
http://www.st.com
Dokumen / Sumber Daya
 |
Aplikasi Tertanam STMicroelectronics ST92F120 [Bahasa Indonesia:] Instruksi ST92F120 Aplikasi Tertanam, ST92F120, Aplikasi Tertanam, Aplikasi |
