STMicroelectronics ST92F120 Ynsletten applikaasjes

YNLIEDING

Mikrocontrollers foar ynbêde applikaasjes tendearje mear en mear perifeare apparaten te yntegrearjen, lykas ek gruttere oantinkens. It leverjen fan de juste produkten mei de juste funksjes lykas Flash, emulated EEPROM en in breed oanbod fan perifeare apparaten oan 'e juste kosten is altyd in útdaging. Dêrom is it ferplicht om de grutte fan 'e mikrocontroller regelmjittich te krimp sa gau as de technology it sil tastean. Dizze wichtige stap jildt foar de ST92F120.
It doel fan dit dokumint is om de ferskillen te presintearjen tusken de ST92F120 mikrocontroller yn 0.50-mikron technology fersus de ST92F124 / F150 / F250 yn 0.35-micron technology. It jout wat rjochtlinen foar it opwurdearjen fan applikaasjes foar sawol har software as hardware aspekten.
Yn it earste diel fan dit dokumint wurde de ferskillen tusken de ST92F120 en ST92F124 / F150 / F250 apparaten neamd. Yn it twadde diel wurde de oanpassingen dy't nedich binne foar de applikaasje hardware en software beskreaun.

UPGRADJE FAN DE ST92F120 NAAR DE ST92F124/F150/F250
ST92F124 / F150 / F250 mikrocontrollers dy't 0.35 micron technology brûke binne fergelykber mei ST92F120 microcontrollers mei 0.50 micron technology, mar krimp wurdt brûkt om wat nije funksjes ta te foegjen en de prestaasjes fan ST92F124 / F150 / F250-apparaten te ferbetterjen. Hast alle perifeare apparaten hâlde deselde skaaimerken, en dêrom rjochtet dit dokumint him allinnich op de wizige seksjes. As d'r gjin ferskil is tusken de perifeare 0.50 mikron yn ferliking mei de 0.35 ien, oars as syn technology en ûntwerpmetoade, wurdt de perifeare net presintearre. De nije analoge nei digitale converter (ADC) is de grutte feroaring. Dizze ADC brûkt in inkele 16-kanaals A/D-konverter mei 10-bits resolúsje ynstee fan twa 8-kanaals A/D-konverters mei 8-bit resolúsje. De nije ûnthâld organisaasje, nij reset en klok kontrôle ienheid, ynterne voltage regulators en nije I / O buffers sille hast wêze transparante feroarings foar de applikaasje. De nije pe-ripheren binne it Controller Area Network (CAN) en de asynchronous Serial Communication Interface (SCI-A).

PINOUT
De ST92F124/F150/F250 is ûntworpen om de ST92F120 te ferfangen. Sa binne pinouts hast itselde. De pear ferskillen wurde hjirûnder beskreaun:

• Clock2 waard remapped út haven P9.6 nei P4.1
• Analoge ynfierkanalen waarden opnij oanpast neffens de tabel hjirûnder.

tabel 1. Analog Input Channel Mapping

PIN	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1 (P9.3), TXCLK1 / CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) waarden fuortsmiten omdat SCI1 waard ferfongen troch SCI-A.
• A21 (P9.7) omleech nei A16 (P9.2) waarden tafoege om te kinnen adres up 22 bits ekstern.
• 2 nije CAN perifeare apparaten binne beskikber: TX0 en RX0 (CAN0) op havens P5.0 en P5.1 en TX1 en RX1 (CAN1) op tawijd pins.

RW RESET STATE
Under Reset-tastân wurdt RW heech hâlden mei in ynterne swakke pull-up, wylst it net op 'e ST92F120 wie.

SCHMITT TRIGGERS

• I / O-poarten mei spesjale Schmitt-triggers binne net mear oanwêzich op 'e ST92F124 / F150 / F250, mar wurde ferfongen troch I / O-poarten mei High Hysteresis Schmitt-triggers. De relatearre I/O-pins binne: P6 [5-4].
• Ferskillen op 'e VIL en VIH. Sjoch tabel 2.

Tabel 2. Input Level Schmitt Trigger DC Electrical Characteristics
(VDD = 5 V ± 10%, TA = –40 ° C oant +125 ° C, útsein as oars oantsjutte)

Symboal	Parameter	Apparaat	Wearde			Ienheid
			Min	Typ(1)	Max
VIH	Ynfier High Level Standert Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Input Low Level Standert Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Input Low Level Hege Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Ynput Hysteresis Standert Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Ynput Hysteresis Hege Hyst. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Ynput Hysteresis Hege Hyst. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Behalven as oars oanjûn, binne typyske gegevens basearre op TA = 25 ° C en VDD = 5V. Se wurde allinich rapportearre foar ûntwerprjochtlinen dy't net yn produksje binne hifke.

MEMORY ORGANISASJON

Eksterne ûnthâld
Op de ST92F120 wiene mar 16 bits ekstern beskikber. No, op it ST92F124 / F150 / F250 apparaat, binne de 22 bits fan 'e MMU ekstern beskikber. Dizze organisaasje wurdt brûkt om it makliker te meitsjen om oant 4 eksterne Mbytes oan te pakken. Mar segminten 0h oant 3h en 20h oan 23h binne net ekstern beskikber.

Flash Sektor Organisaasje
Sektoaren F0 oan F3 hawwe in nije organisaasje yn de 128K en 60K Flash apparaten lykas werjûn yn Tabel 5 en Tabel 6. Tabel 3. en Tabel 4 lit de foarige organisaasje.

tabel 3. Unthâld Struktuer foar 128K Flash ST92F120 Flash Device

Sektor	Adressen	Max Grutte
TestFlash (TF) (Reservearre) OTP Area Beskermingsregisters (reservearre)	230000h oant 231F7Fh 231F80h oant 231FFBh 231FFCh oant 231FFFh	8064 byt 124 byt 4 byt
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h oant 00FFFFh 010000h oan 01BFFFh 01C000h oan 01DFFFh 01E000h oan 01FFFFh	64 kbytes 48 kbytes 8 kbytes 8 kbytes
EEPROM 0 (E0) EEPROM 1 (E1) Emulearre EEPROM	228000h oant 228FFFh 22C000h oant 22CFFFh 220000h oant 2203FFh	4 kbytes 4 kbytes 1 kbyt

tabel 4. Unthâld Struktuer foar 60K Flash ST92F120 Flash Device

Sektor	Adressen	Max Grutte
TestFlash (TF) (Reservearre) OTP Area Beskermingsregisters (reservearre)	230000h oant 231F7Fh 231F80h oant 231FFBh 231FFCh oant 231FFFh	8064 byt 124 byt 4 byt
Flash 0 (F0) Reserved Flash 1 (F1) Flash 2 (F2)	000000h oant 000FFFh 001000h oant 00FFFFh 010000h oan 01BFFFh 01C000h oan 01DFFFh	4 kbytes 60 kbytes 48 kbytes 8 kbytes
EEPROM 0 (E0) EEPROM 1 (E1) Emulearre EEPROM	228000h oant 228FFFh 22C000h oant 22CFFFh 220000h oant 2203FFh	4 kbytes 4 kbytes 1 kbyte

Sektor	Adressen	Max Grutte
TestFlash (TF) (Reservearre) OTP Area Beskermingsregisters (reservearre)	230000h oant 231F7Fh 231F80h oant 231FFBh 231FFCh oant 231FFFh	8064 byt 124 byt 4 byt
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h oant 001FFFh 002000h oant 003FFFh 004000h oant 00FFFFh 010000h oant 01FFFFh	8 kbytes 8 kbytes 48 kbytes 64 kbytes

Sektor	Adressen	Max Grutte
Hardware Emulated EEPROM sec-
tors	228000h oant 22CFFFh	8 kbytes
(reservearre)
Emulearre EEPROM	220000h oant 2203FFh	1 kbyt

Sektor	Adressen	Max Grutte
TestFlash (TF) (Reservearre) OTP Area Beskermingsregisters (reservearre)	230000h oant 231F7Fh 231F80h oant 231FFBh 231FFCh oant 231FFFh	8064 byt 124 byt 4 byt
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h oant 001FFFh 002000h oant 003FFFh 004000h oan 00BFFFh 010000h oant 013FFFh	8 kbytes 8 kbytes 32 kbytes 16 kbytes
Hardware Emulated EEPROM-sektoaren (reservearre) Emulearre EEPROM	228000h oant 22CFFFh   220000h oant 2203FFh	8 kbytes   1 kbyt

Sûnt de brûker reset vector lokaasje is ynsteld op adres 0x000000, de applikaasje kin brûke sektor F0 as in 8-Kbyte brûker bootloader gebiet, of sektoaren F0 en F1 as in 16-Kbyte gebiet.

Flash & E3PROM Control Register Lokaasje
Om in gegevensoanwizerregister (DPR) op te slaan, wurde de kontrôleregisters fan Flash en E3PROM (Emulated E2PROM) opnij oanmakke fan side 0x89 nei side 0x88 wêr't it E3PROM-gebiet leit. Op dizze manier wurdt mar ien DPR brûkt om te wizen op sawol de E3PROM-fariabelen as Flash & E2PROM-kontrôleregisters. Mar de registers binne noch tagonklik op it foarige adres. De nije registeradressen binne:

• FCR 0x221000 en 0x224000
• ECR 0x221001 & 0x224001
• FESR0 0x221002 & 0x224002
• FESR1 0x221003 & 0x224003
  Yn 'e applikaasje wurde dizze registerlokaasjes normaal definieare yn it linkerskript file.

RESET EN CLOCK CONTROL UNIT (RCCU)
Oscillator

In nije lege macht oscillator wurdt ymplementearre mei de folgjende doel spesifikaasjes:

• Max. 200 µamp. konsumpsje yn rinnende modus,
• 0 amp. in stopmodus,

PLL
Ien bit (bit7 FREEN) is tafoege oan it PLLCONF-register (R246, side 55), dit is om Free Running-modus yn te skeakeljen. De resetwearde foar dit register is 0x07. As it FREEN-bit weromset wurdt, hat it itselde gedrach as yn 'e ST92F120, wat betsjuttet dat de PLL útskeakele is as:

• stopmodus yngean,
• DX(2:0) = 111 yn it PLLCONF register,
• it ynfieren fan lege enerzjymodi (Wachtsje op ûnderbrekking of leechmacht wachtsje op ûnderbrekking) nei de WFI-ynstruksje.

As de FREEN-bit is ynsteld en ien fan 'e hjirboppe neamde betingsten foarkomt, komt de PLL yn 'e Free Running-modus, en oscilleart op in lege frekwinsje dy't typysk sawat 50 kHz is.
Derneist, as de PLL de ynterne klok leveret, as it kloksinjaal ferdwynt (bygelyks fanwege in brutsen of loskeppele resonator ...), wurdt automatysk in feiligenskloksinjaal levere, wêrtroch de ST9 wat rêdingsoperaasjes kin útfiere.
De frekwinsje fan dit kloksinjaal hinget ôf fan de DX[0..2]-bits fan it PLLCONF-register (R246, side55).
Ferwize nei it ST92F124/F150/F250 datablêd foar mear details.

 INTERNE VOLTAGE REGELAAR
Yn 'e ST92F124 / F150 / F250 wurket de kearn op 3.3V, wylst de I / O's noch wurkje op 5V. Om de 3.3V-krêft oan 'e kearn te leverjen, is in ynterne regulator tafoege.

Yn feite, dizze voltage regulator bestiet út 2 regulators:

• in haadvoltage regulator (VR),
• in lege macht voltage regulator (LPVR).

De wichtichste voltage regulator (VR) leveret de hjoeddeistige fereaske troch it apparaat yn alle bestjoeringsmodi. De voltage regulator (VR) wurdt stabilisearre troch it tafoegjen fan in eksterne capacitor (300 nF min-imum) op ien fan de twa Vreg pins. Dizze Vreg pins binne net by steat om te riden oare eksterne apparaten, en wurdt allinnich brûkt foar it regeljen fan de ynterne kearn Netzteil.
De lege macht voltage regulator (LPVR) genereart in net-stabilisearre voltage fan likernôch VDD / 2, mei minimale ynterne statyske dissipaasje. De útfierstroom is beheind, dus it is net genôch foar folsleine apparaatoperaasjemodus. It soarget foar fermindere enerzjyferbrûk as de chip yn Low Power-modus is (Wait For Interrupt, Low Power Wait For Interrupt, Stop of Stop modes).
As de VR aktyf is, wurdt de LPVR automatysk deaktivearre.

FERGESE FUNKSJE TIMER

De hardware-oanpassingen yn 'e útwreide funksje-timer fan' e ST92F124 / F150 / F250 yn ferliking mei de ST92F120 hawwe allinich de funksjes foar interruptgeneraasje. Mar wat spesifike ynformaasje is tafoege oan de dokumintaasje oangeande Forced Compare-modus en One Pulse-modus. Dizze ynformaasje kin fûn wurde yn it bywurke ST92F124 / F150 / F250 Datasheet.

Input Capture / Utfier Ferlykje
Op de ST92F124/F150/F250 kinne de IC1 en IC2 (OC1 en OC2) ûnderbrekkings apart ynskeakele wurde. Dit wurdt dien mei 4 nije bits yn it CR3-register:

• IC1IE=CR3[7]: Ynput Capture 1 Interrupt ynskeakelje. As reset, Input Capture 1 interrupt wurdt inhibited-ed. As ynsteld, wurdt in ûnderbrekking oanmakke as de flagge ICF1 ynsteld is.
• OC1IE=CR3[6]: Utfier fergelykje 1 ûnderbrekking ynskeakelje. Wannear't reset, wurdt Output Compare 1 interrupt inhibited. As ynsteld, wurdt in ûnderbrekking oanmakke as de OCF2-flagge ynsteld is.
• IC2IE=CR3[5]: Ynput Capture 2 Interrupt ynskeakelje. As reset, wurdt Input Capture 2 interrupt ynhibeare. As ynsteld, wurdt in ûnderbrekking oanmakke as de ICF2-flagge ynsteld is.
• OC2IE=CR3[4]: Utfier fergelykje 2 ûnderbrekking ynskeakelje. By reset, wurdt Output Compare 2 Interrupt remme. As ynsteld, wurdt in ûnderbrekking oanmakke as de OCF2-flagge ynsteld is.
  Noat: De IC1IE en IC2IE (OC1IE en OC2IE) ûnderbrekking binne net signifikant as de ICIE (OCIE) ynsteld is. Om rekken te hâlden, moat de ICIE (OCIE) weromset wurde.

PWM modus
It OCF1-bit kin net ynsteld wurde troch hardware yn PWM-modus, mar it OCF2-bit wurdt elke kear ynsteld as de teller oerienkomt mei de wearde yn it OC2R-register. Dit kin in ûnderbrekking generearje as de OCIE ynsteld is of as de OCIE is reset en OC2IE is ynsteld. Dizze ûnderbrekking sil elke applikaasje helpe wêr't pulsbreedtes of perioaden ynteraktyf moatte wurde feroare.

A/D CONVERTER (ADC)
In nije A/D-konverter mei de folgjende haadfunksjes is tafoege:

• 16 kanalen,
• 10-bit resolúsje,
• 4 MHz maksimum frekwinsje (ADC klok),
• 8 ADC klok syklusen foar sampling tiid,
• 20 ADC-kloksyklus foar konverzjetiid,
• Nul ynfierlêzing 0x0000,
• Folsleine skaallêzing 0xFFC0,
• Absolute krektens is ± 4 LSBs.

Dizze nije A / D-konverter hat deselde arsjitektuer as de foarige. It stipet noch altyd de an-alog watchdog-funksje, mar no brûkt it allinich 2 fan 'e 16 kanalen. Dizze 2 kanalen binne gearhingjend en kanaaladressen kinne wurde selektearre troch software. Mei de foarige oplossing mei twa ADC-sellen wiene fjouwer analoge watchdog-kanalen beskikber, mar op fêste kanaaladressen, kanalen 6 en 7.
Ferwize nei de bywurke ST92F124 / F150 / F250 Datasheet foar de beskriuwing fan de nije A / D Converter.
 I²C

I²C IERRP BIT RESET
Op de ST92F124/F150/F250 I²C kin de IERRP (I2CISR) bit troch software weromsette wurde, sels as ien fan de folgjende flaggen ynsteld is:

• SCLF, ADDTX, AF, STOPF, ARLO en BERR yn it I2CSR2-register
• SB bit yn it I2CSR1 Register

It is net wier foar de ST92F120 I²C: it IERRP-bit kin net weromset wurde troch software as ien fan dizze flaggen ynsteld is. Om dizze reden, op 'e ST92F120, wurdt de korrespondearjende ûnderbrekkingsroutine (ynfierd nei in earste evenemint) fuortendaliks opnij ynfierd as in oar evenemint barde tidens de earste routine útfiering.

START EVENT REQUEST
In ferskil tusken de ST92F120 en de ST92F124/F150/F250 I²C bestiet op it START-bit-generaasjemeganisme.
Om in START-evenemint te generearjen, stelt de applikaasjekoade de START- en ACK-bits yn it I2CCR-register yn:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Sûnder de opsje foar kompilatoroptimalisaasje wurdt selekteare, wurdt it op 'e folgjende manier oerset yn assembler:

• – of R240,#12
• -ld r0,R240
• – ld R240,r0

De OR-ynstruksje stelt it Startbit yn. Op 'e ST92F124 / F150 / F250 resultearret de útfiering fan 'e twadde load-ynstruksje yn in twadde START-evenemintoanfraach. Dit twadde START-evenemint bart nei de folgjende byte-oerdracht.
Mei ien fan 'e gearstaller-optimalisaasje-opsjes selektearre, freget de assemblerkoade gjin twadde START-evenemint:
– of R240,#12

NIJE PERIFEREN

• Oant 2 CAN (Controller Area Network) sellen binne tafoege. Spesifikaasjes binne beskikber yn it bywurke ST92F124 / F150 / F250 Datasheet.
• Oant 2 SCI's binne beskikber: de SCI-M (Multi-protokol SCI) is itselde as op 'e ST92F120, mar de SCI-A (Asynchronous SCI) is nij. De spesifikaasjes foar dit nije perifeare apparaat binne beskikber yn it bywurke ST92F124 / F150 / F250 Datasheet.

2 HARDWARE & SOFTWARE MODIFIKASJES AAN DE APPLICATION BOARD

PINOUT

• Troch syn remapping kin CLOCK2 net brûkt wurde yn deselde applikaasje.
• SCI1 kin allinnich brûkt wurde yn asynchronous modus (SCI-A).
• De oanpassingen fan 'e mapping fan analoge ynfierkanalen kinne maklik wurde behannele troch software.

INTERNE VOLTAGE REGELAAR
Troch de oanwêzigens fan 'e ynterne voltage regulator, eksterne capacitors binne nedich op de Vreg pins foar in foarsjen de kearn mei in stabilisearre Netzteil. Yn 'e ST92F124 / F150 / F250 wurket de kearn op 3.3V, wylst de I / O's noch wurkje op 5V. De minimale rekommandearre wearde is 600 nF of 2 * 300 nF en de ôfstân tusken de Vreg pins en de capacitors moat wurde hâlden ta in minimum.
Gjin oare oanpassings moatte wurde makke oan it hardware applikaasje board.

FLASH & EEPROM CONTROL REGISTERS EN MEMORY ORGANISASJE
Om 1 DPR te bewarjen, kinne de symboaladresdefinysjes dy't oerienkomme mei de Flash- en EEPROM-kontrôleregisters wurde wizige. Dit wurdt algemien dien yn it linkerskript file. De 4 registers, FCR, ECR, en FESR[0:1], binne respektivelik definiearre op 0x221000, 0x221001, 0x221002 en 0x221003.
De reorganisaasje fan 'e 128-Kbyte Flash-sektor hat ek ynfloed op it linkerskript file. It moat oanpast wurde yn oerienstimming mei de nije sektororganisaasje.
Ferwize nei Seksje 1.4.2 foar de beskriuwing fan de nije Flash sektor organisaasje.

RESET EN CLOCK CONTROL UNIT

Oscillator
Crystal Oscillator
Sels as de komptabiliteit mei de ST92F120 board design wurdt hanthavene, It is net mear oan te rieden om ynfoegje in 1MOhm wjerstân parallel mei de eksterne kristal oscillator op in ST92F124 / F150 / F250 applikaasje board.

Lekken
Wylst de ST92F120 gefoelich is foar lekken fan GND nei OSCIN, is de ST92F124 / F1 50 / F250 gefoelich foar lekken fan VDD nei OSCIN. It is oan te rieden om de kristal oscillator te omringen troch in grûnring op it printe circuit board en in coatingfilm oan te passen om feiligensproblemen te foarkommen, as nedich.
Eksterne klok
Sels as kompatibiliteit mei it ST92F120-boerdûntwerp wurdt behâlden, wurdt it oanrikkemandearre om de eksterne klok oan te passen op 'e OSCOUT-ynfier.
De advantages binne:

• in standert TTL-ynfiersinjaal kin brûkt wurde, wylst de ST92F120 Vil op 'e eksterne klok tusken 400mV en 500mV is.
• de eksterne wjerstân tusken OSCOUT en VDD is net nedich.

PLL
Standert Mode
De resetwearde fan it PLLCONF-register (p55, R246) sil de applikaasje begjinne op deselde manier as yn 'e ST92F120. Om frije rinnende modus te brûken yn 'e betingsten beskreaun yn paragraaf 1.5, moat de PLLCONF[7] bit ynsteld wurde.

Safety Clock Mode
Mei de ST92F120, as it kloksinjaal ferdwynt, wurdt de ST9-kearn en perifeare klok stoppe, neat kin dien wurde om de applikaasje yn in feilige steat te konfigurearjen.
It ûntwerp ST92F124 / F150 / F250 yntroduseart it sinjaal foar feiligensklok, de applikaasje kin yn in feilige steat konfigureare wurde.
As it kloksinjaal ferdwynt (bygelyks fanwege in brutsen of loskeppele resonator), bart it PLL-ûntskoattelbarren.
De feiliger manier om dit evenemint te behearjen is om de INTD0 eksterne ûnderbrekking yn te skeakeljen en it oan 'e RCCU te jaan troch it INT_SEL-bit yn te stellen yn it CLKCTL-register.
De assosjearre ûnderbrekkingsroutine kontrolearret de ûnderbrekkingsboarne (ferwize nei it haadstik 7.3.6 Interrupt Generation fan it ST92F124/F150/F250 datasheet), en konfigurearret de applikaasje yn in feilige steat.
Opmerking: De perifeare klok wurdt net stoppe en elk ekstern sinjaal generearre troch de mikrocontroller (bygelyks PWM, seriële kommunikaasje ...) moat wurde stoppe tidens de earste ynstruksjes útfierd troch de ûnderbrekkingsroutine.

FERGESE FUNKSJE TIMER
Ynput Capture / Utfier Fergelykje
Om in timerûnderbrekking te generearjen, moat in programma ûntwikkele foar de ST92F120 miskien yn bepaalde gefallen bywurke wurde:

• As Timer Interrupts IC1 en IC2 (OC1 en OC2) beide wurde brûkt, moat ICIE (OCIE) fan register CR1 ynsteld wurde. De wearde fan 'e IC1IE en IC2IE (OC1IE en OC2IE) yn it CR3-register is net signifikant. Dat, it programma hoecht yn dit gefal net te wizige.
• As mar ien ûnderbrekking nedich is, moat ICIE (OCIE) weromset wurde en IC1IE of IC2IE (OC1IE of OC2IE) moat ynsteld wurde ôfhinklik fan de brûkte ûnderbrekking.
• As net ien fan 'e Timer Interrupts wurde brûkt, ICIE, IC1IE en IC2IE (OCIE, OC1IE en OC2IE) se moatte allegearre wurde weromsette.

PWM modus
In timerûnderbrekking kin no elke kear generearre wurde Counter = OC2R:

• Om it yn te skeakeljen, set OCIE of OC2IE yn,
• Om it út te skeakeljen, set OCIE EN OC2IE werom.

10-BIT ADC
Om't de nije ADC folslein oars is, sil it programma bywurke wurde moatte:

• Alle gegevensregisters binne 10 bits, dy't de drompelregisters omfettet. Dus elk register is ferdield yn twa 8-bit registers: in boppeste register en in legere register, wêryn allinich de 2 meast wichtige bits wurde brûkt:
• It startkonverzjekanaal wurdt no definieare troch bits CLR1[7:4] (Pg63, R252).
• De analoge watchdog-kanalen wurde selektearre troch bits CLR1[3:0]. De ienige betingst is dat de twa kanalen oanienwei moatte wêze.
• De ADC-klok wurdt selektearre mei CLR2[7:5] (Pg63, R253).
• Underbrekkingsregisters binne net wizige.

Fanwegen de ferhege lingte fan ADC-registers is de registerkaart oars. De lokaasje fan 'e nije registers wurdt jûn yn' e beskriuwing fan 'e ADC yn it bywurke ST92F124 / F150 / F250 Datasheet.
I²C

IERRP BIT RESET
Yn 'e ST92F124 / F150 / F250-ûnderbrekkingsroutine wijd oan it Error Pending-evenemint (IERRP is ynsteld), moat in software-loop wurde ymplementearre.
Dizze lus kontrolearret elke flagge en fiert de oerienkommende nedige aksjes út. De loop sil net einigje oant alle flaggen binne weromsette.
Oan 'e ein fan dizze software-loop-útfiering wurdt de IERRP-bit troch software weromset en de koade giet út 'e ûnderbrekkingsroutine.

START Event Request
Om elk net winske dûbel START-evenemint te foarkommen, brûk ien fan 'e kompilator-otpimisaasje-opsjes, yn' e Makefile.

Bygelyks:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

UPGRADJE EN RECONFIGURING YOUR ST9 HDS2V2 EMULATOR

YNLIEDING
Dizze seksje befettet ynformaasje oer hoe't jo de firmware fan jo emulator opwurdearje of opnij konfigurearje om in ST92F150-sonde te stypjen. As jo ​​​​ienris jo emulator opnij konfigureare hawwe om in ST92F150-sonde te stypjen, kinne jo it werom konfigurearje om in oare sonde te stypjen (bgl.ample a ST92F120 sonde) folgje deselde proseduere en it kiezen fan de geskikte sonde.

FEREISTEN OM JIN EMULATOR TE UPGRADJE EN / OF RECONFIGUREREN
De folgjende ST9 HDS2V2-emulators en emulaasjeprobes stypje upgrades en/of rekonfiguraasje mei nije probehardware:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 en ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Foardat jo besykje de upgrade / opnij konfiguraasje fan jo emulator út te fieren, moatte jo derfoar soargje dat ALLE de folgjende betingsten foldien wurde:
• De monitorferzje fan jo ST9-HDS2V2-emulator is heger as of gelyk oan 2.00. [Jo kinne sjen hokker monitorferzje jo emulator hat yn it Doelfjild fan it About ST9+ Visual Debug-finster, dat jo iepenje troch Help>Oer .. te selektearjen yn it haadmenu fan ST9+ Visual Debug.]
• As jo ​​​​PC rint op it Windows ® NT ® bestjoeringssysteem, moatte jo de beheardersrjochten hawwe.
• Jo moatte de ST9+ V6.1.1 (of letter) Toolchain ynstalleare hawwe op 'e host-PC ferbûn mei jo ST9 HDS2V2-emulator.

HOE UPGRADE / RECONFIGURE YOUR ST9 HDS2V2 EMULATOR
De proseduere fertelt jo hoe't jo jo ST9 HDS2V2-emulator opwurdearje / opnij konfigurearje. Wês wis dat jo oan alle betingsten foldwaan foardat jo begjinne, oars kinne jo jo emulator beskeadigje troch dizze proseduere út te fieren.

1. Soargje derfoar dat jo ST9 HDS2V2-emulator fia de parallelle poarte ferbûn is mei jo host-PC dy't Windows ® 95, 98, 2000 of NT ® draait. As jo ​​​​jo emulator opnij konfigurearje om te brûken mei in nije sonde, moat de nije sonde fysyk ferbûn wurde mei it HDS2V2-haadboerd mei de trije flexkabels.
2. Selektearje op de host-pc fan Windows® Start>Utfiere….
3. Klikje op de knop Blêdzje om te blêdzjen nei map wêr't jo de ST9+ V6.1.1 Toolchain ynstalleare. Standert is it paad fan de ynstallaasjemap C:\ST9PlusV6.1.1\... Blêdzje yn de ynstallaasjemap nei de ..\downloader\ submap.
4. Sykje de ..\downloader\ \ map dy't oerienkomt mei de namme fan 'e emulator dy't jo wolle opwurdearje/konfigurearje.
   Bygelyksample, as jo jo ST92F120-emulator opnij wolle konfigurearje om te brûken mei de ST92F150-EMU2-emulaasjeprobe, blêdzje dan nei de ..\downloader\ \ map.
   5. Selektearje dan de map dy't oerienkomt mei de ferzje dy't jo wolle ynstallearje (bglample, de V1.01 ferzje is fûn yn ..\downloader\ \v92\) en selektearje de file (bglample, setup_st92f150.bat).
   6. Klik op Iepenje.
   7. Klik OK yn it Run finster. De fernijing sil begjinne. Jo moatte gewoan de ynstruksjes folgje op it skerm fan jo PC.
   WARSKÔGING: Stopje de emulator, of it programma net wylst de fernijing oan 'e gong is! Jo emulator kin beskeadige wurde!

"DE HUIDIGE NOTA DAT IS FOAR LEIDING ALLINIG RIGT OM KLANTEN YNFORMAASJE OAN HAR PRODUCTEN TE FERGESE OM HAR TIJD TE BESPAREN. AS RESULTAAT STMICROELECTRONICS NET AANSPRAKELIJK HALEN FOAR ELKE DIREKTE, INDIREKTE OF GEVOLGLIKE SKADES BY RESPEKT FAN ELKE KLASJE ONTKOMST UIT DE YNHOUD FAN SOK IN NOTA EN/OF GEBRUK MAKEN DOOR KLANTEN YN DE YNFORMAASJE YN DE PRODUKT YN DE YNFORMAASJE HJIR. ”

Oanlevere ynformaasje wurdt leaud akkuraat en betrouber te wêzen. STMicroelectronics nimt lykwols gjin ferantwurdlikens foar de gefolgen fan it brûken fan sokke ynformaasje noch foar eventuele ynbreuk op oktroaien of oare rjochten fan tredden dy't út it gebrûk dêrfan kinne ûntstean. Gjin lisinsje wurdt ferliend troch ymplikaasje of oars ûnder alle patint- of patintrjochten fan STMicroelectronics. Spesifikaasjes neamd yn dizze publikaasje binne ûnder foarbehâld fan feroaring sûnder notice. Dizze publikaasje ferfangt en ferfangt alle earder levere ynformaasje. STMicroelectronics-produkten binne net autorisearre foar gebrûk as krityske komponinten yn apparaten of systemen foar libbensstipe sûnder de útdruklike skriftlike goedkarring fan STMicroelectronics.
It ST-logo is in registrearre hannelsmerk fan STMicroelectronics
2003 STMicroelectronics - Alle rjochten foarbehâlden.

De oankeap fan I2C-komponinten troch STMicroelectronics jout in lisinsje oer ûnder it Philips I2C-patint. Rjochten om dizze komponinten te brûken yn in I2C-systeem wurde ferliend op betingst dat it systeem foldocht oan 'e I2C Standertspesifikaasje lykas definieare troch Philips.
STMicroelectronics Group of Companies
Austraalje - Brazylje - Kanada - Sina - Finlân - Frankryk - Dútslân - Hongkong - Yndia - Israel - Itaalje - Japan
Maleizje - Malta - Marokko - Singapore - Spanje - Sweden - Switserlân - Feriene Keninkryk - Feriene Steaten
http://www.st.com

Dokuminten / Resources

STMicroelectronics ST92F120 Ynsletten applikaasjes [pdfYnstruksjes ST92F120 ynsletten applikaasjes, ST92F120, ynbêde applikaasjes, applikaasjes

Referinsjes

• User Manual