Aplikasi Terbenam STMicroelectronics ST92F120

PENGENALAN

Pengawal mikro untuk aplikasi terbenam cenderung untuk mengintegrasikan lebih banyak peranti persisian serta memori yang lebih besar. Menyediakan produk yang betul dengan ciri yang betul seperti Flash, EEPROM yang dicontohi dan pelbagai peranti persisian pada kos yang betul sentiasa menjadi cabaran. Itulah sebabnya adalah wajib untuk mengecilkan saiz mikropengawal dengan kerap sebaik sahaja teknologi membenarkannya. Langkah utama ini digunakan untuk ST92F120.
Tujuan dokumen ini adalah untuk membentangkan perbezaan antara mikropengawal ST92F120 dalam teknologi 0.50 mikron berbanding ST92F124/F150/F250 dalam teknologi 0.35 mikron. Ia menyediakan beberapa garis panduan untuk menaik taraf aplikasi untuk kedua-dua aspek perisian dan perkakasannya.
Dalam bahagian pertama dokumen ini, perbezaan antara peranti ST92F120 dan ST92F124/F150/F250 disenaraikan. Dalam bahagian kedua, pengubahsuaian yang diperlukan untuk perkakasan dan perisian aplikasi diterangkan.

MENAIK TARAF DARIPADA ST92F120 KEPADA ST92F124/F150/F250
Mikropengawal ST92F124/F150/F250 menggunakan teknologi 0.35 mikron adalah serupa dengan mikropengawal ST92F120 yang menggunakan teknologi 0.50 mikron, tetapi pengecutan digunakan untuk menambah beberapa ciri baharu dan untuk meningkatkan prestasi peranti ST92F124/F150/F250. Hampir semua periferal mengekalkan ciri yang sama, itulah sebabnya dokumen ini memfokuskan hanya pada bahagian yang diubah suai. Jika tiada perbezaan antara persisian 0.50 mikron berbanding dengan peranti 0.35, selain daripada teknologi dan metodologi reka bentuknya, persisian tidak dibentangkan. Penukar analog kepada digital (ADC) baharu adalah perubahan besar. ADC ini menggunakan penukar A/D 16 saluran tunggal dengan resolusi 10 bit dan bukannya dua penukar A/D 8 saluran dengan resolusi 8-bit. Organisasi memori baharu, set semula baharu dan unit kawalan jam, vol dalamantagPengawal selia dan penimbal I/O baharu hampir merupakan perubahan yang telus untuk aplikasi. Pe-riferal baharu ialah Rangkaian Kawasan Pengawal (CAN) dan Antara Muka Komunikasi Bersiri tak segerak (SCI-A).

PINTAR
ST92F124/F150/F250 direka bentuk supaya boleh menggantikan ST92F120. Oleh itu, pinout adalah hampir sama. Beberapa perbezaan diterangkan di bawah:

• Clock2 telah dipetakan semula dari port P9.6 ke P4.1
• Saluran input analog telah dipetakan semula mengikut jadual di bawah.

Jadual 1. Pemetaan Saluran Input Analog

PIN	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/ CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) telah dialih keluar kerana SCI1 telah digantikan oleh SCI-A.
• A21(P9.7) ke A16 (P9.2) telah ditambah untuk dapat menangani sehingga 22 bit secara luaran.
• 2 peranti persisian CAN baharu tersedia: TX0 dan RX0 (CAN0) pada port P5.0 dan P5.1 serta TX1 dan RX1 (CAN1) pada pin khusus.

KEADAAN TETAP SEMULA RW
Di bawah keadaan Tetapkan Semula, RW dikekalkan tinggi dengan tarikan dalaman yang lemah manakala ia bukan pada ST92F120.

PENCETUS SCHMITT

• Port I/O dengan Pencetus Schmitt Khas tidak lagi hadir pada ST92F124/F150/F250 tetapi digantikan oleh port I/O dengan Pencetus Schmitt Histeresis Tinggi. Pin I/O yang berkaitan ialah: P6[5-4].
• Perbezaan pada VIL dan VIH. Lihat Jadual 2.

Jadual 2. Tahap Input Schmitt Trigger Ciri-ciri Elektrik DC
(VDD = 5 V ± 10%, TA = –40° C hingga +125° C, melainkan dinyatakan sebaliknya)

Simbol	Parameter	Peranti	Nilai			Unit
			Min	Taip(1)	Maks
VIH	Masukkan Pencetus Schmitt Standard Tahap Tinggi P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Masukkan Pencetus Schmitt Standard Tahap Rendah P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Input Tahap Rendah High Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Input Hysteresis Standard Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Histeresis Input Hyst Tinggi. Pencetus Schmitt P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Histeresis Input Hyst Tinggi. Pencetus Schmitt P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Melainkan dinyatakan sebaliknya, data biasa adalah berdasarkan TA= 25°C dan VDD= 5V. Ia hanya dilaporkan untuk garis panduan reka bentuk yang tidak diuji dalam pengeluaran.

ORGANISASI INGATAN

Memori luaran
Pada ST92F120, hanya 16 bit tersedia secara luaran. Kini, pada peranti ST92F124/F150/F250, 22 bit MMU tersedia secara luaran. Organisasi ini digunakan untuk memudahkan menangani sehingga 4 Mbytes luaran. Tetapi segmen 0j hingga 3j dan 20j hingga 23j tidak tersedia secara luaran.

Organisasi Sektor Flash
Sektor F0 hingga F3 mempunyai organisasi baharu dalam peranti Flash 128K dan 60K seperti ditunjukkan dalam Jadual 5 dan Jadual 6. Jadual 3. dan Jadual 4 menunjukkan organisasi sebelumnya.

Jadual 3. Struktur Memori untuk Peranti Denyar ST128F92 Denyar 120K

Sektor	Alamat	Saiz Maks
TestFlash (TF) (Terpelihara) Kawasan OTP Daftar Perlindungan (terpelihara)	230000j hingga 231F7Fh 231F80h hingga 231FFBh 231FFCh hingga 231FFFj	8064 bait 124 bait 4 bait
Denyar 0 (F0) Denyar 1 (F1) Denyar 2 (F2) Denyar 3 (F3)	000000j hingga 00FFFFj 010000h hingga 01BFFFh 01C000h hingga 01DFFFh 01E000h hingga 01FFFFh	64 Kbait 48 Kbait 8 Kbait 8 Kbait
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM yang dicontohi	228000j hingga 228FFFj 22C000j hingga 22CFFFj 220000j hingga 2203FFj	4 Kbait 4 Kbait 1 Kbait

Jadual 4. Struktur Memori untuk Peranti Denyar ST60F92 Denyar 120K

Sektor	Alamat	Saiz Maks
TestFlash (TF) (Terpelihara) Kawasan OTP Daftar Perlindungan (terpelihara)	230000j hingga 231F7Fh 231F80h hingga 231FFBh 231FFCh hingga 231FFFj	8064 bait 124 bait 4 bait
Denyar 0 (F0) Denyar Terpelihara 1 (F1) Denyar 2 (F2)	000000j hingga 000FFFj 001000j hingga 00FFFFj 010000h hingga 01BFFFh 01C000h hingga 01DFFFh	4 Kbait 60 Kbait 48 Kbait 8 Kbait
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM yang dicontohi	228000j hingga 228FFFj 22C000j hingga 22CFFFj 220000j hingga 2203FFj	4 Kbait 4 Kbait 1 Kbait

Sektor	Alamat	Saiz Maks
Kawasan OTP TestFlash (TF) (Terpelihara). Daftar Perlindungan (terpelihara)	230000j hingga 231F7Fh 231F80h hingga 231FFBh 231FFCh hingga 231FFFj	8064 bait 124 bait 4 bait
Denyar 0 (F0) Denyar 1 (F1) Denyar 2 (F2) Denyar 3 (F3)	000000j hingga 001FFFj 002000j hingga 003FFFj 004000j hingga 00FFFFj 010000j hingga 01FFFFj	8 Kbait 8 Kbait 48 Kbait 64 Kbait

Sektor	Alamat	Saiz Maks
EEPROM Ditiru Perkakasan saat-
tors	228000j hingga 22CFFFj	8 Kbait
(terpelihara)
EEPROM yang dicontohi	220000j hingga 2203FFj	1 Kbait

Sektor	Alamat	Saiz Maks
TestFlash (TF) (Terpelihara) Kawasan OTP Daftar Perlindungan (terpelihara)	230000j hingga 231F7Fh 231F80h hingga 231FFBh 231FFCh hingga 231FFFj	8064 bait 124 bait 4 bait
Denyar 0 (F0) Denyar 1 (F1) Denyar 2 (F2) Denyar 3 (F3)	000000j hingga 001FFFj 002000j hingga 003FFFj 004000h hingga 00BFFFh 010000j hingga 013FFFj	8 Kbait 8 Kbait 32 Kbait 16 Kbait
Sektor EEPROM Ditiru Perkakasan (terpelihara) EEPROM yang dicontohi	228000j hingga 22CFFFj   220000j hingga 2203FFj	8 Kbait   1 Kbait

Memandangkan lokasi vektor tetapan semula pengguna ditetapkan pada alamat 0x000000, aplikasi boleh menggunakan sektor F0 sebagai kawasan pemuat but pengguna 8-Kbyte, atau sektor F0 dan F1 sebagai kawasan 16-Kbyte.

Lokasi Daftar Kawalan Flash & E3PROM
Untuk menyimpan daftar penunjuk data (DPR), daftar kawalan Flash dan E3PROM (Emulated E2PROM) dipetakan semula dari halaman 0x89 ke halaman 0x88 di mana kawasan E3PROM terletak. Dengan cara ini, hanya satu DPR digunakan untuk menunjuk kepada kedua-dua pembolehubah E3PROM dan daftar kawalan Flash & E2PROM. Tetapi daftar masih boleh diakses di alamat sebelumnya. Alamat daftar baharu ialah:

• FCR 0x221000 & 0x224000
• ECR 0x221001 & 0x224001
• FESR0 0x221002 & 0x224002
• FESR1 0x221003 & 0x224003
  Dalam aplikasi, lokasi daftar ini biasanya ditakrifkan dalam skrip pemaut file.

TETAPAN SEMULA DAN UNIT KAWALAN JAM (RCCU)
Pengayun

Pengayun kuasa rendah baharu dilaksanakan dengan spesifikasi sasaran berikut:

• Maks. 200 µamp. penggunaan dalam mod Berjalan,
• 0 amp. dalam mod Berhenti,

PLL
Satu bit (bit7 FREEN) telah ditambahkan pada daftar PLLCONF (R246, halaman 55), ini adalah untuk mendayakan mod Larian Percuma. Nilai set semula untuk daftar ini ialah 0x07. Apabila bit FREEN ditetapkan semula, ia mempunyai kelakuan yang sama seperti dalam ST92F120, bermakna PLL dimatikan apabila:

• memasuki mod berhenti,
• DX(2:0) = 111 dalam daftar PLLCONF,
• memasuki mod kuasa rendah (Tunggu Sampukan atau Tunggu Sampuk Kuasa Rendah) mengikut arahan WFI.

Apabila bit FREEN ditetapkan dan mana-mana keadaan yang disenaraikan di atas berlaku, PLL memasuki mod Larian Percuma, dan berayun pada frekuensi rendah yang biasanya kira-kira 50 kHz.
Di samping itu, apabila PLL menyediakan jam dalaman, jika isyarat jam hilang (contohnya disebabkan oleh resonator yang rosak atau terputus…), isyarat jam keselamatan disediakan secara automatik, membolehkan ST9 melakukan beberapa operasi menyelamat.
Kekerapan isyarat jam ini bergantung pada bit DX[0..2] daftar PLLCONF (R246, halaman55).
Rujuk lembaran data ST92F124/F150/F250 untuk butiran lanjut.

 VOL DALAMANTAGE PERATURAN
Dalam ST92F124/F150/F250, teras beroperasi pada 3.3V, manakala I/Os masih beroperasi pada 5V. Untuk membekalkan kuasa 3.3V ke teras, pengawal selia dalaman telah ditambah.

Sebenarnya, jilid initage pengawal selia terdiri daripada 2 pengawal selia:

• vol utamatage pengawal selia (VR),
• vol kuasa rendahtage pengawal selia (LPVR).

Jilid utamatage regulator (VR) membekalkan arus yang diperlukan oleh peranti dalam semua mod pengendalian. voltage regulator (VR) distabilkan dengan menambahkan kapasitor luaran (300 nF minimum-imum) pada salah satu daripada dua pin Vreg. Pin Vreg ini tidak dapat memacu peranti luaran yang lain, dan hanya digunakan untuk mengawal bekalan kuasa teras dalaman.
Kuasa rendah voltage regulator (LPVR) menjana vol tidak stabiltage lebih kurang VDD/2, dengan pelesapan statik dalaman minimum. Arus keluaran adalah terhad, jadi ia tidak mencukupi untuk mod operasi peranti penuh. Ia memberikan penggunaan kuasa yang dikurangkan apabila cip berada dalam mod Kuasa Rendah (Tunggu Untuk Gangguan, Kuasa Rendah Tunggu Untuk Gangguan, Mod Berhenti atau Berhenti).
Apabila VR aktif, LPVR dinyahaktifkan secara automatik.

PEMASA FUNGSI DILANJUTKAN

Pengubahsuaian perkakasan dalam Pemasa Fungsi Lanjutan ST92F124/F150/F250 berbanding ST92F120 hanya berkenaan dengan fungsi penjanaan gangguan. Tetapi beberapa maklumat khusus telah ditambahkan pada dokumentasi mengenai mod Bandingkan Paksa dan mod Satu Nadi. Maklumat ini boleh didapati dalam Helaian Data ST92F124/F150/F250 yang dikemas kini.

Input Capture/Output Compare
Pada ST92F124/F150/F250, sampukan IC1 dan IC2 (OC1 dan OC2) boleh didayakan secara berasingan. Ini dilakukan menggunakan 4 bit baharu dalam daftar CR3:

• IC1IE=CR3[7]: Input Capture 1 Interrupt Enable. Jika ditetapkan semula, gangguan Input Capture 1 dihalang. Apabila ditetapkan, gangguan dijana jika bendera ICF1 ditetapkan.
• OC1IE=CR3[6]: Output Compare 1 Interrupt Enable. Apabila ditetapkan semula, gangguan Output Compare 1 dihalang. Apabila ditetapkan, gangguan dijana jika bendera OCF2 ditetapkan.
• IC2IE=CR3[5]: Input Capture 2 Interrupt Enable. Apabila ditetapkan semula, gangguan Input Capture 2 dihalang. Apabila ditetapkan, gangguan dijana jika bendera ICF2 ditetapkan.
• OC2IE=CR3[4]: Output Compare 2 Interrupt Enable. Apabila ditetapkan semula, Output Compare 2 Interrupt dihalang. Apabila ditetapkan, gangguan dijana jika bendera OCF2 ditetapkan.
  Nota: Gangguan IC1IE dan IC2IE (OC1IE dan OC2IE) tidak penting jika ICIE (OCIE) ditetapkan. Untuk diambil kira, ICIE (OCIE) mesti ditetapkan semula.

Mod PWM
Bit OCF1 tidak boleh ditetapkan oleh perkakasan dalam mod PWM, tetapi bit OCF2 ditetapkan setiap kali pembilang sepadan dengan nilai dalam daftar OC2R. Ini boleh menjana gangguan jika OCIE ditetapkan atau jika OCIE ditetapkan semula dan OC2IE ditetapkan. Gangguan ini akan membantu mana-mana aplikasi di mana lebar nadi atau tempoh perlu ditukar secara interaktif.

PENUKAR A/D (ADC)
Penukar A/D baharu dengan ciri utama berikut telah ditambah:

• 16 saluran,
• resolusi 10-bit,
• Kekerapan maksimum 4 MHz (jam ADC),
• 8 kitaran jam ADC untuk sampmasa ling,
• Kitaran jam 20 ADC untuk masa penukaran,
• Bacaan input sifar 0x0000,
• Bacaan skala penuh 0xFFC0,
• Ketepatan mutlak ialah ± 4 LSB.

Penukar A/D baharu ini mempunyai seni bina yang sama seperti yang sebelumnya. Ia masih menyokong ciri pengawas an-alog, tetapi kini ia hanya menggunakan 2 daripada 16 saluran. 2 saluran ini adalah bersambung dan alamat saluran boleh dipilih oleh perisian. Dengan penyelesaian sebelumnya menggunakan dua sel ADC, empat saluran pengawas analog tersedia tetapi pada alamat saluran tetap, saluran 6 dan 7.
Rujuk kepada Helaian Data ST92F124/F150/F250 yang dikemas kini untuk penerangan Penukar A/D baharu.
 I²C

TETAPAN SEMULA BIT IERRP I²C
Pada ST92F124/F150/F250 I²C, bit IERRP (I2CISR) boleh ditetapkan semula oleh perisian walaupun jika salah satu daripada bendera berikut ditetapkan:

• SCLF, ADDTX, AF, STOPF, ARLO dan BERR dalam daftar I2CSR2
• Bit SB dalam Daftar I2CSR1

Ia tidak benar untuk ST92F120 I²C: bit IERRP tidak boleh ditetapkan semula oleh perisian jika satu bendera ini ditetapkan. Atas sebab ini, pada ST92F120, rutin gangguan yang sepadan (dimasukkan selepas peristiwa pertama) dimasukkan semula dengan segera jika peristiwa lain berlaku semasa pelaksanaan rutin pertama.

MULAKAN PERMINTAAN ACARA
Perbezaan antara ST92F120 dan ST92F124/F150/F250 I²C wujud pada mekanisme penjanaan bit START.
Untuk menjana acara MULA, kod aplikasi menetapkan bit MULA dan ACK dalam daftar I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Tanpa pilihan pengoptimuman pengkompil dipilih, ia diterjemahkan dalam penghimpun dengan cara berikut:

• – atau R240,#12
• – ld r0,R240
• – ld R240,r0

Arahan OR menetapkan bit Mula. Pada ST92F124/F150/F250, pelaksanaan arahan beban kedua menghasilkan permintaan acara MULA kedua. Peristiwa MULA kedua ini berlaku selepas penghantaran bait seterusnya.
Dengan mana-mana pilihan pengoptimuman pengkompil dipilih, kod pemasang tidak meminta acara MULA kedua:
– atau R240,#12

PERIFERAL BARU

• Sehingga 2 sel CAN (Controller Area Network) telah ditambah. Spesifikasi tersedia dalam Helaian Data ST92F124/F150/F250 yang dikemas kini.
• Sehingga 2 SCI tersedia: SCI-M (Multi-protocol SCI) adalah sama seperti pada ST92F120, tetapi SCI-A (SCI Asynchronous) adalah baharu. Spesifikasi untuk peranti baharu ini tersedia dalam Helaian Data ST92F124/F150/F250 yang dikemas kini.

2 UBAHSUAI PERKAKASAN & PERISIAN KEPADA LEMBAGA APLIKASI

PINTAR

• Disebabkan pemetaan semulanya, CLOCK2 tidak boleh digunakan dalam aplikasi yang sama.
• SCI1 hanya boleh digunakan dalam mod tak segerak (SCI-A).
• Pengubahsuaian pemetaan saluran input analog boleh dikendalikan dengan mudah oleh perisian.

VOL DALAMANTAGE PERATURAN
Oleh kerana kehadiran vol dalamantage pengawal selia, kapasitor luaran diperlukan pada pin Vreg untuk menyediakan teras dengan bekalan kuasa yang stabil. Dalam ST92F124/F150/F250, teras beroperasi pada 3.3V, manakala I/Os masih beroperasi pada 5V. Nilai minimum yang disyorkan ialah 600 nF atau 2*300 nF dan jarak antara pin Vreg dan kapasitor mesti dikekalkan pada tahap minimum.
Tiada pengubahsuaian lain perlu dibuat pada papan aplikasi perkakasan.

DAFTAR KAWALAN FLASH & EEPROM DAN ORGANISASI INGATAN
Untuk menyimpan 1 DPR, definisi alamat simbol yang sepadan dengan daftar kawalan Flash dan EEPROM boleh diubah suai. Ini biasanya dilakukan dalam skrip penghubung file. 4 daftar, FCR, ECR dan FESR[0:1], masing-masing telah ditakrifkan pada 0x221000, 0x221001, 0x221002 dan 0x221003.
Penyusunan semula sektor Flash 128-Kbyte juga mempengaruhi skrip pemaut file. Ia mesti diubah suai dengan mematuhi organisasi sektor baharu.
Rujuk Bahagian 1.4.2 untuk penerangan tentang organisasi sektor Flash baharu.

TETAP SEMULA DAN UNIT KAWALAN JAM

Pengayun
Pengayun Kristal
Walaupun keserasian dengan reka bentuk papan ST92F120 dikekalkan, ia tidak lagi disyorkan untuk memasukkan perintang 1MOhm selari dengan pengayun kristal luaran pada papan aplikasi ST92F124/F150/F250.

Kebocoran
Walaupun ST92F120 sensitif terhadap kebocoran daripada GND ke OSCIN, ST92F124/F1 50/F250 sensitif kepada kebocoran daripada VDD ke OSCIN. Adalah disyorkan untuk mengelilingi pengayun kristal dengan gelang pembumian pada papan litar bercetak dan menggunakan filem salutan untuk mengelakkan masalah kelembapan, jika perlu.
Jam luaran
Walaupun keserasian dengan reka bentuk papan ST92F120 dikekalkan, adalah disyorkan untuk menggunakan jam luaran pada input OSCOUT.
Advan itutages ialah:

• isyarat input TTL standard boleh digunakan manakala ST92F120 Vil pada jam luaran adalah antara 400mV dan 500mV.
• perintang luar antara OSCOUT dan VDD tidak diperlukan.

PLL
Mod Standard
Nilai set semula daftar PLLCONF (p55, R246) akan memulakan aplikasi dengan cara yang sama seperti dalam ST92F120. Untuk menggunakan mod larian bebas dalam keadaan yang diterangkan dalam Bahagian 1.5, bit PLLCONF[7] mesti ditetapkan.

Mod Jam Keselamatan
Menggunakan ST92F120, jika isyarat jam hilang, teras ST9 dan jam persisian dihentikan, tiada apa yang boleh dilakukan untuk mengkonfigurasi aplikasi dalam keadaan selamat.
Reka bentuk ST92F124/F150/F250 memperkenalkan isyarat jam keselamatan, aplikasi boleh dikonfigurasikan dalam keadaan selamat.
Apabila isyarat jam hilang (contohnya disebabkan oleh resonator yang rosak atau terputus), acara buka kunci PLL berlaku.
Cara yang lebih selamat untuk mengurus acara ini adalah untuk mendayakan gangguan luaran INTD0 dan menetapkannya kepada RCCU dengan menetapkan bit INT_SEL dalam daftar CLKCTL.
Rutin gangguan yang berkaitan menyemak sumber gangguan (rujuk Bab Penjanaan Gangguan 7.3.6 bagi lembaran data ST92F124/F150/F250), dan mengkonfigurasi aplikasi dalam keadaan selamat.
Nota: Jam persisian tidak dihentikan dan sebarang isyarat luaran yang dijana oleh mikropengawal (contohnya PWM, komunikasi bersiri…) mesti dihentikan semasa arahan pertama dilaksanakan oleh rutin gangguan.

PEMASA FUNGSI DILANJUTKAN
Tangkapan Input / Bandingkan Output
Untuk menjana Gangguan Pemasa, program yang dibangunkan untuk ST92F120 mungkin perlu dikemas kini dalam kes tertentu:

• Jika Pemasa Mengganggu IC1 dan IC2 (OC1 dan OC2) kedua-duanya digunakan, ICIE (OCIE) bagi daftar CR1 perlu ditetapkan. Nilai IC1IE dan IC2IE (OC1IE dan OC2IE) dalam daftar CR3 adalah tidak signifikan. Jadi, program ini tidak perlu diubah suai dalam kes ini.
• Jika hanya satu Sampukan diperlukan, ICIE (OCIE) mesti ditetapkan semula dan IC1IE atau IC2IE (OC1IE atau OC2IE) mesti ditetapkan bergantung pada sampukan yang digunakan.
• Jika tiada gangguan Pemasa digunakan, ICIE, IC1IE dan IC2IE (OCIE, OC1IE dan OC2IE) semuanya mesti ditetapkan semula.

Mod PWM
Gangguan Pemasa kini boleh dijana setiap kali Counter = OC2R:

• Untuk mendayakannya, tetapkan OCIE atau OC2IE,
• Untuk melumpuhkannya, tetapkan semula OCIE DAN OC2IE.

ADC 10-BIT
Memandangkan ADC baharu adalah berbeza sama sekali, program ini perlu dikemas kini:

• Semua daftar data adalah 10 bit, yang termasuk daftar ambang. Jadi setiap daftar dibahagikan kepada dua daftar 8-bit: daftar atas dan daftar bawah, di mana hanya 2 bit yang paling penting digunakan:
• Saluran penukaran mula kini ditakrifkan oleh bit CLR1[7:4] (Pg63, R252).
• Saluran pengawas analog dipilih mengikut bit CLR1[3:0]. Satu-satunya syarat ialah kedua-dua saluran mesti bersambung.
• Jam ADC dipilih dengan CLR2[7:5] (Pg63, R253).
• Daftar gangguan tidak diubah suai.

Kerana peningkatan panjang daftar ADC, peta daftar adalah berbeza. Lokasi daftar baharu diberikan dalam perihalan ADC dalam Helaian Data ST92F124/F150/F250 yang dikemas kini.
I²C

TETAPAN SEMULA BIT IERRP
Dalam rutin gangguan ST92F124/F150/F250 khusus untuk acara Ralat Belum Selesai (IERRP ditetapkan), gelung perisian mesti dilaksanakan.
Gelung ini menyemak setiap bendera dan melaksanakan tindakan yang diperlukan yang sepadan. Gelung tidak akan tamat sehingga semua bendera ditetapkan semula.
Pada penghujung pelaksanaan gelung perisian ini, bit IERRP ditetapkan semula oleh perisian dan kod keluar daripada rutin gangguan.

MULAKAN Permintaan Acara
Untuk mengelakkan sebarang peristiwa MULA berganda yang tidak diingini, gunakan mana-mana pilihan pengoptimuman pengkompil, dalam Makefile.

Contohnya:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

MENAIKTARAF DAN MENYAMPAIKAN SEMULA EMULATOR ST9 HDS2V2 ANDA

PENGENALAN
Bahagian ini mengandungi maklumat tentang cara untuk menaik taraf perisian tegar emulator anda atau mengkonfigurasi semula untuk menyokong probe ST92F150. Sebaik sahaja anda telah mengkonfigurasi semula emulator anda untuk menyokong probe ST92F150, anda boleh mengkonfigurasinya kembali untuk menyokong probe lain (contohnyaample a ST92F120 probe) mengikut prosedur yang sama dan memilih probe yang sesuai.

PRASYARAT UNTUK MENAIK TARAF DAN/ATAU MENYENTARAKAN SEMULA EMULATOR ANDA
Emulator ST9 HDS2V2 dan probe emulasi berikut menyokong peningkatan dan/atau konfigurasi semula dengan perkakasan probe baharu:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 dan ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Sebelum cuba melakukan peningkatan/konfigurasi semula emulator anda, anda mesti memastikan SEMUA syarat berikut dipenuhi:
• Versi monitor emulator ST9-HDS2V2 anda lebih tinggi daripada atau sama dengan 2.00. [Anda boleh melihat versi monitor yang emulator anda miliki dalam medan Sasaran tetingkap Perihal ST9+ Visual Debug, yang anda buka dengan memilih Bantuan>Perihal.. daripada menu utama ST9+ Visual Debug.]
• Jika PC anda berjalan pada sistem pengendalian Windows ® NT ®, anda mesti mempunyai keistimewaan pentadbir.
• Anda mesti telah memasang Rangkaian Alat ST9+ V6.1.1 (atau lebih baru) pada PC hos yang disambungkan ke emulator ST9 HDS2V2 anda.

BAGAIMANA UNTUK MENAIKTARAF/MENGATURAN SEMULA EMULATOR ST9 HDS2V2 ANDA
Prosedur ini memberitahu anda cara untuk menaik taraf/konfigurasi semula emulator ST9 HDS2V2 anda. Pastikan anda memenuhi semua prasyarat sebelum memulakan, jika tidak, anda boleh merosakkan emulator anda dengan melakukan prosedur ini.

1. Pastikan emulator ST9 HDS2V2 anda disambungkan melalui port selari ke PC hos anda yang menjalankan sama ada Windows ® 95, 98, 2000 atau NT ®. Jika anda mengkonfigurasi semula emulator anda untuk digunakan dengan kuar baharu, kuar baharu mesti disambungkan secara fizikal ke papan utama HDS2V2 menggunakan tiga kabel fleksibel.
2. Pada PC hos, daripada Windows ®, pilih Mula > Jalankan….
3. Klik butang Semak Imbas untuk menyemak imbas ke folder tempat anda memasang Rangkaian Alat ST9+ V6.1.1. Secara lalai, laluan folder pemasangan ialah C:\ST9PlusV6.1.1\… Dalam folder pemasangan, semak imbas ke subfolder ..\downloader\.
4. Cari ..\downloader\ \ direktori sepadan dengan nama emulator yang ingin anda tingkatkan/konfigurasikan.
   Untuk exampJadi, jika anda ingin mengkonfigurasi semula emulator ST92F120 anda untuk digunakan dengan probe emulasi ST92F150-EMU2, semak imbas ke ..\downloader\ \ direktori.
   5. Kemudian pilih direktori yang sepadan dengan versi yang anda ingin pasang (contohnyaamptetapi, versi V1.01 terdapat dalam ..\downloader\ \v92\) dan pilih file (untuk example, setup_st92f150.bat).
   6. Klik pada Buka.
   7. Klik OK dalam tetingkap Run. Kemas kini akan bermula. Anda hanya perlu mengikut arahan yang dipaparkan pada skrin PC anda.
   AMARAN: Jangan hentikan emulator, atau program semasa kemas kini sedang dijalankan! Emulator anda mungkin rosak!

“NOTA KINI YANG SEBAGAI BIMBINGAN HANYA BERTUJUAN MENYEDIAKAN PELANGGAN MAKLUMAT BERKAITAN PRODUK MEREKA AGAR MEREKA MENJIMATKAN MASA. AKIBATNYA, STMICROELECTRONICS TIDAK AKAN BERTANGGUNGJAWAB ATAS SEBARANG KEROSAKAN LANGSUNG, TIDAK LANGSUNG ATAU AKIBAT BERKENAAN DENGAN SEBARANG TUNTUTAN YANG TIMBUL DARIPADA KANDUNGAN NOTA TERSEBUT DAN/ATAU PENGGUNAAN YANG DIBUAT OLEH PELANGGAN MAKLUMAT TERDAPAT DALAM PRODUK TERSEBUT. ”

Maklumat yang diberikan dipercayai tepat dan boleh dipercayai. Walau bagaimanapun, STMicroelectronics tidak bertanggungjawab ke atas akibat penggunaan maklumat tersebut mahupun untuk sebarang pelanggaran paten atau hak lain pihak ketiga yang mungkin terhasil daripada penggunaannya. Tiada lesen diberikan secara tersirat atau sebaliknya di bawah mana-mana hak paten atau paten STMicroelectronics. Spesifikasi yang dinyatakan dalam penerbitan ini tertakluk kepada perubahan tanpa notis. Penerbitan ini menggantikan dan menggantikan semua maklumat yang dibekalkan sebelum ini. Produk STMicroelectronics tidak dibenarkan untuk digunakan sebagai komponen kritikal dalam peranti atau sistem sokongan hayat tanpa kelulusan bertulis nyata STMicroelectronics.
Logo ST ialah tanda dagangan berdaftar STMicroelectronics
2003 STMicroelectronics – Hak Cipta Terpelihara.

Pembelian Komponen I2C oleh STMicroelectronics menyampaikan lesen di bawah Paten I2C Philips. Hak untuk menggunakan komponen ini dalam sistem I2C diberikan dengan syarat sistem itu mematuhi Spesifikasi Standard I2C seperti yang ditakrifkan oleh Philips.
Kumpulan Syarikat STMicroelectronics
Australia – Brazil – Kanada – China – Finland – Perancis – Jerman – Hong Kong – India – Israel – Itali – Jepun
Malaysia – Malta – Morocco – Singapura – Sepanyol – Sweden – Switzerland – United Kingdom – USA
http://www.st.com

Dokumen / Sumber

Aplikasi Terbenam STMicroelectronics ST92F120 [pdf] Arahan Aplikasi Terbenam ST92F120, ST92F120, Aplikasi Terbenam, Aplikasi

Rujukan

• Manual Pengguna