STMicroelectronics ST92F120 vestavěné aplikace

ZAVEDENÍ

Mikrokontroléry pro vestavěné aplikace mají tendenci integrovat stále více periferií a také větší paměti. Poskytování správných produktů se správnými funkcemi, jako je Flash, emulovaná EEPROM a širokou škálu periferních zařízení za správnou cenu, je vždy výzvou. Proto je povinné pravidelně zmenšovat velikost matrice mikrokontroléru, jakmile to technologie dovolí. Tento hlavní krok platí pro ST92F120.
Účelem tohoto dokumentu je představit rozdíly mezi mikrokontrolérem ST92F120 v 0.50mikronové technologii a ST92F124/F150/F250 v 0.35mikronové technologii. Poskytuje několik pokynů pro aktualizaci aplikací pro jejich softwarové i hardwarové aspekty.
V první části tohoto dokumentu jsou uvedeny rozdíly mezi zařízeními ST92F120 a ST92F124/F150/F250. V druhé části jsou popsány úpravy potřebné pro hardware a software aplikace.

AKTUALIZACE Z ST92F120 NA ST92F124/F150/F250
Mikrokontroléry ST92F124/F150/F250 využívající technologii 0.35 mikronu jsou podobné mikrokontrolérům ST92F120 využívající technologii 0.50 mikronu, ale zmenšování se používá k přidání některých nových funkcí a ke zlepšení výkonu zařízení ST92F124/F150/F250. Téměř všechny periferie si zachovávají stejné vlastnosti, a proto se tento dokument zaměřuje pouze na upravené sekce. Pokud mezi periferií 0.50 mikronu a periferií 0.35 není žádný rozdíl, kromě její technologie a metodiky návrhu, periferie není prezentována. Hlavní změnou je nový analogově digitální převodník (ADC). Tento ADC používá jeden 16kanálový A/D převodník s 10bitovým rozlišením místo dvou 8kanálových A/D převodníků s 8bitovým rozlišením. Nová organizace paměti, nový reset a řídicí jednotka hodin, vnitřní svtagRegulátory a nové I/O buffery budou pro aplikaci téměř transparentními změnami. Nové periferie jsou Controller Area Network (CAN) a asynchronní sériové komunikační rozhraní (SCI-A).

PINOUT
ST92F124/F150/F250 byl navržen tak, aby mohl nahradit ST92F120. Pinouty jsou tedy téměř stejné. Několik rozdílů je popsáno níže:

• Hodiny2 byly přemapovány z portu P9.6 na P4.1
• Analogové vstupní kanály byly přemapovány podle níže uvedené tabulky.

Tabulka 1. Mapování analogových vstupních kanálů

KOLÍK	Pinout ST92F120	Pinout ST92F124/F150/F250
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/ CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) byly odstraněny, protože SCI1 byl nahrazen SCI-A.
• Byly přidány A21(P9.7) až A16 (P9.2), aby bylo možné externě adresovat až 22 bitů.
• K dispozici jsou 2 nová periferní zařízení CAN: TX0 a RX0 (CAN0) na portech P5.0 a P5.1 a TX1 a RX1 (CAN1) na vyhrazených pinech.

STAV RESETOVÁNÍ RW
Ve stavu Reset je RW drženo vysoko s vnitřním slabým zdvihem, zatímco u ST92F120 tomu tak nebylo.

SPUŠTĚ SCHMITT

• I/O porty se speciálními Schmittovými spouštěči již nejsou na ST92F124/F150/F250, ale jsou nahrazeny I/O porty se Schmittovými spouštěči s vysokou hysterezí. Související I/O piny jsou: P6[5-4].
• Rozdíly mezi VIL a VIH. Viz tabulka 2.

Tabulka 2. Vstupní úroveň Schmitt Trigger DC elektrické charakteristiky
(VDD = 5 V ± 10 %, TA = –40 °C až +125 °C, pokud není uvedeno jinak)

Symbol	Parametr	Zařízení	Hodnota			Jednotka
			Min	Typ(1)	Max
VIH	Vstup High Level Standard Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Vstupní nízkoúrovňový standardní Schmittův spouštěč P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Nízká úroveň vstupu High Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Vstupní hystereze Standardní Schmittův spouštěč P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Vstupní hystereze Vysoká Hyst. Schmittův spouštěč P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Vstupní hystereze Vysoká Hyst. Schmittův spouštěč P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Pokud není uvedeno jinak, typické údaje jsou založeny na TA= 25°C a VDD=5V. Jsou uváděny pouze pro konstrukční vodicí linie, které nebyly testovány ve výrobě.

ORGANIZACE PAMĚTI

Externí paměť
Na ST92F120 bylo externě dostupných pouze 16 bitů. Nyní je na zařízení ST92F124/F150/F250 externě dostupných 22 bitů MMU. Tato organizace se používá k usnadnění adresování až 4 externích MB. Segmenty 0h až 3h a 20h až 23h však nejsou externě dostupné.

Organizace Flash sektorů
Sektory F0 až F3 mají novou organizaci v zařízeních Flash 128K a 60K, jak je znázorněno v tabulce 5 a tabulce 6. Tabulka 3 a tabulka 4 ukazují předchozí organizaci.

Tabulka 3. Struktura paměti pro 128K Flash ST92F120 Flash zařízení

Sektor	Adresy	Maximální velikost
TestFlash (TF) (rezervováno) Oblast OTP Registry ochrany (vyhrazeno)	230000h až 231F7Fh 231F80h až 231FFBh 231FFCh až 231FFFh	8064 bajty 124 bajty 4 bajty
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h až 00FFFFh 010000h až 01BFFFh 01C000h až 01DFFFh 01E000h až 01FFFFh	64 kB 48 kB 8 kB 8 kB
EEPROM 0 (E0) EEPROM 1 (E1) Emulovaná EEPROM	228000 228 h až XNUMX FFFh 22C000h až 22CFFFh 220000h až 2203FFh	4 kB 4 kB 1 kB

Tabulka 4. Struktura paměti pro 60K Flash ST92F120 Flash zařízení

Sektor	Adresy	Maximální velikost
TestFlash (TF) (rezervováno) Oblast OTP Registry ochrany (vyhrazeno)	230000h až 231F7Fh 231F80h až 231FFBh 231FFCh až 231FFFh	8064 bajty 124 bajty 4 bajty
Blesk 0 (F0) Vyhrazený blesk 1 (F1) Flash 2 (F2)	000000 000 h až XNUMX FFFh 001000h až 00FFFFh 010000h až 01BFFFh 01C000h až 01DFFFh	4 kB 60 kB 48 kB 8 kB
EEPROM 0 (E0) EEPROM 1 (E1) Emulovaná EEPROM	228000 228 h až XNUMX FFFh 22C000h až 22CFFFh 220000h až 2203FFh	4 kB 4 kB 1 kB

Sektor	Adresy	Maximální velikost
TestFlash (TF) (Vyhrazeno) Oblast OTP Registry ochrany (vyhrazeno)	230000h až 231F7Fh 231F80h až 231FFBh 231FFCh až 231FFFh	8064 bajty 124 bajty 4 bajty
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000 001 h až XNUMX FFFh 002000 003 h až XNUMX FFFh 004000h až 00FFFFh 010000h až 01FFFFh	8 kB 8 kB 48 kB 64 kB

Sektor	Adresy	Maximální velikost
Hardwarově emulovaná EEPROM sek.
torů	228000 22 h až XNUMX CFFFh	8 kB
(Rezervováno)
Emulovaná EEPROM	220000h až 2203FFh	1 kB

Sektor	Adresy	Maximální velikost
TestFlash (TF) (rezervováno) Oblast OTP Registry ochrany (vyhrazeno)	230000h až 231F7Fh 231F80h až 231FFBh 231FFCh až 231FFFh	8064 bajty 124 bajty 4 bajty
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000 001 h až XNUMX FFFh 002000 003 h až XNUMX FFFh 004000h až 00BFFFh 010000 013 h až XNUMX FFFh	8 kB 8 kB 32 kB 16 kB
Hardwarově emulované sektory EEPROM (Rezervováno) Emulovaná EEPROM	228000 22 h až XNUMX CFFFh   220000h až 2203FFh	8 kB   1 kB

Vzhledem k tomu, že umístění vektoru resetování uživatele je nastaveno na adresu 0x000000, aplikace může použít sektor F0 jako 8kbajtovou uživatelskou zavaděčovou oblast nebo sektory F0 a F1 jako 16kbajtovou oblast.

Umístění řídicího registru Flash a E3PROM
Aby bylo možné uložit registr datových ukazatelů (DPR), řídicí registry Flash a E3PROM (emulovaná E2PROM) jsou přemapovány ze stránky 0x89 na stránku 0x88, kde se nachází oblast E3PROM. Tímto způsobem je použit pouze jeden DPR k ukazování jak na proměnné E3PROM, tak na řídicí registry Flash & E2PROM. Ale registry jsou stále přístupné na předchozí adrese. Nové adresy registru jsou:

• FCR 0x221000 & 0x224000
• ECR 0x221001 a 0x224001
• FESR0 0x221002 & 0x224002
• FESR1 0x221003 & 0x224003
  V aplikaci jsou tato umístění registrů obvykle definována ve skriptu linkeru file.

RESETOVÁNÍ A ŘÍZENÍ HODIN (RCCU)
Oscilátor

Je implementován nový nízkovýkonový oscilátor s následujícími cílovými specifikacemi:

• Max. 200 µamp. spotřeba v provozním režimu,
• 0 amp. v režimu zastavení,

PLL
Do registru PLLCONF (R7, strana 246) byl přidán jeden bit (bit55 FREEN), čímž se aktivuje režim volného běhu. Resetovaná hodnota pro tento registr je 0x07. Když je bit FREEN resetován, má stejné chování jako u ST92F120, což znamená, že PLL se vypne, když:

• vstup do režimu zastavení,
• DX(2:0) = 111 v registru PLLCONF,
• vstup do režimů nízké spotřeby (Wait For Interrupt nebo Low Power Wait for Interrupt) podle instrukce WFI.

Když je nastaven bit FREEN a nastane některá z výše uvedených podmínek, PLL přejde do režimu volného chodu a osciluje na nízké frekvenci, která je typicky asi 50 kHz.
Kromě toho, když PLL poskytuje vnitřní hodiny, pokud hodinový signál zmizí (například kvůli rozbitému nebo odpojenému rezonátoru…), automaticky se poskytne signál bezpečnostních hodin, který umožní ST9 provést některé záchranné operace.
Frekvence tohoto hodinového signálu závisí na bitech DX[0..2] registru PLLCONF (R246, strana 55).
Další podrobnosti naleznete v datovém listu ST92F124/F150/F250.

 INTERNÍ VOLTAGE REGULÁTOR
V ST92F124/F150/F250 jádro pracuje při 3.3 V, zatímco I/O stále pracují při 5V. Pro napájení jádra 3.3V byl přidán vnitřní regulátor.

Vlastně tento svtagRegulátor se skládá ze 2 regulátorů:

• hlavní svtage regulátor (VR),
• nízký výkon objtage regulátor (LPVR).

Hlavní svtagRegulátor (VR) dodává proud požadovaný zařízením ve všech provozních režimech. VoltagRegulátor (VR) je stabilizován přidáním externího kondenzátoru (min. 300 nF) na jeden ze dvou Vreg pinů. Tyto piny Vreg nejsou schopny řídit jiná externí zařízení a používají se pouze pro regulaci vnitřního napájení jádra.
Nízký výkon objtagRegulátor (LPVR) generuje nestabilizovaný objemtage přibližně VDD/2, s minimální vnitřní ztrátou statické elektřiny. Výstupní proud je omezený, takže pro plný provoz zařízení nestačí. Poskytuje sníženou spotřebu energie, když je čip v režimu nízké spotřeby (režimy Wait For Interrupt, Low Power Wait For Interrupt, Stop nebo Halt).
Když je VR aktivní, LPVR se automaticky deaktivuje.

ROZŠÍŘENÝ ČASOVAČ FUNKCE

Hardwarové úpravy v časovači rozšířené funkce ST92F124/F150/F250 ve srovnání s ST92F120 se týkají pouze funkcí generování přerušení. Do dokumentace však byly přidány některé specifické informace týkající se režimu Forced Compare a One Pulse. Tyto informace lze nalézt v aktualizovaném datovém listu ST92F124/F150/F250.

Vstup Capture/Output Compare
U ST92F124/F150/F250 lze přerušení IC1 a IC2 (OC1 a OC2) povolit samostatně. To se provádí pomocí 4 nových bitů v registru CR3:

• IC1IE=CR3[7]: Povolení přerušení vstupu zachycení 1. Pokud je resetován, přerušení Input Capture 1 je zablokováno. Je-li nastaven příznak ICF1, je generováno přerušení.
• OC1IE=CR3[6]: Porovnání výstupu 1 přerušení povoleno. Při resetu je přerušení Output Compare 1 blokováno. Je-li nastaven příznak OCF2, je generováno přerušení.
• IC2IE=CR3[5]: Vstup Capture 2 Interrupt Enable. Při resetování je přerušení Input Capture 2 blokováno. Je-li nastaven příznak ICF2, je generováno přerušení.
• OC2IE=CR3[4]: Output Compare 2 Interrupt Enable. Při resetu je přerušení porovnávání výstupu 2 blokováno. Je-li nastaven příznak OCF2, je generováno přerušení.
  Poznámka: Přerušení IC1IE a IC2IE (OC1IE a OC2IE) není významné, pokud je nastaveno ICIE (OCIE). Aby byla brána v úvahu, musí být ICIE (OCIE) resetována.

Režim PWM
Bit OCF1 nelze hardwarově nastavit v režimu PWM, ale bit OCF2 se nastavuje pokaždé, když čítač odpovídá hodnotě v registru OC2R. To může generovat přerušení, pokud je nastaveno OCIE nebo pokud je OCIE resetováno a je nastaveno OC2IE. Toto přerušení pomůže jakékoli aplikaci, kde je třeba interaktivně měnit šířky nebo periody pulzů.

A/D konvertor (ADC)
Byl přidán nový A/D převodník s následujícími hlavními funkcemi:

• 16 kanály,
• 10bitové rozlišení,
• 4 MHz maximální frekvence (ADC hodiny),
• 8 hodinových cyklů ADC pro sampčas zdržení,
• 20 hodin ADC pro čas převodu,
• Nulové vstupní čtení 0x0000,
• Plná stupnice čtení 0xFFC0,
• Absolutní přesnost je ± 4 LSB.

Tento nový A/D převodník má stejnou architekturu jako předchozí. Stále podporuje funkci analogového hlídacího psa, ale nyní používá pouze 2 ze 16 kanálů. Tyto 2 kanály spolu sousedí a adresy kanálů lze vybrat pomocí softwaru. U předchozího řešení využívajícího dvě ADC buňky byly k dispozici čtyři analogové hlídací kanály, ale s pevnými adresami kanálů, kanály 6 a 7.
Popis nového A/D převodníku naleznete v aktualizovaném datovém listu ST92F124/F150/F250.
 I²C

I²C IERRP BIT RESET
Na ST92F124/F150/F250 I²C lze bit IERRP (I2CISR) softwarově resetovat, i když je nastaven jeden z následujících příznaků:

• SCLF, ADDTX, AF, STOPF, ARLO a BERR v registru I2CSR2
• Bit SB v registru I2CSR1

Pro ST92F120 I²C to neplatí: bit IERRP nelze softwarově resetovat, pokud je nastaven jeden z těchto příznaků. Z tohoto důvodu je na ST92F120 odpovídající rutina přerušení (zadaná po první události) okamžitě znovu zadána, pokud během provádění první rutiny došlo k jiné události.

ZAHÁJIT ŽÁDOST O UDÁLOST
Rozdíl mezi ST92F120 a ST92F124/F150/F250 I²C existuje v mechanismu generování bitů START.
Pro vygenerování události START nastaví kód aplikace bity START a ACK v registru I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Bez vybrané možnosti optimalizace kompilátoru se překládá v assembleru následujícím způsobem:

• – nebo R240,#12
• – ld r0, R240
• – ld R240,r0

Instrukce OR nastavuje bit Start. Na ST92F124/F150/F250 má provedení druhé instrukce načtení za následek druhý požadavek události START. Tato druhá událost START nastane po dalším bajtovém přenosu.
Když je vybrána jakákoli z možností optimalizace kompilátoru, kód assembleru nepožaduje druhou událost START:
– nebo R240,#12

NOVÉ PERIFERIE

• Byly přidány až 2 buňky CAN (Controller Area Network). Specifikace jsou k dispozici v aktualizovaném datovém listu ST92F124/F150/F250.
• K dispozici jsou až 2 SCI: SCI-M (Multi-protocol SCI) je stejný jako u ST92F120, ale SCI-A (Asynchronní SCI) je nový. Specifikace této nové periferie jsou k dispozici v aktualizovaném datovém listu ST92F124/F150/F250.

2 ÚPRAVY HARDWARU A SOFTWARU APLIKAČNÍ DESKY

PINOUT

• Kvůli přemapování nelze CLOCK2 použít ve stejné aplikaci.
• SCI1 lze použít pouze v asynchronním režimu (SCI-A).
• Úpravy mapování analogových vstupních kanálů lze snadno zvládnout softwarově.

INTERNÍ VOLTAGE REGULÁTOR
Vzhledem k přítomnosti vnitřního zvtagU regulátoru jsou na pinech Vreg zapotřebí externí kondenzátory, aby bylo jádro zajištěno stabilizovaným napájením. V ST92F124/F150/F250 jádro pracuje při 3.3 V, zatímco I/O stále pracují při 5V. Minimální doporučená hodnota je 600 nF nebo 2*300 nF a vzdálenost mezi piny Vreg a kondenzátory musí být co nejmenší.
Na hardwarové aplikační desce není třeba provádět žádné další úpravy.

ŘÍDÍCÍ REGISTRY FLASH & EEPROM A ORGANIZACE PAMĚTI
Pro uložení 1 DPR lze upravit definice adres symbolů, které odpovídají řídicím registrům Flash a EEPROM. To se obvykle provádí ve skriptu linkeru file. 4 registry, FCR, ECR a FESR[0:1], byly definovány na 0x221000, 0x221001, 0x221002 a 0x221003.
Reorganizace sektoru Flash o velikosti 128 kB také ovlivňuje skript linkeru file. Musí být upraven v souladu s novou sektorovou organizací.
Popis nové organizace sektoru Flash naleznete v části 1.4.2.

RESETOVÁNÍ A ŘÍDÍCÍ JEDNOTKA HODIN

Oscilátor
Krystalový oscilátor
I když je zachována kompatibilita s designem desky ST92F120, nedoporučuje se již vkládat 1MOhm rezistor paralelně s externím krystalovým oscilátorem na aplikační desku ST92F124/F150/F250.

Úniky
Zatímco ST92F120 je citlivý na únik z GND do OSCIN, ST92F124/F1 50/F250 je citlivý na únik z VDD do OSCIN. Doporučuje se obklopit krystalový oscilátor zemnicím kroužkem na desce plošných spojů a v případě potřeby nanést krycí film, aby se předešlo problémům s vlhkostí.
Externí hodiny
I když je zachována kompatibilita s konstrukcí desky ST92F120, doporučuje se použít externí hodiny na vstupu OSCOUT.
Advantages jsou:

• lze použít standardní vstupní signál TTL, zatímco ST92F120 Vil na externích hodinách je mezi 400 mV a 500 mV.
• externí rezistor mezi OSCOUT a VDD není nutný.

PLL
Standardní režim
Resetovaná hodnota registru PLLCONF (p55, R246) spustí aplikaci stejným způsobem jako u ST92F120. Chcete-li použít režim volného chodu za podmínek popsaných v části 1.5, musí být nastaven bit PLLCONF[7].

Režim bezpečnostních hodin
Pokud pomocí ST92F120 zmizí hodinový signál, zastaví se takt jádra ST9 a periferie, nelze nic udělat pro konfiguraci aplikace v bezpečném stavu.
Konstrukce ST92F124/F150/F250 zavádí signál bezpečnostních hodin, aplikaci lze konfigurovat v bezpečném stavu.
Když hodinový signál zmizí (například kvůli rozbitému nebo odpojenému rezonátoru), dojde k události odblokování PLL.
Bezpečnějším způsobem správy této události je povolení externího přerušení INTD0 a jeho přiřazení k RCCU nastavením bitu INT_SEL v registru CLKCTL.
Přidružená rutina přerušení kontroluje zdroj přerušení (viz kapitola 7.3.6 Generování přerušení v datovém listu ST92F124/F150/F250) a konfiguruje aplikaci do bezpečného stavu.
Poznámka: Periferní hodiny nejsou zastaveny a jakýkoli externí signál generovaný mikrokontrolérem (např. PWM, sériová komunikace…) musí být zastaven během prvních instrukcí provedených rutinou přerušení.

ROZŠÍŘENÝ ČASOVAČ FUNKCE
Zachycení vstupu / Porovnání výstupu
Aby bylo možné vygenerovat přerušení časovače, může být v určitých případech nutné aktualizovat program vyvinutý pro ST92F120:

• Pokud jsou použita časová přerušení IC1 a IC2 (OC1 a OC2), je třeba nastavit ICIE (OCIE) registru CR1. Hodnota IC1IE a IC2IE (OC1IE a OC2IE) v registru CR3 není významná. Program tedy v tomto případě není nutné upravovat.
• Pokud je potřeba pouze jedno přerušení, ICIE (OCIE) musí být resetováno a IC1IE nebo IC2IE (OC1IE nebo OC2IE) musí být nastaveno v závislosti na použitém přerušení.
• Pokud není použito žádné z přerušení časovače, ICIE, IC1IE a IC2IE (OCIE, OC1IE a OC2IE), musí být všechna resetována.

Režim PWM
Přerušení časovače lze nyní generovat pokaždé, když Counter = OC2R:

• Chcete-li to povolit, nastavte OCIE nebo OC2IE,
• Chcete-li jej zakázat, resetujte OCIE A OC2IE.

10-BIT ADC
Vzhledem k tomu, že nový ADC je zcela odlišný, program bude muset být aktualizován:

• Všechny datové registry jsou 10bitové, což zahrnuje prahové registry. Každý registr je tedy rozdělen na dva 8bitové registry: horní registr a dolní registr, ve kterých jsou použity pouze 2 nejvýznamnější bity:
• Počáteční konverzní kanál je nyní definován bity CLR1[7:4] (Pg63, R252).
• Analogové hlídací kanály jsou vybírány pomocí bitů CLR1[3:0]. Jedinou podmínkou je, že dva kanály musí být sousedící.
• Hodiny ADC se volí pomocí CLR2[7:5] (Pg63, R253).
• Registry přerušení nebyly změněny.

Kvůli zvýšené délce registrů ADC je mapa registrů odlišná. Umístění nových registrů je uvedeno v popisu ADC v aktualizovaném datovém listu ST92F124/F150/F250.
I²C

IERRP BIT RESET
V rutině přerušení ST92F124/F150/F250 vyhrazené události Error Pending (je nastaveno IERRP) musí být implementována softwarová smyčka.
Tato smyčka kontroluje každý příznak a provádí odpovídající potřebné akce. Smyčka neskončí, dokud nebudou resetovány všechny příznaky.
Na konci této softwarové smyčky je bit IERRP softwarem resetován a kód opustí rutinu přerušení.

START Požadavek na událost
Chcete-li se vyhnout nechtěné události double START, použijte kteroukoli z možností otpimizace kompilátoru v Makefile.

Například:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

AKTUALIZACE A PŘEKONFIGURACE VAŠEHO EMULÁTORU ST9 HDS2V2

ZAVEDENÍ
Tato část obsahuje informace o tom, jak upgradovat firmware emulátoru nebo jej překonfigurovat tak, aby podporoval sondu ST92F150. Jakmile překonfigurujete svůj emulátor tak, aby podporoval sondu ST92F150, můžete jej nakonfigurovat zpět tak, aby podporoval jinou sondu (např.ample sondu ST92F120) stejným postupem a výběrem vhodné sondy.

PŘEDPOKLADY AKTUALIZACE A/NEBO PŘEKONFIGURACE VAŠEHO EMULÁTORU
Následující emulátory a emulační sondy ST9 HDS2V2 podporují upgrady a/nebo rekonfiguraci s novým hardwarem sond:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 a ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Než se pokusíte provést upgrade/rekonfiguraci vašeho emulátoru, musíte se ujistit, že jsou splněny VŠECHNY následující podmínky:
• Verze monitoru vašeho emulátoru ST9-HDS2V2 je vyšší nebo rovna 2.00. [Verzi monitoru, kterou má váš emulátor, můžete vidět v poli Cíl v okně O aplikaci ST9+ Visual Debug, které otevřete výběrem položky Help>About.. z hlavní nabídky ST9+ Visual Debug.]
• Pokud váš počítač běží na operačním systému Windows ® NT ® , musíte mít oprávnění správce.
• Musíte mít nainstalován ST9+ V6.1.1 (nebo novější) Toolchain na hostitelském počítači připojeném k emulátoru ST9 HDS2V2.

JAK AKTUALIZOVAT/ZNOVU KONFIGUROVAT VÁŠ EMULÁTOR ST9 HDS2V2
Postup vám řekne, jak upgradovat/překonfigurovat váš emulátor ST9 HDS2V2. Před spuštěním se ujistěte, že splňujete všechny předpoklady, jinak byste provedením tohoto postupu mohli poškodit váš emulátor.

1. Ujistěte se, že váš emulátor ST9 HDS2V2 je připojen přes paralelní port k vašemu hostitelskému počítači se systémem Windows ® 95, 98, 2000 nebo NT ®. Pokud překonfigurujete svůj emulátor pro použití s ​​novou sondou, nová sonda musí být fyzicky připojena k hlavní desce HDS2V2 pomocí tří flex kabelů.
2. Na hostitelském počítači ve Windows ® vyberte Start > Spustit….
3. Klepnutím na tlačítko Procházet přejděte do složky, do které jste nainstalovali ST9+ V6.1.1 Toolchain. Ve výchozím nastavení je cesta instalační složky C:\ST9PlusV6.1.1\… V instalační složce přejděte do podsložky ..\downloader\.
4. Najděte ..\downloader\ \ adresář odpovídající názvu emulátoru, který chcete upgradovat/konfigurovat.
   Napřample, pokud chcete překonfigurovat svůj emulátor ST92F120 pro použití s ​​emulační sondou ST92F150-EMU2, přejděte na ..\downloader\ \ adresář.
   5. Poté vyberte adresář odpovídající verzi, kterou chcete nainstalovat (napřample, verze V1.01 se nachází v ..\downloader\ \v92\) a vyberte file (napřample, setup_st92f150.bat).
   6. Klepněte na Otevřít.
   7. Klepněte na OK v okně Spustit. Aktualizace začne. Musíte jednoduše postupovat podle pokynů zobrazených na obrazovce počítače.
   VAROVÁNÍ: Během aktualizace nezastavujte emulátor ani program! Váš emulátor může být poškozen!

„TATO POZNÁMKA, KTERÁ Slouží POUZE K NÁVODU, JE CÍLEM POSKYTOVAT ZÁKAZNÍKŮM INFORMACE TÝKAJÍCÍ SE JEJICH VÝROBKŮ, ABY UŠLI ČASU. V NÁSLEDKU NEBUDE SPOLEČNOST STMICROELECTRONICS ODPOVĚDNÁ ZA ŽÁDNÉ PŘÍMÉ, NEPŘÍMÉ NEBO NÁSLEDNÉ ŠKODY S OHLEDEM NA JAKÉKOLI NÁROKY VYPLÝVAJÍCÍ Z OBSAHU TAKOVÉ POZNÁMKY A/NEBO POUŽITÍ ZÁKAZNÍKŮ UVEDENÝCH INFORMACÍ. “

Poskytnuté informace jsou považovány za přesné a spolehlivé. STMicroelectronics však nepřebírá žádnou odpovědnost za důsledky použití takových informací ani za jakékoli porušení patentů nebo jiných práv třetích stran, které může vyplynout z jejich použití. Žádná licence není udělena implicitně ani jinak v rámci jakéhokoli patentu nebo patentových práv STMicroelectronics. Specifikace uvedené v této publikaci se mohou bez upozornění změnit. Tato publikace nahrazuje a nahrazuje všechny dříve poskytnuté informace. Produkty STMicroelectronics nejsou autorizovány pro použití jako kritické komponenty v zařízeních nebo systémech na podporu života bez výslovného písemného souhlasu STMicroelectronics.
Logo ST je registrovaná ochranná známka společnosti STMicroelectronics
2003 STMicroelectronics – Všechna práva vyhrazena.

Nákup komponent I2C společností STMicroelectronics poskytuje licenci podle patentu Philips I2C. Práva k použití těchto součástí v systému I2C jsou udělena za předpokladu, že systém odpovídá standardní specifikaci I2C definované společností Philips.
Skupina společností STMicroelectronics
Austrálie – Brazílie – Kanada – Čína – Finsko – Francie – Německo – Hongkong – Indie – Izrael – Itálie – Japonsko
Malajsie – Malta – Maroko – Singapur – Španělsko – Švédsko – Švýcarsko – Spojené království – USA
http://www.st.com

Dokumenty / zdroje

STMicroelectronics ST92F120 vestavěné aplikace [pdfPokyny ST92F120 vestavěné aplikace, ST92F120, vestavěné aplikace, aplikace

Reference

• Uživatelská příručka