Applicazioni integrate STMicroelectronics ST92F120

INTRODUZIONE

I microcontrollori per applicazioni embedded tendono a integrare sempre più periferiche e memorie più grandi. Fornire i prodotti giusti con le giuste funzionalità come Flash, EEPROM emulata e un'ampia gamma di periferiche al giusto costo è sempre una sfida. Ecco perché è obbligatorio ridurre regolarmente le dimensioni del die del microcontrollore non appena la tecnologia lo consentirà. Questo passo importante si applica all'ST92F120.
Lo scopo di questo documento è presentare le differenze tra il microcontroller ST92F120 con tecnologia da 0.50 micron e ST92F124/F150/F250 con tecnologia da 0.35 micron. Fornisce alcune linee guida per l'aggiornamento delle applicazioni sia per gli aspetti software che per quelli hardware.
Nella prima parte di questo documento vengono elencate le differenze tra i dispositivi ST92F120 e ST92F124/F150/F250. Nella seconda parte vengono descritte le modifiche necessarie all'hardware e al software dell'applicazione.

AGGIORNAMENTO DALL'ST92F120 ALL'ST92F124/F150/F250
I microcontrollori ST92F124/F150/F250 che utilizzano la tecnologia da 0.35 micron sono simili ai microcontrollori ST92F120 che utilizzano la tecnologia da 0.50 micron, ma la riduzione viene utilizzata per aggiungere alcune nuove funzionalità e migliorare le prestazioni dei dispositivi ST92F124/F150/F250. Quasi tutte le periferiche mantengono le stesse caratteristiche, motivo per cui questo documento si concentra solo sulle sezioni modificate. Se non c'è alcuna differenza tra la periferica da 0.50 micron e quella da 0.35, oltre alla tecnologia e alla metodologia di progettazione, la periferica non viene presentata. Il nuovo convertitore analogico-digitale (ADC) rappresenta il cambiamento più importante. Questo ADC utilizza un singolo convertitore A/D a 16 canali con risoluzione a 10 bit invece di due convertitori A/D a 8 canali con risoluzione a 8 bit. La nuova organizzazione della memoria, nuova unità di reset e controllo dell'orologio, voltagI regolatori e i nuovi buffer I/O rappresenteranno modifiche quasi trasparenti per l'applicazione. Le nuove periferiche sono la Controller Area Network (CAN) e l'interfaccia di comunicazione seriale asincrona (SCI-A).

PINATURA
L'ST92F124/F150/F250 è stato progettato per poter sostituire l'ST92F120. Pertanto, la piedinatura è quasi la stessa. Le poche differenze sono descritte di seguito:

• Clock2 è stato rimappato dalla porta P9.6 a P4.1
• I canali di ingresso analogico sono stati rimappati in base alla tabella seguente.

Tabella 1. Mappatura dei canali di ingresso analogico

SPILLO	Piedinatura ST92F120	Piedinatura ST92F124/F150/F250
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) sono stati rimossi perché SCI1 è stato sostituito da SCI-A.
• Sono stati aggiunti da A21(P9.7) fino ad A16 (P9.2) per poter indirizzare esternamente fino a 22 bit.
• Sono disponibili 2 nuove periferiche CAN: TX0 e RX0 (CAN0) sulle porte P5.0 e P5.1 e TX1 e RX1 (CAN1) sui pin dedicati.

STATO RESET RW
Nello stato Reset, RW viene mantenuto alto con un debole pull-up interno mentre non lo era sull'ST92F120.

I TRIGGER DI SCHMITT

• Le porte I/O con trigger Schmitt speciali non sono più presenti sui modelli ST92F124/F150/F250 ma sono sostituite da porte I/O con trigger Schmitt ad alta isteresi. I relativi pin I/O sono: P6[5-4].
• Differenze su VIL e VIH. Vedere la tabella 2.

Tabella 2. Caratteristiche elettriche CC del trigger Schmitt del livello di ingresso
(VDD = 5 V ± 10%, TA = da –40° C a +125° C, se non diversamente specificato)

Simbolo	Parametro	Dispositivo	Valore			Unità
			Minimo	Tipo(1)	Massimo
VIH	Ingresso trigger Schmitt standard di alto livello P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIOLENZA	Ingresso Trigger Schmitt standard di basso livello P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Ingresso livello basso Trigger Schmitt istantaneo alto P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Trigger Schmitt standard con isteresi di ingresso P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Isteresi di ingresso Alta ist. Trigger di Schmitt P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Isteresi di ingresso Alta ist. Trigger di Schmitt P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Se non diversamente indicato, i dati tipici si basano su TA= 25°C e VDD= 5V. Sono riportate solo per le linee guida di progettazione non testate in produzione.

ORGANIZZAZIONE DELLA MEMORIA

Memoria esterna
Sull'ST92F120 erano disponibili esternamente solo 16 bit. Ora, sul dispositivo ST92F124/F150/F250, i 22 bit della MMU sono disponibili esternamente. Questa organizzazione serve per facilitare l'indirizzamento fino a 4 Mbyte esterni. Ma i segmenti da 0h a 3h e da 20h a 23h non sono disponibili esternamente.

Organizzazione del settore Flash
I settori da F0 a F3 hanno una nuova organizzazione nei dispositivi Flash da 128K e 60K come mostrato nella Tabella 5 e Tabella 6. La Tabella 3. e la Tabella 4 mostrano l'organizzazione precedente.

Tabella 3. Struttura della memoria per il dispositivo flash ST128F92 da 120 KB

Settore	Indirizzi	Dimensione massima
TestFlash (TF) (riservato) Zona OTP Registri di protezione (riservati)	Dalle 230000 alle 231F7Fh da 231F80h a 231FFBh 231FFCh a 231FFFh	8064 byte 124 byte 4 byte
Lampeggio 0 (F0) Lampeggio 1 (F1) Lampeggio 2 (F2) Lampeggio 3 (F3)	Da 000000h a 00FFFFh Dalle 010000 alle 01BFFFh dalle 01C000h alle 01DFFFh Dalle 01E000h alle 01FFFFh	64 Kbyte 48 Kbyte 8 Kbyte 8 Kbyte
EEPROM0 (E0) EEPROM1 (E1) EEPROM emulata	Dalle 228000 alle 228FFFh Dalle 22C000 alle 22CFFF dalle 220000 alle 2203FFh	4 Kbyte 4 Kbyte 1 Kbyte

Tabella 4. Struttura della memoria per il dispositivo flash ST60F92 da 120 KB

Settore	Indirizzi	Dimensione massima
TestFlash (TF) (riservato) Zona OTP Registri di protezione (riservati)	Dalle 230000 alle 231F7Fh da 231F80h a 231FFBh 231FFCh a 231FFFh	8064 byte 124 byte 4 byte
Flash 0 (F0) Riservato Flash 1 (F1) Lampeggio 2 (F2)	Dalle 000000 alle 000FFFh Da 001000h a 00FFFFh Dalle 010000 alle 01BFFFh dalle 01C000h alle 01DFFFh	4 Kbyte 60 Kbyte 48 Kbyte 8 Kbyte
EEPROM0 (E0) EEPROM1 (E1) EEPROM emulata	Dalle 228000 alle 228FFFh Dalle 22C000 alle 22CFFF dalle 220000 alle 2203FFh	4 Kbyte 4 Kbyte 1 Kbyte

Settore	Indirizzi	Dimensione massima
Area OTP TestFlash (TF) (Riservata). Registri di protezione (riservati)	Dalle 230000 alle 231F7Fh da 231F80h a 231FFBh 231FFCh a 231FFFh	8064 byte 124 byte 4 byte
Lampeggio 0 (F0) Lampeggio 1 (F1) Lampeggio 2 (F2) Lampeggio 3 (F3)	Dalle 000000 alle 001FFFh Dalle 002000 alle 003FFFh Da 004000h a 00FFFFh Da 010000h a 01FFFFh	8 Kbyte 8 Kbyte 48 Kbyte 64 Kbyte

Settore	Indirizzi	Dimensione massima
EEPROM emulata hardware sec-
Torri	dalle 228000 alle 22CFFFh	8 Kbyte
(prenotato)
EEPROM emulata	dalle 220000 alle 2203FFh	1 Kbyte

Settore	Indirizzi	Dimensione massima
TestFlash (TF) (riservato) Zona OTP Registri di protezione (riservati)	Dalle 230000 alle 231F7Fh da 231F80h a 231FFBh 231FFCh a 231FFFh	8064 byte 124 byte 4 byte
Lampeggio 0 (F0) Lampeggio 1 (F1) Lampeggio 2 (F2) Lampeggio 3 (F3)	Dalle 000000 alle 001FFFh Dalle 002000 alle 003FFFh Dalle 004000 alle 00BFFFh Dalle 010000 alle 013FFFh	8 Kbyte 8 Kbyte 32 Kbyte 16 Kbyte
Settori EEPROM emulati hardware (prenotato) EEPROM emulata	dalle 228000 alle 22CFFFh   dalle 220000 alle 2203FFh	8 Kbyte   1 Kbyte

Poiché la posizione del vettore di ripristino dell'utente è impostata sull'indirizzo 0x000000, l'applicazione può utilizzare il settore F0 come area del bootloader utente da 8 Kbyte, oppure i settori F0 e F1 come un'area da 16 Kbyte.

Posizione del registro di controllo Flash ed E3PROM
Per salvare un registro puntatore dati (DPR), i registri di controllo Flash ed E3PROM (Emulated E2PROM) vengono rimappati dalla pagina 0x89 alla pagina 0x88 dove è localizzata l'area E3PROM. In questo modo, viene utilizzato un solo DPR per puntare sia alle variabili E3PROM che ai registri di controllo Flash ed E2PROM. Ma i registri sono ancora accessibili all'indirizzo precedente. I nuovi indirizzi del registro sono:

• FCR0x221000 e 0x224000
• ECR 0x221001 e 0x224001
• FESR0x0 e 221002x0
• FESR1x0 e 221003x0
  Nell'applicazione, queste posizioni dei registri sono generalmente definite nello script del linker file.

CENTRALINA RESET E CONTROLLO OROLOGIO (RCCU)
Oscillatore

Viene implementato un nuovo oscillatore a bassa potenza con le seguenti specifiche target:

• Massimo. 200 µamp. consumo in modalità Running,
• 0 amp. in modalità di arresto,

PLL
Un bit (bit7 FREEN) è stato aggiunto al registro PLLCONF (R246, pagina 55), per abilitare la modalità Free Running. Il valore di ripristino per questo registro è 0x07. Quando il bit FREEN viene ripristinato, ha lo stesso comportamento dell'ST92F120, ovvero il PLL viene disattivato quando:

• entrare in modalità di arresto,
• DX(2:0) = 111 nel registro PLLCONF,
• entrando in modalità a basso consumo (Wait For Interrupt o Low Power Wait for Interrupt) seguendo l'istruzione WFI.

Quando il bit FREEN è impostato e si verifica una delle condizioni sopra elencate, il PLL entra in modalità Free Running e oscilla a una bassa frequenza che in genere è di circa 50 kHz.
Inoltre, quando il PLL fornisce l'orologio interno, se il segnale dell'orologio scompare (ad esempio a causa di un risonatore rotto o disconnesso...), viene fornito automaticamente un segnale dell'orologio di sicurezza, consentendo all'ST9 di eseguire alcune operazioni di salvataggio.
La frequenza di questo segnale di clock dipende dai bit DX[0..2] del registro PLLCONF (R246, pagina 55).
Fare riferimento alla scheda tecnica ST92F124/F150/F250 per maggiori dettagli.

 VOL. INTERNOTAGE REGOLATORE
Nell'ST92F124/F150/F250, il core funziona a 3.3 V, mentre gli I/O funzionano ancora a 5 V. Per fornire l'alimentazione a 3.3 V al nucleo, è stato aggiunto un regolatore interno.

In realtà, questo voltagIl regolatore è composto da 2 regolatori:

• un volume principaletage regolatore (VR),
• un volume basso di potenzatage regolatore (LPVR).

Il volume principaletagIl regolatore (VR) fornisce la corrente richiesta dal dispositivo in tutte le modalità di funzionamento. Il voltagIl regolatore (VR) viene stabilizzato aggiungendo un condensatore esterno (300 nF minimo) su uno dei due pin Vreg. Questi pin Vreg non sono in grado di pilotare altri dispositivi esterni e vengono utilizzati solo per regolare l'alimentazione del core interno.
Il basso potere voltagIl regolatore (LPVR) genera un vol non stabilizzatotage di circa VDD/2, con dissipazione statica interna minima. La corrente di uscita è limitata, quindi non è sufficiente per la modalità operativa completa del dispositivo. Fornisce un consumo energetico ridotto quando il chip è in modalità a basso consumo (modalità Attendi interruzione, Attendi interruzione a basso consumo, Stop o Halt).
Quando il VR è attivo, l'LPVR viene automaticamente disattivato.

FUNZIONE ESTESA TIMER

Le modifiche hardware nel timer delle funzioni estese dell'ST92F124/F150/F250 rispetto all'ST92F120 riguardano solo le funzioni di generazione degli interrupt. Ma alcune informazioni specifiche sono state aggiunte alla documentazione riguardante la modalità Confronto forzato e la modalità One Pulse. Queste informazioni possono essere trovate nella scheda tecnica aggiornata ST92F124/F150/F250.

Acquisizione input/Confronto output
Sui modelli ST92F124/F150/F250, gli interrupt IC1 e IC2 (OC1 e OC2) possono essere abilitati separatamente. Questo viene fatto utilizzando 4 nuovi bit nel registro CR3:

• IC1IE=CR3[7]: Abilitazione interrupt acquisizione ingresso 1. Se ripristinato, l'interruzione Input Capture 1 viene inibita. Quando impostato, viene generato un interrupt se è impostato il flag ICF1.
• OC1IE=CR3[6]: Abilitazione interrupt confronto uscite 1. Una volta ripristinato, l'interrupt di confronto uscita 1 è inibito. Quando impostato, viene generato un interrupt se è impostato il flag OCF2.
• IC2IE=CR3[5]: Abilitazione interrupt acquisizione ingresso 2. Quando viene ripristinato, l'interruzione Input Capture 2 viene inibita. Quando impostato, viene generato un interrupt se è impostato il flag ICF2.
• OC2IE=CR3[4]: Abilitazione interrupt confronto uscite 2. Una volta ripristinato, l'interrupt di confronto uscite 2 è inibito. Quando impostato, viene generato un interrupt se è impostato il flag OCF2.
  Nota: Gli interrupt IC1IE e IC2IE (OC1IE e OC2IE) non sono significativi se è impostato ICIE (OCIE). Per essere preso in considerazione, l'ICIE (OCIE) deve essere azzerato.

Modalità PWM
Il bit OCF1 non può essere impostato dall'hardware in modalità PWM, ma il bit OCF2 viene impostato ogni volta che il contatore corrisponde al valore nel registro OC2R. Ciò può generare un'interruzione se OCIE è impostato o se OCIE viene ripristinato e OC2IE è impostato. Questo interrupt aiuterà qualsiasi applicazione in cui è necessario modificare in modo interattivo le durate o i periodi degli impulsi.

CONVERTITORE A/D (ADC)
È stato aggiunto un nuovo convertitore A/D con le seguenti caratteristiche principali:

• 16 canali,
• risoluzione a 10 bit,
• Frequenza massima 4 MHz (orologio ADC),
• 8 cicli di clock ADC per samptempo lungo,
• 20 cicli di clock ADC per il tempo di conversione,
• Lettura ingresso zero 0x0000,
• Lettura fondo scala 0xFFC0,
• La precisione assoluta è ± 4 LSB.

Questo nuovo convertitore A/D ha la stessa architettura del precedente. Supporta ancora la funzione watchdog analogica, ma ora utilizza solo 2 dei 16 canali. Questi 2 canali sono contigui e gli indirizzi dei canali possono essere selezionati tramite software. Con la soluzione precedente che utilizzava due celle ADC, erano disponibili quattro canali watchdog analogici ma con indirizzi di canale fissi, canali 6 e 7.
Fare riferimento alla scheda tecnica aggiornata ST92F124/F150/F250 per la descrizione del nuovo convertitore A/D.
 I²C

RESET BIT IERRP I²C
Sull'I²C ST92F124/F150/F250, il bit IERRP (I2CISR) può essere reimpostato tramite software anche se è impostato uno dei seguenti flag:

• SCLF, ADDTX, AF, STOPF, ARLO e BERR nel registro I2CSR2
• Bit SB nel registro I2CSR1

Non è vero per l'I²C ST92F120: il bit IERRP non può essere resettato dal software se uno di questi flag è impostato. Per questo motivo, sull'ST92F120, la corrispondente routine di interrupt (immessa dopo un primo evento) viene reimmessa immediatamente se si verifica un altro evento durante la prima esecuzione della routine.

INIZIO RICHIESTA EVENTO
Esiste una differenza tra l'I²C ST92F120 e l'I²C ST92F124/F150/F250 nel meccanismo di generazione del bit START.
Per generare un evento START, il codice dell'applicazione imposta i bit START e ACK nel registro I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Senza l'opzione di ottimizzazione del compilatore selezionata, viene tradotta in assembler nel modo seguente:

• – o R240,#12
• – ldr0,R240
• – ldR240,r0

L'istruzione OR imposta il bit di avvio. Sui modelli ST92F124/F150/F250, la seconda esecuzione dell'istruzione di caricamento comporta una seconda richiesta di evento START. Questo secondo evento START si verifica dopo la successiva trasmissione del byte.
Con una qualsiasi delle opzioni di ottimizzazione del compilatore selezionate, il codice assembler non richiede un secondo evento START:
– o R240,#12

NUOVE PERIFERICHE

• Sono state aggiunte fino a 2 celle CAN (Controller Area Network). Le specifiche sono disponibili nella scheda tecnica aggiornata ST92F124/F150/F250.
• Sono disponibili fino a 2 SCI: SCI-M (SCI multiprotocollo) è lo stesso dell'ST92F120, ma SCI-A (SCI asincrono) è nuovo. Le specifiche per questa nuova periferica sono disponibili nel Datasheet aggiornato ST92F124/F150/F250.

2 MODIFICHE HARDWARE E SOFTWARE ALLA SCHEDA APPLICATIVA

PINATURA

• A causa della rimappatura, CLOCK2 non può essere utilizzato nella stessa applicazione.
• SCI1 può essere utilizzato solo in modalità asincrona (SCI-A).
• Le modifiche alla mappatura dei canali di ingresso analogici possono essere facilmente gestite tramite software.

VOL. INTERNOTAGE REGOLATORE
Grazie alla presenza del vol. internotagNel regolatore sono necessari condensatori esterni sui pin Vreg per fornire al nucleo un'alimentazione stabilizzata. Nell'ST92F124/F150/F250, il core funziona a 3.3 V, mentre gli I/O funzionano ancora a 5 V. Il valore minimo consigliato è 600 nF o 2*300 nF e la distanza tra i pin Vreg e i condensatori deve essere mantenuta al minimo.
Non è necessario apportare altre modifiche alla scheda applicativa hardware.

REGISTRI DI CONTROLLO FLASH ED EEPROM E ORGANIZZAZIONE DELLA MEMORIA
Per salvare 1 DPR è possibile modificare le definizioni degli indirizzi dei simboli che corrispondono ai registri di controllo Flash ed EEPROM. Questo viene generalmente fatto nello script del linker file. I 4 registri, FCR, ECR e FESR[0:1], sono stati definiti rispettivamente a 0x221000, 0x221001, 0x221002 e 0x221003.
La riorganizzazione del settore Flash da 128 Kbyte influisce anche sullo script del linker file. Dovrà essere modificato in ottemperanza alla nuova organizzazione di settore.
Fare riferimento alla Sezione 1.4.2 per la descrizione della nuova organizzazione del settore Flash.

CENTRALINA RESET E CONTROLLO OROLOGIO

Oscillatore
Oscillatore a cristallo
Anche se viene mantenuta la compatibilità con il design della scheda ST92F120, non è più consigliabile inserire un resistore da 1 MOhm in parallelo con l'oscillatore a cristallo esterno su una scheda applicativa ST92F124/F150/F250.

Perdite
Mentre l'ST92F120 è sensibile alle perdite da GND a OSCIN, l'ST92F124/F1 50/F250 è sensibile alle perdite da VDD a OSCIN. Si consiglia di circondare l'oscillatore al cristallo con un anello di massa sul circuito stampato e di applicare, se necessario, una pellicola di rivestimento per evitare problemi di umidità.
Orologio esterno
Anche se viene mantenuta la compatibilità con il design della scheda ST92F120, si consiglia di applicare il clock esterno sull'ingresso OSCOUT.
Il vantaggiotagsono:

• è possibile utilizzare un segnale di ingresso TTL standard mentre il Vil ST92F120 sul clock esterno è compreso tra 400 mV e 500 mV.
• non è necessaria la resistenza esterna tra OSCOUT e VDD.

PLL
Modalità standard
Il valore di reset del registro PLLCONF (p55, R246) avvierà l'applicazione allo stesso modo dell'ST92F120. Per utilizzare la modalità di esecuzione libera nelle condizioni descritte nella Sezione 1.5, è necessario impostare il bit PLLCONF[7].

Modalità orologio di sicurezza
Utilizzando l'ST92F120, se il segnale di clock scompare, il core ST9 e l'orologio periferico vengono interrotti, non è possibile fare nulla per configurare l'applicazione in uno stato sicuro.
Il design ST92F124/F150/F250 introduce il segnale dell'orologio di sicurezza, l'applicazione può essere configurata in uno stato sicuro.
Quando il segnale del clock scompare (ad esempio a causa di un risonatore rotto o disconnesso), si verifica l'evento di sblocco del PLL.
Il modo più sicuro per gestire questo evento è abilitare l'interrupt esterno INTD0 e assegnarlo all'RCCU impostando il bit INT_SEL nel registro CLKCTL.
La routine di interruzione associata controlla l'origine dell'interruzione (fare riferimento al capitolo 7.3.6 Generazione di interruzioni della scheda tecnica ST92F124/F150/F250) e configura l'applicazione in uno stato sicuro.
Nota: l'orologio periferico non viene fermato e qualsiasi segnale esterno generato dal microcontrollore (ad esempio PWM, comunicazione seriale...) deve essere fermato durante le prime istruzioni eseguite dalla routine di interruzione.

FUNZIONE ESTESA TIMER
Acquisizione input/Confronto output
Per generare un timer interrupt, in alcuni casi potrebbe essere necessario aggiornare un programma sviluppato per l'ST92F120:

• Se vengono utilizzati entrambi gli interrupt del timer IC1 e IC2 (OC1 e OC2), è necessario impostare ICIE (OCIE) del registro CR1. Il valore di IC1IE e IC2IE (OC1IE e OC2IE) nel registro CR3 non è significativo. Quindi in questo caso non è necessario modificare il programma.
• Se è necessario un solo interrupt, ICIE (OCIE) deve essere reimpostato e IC1IE o IC2IE (OC1IE o OC2IE) devono essere impostati a seconda dell'interrupt utilizzato.
• Se non viene utilizzato nessuno degli interrupt del timer, ICIE, IC1IE e IC2IE (OCIE, OC1IE e OC2IE) devono essere tutti reimpostati.

Modalità PWM
Ora è possibile generare un interrupt del timer ogni volta che Counter = OC2R:

• Per abilitarlo, impostare OCIE o OC2IE,
• Per disabilitarlo, reimpostare OCIE E OC2IE.

ADC a 10 bit
Poiché il nuovo ADC è completamente diverso, il programma dovrà essere aggiornato:

• Tutti i registri dati sono a 10 bit, inclusi i registri di soglia. Quindi ogni registro è diviso in due registri da 8 bit: un registro superiore ed uno inferiore, in cui vengono utilizzati solo i 2 bit più significativi:
• Il canale di conversione iniziale è ora definito dai bit CLR1[7:4] (Pg63, R252).
• I canali del watchdog analogico sono selezionati dai bit CLR1[3:0]. L'unica condizione è che i due canali siano contigui.
• Il clock ADC viene selezionato con CLR2[7:5] (Pg63, R253).
• I registri di interrupt non sono stati modificati.

A causa della maggiore lunghezza dei registri ADC, la mappa dei registri è diversa. La posizione dei nuovi registri è fornita nella descrizione dell'ADC nella scheda tecnica aggiornata ST92F124/F150/F250.
I²C

RESET BIT IERRP
Nella routine di interrupt ST92F124/F150/F250 dedicata all'evento Error Pending (IERRP è impostato), è necessario implementare un loop software.
Questo ciclo controlla ogni flag ed esegue le azioni necessarie corrispondenti. Il ciclo non terminerà finché tutti i flag non verranno ripristinati.
Al termine dell'esecuzione del loop software, il bit IERRP viene reimpostato dal software e il codice esce dalla routine di interruzione.

Richiesta di evento START
Per evitare qualsiasi evento doppio START indesiderato, utilizzare una qualsiasi delle opzioni di ottimizzazione del compilatore, nel file Makefile.

Ad esempio:
CFLAGS = -m$(MODELLO) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

AGGIORNAMENTO E RICONFIGURAZIONE DEL TUO EMULATORE ST9 HDS2V2

INTRODUZIONE
Questa sezione contiene informazioni su come aggiornare il firmware dell'emulatore o riconfigurarlo per supportare una sonda ST92F150. Una volta riconfigurato l'emulatore per supportare una sonda ST92F150, puoi riconfigurarlo per supportare un'altra sonda (ad es.ampinserire una sonda ST92F120) seguendo la stessa procedura e scegliendo la sonda adatta.

PREREQUISITI PER AGGIORNARE E/O RICONFIGURARE IL VOSTRO EMULATORE
I seguenti emulatori e sonde di emulazione ST9 HDS2V2 supportano gli aggiornamenti e/o la riconfigurazione con il nuovo hardware della sonda:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 e ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Prima di tentare di eseguire l'aggiornamento/riconfigurazione del tuo emulatore, devi assicurarti che TUTTE le seguenti condizioni siano soddisfatte:
• La versione del monitor dell'emulatore ST9-HDS2V2 è superiore o uguale a 2.00. [Puoi vedere quale versione del monitor ha il tuo emulatore nel campo Destinazione della finestra Informazioni su ST9+ Visual Debug, che puoi aprire selezionando Aiuto>Informazioni.. dal menu principale di ST9+ Visual Debug.]
• Se il tuo PC utilizza il sistema operativo Windows ® NT ®, devi disporre dei privilegi di amministratore.
• È necessario aver installato la Toolchain ST9+ V6.1.1 (o successiva) sul PC host connesso all'emulatore ST9 HDS2V2.

COME AGGIORNARE/RICONFIGURARE IL TUO EMULATORE ST9 HDS2V2
La procedura spiega come aggiornare/riconfigurare il tuo emulatore ST9 HDS2V2. Assicurati di soddisfare tutti i prerequisiti prima di iniziare, altrimenti potresti danneggiare il tuo emulatore eseguendo questa procedura.

1. Assicurati che il tuo emulatore ST9 HDS2V2 sia collegato tramite la porta parallela al tuo PC host con Windows ® 95, 98, 2000 o NT ®. Se stai riconfigurando il tuo emulatore per essere utilizzato con una nuova sonda, la nuova sonda deve essere collegata fisicamente alla scheda principale HDS2V2 utilizzando i tre cavi flessibili.
2. Sul PC host, da Windows ®, selezionare Start >Esegui….
3. Fare clic sul pulsante Sfoglia per individuare la cartella in cui è stata installata la toolchain ST9+ V6.1.1. Per impostazione predefinita, il percorso della cartella di installazione è C:\ST9PlusV6.1.1\… Nella cartella di installazione, accedere alla sottocartella ..\downloader\.
4. Individua il file ..\downloader\ \ directory corrispondente al nome dell'emulatore che si desidera aggiornare/configurare.
   Per esempioample, se desideri riconfigurare il tuo emulatore ST92F120 per essere utilizzato con la sonda di emulazione ST92F150-EMU2, vai a ..\downloader\ \rubrica.
   5. Selezionare quindi la directory corrispondente alla versione che si desidera installare (ad esample, la versione V1.01 si trova in ..\downloader\ \v92\) e selezionare il file file (per esample, setup_st92f150.bat).
   6. Fare clic su Apri.
   7. Fare clic su OK nella finestra Esegui. Inizierà l'aggiornamento. Devi semplicemente seguire le istruzioni visualizzate sullo schermo del tuo PC.
   AVVERTIMENTO: Non interrompere l'emulatore o il programma mentre l'aggiornamento è in corso! Il tuo emulatore potrebbe essere danneggiato!

“LA PRESENTE NOTA CHE È SOLO ORIENTATIVA HA LO SCOPO DI FORNIRE AI CLIENTI INFORMAZIONI RIGUARDANTI I LORO PRODOTTI PER FAR RISPARMIARE TEMPO. DI CONSEGUENZA, STMICROELECTRONICS NON SARÀ RITENUTA RESPONSABILE PER EVENTUALI DANNI DIRETTI, INDIRETTI O CONSEQUENZIALI RISPETTO A EVENTUALI RECLAMI DERIVANTI DAL CONTENUTO DI TALE NOTA E/O DALL'UTILIZZO DA PARTE DEI CLIENTI DELLE INFORMAZIONI CONTENUTE NELLA PRESENTE IN RELAZIONE AI LORO PRODOTTI. "

Le informazioni fornite sono ritenute accurate e affidabili. Tuttavia, la STMicroelectronics non si assume alcuna responsabilità per le conseguenze dell'uso di tali informazioni né per eventuali violazioni di brevetti o altri diritti di terzi che potrebbero derivare dal loro utilizzo. Non viene concessa alcuna licenza implicitamente o altrimenti in base a brevetti o diritti di brevetto di STMicroelectronics. Le specifiche menzionate in questa pubblicazione sono soggette a modifiche senza preavviso. La presente pubblicazione annulla e sostituisce tutte le informazioni precedentemente fornite. I prodotti STMicroelectronics non sono autorizzati per l'uso come componenti critici in dispositivi o sistemi di supporto vitale senza l'espressa approvazione scritta di STMicroelectronics.
Il logo ST è un marchio registrato di STMicroelectronics
2003 STMicroelectronics – Tutti i diritti riservati.

L'acquisto di componenti I2C da parte di STMicroelectronics conferisce una licenza ai sensi del brevetto Philips I2C. I diritti per l'utilizzo di questi componenti in un sistema I2C sono concessi a condizione che il sistema sia conforme alle specifiche standard I2C definite da Philips.
Gruppo di società STMicroelectronics
Australia – Brasile – Canada – Cina – Finlandia – Francia – Germania – Hong Kong – India – Israele – Italia – Giappone
Malesia – Malta – Marocco – Singapore – Spagna – Svezia – Svizzera – Regno Unito – USA
http://www.st.com

Documenti / Risorse

Applicazioni integrate STMicroelectronics ST92F120 [pdf] Istruzioni ST92F120 Applicazioni integrate, ST92F120, Applicazioni integrate, Applicazioni

Riferimenti

• Manuale d'uso