STMicroelectronics ST92F120 kapsulatutako aplikazioak

SARRERA

Aplikazio txertatuetarako mikrokontrolagailuek gero eta periferiko gehiago eta memoria handiagoak integratzeko joera dute. Produktu egokiak, hala nola Flash, EEPROM emulatua eta periferiko sorta zabala kostu egokian, ezaugarri egokiak eskaintzea beti da erronka. Horregatik, derrigorrezkoa da mikrokontrolagailuaren trokelaren tamaina aldizka txikitzea teknologiak ahalbidetzen duen bezain laster. Urrats garrantzitsu hau ST92F120-ri aplikatzen zaio.
Dokumentu honen helburua ST92F120 mikrokontrolagailuaren 0.50 mikrako teknologian eta ST92F124/F150/F250 0.35 mikrako teknologian dauden desberdintasunak aurkeztea da. Aplikazioak berritzeko jarraibide batzuk ematen ditu software eta hardware alderdietarako.
Dokumentu honen lehen zatian, ST92F120 eta ST92F124/F150/F250 gailuen arteko desberdintasunak zerrendatzen dira. Bigarren zatian, aplikazioaren hardware eta softwarerako beharrezkoak diren aldaketak deskribatzen dira.

ST92F120-TIK ST92F124/F150/F250-ERA BERRIATZEA
92 mikra teknologia erabiltzen duten ST124F150/F250/F0.35 mikrokontrolagailuak 92 mikra teknologia erabiltzen duten ST120F0.50 mikrokontrolagailuen antzekoak dira, baina txikitzea erabiltzen da ezaugarri berri batzuk gehitzeko eta ST92F124/F150/F250 gailuen errendimenduak hobetzeko. Ia periferiko guztiek ezaugarri berdinak mantentzen dituzte, horregatik dokumentu hau aldatutako ataletan bakarrik zentratzen da. 0.50 mikrako periferikoaren artean 0.35ekoarekin alderatuta alderik ez badago, bere teknologia eta diseinu-metodologiaz gain, periferikoa ez da aurkezten. Analog-digital converter (ADC) berria da aldaketa nagusia. ADC honek 16 kanaleko A/D bihurgailu bakarra erabiltzen du 10 biteko bereizmenarekin, 8 kanaleko bi A/D bihurgailuren ordez, 8 biteko erresoluzioa duten. Memoriaren antolaketa berria, berrezarri eta erlojuaren kontrol-unitate berria, barne-voltagErregulatzaileak eta I/O buffer berriak ia aldaketa gardenak izango dira aplikaziorako. Periferiko berriak Controller Area Network (CAN) eta Serial Communication Interface asinkronoa (SCI-A) dira.

PINOUT
ST92F124/F150/F250 ST92F120 ordezkatu ahal izateko diseinatu zen. Beraz, pinout-ak ia berdinak dira. Desberdintasun gutxi batzuk jarraian azaltzen dira:

• Clock2 P9.6 atakatik P4.1era berriro mapatu zen
• Sarrera analogikoko kanalak beheko taularen arabera birmapatu ziren.

1. taula. Sarrera analogikoko kanalen mapak

PINa	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/ CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) kendu ziren, SCI1 SCI-A-rekin ordeztu zelako.
• A21(P9.7) A16tik (P9.2) gehitu ziren kanpotik 22 bit arte zuzendu ahal izateko.
• 2 CAN gailu periferiko berri daude eskuragarri: TX0 eta RX0 (CAN0) P5.0 eta P5.1 portuetan eta TX1 eta RX1 (CAN1) pin dedikatuetan.

RW EGOERA BERREZARRI
Berrezarri egoeran, RW altua mantentzen da barne-tirapen ahul batekin, ST92F120-n ez zegoen bitartean.

SCHMITT ERABILTZAILEAK

• Schmitt Trigger bereziak dituzten I/O atakak jada ez daude ST92F124/F150/F250ean, baina histeresi handiko Schmitt Trigger dituzten I/O atakak ordezkatzen dituzte. Lotutako I/O pinak hauek dira: P6[5-4].
• VIL eta GIBaren inguruko desberdintasunak. Ikus 2. taula.

2. taula. Sarrera-maila Schmitt Trigger DC Ezaugarri elektrikoak
(VDD = 5 V ± % 10, TA = –40 °C eta +125 °C, bestela zehaztu ezean)

Ikurra	Parametroa	Gailua	Balioa			Unitatea
			Min	Tip(1)	Max
VIH	Sarrera maila handiko Schmitt Trigger estandarra P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Sarrera maila baxuko Schmitt Trigger estandarra P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Sarrera maila baxua High Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Sarrerako histeresia Schmitt Trigger estandarra P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Sarrerako histeresia High Hyst. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Sarrerako histeresia High Hyst. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Besterik adierazi ezean, datu tipikoak TA= 25°C eta VDD= 5V-etan oinarritzen dira. Produkzioan probatu ez diren diseinu-gidalerroetarako soilik jakinarazi dira.

MEMORIA ANTOLAKETA

Kanpoko memoria
ST92F120-n, 16 bit bakarrik zeuden kanpoan eskuragarri. Orain, ST92F124/F150/F250 gailuan, MMUren 22 bitak kanpoan eskuragarri daude. Antolakuntza hau kanpoko 4 Mbyte-ra bideratzea errazteko erabiltzen da. Baina 0h-tik 3h-ra eta 20h-23h bitarteko segmentuak ez daude kanpotik eskuragarri.

Flash Sektoreko Erakundea
F0tik F3rako sektoreek antolamendu berria dute 128K eta 60K Flash gailuetan 5. taulan eta 6. taulan erakusten den moduan. 3. eta 4. taulan aurreko antolakuntza erakusten dute.

3. taula. 128K Flash ST92F120 Flash gailurako memoria-egitura

Sektorea	Helbideak	Gehienezko Tamaina
TestFlash (TF) (Erreserbatua) OTP eremua Babesteko Erregistroak (erreserbatuak)	230000h-tik 231F7Fh-ra 231F80h-tik 231FFBh-ra 231FFCh-tik 231FFFh-ra	8064 byte 124 byte 4 byte
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h-tik 00FFFFh-ra 010000h-tik 01BFFFh-ra 01C000h-tik 01DFFFh-ra 01E000h-tik 01FFFFh-ra	64 Kbyte 48 Kbyte 8 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulatua	228000h-tik 228FFFh-ra 22C000h-tik 22CFFFh-ra 220000h-tik 2203FFh-ra	4 Kbyte 4 Kbyte 1 Kbyte

4. taula. 60K Flash ST92F120 Flash gailurako memoria-egitura

Sektorea	Helbideak	Gehienezko Tamaina
TestFlash (TF) (Erreserbatua) OTP eremua Babesteko Erregistroak (erreserbatuak)	230000h-tik 231F7Fh-ra 231F80h-tik 231FFBh-ra 231FFCh-tik 231FFFh-ra	8064 byte 124 byte 4 byte
Flash 0 (F0) Erreserbatutako Flash 1 (F1) Flash 2 (F2)	000000h-tik 000FFFh-ra 001000h-tik 00FFFFh-ra 010000h-tik 01BFFFh-ra 01C000h-tik 01DFFFh-ra	4 Kbyte 60 Kbyte 48 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulatua	228000h-tik 228FFFh-ra 22C000h-tik 22CFFFh-ra 220000h-tik 2203FFh-ra	4 Kbyte 4 Kbyte 1 Kbyte

Sektorea	Helbideak	Gehienezko Tamaina
TestFlash (TF) (Erreserbatua) OTP eremua Babesteko Erregistroak (erreserbatuak)	230000h-tik 231F7Fh-ra 231F80h-tik 231FFBh-ra 231FFCh-tik 231FFFh-ra	8064 byte 124 byte 4 byte
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h-tik 001FFFh-ra 002000h-tik 003FFFh-ra 004000h-tik 00FFFFh-ra 010000h-tik 01FFFFh-ra	8 Kbyte 8 Kbyte 48 Kbyte 64 Kbyte

Sektorea	Helbideak	Gehienezko Tamaina
Hardware emulatutako EEPROM sek-
toreak	228000h-tik 22CFFFh-ra	8 Kbyte
(erreserbatua)
EEPROM emulatua	220000h-tik 2203FFh-ra	1 Kbyte

Sektorea	Helbideak	Gehienezko Tamaina
TestFlash (TF) (Erreserbatua) OTP eremua Babesteko Erregistroak (erreserbatuak)	230000h-tik 231F7Fh-ra 231F80h-tik 231FFBh-ra 231FFCh-tik 231FFFh-ra	8064 byte 124 byte 4 byte
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h-tik 001FFFh-ra 002000h-tik 003FFFh-ra 004000h-tik 00BFFFh-ra 010000h-tik 013FFFh-ra	8 Kbyte 8 Kbyte 32 Kbyte 16 Kbyte
Hardware Emulatutako EEPROM sektoreak (erreserbatua) EEPROM emulatua	228000h-tik 22CFFFh-ra   220000h-tik 2203FFh-ra	8 Kbyte   1 Kbyte

Erabiltzaileak berrezartzeko bektorearen kokapena 0x000000 helbidean ezarrita dagoenez, aplikazioak F0 sektorea erabil dezake 8 Kbyte-ko erabiltzailearen abiarazlearen eremu gisa, edo F0 eta F1 sektoreak 16 Kbyte-ko eremu gisa.

Flash eta E3PROM Kontrol Erregistroaren kokapena
Datu-erakuslearen erregistroa (DPR) gordetzeko, Flash eta E3PROM (Emulated E2PROM) kontrol-erregistroak 0x89 orrialdetik 0x88 orrialdera birmapatzen dira, non E3PROM eremua kokatzen den. Horrela, DPR bakarra erabiltzen da E3PROM aldagaiak zein Flash eta E2PROM kontrol-erregistroetara seinalatzeko. Baina erregistroak aurreko helbidean eskuragarri daude oraindik. Hauek dira erregistroko helbide berriak:

• FCR 0x221000 eta 0x224000
• ECR 0x221001 eta 0x224001
• FESR0 0x221002 eta 0x224002
• FESR1 0x221003 eta 0x224003
  Aplikazioan, erregistro-kokapen hauek estekatzaile-scriptean definitzen dira normalean file.

Berrezarri eta erlojua kontrolatzeko unitatea (RCCU)
Osziladorea

Potentzia baxuko osziladore berri bat ezartzen da helburu-zehaztapen hauekin:

• Max. 200 µamp. Kontsumoa korrika moduan,
• 0 amp. Gelditu moduan,

PLL
Bit bat (bit7 FREEN) gehitu da PLLCONF erregistrora (R246, 55. orrialdea), hau da, Free Running modua gaitzeko. Erregistro honen berrezarri balioa 0x07 da. FREEN bit-a berrezartzen denean, ST92F120-ren portaera bera du, hau da, PLL desaktibatu egiten da:

• geldialdi moduan sartzen,
• DX(2:0) = 111 PLLCONF erregistroan,
• potentzia baxuko moduetan sartzea (Wait For Interrupt edo Low Power Wait for Interrupt) WFI instrukzioa jarraituz.

FREEN bit-a ezartzen denean eta goian zerrendatutako baldintzaren bat gertatzen denean, PLL Free Run moduan sartzen da eta normalean 50 kHz inguruko maiztasun baxuan oszilatzen du.
Gainera, PLLak barneko erlojua ematen duenean, erlojuaren seinalea desagertzen bada (adibidez, apurtutako edo deskonektatutako erresonagailu baten ondorioz...), segurtasun-erlojuaren seinalea automatikoki ematen da, ST9-k erreskate-eragiketa batzuk egiteko aukera emanez.
Erloju-seinale honen maiztasuna PLLCONF erregistroko DX[0..2] biten araberakoa da (R246, 55. orrialdea).
Ikusi ST92F124/F150/F250 fitxa teknikoa xehetasun gehiago lortzeko.

 BARNE VOLTAGE ERREGULATZAILEA
ST92F124/F150/F250-n, nukleoak 3.3 V-tan funtzionatzen du, I/O-ek 5 V-tan funtzionatzen duten bitartean. Nukleoari 3.3V-ko potentzia hornitzeko, barne-erreguladore bat gehitu da.

Izan ere, liburu honetantagErregulatzaileak 2 erregulatzailek osatzen dute:

• liburu nagusi battage erregulatzailea (VR),
• potentzia baxuko boltage erregulatzailea (LPVR).

Liburu nagusiatagErregulagailuak (VR) gailuak behar duen korrontea hornitzen du funtzionamendu-modu guztietan. LiburuatagErregulatzailea (VR) egonkortzen da kanpoko kondentsadore bat gehituz (300 nF minimoa) bi Vreg pinetako batean. Vreg pin hauek ezin dira kanpoko beste gailu batzuk gidatzeko, eta barne-nukleoko elikadura-hornidura erregulatzeko soilik erabiltzen dira.
Potentzia baxuko boltagErregulatzaileak (LPVR) bolumen ez-egonkor bat sortzen dutage gutxi gorabehera VDD/2koa, gutxieneko barne-disipazio estatikoarekin. Irteerako korrontea mugatua da, beraz, ez da nahikoa gailuaren funtzionamendu modu osorako. Txipa potentzia baxuko moduan dagoenean potentzia-kontsumo murriztua ematen du (Etenaldirako itxaron, Potentzia baxuko etenerako itxaron, Gelditzeko edo Gelditzeko moduak).
VR aktibatuta dagoenean, LPVR automatikoki desaktibatzen da.

FUNTZIO ZABALDUAREN TEMPORIZATORE

ST92F124/F150/F250-ren Funtzio Hedatuaren Tenporizadoreko hardware-aldaketak ST92F120-rekin alderatuta etenaldiak sortzeko funtzioei dagozkie soilik. Baina informazio espezifiko batzuk gehitu dira dokumentazioan Forzatu Konparazio moduari eta One Pulse moduari buruz. Informazio hau ST92F124/F150/F250 Fitxa eguneratuan aurki daiteke.

Sarrera Captura/Irteera Konparazioa
ST92F124/F150/F250-n, IC1 eta IC2 (OC1 eta OC2) etenak bereiz daitezke. Hau CR4 erregistroko 3 bit berri erabiliz egiten da:

• IC1IE=CR3[7]: Sarrerako 1. etenaldia gaitu. Berrezarri bada, Input Capture 1 etenaldia inhibituko da. Ezarritakoan, eten bat sortzen da ICF1 bandera ezarrita badago.
• OC1IE=CR3[6]: Irteera alderatu 1 Eten gaitu. Berrezarritakoan, Output Compare 1 etenaldia galarazten da. Ezarritakoan, eten bat sortzen da OCF2 bandera ezarrita badago.
• IC2IE=CR3[5]: Sarrerako Capture 2 Eten gaitu. Berrezarritakoan, Input Capture 2 etenaldia galarazten da. Ezarritakoan, eten bat sortzen da ICF2 bandera ezarrita badago.
• OC2IE=CR3[4]: Irteera alderatu 2 Eten gaitu. Berrezarritakoan, Output Compare 2 Interrupzioa inhibituko da. Ezarritakoan, eten bat sortzen da OCF2 bandera ezarrita badago.
  Oharra: IC1IE eta IC2IE (OC1IE eta OC2IE) etenak ez dira esanguratsuak ICIE (OCIE) ezarrita badago. Kontuan izan dadin, ICIE (OCIE) berrezarri behar da.

PWM modua
OCF1 bit-a ezin du hardwareak ezarri PWM moduan, baina OCF2 bit-a ezartzen da kontagailua OC2R erregistroko balioarekin bat datorren bakoitzean. Honek eten bat sor dezake OCIE ezartzen bada edo OCIE berrezartzen bada eta OC2IE ezartzen bada. Eten honek pultsuen zabalerak edo aldiak interaktiboki aldatu behar dituen edozein aplikazio lagunduko du.

A/D BIHURTZAILEA (ADC)
A/D bihurgailu berri bat gehitu da ezaugarri nagusi hauek dituena:

• 16 kanal,
• 10 biteko bereizmena,
• 4 MHz gehieneko maiztasuna (ADC erlojua),
• 8 ADC erloju-ziklo sampluze denbora,
• 20 ADC erloju-ziklo bihurtze-denborarako,
• Zero sarrerako irakurketa 0x0000,
• Eskala osoko irakurketa 0xFFC0,
• Zehaztasun absolutua ± 4 LSB da.

A/D bihurgailu berri honek aurrekoaren arkitektura bera du. An-alog watchdog funtzioa onartzen du oraindik, baina orain 2 kanaletatik 16 baino ez ditu erabiltzen. 2 kanal hauek elkarren ondoan daude eta kanalen helbideak softwarearen bidez hauta daitezke. Aurreko soluzioarekin bi ADC zelula erabiliz, lau zaintza-kanal analogiko zeuden eskuragarri baina kanal finkoetan, 6. eta 7. kanaletan.
Ikusi ST92F124/F150/F250 Fitxa eguneratua A/D bihurgailu berriaren deskribapenerako.
 I²C

I²C IERRP BIT RESET
ST92F124/F150/F250 I²C-n, IERRP (I2CISR) bita softwarearen bidez berrezarri daiteke, nahiz eta bandera hauetako bat ezarrita egon:

• SCLF, ADDTX, AF, STOPF, ARLO eta BERR I2CSR2 erregistroan
• SB bit I2CSR1 Erregistroan

Ez da egia ST92F120 I²C-rako: IERRP bit-a ezin da berrezarri softwarearen bidez bandera horietako bat ezarrita badago. Hori dela eta, ST92F120-n, dagokion eten-errutina (lehen gertaera baten ondoren sartutakoa) berehala berriro sartzen da errutinaren lehen exekuzioan beste gertaera bat gertatu bada.

HASI EKITALDIA ESKAERA
ST92F120 eta ST92F124/F150/F250 I²C-ren arteko aldea dago START bit sortzeko mekanismoan.
START gertaera bat sortzeko, aplikazio-kodeak START eta ACK bitak ezartzen ditu I2CCR erregistroan:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Konpiladorearen optimizazio-aukera hautatu gabe, mihiztatzailean honela itzultzen da:

• – edo R240, #12
• – ld r0,R240
• – ld R240,r0

OR instrukzioak Hasierako bita ezartzen du. ST92F124/F150/F250-n, bigarren karga-aginduen exekuzioak bigarren START gertaera-eskaera dakar. Bigarren START gertaera hau hurrengo byte-transmisioaren ondoren gertatzen da.
Konpiladorearen optimizazio-aukeretako edozein hautatuta, mihiztagailu-kodeak ez du bigarren START gertaerarik eskatzen:
– edo R240, #12

PERIFERIKO BERRIAK

• Gehienez 2 CAN (Controller Area Network) gelaxka gehitu dira. Zehaztapenak eskuragarri daude ST92F124/F150/F250 fitxa eguneratuan.
• Gehienez 2 SCI eskuragarri daude: SCI-M (Multi-protocol SCI) ST92F120-ren berdina da, baina SCI-A (SCI asinkronoa) berria da. Periferiko berri honen zehaztapenak ST92F124/F150/F250 Fitxa eguneratuan eskuragarri daude.

2 APLIKAZIO TAULEI HARDWARE ETA SOFTWARE-ALDAKETAK

PINOUT

• Bere birmapping dela eta, CLOCK2 ezin da aplikazio berean erabili.
• SCI1 modu asinkronoan soilik erabil daiteke (SCI-A).
• Sarrera analogikoko kanalen maparen aldaketak softwarearen bidez erraz kudeatu daitezke.

BARNE VOLTAGE ERREGULATZAILEA
Barne bolumenaren presentzia dela etatagErregulatzailea, kanpoko kondentsadoreak behar dira Vreg pinetan nukleoa elikatze-hornidura egonkortua emateko. ST92F124/F150/F250-n, nukleoak 3.3 V-tan funtzionatzen du, I/O-ek 5 V-tan funtzionatzen duten bitartean. Gomendatutako gutxieneko balioa 600 nF edo 2*300 nF da eta Vreg pinen eta kondentsadoreen arteko distantzia minimoa izan behar da.
Ez da beste aldaketarik egin behar hardware-aplikazio-plakan.

FLASH ETA EEPROM KONTROLA ERREGISTROAK ETA MEMORIA ANTOLAKETA
DPR 1 gordetzeko, Flash eta EEPROM kontrol erregistroei dagozkien sinbolo-helbideen definizioak alda daitezke. Oro har, estekatzaileen scriptean egiten da file. 4 erregistroak, FCR, ECR eta FESR[0:1], 0x221000, 0x221001, 0x221002 eta 0x221003-n definitu dira, hurrenez hurren.
128 Kbyte Flash sektorearen berrantolaketak estekatzailearen script-ari ere eragiten dio file. Sektore-antolaketa berriari jarraikiz aldatu beharko da.
Ikus 1.4.2 atala Flash sektoreko erakunde berriaren deskribapenerako.

RESET ETA ERLOUAREN KONTROL-UNITATEA

Osziladorea
Kristalezko osziladorea
ST92F120 plakaren diseinuarekin bateragarritasuna mantentzen bada ere, jada ez da gomendagarria 1MOhm-ko erresistentzia bat txertatzea kanpoko kristal-osziladorearekin paraleloan ST92F124/F150/F250 aplikazio-taulan.

Isuriak
ST92F120 GND-tik OSCINera isurpenarekiko sentikorra den bitartean, ST92F124/F1 50/F250 VDD-tik OSCINera ihesarekiko sentikorra da. Gomendagarria da kristal-oszilatzailea zirkuitu inprimatuko plakan lurreko eraztun batez inguratzea eta estaldura-film bat aplikatzea hezetasun-arazoak saihesteko, beharrezkoa bada.
Kanpoko erlojua
ST92F120 plakaren diseinuarekin bateragarritasuna mantentzen bada ere, kanpoko erlojua OSCOUT sarreran aplikatzea gomendatzen da.
Advantaghauek dira:

• TTL sarrerako seinale estandarra erabil daiteke kanpoko erlojuan ST92F120 Vil, berriz, 400mV eta 500mV artean dagoen.
• OSCOUT eta VDD arteko kanpoko erresistentzia ez da beharrezkoa.

PLL
Modu estandarra
PLLCONF erregistroaren berrezarri-balioak (p55, R246) aplikazioa abiaraziko du ST92F120-n egiten den modu berean. 1.5 atalean deskribatutako baldintzetan martxan jartzeko modu librea erabiltzeko, PLLCONF[7] bit-a ezarri behar da.

Erloju seguruaren modua
ST92F120 erabiliz, erlojuaren seinalea desagertzen bada, ST9 nukleoa eta erloju periferikoa gelditzen dira, ezin da ezer egin aplikazioa egoera seguruan konfiguratzeko.
ST92F124/F150/F250 diseinuak segurtasun-erlojuaren seinalea sartzen du, aplikazioa egoera seguruan konfiguratu daiteke.
Erlojuaren seinalea desagertzen denean (adibidez, erresonagailu hautsita edo deskonektatuta dagoelako), PLL desblokeatzeko gertaera gertatzen da.
Gertaera hau kudeatzeko modu seguruena INTD0 kanpoko etenaldia gaitu eta RCCUri esleitzea da, CLKCTL erregistroan INT_SEL bit ezarriz.
Lotutako eten-errutinak eten-iturburua egiaztatzen du (ikus ST7.3.6F92/F124/F150 datu-orrietako Etenaldiak sortzearen 250 kapitulua) eta aplikazioa egoera seguruan konfiguratzen du.
Oharra: Erloju periferikoa ez da gelditzen eta mikrokontrolagailuak sortzen duen kanpoko seinalea (adibidez, PWM, serieko komunikazioa...) eten-errutinak exekutatzen dituen lehen argibideetan gelditu behar da.

FUNTZIO ZABALDUAREN TEMPORIZATORE
Sarrera Harrapaketa / Irteera Konparazioa
Tenporizadorearen eten bat sortzeko, baliteke ST92F120-rako garatutako programa bat eguneratu behar izatea kasu batzuetan:

• Tenporizadorearen etenaldiak IC1 eta IC2 (OC1 eta OC2) biak erabiltzen badira, CR1 erregistroko ICIE (OCIE) ezarri behar da. IC1IE eta IC2IE (OC1IE eta OC2IE) CR3 erregistroan duten balioa ez da esanguratsua. Beraz, programa ez da aldatu behar kasu honetan.
• Eten bakarra behar bada, ICIE (OCIE) berrezarri behar da eta IC1IE edo IC2IE (OC1IE edo OC2IE) ezarri behar da erabilitako etenaren arabera.
• Tenporizadorearen etenetako bat ere erabiltzen ez bada, ICIE, IC1IE eta IC2IE (OCIE, OC1IE eta OC2IE) guztiak berrezarri behar dira.

PWM modua
Tenporizadorearen etenaldi bat sor daiteke orain Kontagailua = OC2R bakoitzean:

• Gaitzeko, ezarri OCIE edo OC2IE,
• Desgaitzeko, berrezarri OCIE ETA OC2IE.

10 BIT ADC
ADC berria guztiz desberdina denez, programa eguneratu egin beharko da:

• Datu-erregistro guztiak 10 biteko dira, atalase-erregistroak barne. Beraz, erregistro bakoitza 8 biteko bi erregistrotan banatzen da: goiko erregistro bat eta beheko erregistro bat, zeinetan 2 bit esanguratsuenak soilik erabiltzen diren:
• Hasierako bihurketa-kanala CLR1[7:4] biten bidez definitzen da (Pg63, R252).
• Watchdog analogikoko kanalak CLR1[3:0] biten bidez hautatzen dira. Baldintza bakarra bi kanalak ondokoak izatea da.
• ADC erlojua CLR2[7:5]-rekin hautatzen da (Pg63, R253).
• Eten erregistroak ez dira aldatu.

ADC erregistroen luzera handitu denez, erregistro-mapa desberdina da. Erregistro berrien kokapena ST92F124/F150/F250 Fitxa eguneratuko ADC-ren deskribapenean ematen da.
I²C

IERRP BIT RESET
Errore Pending gertaerari eskainitako ST92F124/F150/F250 eten errutinan (IERRP ezarrita dago), software-begizta bat ezarri behar da.
Begizta honek bandera guztiak egiaztatzen ditu eta dagozkion ekintzak exekutatzen ditu. Begizta ez da amaituko bandera guztiak berrezarri arte.
Softwarearen begizta exekuzioaren amaieran, IERRP bita softwareak berrezartzen du eta kodea eten errutinatik irteten da.

HASI Gertaera eskaera
Nahi ez den START gertaera bikoitza saihesteko, erabili konpiladorearen optimizazio-aukeretako edozein, Make-nfile.

Adibidez:
CFLAGS = -m$(EREDUA) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

ZURE ST9 HDS2V2 EMULATZAILEA BERRIKARRI ETA BERRIKONFIGURATU

SARRERA
Atal honek zure emuladorearen firmwarea berritzeari edo ST92F150 zunda bat onartzeko birkonfiguratzeari buruzko informazioa du. Zure emuladorea ST92F150 zunda bat onartzeko berriro konfiguratu duzunean, berriro konfigura dezakezu beste zunda bat onartzeko (adibidezample a ST92F120 zunda) prozedura bera jarraituz eta zunda egokia aukeratuz.

ZURE EMULATORIA BERRIKORTZEKO ETA/EDO BRANTZORDATZEKO AURRE-BALKIZUNA
Ondorengo ST9 HDS2V2 emuladoreek eta emulazio-zunda hauek zunda-hardware berriarekin eguneratzeak eta/edo birkonfigurazioak onartzen dituzte:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 eta ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Zure emuladorearen berritze/berkonfigurazioa egiten saiatu aurretik, baldintza hauek GUZTIAK betetzen direla ziurtatu behar duzu:
• Zure ST9-HDS2V2 emulatzailearen monitorearen bertsioa 2.00 baino handiagoa edo berdina da. [Zure emulatzaileak zein monitore-bertsio duen ikus dezakezu ST9+ Visual Debug-ren buruz leihoko Helburu-eremuan, hau irekitzen duzun ST9+ Visual Debug-en menu nagusiko Laguntza> Honi buruz.. hautatuta.]
• Zure ordenagailua Windows ® NT ® sistema eragilean exekutatzen ari bada, administratzaile-pribilegioak izan behar dituzu.
• ST9+ V6.1.1 (edo berriagoa) Toolchain instalatu behar duzu zure ST9 HDS2V2 emuladorearekin konektatutako ostalari-ordenagailuan.

NOLA BERRIKUNTZA/BERRKONFIGURTU ZURE ST9 HDS2V2 EMULATORIA
Prozedurak zure ST9 HDS2V2 emuladorea nola berritu/berkonfiguratu esaten dizu. Hasi aurretik, ziurtatu aurrebaldintza guztiak betetzen dituzula, bestela zure emuladorea kaltetu dezakezu prozedura hau eginez.

1. Ziurtatu zure ST9 HDS2V2 emuladorea ataka paraleloaren bidez konektatuta dagoela Windows ® 95, 98, 2000 edo NT ® ostalari ordenagailura. Zure emuladorea berriro konfiguratzen ari bazara zunda berri batekin erabiltzeko, zunda berria HDS2V2 plaka nagusira fisikoki konektatu behar da hiru kable malguak erabiliz.
2. Ostalari ordenagailuan, Windows ®-tik, hautatu Hasi > Exekutatu....
3. Egin klik Arakatu botoian ST9+ V6.1.1 Toolchain instalatu duzun karpetara arakatzeko. Lehenespenez, instalazio karpetaren bidea C:\ST9PlusV6.1.1\… Instalazio karpetan, arakatu ..\downloader\ azpikarpetera.
4. Bilatu ..\deskargatzailea\ Berritu/konfiguratu nahi duzun emuladorearen izenari dagokion direktorioa.
   Adibidezample, zure ST92F120 emuladorea birkonfiguratu nahi baduzu ST92F150-EMU2 emulazio zundarekin erabiltzeko, arakatu ..\downloader\. \ direktorioa.
   5. Ondoren, hautatu instalatu nahi duzun bertsioari dagokion direktorioa (adibidezample, V1.01 bertsioa ..\downloader\n aurkitzen da \v92\) eta hautatu file (adibidezample, setup_st92f150.bat).
   6. Sakatu Ireki.
   7. Sakatu Ados Exekutatu leihoan. Eguneraketa hasiko da. Besterik gabe, zure ordenagailuko pantailan agertzen diren argibideak jarraitu behar dituzu.
   OHARRA: Ez gelditu emuladorea edo programa eguneratzea abian den bitartean! Baliteke zure emuladorea kaltetuta egotea!

“ORIENTAZIOrako BAKARRIK DEN OHARRA BEZEROEI BERE PRODUKTUEI BURUZKO INFORMAZIOA EMATEA DAGO HELBURUA, DENBORA AURREZTZEKO. ONDORIOZ, STMICROELECTRONICS EZ DA ZUZENEKO, ZUZENEKO EDO ONDORIOZKO KALTEEN ERANTZUKIZUNA OHAR HONEN EDUKIEN ETA/EDO BEZEROEK HONETAN DAGOKIEN INFORMAZIOAREN ERABILERARI DAGOKIONEZ DAGOKIONEZ. ”

Emandako informazioa zehatza eta fidagarria dela uste da. Hala ere, STMicroelectronics-ek ez du bere gain hartzen informazio horren erabileraren ondorioen gaineko erantzukizunik, ezta bere erabileraren ondorioz izan daitezkeen patenteen edo hirugarrenen beste eskubide batzuen urraketaren gaineko erantzukizunik ere. STMicroelectronics-en inolako patente edo patente-eskubideen arabera ez da lizentziarik ematen inplikazioz edo bestela. Argitalpen honetan aipatzen diren zehaztapenak abisurik gabe alda daitezke. Argitalpen honek aurretik emandako informazio guztia ordezkatzen eta ordezkatzen du. STMicroelectronics produktuak ez daude baimenduta bizi-euskarriko gailu edo sistemetan osagai kritiko gisa erabiltzeko, STMicroelectronics-en berariazko idatzizko baimenik gabe.
ST logotipoa STMicroelectronics-en marka erregistratua da
2003 STMicroelectronics - Eskubide guztiak erreserbatuta.

STMicroelectronics-ek I2C osagaiak erosteak Philips I2C patentearen araberako lizentzia ematen du. Osagai hauek I2C sistema batean erabiltzeko eskubideak ematen dira, baldin eta sistemak Philips-ek zehaztutako I2C Standard Specification betetzen badu.
STMicroelectronics Enpresen Taldea
Australia – Brasil – Kanada – Txina – Finlandia – Frantzia – Alemania – Hong Kong – India – Israel – Italia – Japonia
Malaysia – Malta – Maroko – Singapur – Espainia – Suedia – Suitza – Erresuma Batua – AEB
http://www.st.com

Dokumentuak / Baliabideak

STMicroelectronics ST92F120 kapsulatutako aplikazioak [pdfArgibideak ST92F120 kapsulatutako aplikazioak, ST92F120, kapsulatutako aplikazioak, aplikazioak

Erreferentziak

• Erabiltzailearen eskuliburua