STMicroelectronics ST92F120 Applicazioni Embedded

INTRODUZIONE

I microcontrollers per l'applicazioni incrustate tendenu à integrà più è più periferiche è ancu memorie più grande. Furnisce i prudutti giusti cù e funzioni ghjustificate cum'è Flash, EEPROM emulatu è una larga gamma di periferiche à u costu ghjustu hè sempre una sfida. Hè per quessa chì hè ubligatoriu per riduce a dimensione di u microcontrollore regularmente appena a tecnulugia permette. Stu passu maiò si applica à u ST92F120.
U scopu di stu documentu hè di prisentà e differenze trà u microcontroller ST92F120 in a tecnulugia 0.50-micron versus l'ST92F124/F150/F250 in a tecnulugia 0.35-micron. Fornisce alcune linee guida per l'aghjurnamentu di l'applicazioni per i so aspetti software è hardware.
In a prima parte di stu documentu, e sferenze trà i dispositi ST92F120 è ST92F124/F150/F250 sò listati. In a seconda parte, i mudificazioni necessarii per u hardware è u software di l'applicazione sò descritti.

AGGIORNAMENTO DA ST92F120 À ST92F124/F150/F250
I microcontrollers ST92F124 / F150 / F250 chì utilizanu a tecnulugia di 0.35 microni sò simili à i microcontrollers ST92F120 chì utilizanu a tecnulugia di 0.50 microni, ma a diminuzione hè aduprata per aghjunghje alcune funzioni novi è per migliurà e prestazioni di i dispositi ST92F124 / F150 / F250. Quasi tutti i periferichi mantenenu e stesse caratteristiche, per quessa stu documentu si focalizeghja solu nantu à e sezioni mudificate. Se ùn ci hè nisuna differenza trà u perifericu 0.50 micron cumparatu cù 0.35 unu, altru ch'è a so tecnulugia è a metodulugia di designu, u perifericu ùn hè micca prisentatu. U novu convertitore analogicu à digitale (ADC) hè u cambiamentu maiò. Stu ADC usa un unicu convertitore A/D di 16 canali cù una risoluzione di 10 bit invece di dui convertitori A/D di 8 canali cù una risoluzione di 8 bit. A nova urganizazione di memoria, novu resettore è unità di cuntrollu di clock, vol internutagI regulatori è i novi buffer I / O seranu quasi cambiamenti trasparenti per l'applicazione. I novi periferiali sò u Controller Area Network (CAN) è l'interfaccia di cumunicazione seriale asincrona (SCI-A).

PIINU
U ST92F124 / F150 / F250 hè statu cuncepitu per pudè rimpiazzà u ST92F120. Cusì, i pinouts sò quasi listessi. E pochi differenze sò descritte quì sottu:

• Clock2 hè stata rimappata da u portu P9.6 à P4.1
• I canali di input analogichi sò stati rimappati secondu a tabella sottu.

Table 1. Mappatura di Canali di Input Analogicu

PIN	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) sò stati eliminati perchè SCI1 hè statu rimpiazzatu da SCI-A.
• A21 (P9.7) finu à A16 (P9.2) sò stati aghjunti per pudè indirizzà finu à 22 bits esternamente.
• 2 novi dispositi periferici CAN sò dispunibuli: TX0 è RX0 (CAN0) nantu à i porti P5.0 è P5.1 è TX1 è RX1 (CAN1) in pins dedicati.

RW RESET STATE
In u statu di reset, RW hè tenutu altu cù un pull-up debule internu mentre ùn era micca nantu à u ST92F120.

SCHMITT TRIGGERS

• I porti I / O cù Triggers Schmitt Speciali ùn sò più prisenti nantu à u ST92F124 / F150 / F250 ma sò rimpiazzati da porti I / O cù Triggers Schmitt High Hysteresis. I pin I/O cunnessi sò: P6[5-4].
• Differenzi nantu à VIL è VIH. Vede a Tabella 2.

Table 2. Input Level Schmitt Trigger DC Caratteristiche elettriche
(VDD = 5 V ± 10 %, TA = -40 °C à +125 °C, sauf indication contraire)

Simbulu	Parametru	Dispositivu	Valore			Unità
			Min	Tipu(1)	Max
VIH	Input Trigger Schmitt Standard Altu Livellu P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Input Trigger Schmitt standard di livellu bassu P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Input Low Livellu High Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Trigger Schmitt standard di isteresi di input P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Isteresi di input High Hyst. Schmitt Trigger P4 [7: 6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Isteresi di input High Hyst. Schmitt Trigger P6 [5: 4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

A menu chì ùn hè micca dettu altrimenti, i dati tipici sò basati nantu à TA = 25 ° C è VDD = 5 V. Sò signalati solu per e linee di guida di cuncepimentu micca testate in a produzzione.

ORGANIZZAZIONE DI MEMORIA

Memoria esterna
Nant'à u ST92F120, solu 16 bits eranu dispunibili esternamente. Avà, nantu à u dispositivu ST92F124 / F150 / F250, i 22 bits di l'MMU sò dispunibili esternamente. Questa urganizazione hè aduprata per fà più faciule per indirizzà finu à 4 Mbytes esterni. Ma i segmenti da 0h à 3h è da 20h à 23h ùn sò micca dispunibili esternamente.

L'urganizazione di u settore Flash
I settori F0 à F3 anu una nova urganizazione in i dispositi Flash 128K è 60K cum'è mostra in Table 5 è Table 6. Table 3. è Table 4 mostranu l'urganizazione precedente.

Table 3. Struttura di Memoria per 128K Flash ST92F120 Flash Device

Settore	Indirizzi	Max Size
TestFlash (TF) (Riservatu) Zona OTP Registri di prutezzione (riservati)	230000h à 231F7Fh 231F80h à 231FFBh 231FFCh à 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h à 00FFFFh 010000h à 01BFFFh 01C000h à 01DFFFh 01E000h à 01FFFFh	64 Kbyte 48 Kbyte 8 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulata	228000h à 228FFFh 22C000h à 22CFFFh 220000h à 2203FFh	4 Kbyte 4 Kbyte 1 Kbyte

Table 4. Struttura di Memoria per 60K Flash ST92F120 Flash Device

Settore	Indirizzi	Max Size
TestFlash (TF) (Riservatu) Zona OTP Registri di prutezzione (riservati)	230000h à 231F7Fh 231F80h à 231FFBh 231FFCh à 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Flash riservatu 1 (F1) Flash 2 (F2)	000000h à 000FFFh 001000h à 00FFFFh 010000h à 01BFFFh 01C000h à 01DFFFh	4 Kbyte 60 Kbyte 48 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulata	228000h à 228FFFh 22C000h à 22CFFFh 220000h à 2203FFh	4 Kbyte 4 Kbyte 1 Kbyte

Settore	Indirizzi	Max Size
TestFlash (TF) (Riservatu) Area OTP Registri di prutezzione (riservati)	230000h à 231F7Fh 231F80h à 231FFBh 231FFCh à 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h à 001FFFh 002000h à 003FFFh 004000h à 00FFFFh 010000h à 01FFFFh	8 Kbyte 8 Kbyte 48 Kbyte 64 Kbyte

Settore	Indirizzi	Max Size
EEPROM emulata hardware sec-
tors	228000h à 22CFFFh	8 Kbyte
(riservatu)
EEPROM emulata	220000h à 2203FFh	1 Kbyte

Settore	Indirizzi	Max Size
TestFlash (TF) (Riservatu) Zona OTP Registri di prutezzione (riservati)	230000h à 231F7Fh 231F80h à 231FFBh 231FFCh à 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h à 001FFFh 002000h à 003FFFh 004000h à 00BFFFh 010000h à 013FFFh	8 Kbyte 8 Kbyte 32 Kbyte 16 Kbyte
Settori EEPROM Emulati Hardware (riservatu) EEPROM emulata	228000h à 22CFFFh   220000h à 2203FFh	8 Kbyte   1 Kbyte

Siccomu u locu di u vettore di reset di l'utilizatore hè stabilitu à l'indirizzu 0x000000, l'applicazione pò utilizà u settore F0 cum'è una zona di bootloader d'utilizatori di 8 Kbyte, o settori F0 è F1 cum'è area di 16 Kbyte.

Flash & E3PROM Control Register Location
Per salvà un registru di puntatore di dati (DPR), i registri di cuntrollu Flash è E3PROM (Emulated E2PROM) sò rimappati da a pagina 0x89 à a pagina 0x88 induve si trova l'area E3PROM. In questu modu, solu un DPR hè utilizatu per indicà sia e variabili E3PROM sia i registri di cuntrollu Flash & E2PROM. Ma i registri sò sempre accessibili à l'indirizzu precedente. I novi indirizzi di registru sò:

• FCR 0x221000 & 0x224000
• ECR 0x221001 & 0x224001
• FESR0 0x221002 & 0x224002
• FESR1 0x221003 & 0x224003
  In l'applicazione, sti lochi di registru sò generalmente definiti in u script linker file.

RESET ET UNITÉ DE COMMANDE DE L'OROLOGIE (RCCU)
Oscillator

Un novu oscillatore di bassa putenza hè implementatu cù e seguenti specificazioni di destinazione:

• Max. 200 µamp. cunsumu in u modu Running,
• 0 amp. in modu Halt,

PLL
Un bit (bit7 FREEN) hè statu aghjustatu à u registru PLLCONF (R246, pagina 55), questu hè per attivà u modu Free Running. U valore di reset per stu registru hè 0x07. Quandu u bit FREEN hè resettatu, hà u stessu cumpurtamentu cum'è in u ST92F120, chì significa chì u PLL hè disattivatu quandu:

• entra in u modu di stop,
• DX (2: 0) = 111 in u registru PLLCONF,
• entra in modi di bassa putenza (Wait For Interrupt o Low Power Wait for Interrupt) seguendu l'istruzzioni WFI.

Quandu u bit FREEN hè impostatu è qualsiasi di e cundizioni elencate sopra, u PLL entra in u modu Free Running, è oscilla à una freccia bassa chì hè tipica di circa 50 kHz.
Inoltre, quandu u PLL furnisce u clock internu, se u signalu di clock sparisce (per esempiu per via di un risonatore rottu o disconnected ...), un signalu di clock di sicurezza hè furnitu automaticamente, chì permette à l'ST9 di fà alcune operazioni di salvezza.
A frequenza di stu signalu di clock dipende da i DX[0..2] bits di u registru PLLCONF (R246, pagina 55).
Vede u ST92F124/F150/F250 datasheet per più dettagli.

 VOL INTERNTAGE REGULATORE
In u ST92F124 / F150 / F250, u core opera à 3.3V, mentri l'I / O operanu sempre à 5V. Per furnisce a putenza 3.3V à u core, un regulatore internu hè statu aghjuntu.

In fatti, stu voltagU regulatore hè custituitu da 2 regulatori:

• un vol principaletage regulatore (VR),
• una bassa putenza voltage regulatore (LPVR).

U principale voltagU regulatore (VR) furnisce a corrente necessaria da u dispusitivu in tutti i modi operativi. U voltagU regulatore (VR) hè stabilizatu aghjunghjendu un condensatore esternu (300 nF min-imum) nantu à unu di i dui pin Vreg. Questi pin Vreg ùn sò micca capaci di guidà altri dispositi esterni, è sò solu usati per regulà l'alimentazione di u core internu.
A bassa putenza voltagu regulatore (LPVR) genera un vol non stabilizatutage di circa VDD/2, cun minima dissipazione statica interna. U currente di output hè limitatu, per quessa, ùn hè micca abbastanza per u modu di funziunamentu di u dispusitivu. Fornisce un cunsumu d'energia ridutta quandu u chip hè in modalità Low Power (Aspittà per Interrupt, Low Power Wait For Interrupt, Stop or Halt modes).
Quandu u VR hè attivu, u LPVR hè automaticamente disattivatu.

TIMER DI FUNZIONE ESTESA

E mudificazioni hardware in u Timer di Funzione Estesa di u ST92F124 / F150 / F250 in paragunà à u ST92F120 riguardanu solu e funzioni di generazione di interruzzione. Ma alcune informazioni specifiche sò state aghjunte à a documentazione riguardanti u modu Forced Compare è One Pulse. Questa infurmazione pò esse truvata in a Scheda Dati ST92F124/F150/F250 aghjurnata.

Input Capture / Output Compara
Nantu à u ST92F124/F150/F250, l'interruzioni IC1 è IC2 (OC1 è OC2) ponu esse attivate separatamente. Questu hè fattu cù 4 bits novi in ​​u registru CR3:

• IC1IE=CR3[7]: Input Capture 1 Interrupt Enable. Se resettate, l'interruzione di Input Capture 1 è inibita. Quandu si stabilisce, una interruzzione hè generata se u flag ICF1 hè stallatu.
• OC1IE=CR3[6]: Output Compare 1 Interrupt Enable. Quandu u reset, l'interruzione di l'output Compare 1 hè inibita. Quandu si stabilisce, una interruzzione hè generata se a bandiera OCF2 hè stabilita.
• IC2IE=CR3[5]: Input Capture 2 Interrupt Enable. Quandu u reset, l'interruzione Input Capture 2 hè inibita. Quandu si stabilisce, una interruzzione hè generata se u flag ICF2 hè stallatu.
• OC2IE=CR3[4]: Output Compare 2 Interrupt Enable. Quandu resettate, l'Interruzione di l'output Compare 2 hè inibita. Quandu si stabilisce, una interruzzione hè generata se a bandiera OCF2 hè stabilita.
  Nota: L'interruzzione IC1IE è IC2IE (OC1IE è OC2IE) ùn sò micca significativu se l'ICIE (OCIE) hè impostatu. Per esse cunsideratu, l'ICIE (OCIE) deve esse resettatu.

Modu PWM
U bit OCF1 ùn pò micca esse stabilitu da hardware in u modu PWM, ma u bit OCF2 hè stabilitu ogni volta chì u contatore currisponde à u valore in u registru OC2R. Questu pò generà una interruzzione se l'OCIE hè stallatu o se l'OCIE hè resettatu è OC2IE hè stallatu. Questa interruzzione aiuterà ogni applicazione induve a larghezza di l'impulsu o i periodi anu da esse cambiatu in modu interattivu.

CONVERTITORE A/D (ADC)
Un novu convertitore A/D cù e seguenti caratteristiche principali hè statu aghjuntu:

• 16 canali,
• risoluzione di 10 bit,
• Frequenza massima 4 MHz (clock ADC),
• 8 cicli di clock ADC per samptempu di linga,
• Ciclu di clock 20 ADC per u tempu di cunversione,
• Lettura di input zero 0x0000,
• Lettura in scala completa 0xFFC0,
• A precisione assoluta hè ± 4 LSB.

Stu novu convertitore A / D hà a listessa architettura cum'è u precedente. Supporta sempre a funzione di watchdog an-alog, ma avà usa solu 2 di i 16 canali. Questi 2 canali sò cuntigui è l'indirizzi di i canali ponu esse selezziunati da u software. Cù a suluzione precedente utilizendu duie cellule ADC, quattru canali analogici di watchdog eranu dispunibili, ma à l'indirizzi di canali fissi, i canali 6 è 7.
Riferite à u ST92F124 / F150 / F250 Datasheet aghjurnatu per a descrizzione di u novu Convertitore A / D.
 I²C

I²C IERRP BIT RESET
Nant'à u ST92F124/F150/F250 I²C, u bit IERRP (I2CISR) pò esse resettatu da u software ancu s'è unu di i seguenti bandieri hè stallatu:

• SCLF, ADDTX, AF, STOPF, ARLO è BERR in u registru I2CSR2
• SB bit in u Registru I2CSR1

Ùn hè micca veru per u ST92F120 I²C: u bit IERRP ùn pò micca esse resettatu da u software se unu di sti bandieri hè stallatu. Per quessa, nantu à u ST92F120, a rutina di interruzzione currispondente (entrata dopu à un primu avvenimentu) hè rientrata immediatamente se un altru avvenimentu hè accadutu durante a prima esecuzione di rutina.

INIZIATE RICHIESTA EVENTI
Una differenza trà l'ST92F120 è l'ST92F124/F150/F250 I²C esiste nantu à u mecanismu di generazione di bit START.
Per generà un avvenimentu START, u codice di l'applicazione stabilisce i bits START è ACK in u registru I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Senza l'opzione di ottimisazione di compilatore selezziunata, hè traduttu in assembler in a manera seguente:

• - o R240, #12
• - ld r0,R240
• - ld R240,r0

L'istruzione OR stabilisce u bit Start. Nant'à u ST92F124/F150/F250, a seconda esecuzione di l'istruzzioni di carica risulta in una seconda dumanda di avvenimentu START. Stu secondu avvenimentu START si verifica dopu à a prossima trasmissione di byte.
Cù qualsiasi di l'opzioni di ottimisazione di compilatore selezziunate, u codice di l'assembler ùn dumanda micca un secondu avvenimentu START:
- o R240, #12

NUOVE PERIFERICHE

• Finu à 2 cellule CAN (Controller Area Network) sò state aghjunte. Specificazioni sò dispunibuli in a Scheda Dati ST92F124/F150/F250 aghjurnata.
• Finu à 2 SCI sò dispunibili: u SCI-M (Multi-protocol SCI) hè u listessu di u ST92F120, ma u SCI-A (Asynchronous SCI) hè novu. E specificazioni per stu novu perifericu sò dispunibuli in a Scheda Dati ST92F124 / F150 / F250 aghjurnata.

2 MODIFICAZIONI HARDWARE & SOFTWARE À L'APPLICATION BOARD

PIINU

• A causa di a so remapping, CLOCK2 ùn pò micca esse usatu in a listessa applicazione.
• SCI1 pò esse usatu solu in modu asincronu (SCI-A).
• E mudificazioni di a mappa di i canali di input analogicu ponu esse facilmente gestite da u software.

VOL INTERNTAGE REGULATORE
A causa di a prisenza di u vol internutage regulator, capacitors esterni sò nicissarii nant'à i pins Vreg in ordine per furnisce u core cù una putenza stabilizzata. In u ST92F124 / F150 / F250, u core opera à 3.3V, mentri l'I / O operanu sempre à 5V. U valore minimu cunsigliatu hè 600 nF o 2 * 300 nF è a distanza trà i pin Vreg è i condensatori deve esse mantene à u minimu.
Nisuna altra mudificazione deve esse fatta à u pianu di l'applicazione hardware.

REGISTRI DI CONTROLLO FLASH & EEPROM E ORGANIZZAZIONE DI MEMORIA
Per salvà 1 DPR, i difinizzioni di l'indirizzu di u simbulu chì currispondenu à i registri di cuntrollu Flash è EEPROM ponu esse mudificate. Questu hè generalmente fattu in u script linker file. I 4 registri, FCR, ECR è FESR[0:1], sò stati definiti in 0x221000, 0x221001, 0x221002 è 0x221003, rispettivamente.
A riurganizazione di u settore Flash 128-Kbyte afecta ancu u script linker file. Deve esse mudificatu in cunfurmità cù a nova urganizazione di u settore.
Vede a Sezione 1.4.2 per a descrizzione di a nova urganizazione di u settore Flash.

RESET AND CLOCK CONTROL UNIT

Oscillator
Oscillatore di cristallo
Ancu s'ellu si mantene a cumpatibilità cù u disignu di a scheda ST92F120, ùn hè più cunsigliatu di inserisce una resistenza 1MOhm in parallelu cù l'oscillatore di cristallo esternu nantu à una scheda di applicazione ST92F124/F150/F250.

Leakages
Mentre u ST92F120 hè sensibile à a fuga da GND à OSCIN, u ST92F124/F1 50/F250 hè sensibile à a fuga da VDD à OSCIN. Hè ricumandemu di circundà l'oscil-lator di cristallo da un anellu di terra nantu à u circuitu stampatu è di applicà un film di revestimentu per evità prublemi di umidità, se ne necessariu.
Orologio esternu
Ancu s'ellu si mantene a cumpatibilità cù u disignu di a scheda ST92F120, hè cunsigliatu di applicà u clock esternu nantu à l'input OSCOUT.
L'avantitagsò sò:

• un signalu di input TTL standard pò esse usatu mentre chì u ST92F120 Vil nantu à u clock esternu hè trà 400mV è 500mV.
• a resistenza esterna trà OSCOUT è VDD ùn hè micca necessariu.

PLL
Modu Standard
U valore di reset di u registru PLLCONF (p55, R246) principià l'applicazione in u listessu modu chì in u ST92F120. Per utilizà u modu di corsa libera in e cundizioni descritte in a Sezione 1.5, u bit PLLCONF[7] deve esse stabilitu.

Modu Clock di Sicurezza
Utilizendu u ST92F120, se u signale di u clock sparisce, u core ST9 è u clock perifericu hè firmatu, nunda pò esse fattu per cunfigurà l'applicazione in un statu sicuru.
U disignu ST92F124 / F150 / F250 introduce u signalu di clock di sicurezza, l'applicazione pò esse cunfigurata in un statu sicuru.
Quandu u signale di u clock sparisce (per esempiu per un resonatore rottu o disconnected), l'avvenimentu di sbloccare PLL si verifica.
A manera più sicura di gestisce stu avvenimentu hè di attivà l'interruzzione esterna INTD0 è di assignà à l'RCCU, mettendu u bit INT_SEL in u registru CLKCTL.
A rutina di interruzzione assuciata verifica a fonte di l'interruzzione (riferite à u 7.3.6 Capitulu di generazione di interruzzione di a datasheet ST92F124/F150/F250), è cunfigura l'applicazione in un statu sicuru.
Nota: U clock perifericu ùn hè micca firmatu è qualsiasi signale esternu generatu da u microcontroller (per esempiu PWM, cumunicazione seriale ...) deve esse firmatu durante e prime istruzioni eseguite da a rutina di interruzzione.

TIMER DI FUNZIONE ESTESA
Input Capture / Output Compara
Per generà un Timer Interrupt, un prugramma sviluppatu per u ST92F120 pò avè bisognu di aghjurnà in certi casi:

• Se i Timer Interrupts IC1 è IC2 (OC1 è OC2) sò tramindui usati, ICIE (OCIE) di u registru CR1 deve esse stabilitu. U valore di l'IC1IE è IC2IE (OC1IE è OC2IE) in u registru CR3 ùn hè micca significativu. Cusì, u prugramma ùn deve esse mudificatu in stu casu.
• Sì una sola Interrupt hè necessariu, ICIE (OCIE) deve esse resettatu è IC1IE o IC2IE (OC1IE o OC2IE) deve esse stabilitu secondu l'interruzzione utilizata.
• Se nimu di i Timer Interrupts sò utilizati, ICIE, IC1IE è IC2IE (OCIE, OC1IE è OC2IE) anu da esse resettati tutti.

Modu PWM
Un Timer Interrupt pò avà esse generatu ogni volta Counter = OC2R:

• Per attivà, stabilisce OCIE o OC2IE,
• Per disattivà lu, resettate OCIE E OC2IE.

ADC à 10 BIT
Siccomu u novu ADC hè completamente diversu, u prugramma duverà esse aghjurnatu:

• Tutti i registri di dati sò 10 bits, chì includenu i registri di soglia. Allora ogni registru hè divisu in dui registri di 8 bit: un registru superiore è un registru più bassu, in quale sò usati solu i 2 bits più significati:
• U canali di cunversione iniziale hè avà definitu da i bits CLR1[7:4] (Pg63, R252).
• I canali di watchdog analogici sò selezziunati da i bits CLR1 [3: 0]. L'unica cundizione hè chì i dui canali deve esse cuntigui.
• U clock ADC hè sceltu cù CLR2 [7: 5] (Pg63, R253).
• I registri di interruzzione ùn sò micca stati mudificati.

A causa di a lunghezza aumentata di i registri ADC, a mappa di u registru hè diversa. U locu di i novi registri hè datu in a descrizzione di l'ADC in u ST92F124 / F150 / F250 Datasheet aghjurnatu.
I²C

IERRP BIT RESET
In a rutina di interruzzione ST92F124/F150/F250 dedicata à l'avvenimentu Error Pending (IERRP hè stabilitu), un loop di software deve esse implementatu.
Stu loop verifica ogni bandiera è eseguisce l'azzioni necessarii currispundenti. U ciclu ùn finisce micca finu à chì tutte e bandiere sò resettate.
À a fine di sta esecuzione di u loop di u software, u bit IERRP hè resettatu da u software è u codice esce da a rutina di interruzzione.

START Richiesta di Eventu
Per evità ogni avvenimentu duppiu START indesideratu, aduprate qualsiasi di l'opzioni di otpimizazione di u compilatore, in u Makefile.

Per esempiu:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

AGGIORNARE E RECONFIGURARE U vostru EMULATORE ST9 HDS2V2

INTRODUZIONE
Questa sezione cuntene infurmazioni nantu à cumu aghjurnà u firmware di u vostru emulatore o ricunfigurate per sustene una sonda ST92F150. Una volta chì avete reconfiguratu u vostru emulatore per sustene una sonda ST92F150, pudete configurà torna per sustene una altra sonda (per es.ample a sonda ST92F120) seguendo la stessa procedura e scegliendo la sonda adatta.

PREREQUISITI PER L'AGGIORNAMENTO E/O RICONFIGURARE U VOSTRE EMULATORE
I seguenti emulatori ST9 HDS2V2 è sonde di emulazione supportanu l'aghjurnamenti è/o a ricunfigurazione cù u novu hardware di sonda:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 è ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Prima di pruvà à eseguisce l'aghjurnamentu / ricunfigurazione di u vostru emulatore, duvete assicurà chì TUTTE e seguenti cundizioni sò soddisfatte:
• A versione di monitor di u vostru emulatore ST9-HDS2V2 hè più altu o uguale à 2.00. [Pudete vede a versione di u monitoru chì u vostru emulatore hà in u campu Target di a finestra About ST9+ Visual Debug, chì apre selezziunate Help> About.. da u menù principale di ST9+ Visual Debug.]
• Se u vostru PC funziona nantu à u sistema operatore Windows ® NT ®, duvete avè i privilegi di amministratore.
• Duvete avè installatu u ST9 + V6.1.1 (o più tardi) Toolchain in u PC host cunnessu à u vostru emulatore ST9 HDS2V2.

COME UPGRADE / RECONFIGURE U vostru EMULATORE ST9 HDS2V2
A prucedura vi dice cumu aghjurnà / riconfigurate u vostru emulatore ST9 HDS2V2. Assicuratevi di scuntrà tutti i prerequisites prima di inizià, altrimenti pudete dannà u vostru emulatore eseguendu sta prucedura.

1. Assicuratevi chì u vostru emulatore ST9 HDS2V2 hè cunnessu via u portu parallelu à u vostru PC ospitu cù Windows ® 95, 98, 2000 o NT ®. Sè vo cunfigurà u vostru emulatore per esse usatu cù una nova sonda, a nova sonda deve esse fisicamente cunnessa à a scheda principale HDS2V2 utilizendu i trè cables flex.
2. Nantu à u PC host, da Windows ®, selezziunate Start>Esegui….
3. Cliccate u buttone Sfoglia per navigà à u cartulare induve installate u ST9 + V6.1.1 Toolchain. Per automaticamente, u percorsu di u cartulare di installazione hè C:\ST9PlusV6.1.1\... In u cartulare di installazione, cercate à u ..\downloader\ subfolder.
4. Localizza u ..\downloader\ \ directory currispondente à u nome di l'emulatore chì vulete aghjurnà / cunfigurà.
   Per esample, se vulete cunfigurà u vostru emulatore ST92F120 per esse usatu cù a sonda di emulazione ST92F150-EMU2, cercate à u ..\downloader\ \ annuariu.
   5. Allora selezziunate u cartulare chì currisponde à a versione chì vulete stallà (per esample, a versione V1.01 si trova in ..\downloader\ \v92\) è selezziunate u file (per esample, setup_st92f150.bat).
   6. Cliccate nant'à Open.
   7. Cliccate OK in a finestra Run. L'aghjurnamentu principiarà. Vi basta à seguità i instructions, mustratu nant'à u screnu di u vostru PC.
   ATTENZIONE: Ùn fermate micca l'emulatore, o u prugramma mentre l'aghjurnamentu hè in corso! U vostru emulatore pò esse dannatu!

"A NOTA PRESENTE CHE HÈ PER GUIDA SOLAMENTE PUBLICITA À FOURNI À I CLIENTI INFORMAZIONI RIGUARDU A I SO PRODOTTI PER QUELLI GUARDI TEMPU. IN RESULTAT, STMICROELECTRONICS ÙN SERA RESPONSABILE PER NESSUN DANNI DIRETTI, INDIRETTI O CONSEGUENTI IN RIGUARDU A EVENTUALI RECLAMAZIONI RISULTATI DA U CONTENUTU DI TALE NOTA E / O L'USU FATTU DA I CLIENTI DI L'INFORMAZIONI CONTENUTE QUI IN CONNESSIONE. "

L'infurmazione furnita hè ritenuta precisa è affidabile. Tuttavia, STMicroelectronics ùn assume micca rispunsabilità per e cunsequenze di l'usu di tali informazioni nè per qualsiasi violazione di brevetti o altri diritti di terze parti chì ponu esse risultatu da u so usu. Nisuna licenza hè cuncessa per implicazione o altrimenti sottu à alcuna patente o diritti di patente di STMicroelectronics. E specificazioni menzionate in sta publicazione sò sottumessi à cambià senza avvisu. Questa publicazione rimpiazza è rimpiazza tutte l'infurmazioni furnite prima. I prudutti STMicroelectronics ùn sò micca autorizati per l'usu cum'è cumpunenti critichi in i dispositi o sistemi di supportu di vita senza l'appruvazioni scritta espresse di STMicroelectronics.
U logu ST hè una marca registrata di STMicroelectronics
2003 STMicroelectronics - Tutti i diritti riservati.

L'acquistu di Componenti I2C da STMicroelectronics trasmette una licenza sottu a patente Philips I2C. I diritti di utilizà sti cumpunenti in un sistema I2C sò cuncessi sempre chì u sistema cunforme à a Specifica Standard I2C definita da Philips.
Gruppu di Cumpagnia STMicroelectronics
Australia - Brasile - Canada - Cina - Finlandia - Francia - Germania - Hong Kong - India - Israele - Italia - Giappone
Malasia - Malta - Maroccu - Singapore - Spagna - Svezia - Svizzera - Regnu Unitu - USA
http://www.st.com

Documenti / Risorse

STMicroelectronics ST92F120 Applicazioni Embedded [pdf] Istruzzioni ST92F120 Applicazioni Embedded, ST92F120, Applicazioni Embedded, Applicazioni

Referenze

• Manuale d'usu