STMicroelectronics ST92F120 ugrađene aplikacije

UVOD

Mikrokontroleri za ugrađene aplikacije teže integrirati sve više i više perifernih uređaja kao i veću memoriju. Pružanje pravih proizvoda s pravim značajkama kao što su Flash, emulirani EEPROM i širok raspon perifernih uređaja po pravoj cijeni uvijek je izazov. Zato je obavezno redovito smanjivanje veličine matice mikrokontrolera čim tehnologija to dopusti. Ovaj veliki korak odnosi se na ST92F120.
Svrha ovog dokumenta je prikazati razlike između ST92F120 mikrokontrolera u 0.50-mikronskoj tehnologiji i ST92F124/F150/F250 u 0.35-mikronskoj tehnologiji. Pruža neke smjernice za nadogradnju aplikacija za softverske i hardverske aspekte.
U prvom dijelu ovog dokumenta navedene su razlike između ST92F120 i ST92F124/F150/F250 uređaja. U drugom dijelu opisane su izmjene potrebne za hardver i softver aplikacije.

NADOGRADNJA SA ST92F120 NA ST92F124/F150/F250
Mikrokontroleri ST92F124/F150/F250 koji koriste tehnologiju od 0.35 mikrona slični su mikrokontrolerima ST92F120 koji koriste tehnologiju od 0.50 mikrona, ali se skupljanje koristi za dodavanje nekih novih značajki i poboljšanje performansi ST92F124/F150/F250 uređaja. Gotovo sve periferne jedinice zadržavaju iste značajke, zbog čega se ovaj dokument fokusira samo na izmijenjene odjeljke. Ako nema razlike između periferije od 0.50 mikrona u usporedbi s periferijom od 0.35 mikrona, osim u tehnologiji i metodologiji dizajna, periferija nije predstavljena. Novi analogno-digitalni pretvarač (ADC) glavna je promjena. Ovaj ADC koristi jedan 16-kanalni A/D pretvarač s 10-bitnom rezolucijom umjesto dva 8-kanalna A/D pretvarača s 8-bitnom rezolucijom. Nova organizacija memorije, nova kontrolna jedinica za resetiranje i sat, interni voltagRegulatori i novi I/O međuspremnici bit će gotovo transparentne promjene za aplikaciju. Nove periferne jedinice su Controller Area Network (CAN) i asinkrono serijsko komunikacijsko sučelje (SCI-A).

PRIKAZ IZVODA
ST92F124/F150/F250 dizajniran je kako bi mogao zamijeniti ST92F120. Dakle, pinouts su gotovo isti. Nekoliko razlika je opisano u nastavku:

• Clock2 je ponovno mapiran s priključka P9.6 na P4.1
• Analogni ulazni kanali ponovno su mapirani prema donjoj tablici.

Tablica 1. Mapiranje kanala analognog ulaza

PIN	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) uklonjeni su jer je SCI1 zamijenjen sa SCI-A.
• Dodani su A21(P9.7) do A16 (P9.2) kako bi se moglo eksterno adresirati do 22 bita.
• Dostupna su 2 nova CAN periferna uređaja: TX0 i RX0 (CAN0) na priključcima P5.0 i P5.1 te TX1 i RX1 (CAN1) na namjenskim pinovima.

RW RESET STANJE
U stanju Reset, RW se drži visoko s unutarnjim slabim povlačenjem, dok to nije bilo na ST92F120.

SCHMITT OKIDAČI

• I/O priključci s posebnim Schmitt okidačima više nisu prisutni na ST92F124/F150/F250, ali su zamijenjeni I/O priključcima sa Schmitt okidačima visoke histereze. Povezani I/O pinovi su: P6[5-4].
• Razlike na VIL i VIH. Pogledajte tablicu 2.

Tablica 2. Ulazna razina Schmitt Trigger DC električne karakteristike
(VDD = 5 V ± 10%, TA = –40° C do +125° C, osim ako nije drugačije navedeno)

Simbol	Parametar	Uređaj	Vrijednost			Jedinica
			Min	Tip(1)	Maks
VIH	Ulazni standardni Schmittov okidač visoke razine P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Standardni Schmittov okidač niske razine unosa P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Niska razina ulaza High Hyst.Schmitt okidač P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Standardni Schmittov okidač ulazne histereze P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Ulazna histereza Visoka hist. Schmitt okidač P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Ulazna histereza Visoka hist. Schmitt okidač P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Osim ako nije drugačije navedeno, tipični podaci temelje se na TA= 25°C i VDD= 5V. Prijavljeni su samo za smjernice dizajna koje nisu testirane u proizvodnji.

ORGANIZACIJA PAMĆENJA

Vanjska memorija
Na ST92F120 samo je 16 bita bilo dostupno izvana. Sada, na ST92F124/F150/F250 uređaju, 22 bita MMU-a dostupno je izvana. Ova se organizacija koristi za lakše adresiranje do 4 vanjska Mbajta. Ali segmenti od 0h do 3h i od 20h do 23h nisu eksterno dostupni.

Organizacija Flash sektora
Sektori F0 do F3 imaju novu organizaciju u 128K i 60K Flash uređajima kao što je prikazano u tablici 5 i tablici 6. Tablica 3. i tablica 4 prikazuju prethodnu organizaciju.

Tablica 3. Struktura memorije za 128K Flash ST92F120 Flash uređaj

Sektor	Adrese	Maksimalna veličina
TestFlash (TF) (rezervirano) OTP područje Registri zaštite (rezervirano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Bljeskalica 0 (F0) Bljeskalica 1 (F1) Bljeskalica 2 (F2) Bljeskalica 3 (F3)	000000h do 00FFFFh 010000h do 01BFFFh 01C000h do 01DFFFh 01E000h do 01FFFFh	64 Kbajta 48 Kbajta 8 Kbajta 8 Kbajta
EEPROM 0 (E0) EEPROM 1 (E1) Emulirani EEPROM	228000h do 228FFFh 22C000h do 22CFFFh 220000h do 2203FFh	4 Kbajta 4 Kbajta 1 Kbajta

Tablica 4. Struktura memorije za 60K Flash ST92F120 Flash uređaj

Sektor	Adrese	Maksimalna veličina
TestFlash (TF) (rezervirano) OTP područje Registri zaštite (rezervirano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Flash 0 (F0) Rezervirano Flash 1 (F1) Bljeskalica 2 (F2)	000000h do 000FFFh 001000h do 00FFFFh 010000h do 01BFFFh 01C000h do 01DFFFh	4 Kbajta 60 Kbajta 48 Kbajta 8 Kbajta
EEPROM 0 (E0) EEPROM 1 (E1) Emulirani EEPROM	228000h do 228FFFh 22C000h do 22CFFFh 220000h do 2203FFh	4 Kbajta 4 Kbajta 1 Kbajt

Sektor	Adrese	Maksimalna veličina
TestFlash (TF) (Rezervirano) OTP područje Registri zaštite (rezervirano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Bljeskalica 0 (F0) Bljeskalica 1 (F1) Bljeskalica 2 (F2) Bljeskalica 3 (F3)	000000h do 001FFFh 002000h do 003FFFh 004000h do 00FFFFh 010000h do 01FFFFh	8 Kbajta 8 Kbajta 48 Kbajta 64 Kbajta

Sektor	Adrese	Maksimalna veličina
Hardverski emulirani EEPROM sekund
torovi	228000h do 22CFFFh	8 Kbajta
(Rezervirano)
Emulirani EEPROM	220000h do 2203FFh	1 Kbajta

Sektor	Adrese	Maksimalna veličina
TestFlash (TF) (rezervirano) OTP područje Registri zaštite (rezervirano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Bljeskalica 0 (F0) Bljeskalica 1 (F1) Bljeskalica 2 (F2) Bljeskalica 3 (F3)	000000h do 001FFFh 002000h do 003FFFh 004000h do 00BFFFh 010000h do 013FFFh	8 Kbajta 8 Kbajta 32 Kbajta 16 Kbajta
Hardverski emulirani EEPROM sektori (Rezervirano) Emulirani EEPROM	228000h do 22CFFFh   220000h do 2203FFh	8 Kbajta   1 Kbajta

Budući da je vektorska lokacija resetiranja korisnika postavljena na adresu 0x000000, aplikacija može koristiti sektor F0 kao područje korisničkog pokretačkog programa od 8 Kbajta ili sektore F0 i F1 kao područje od 16 Kbajta.

Flash & E3PROM Lokacija kontrolnog registra
Kako bi se spremio registar pokazivača podataka (DPR), kontrolni registri Flash i E3PROM (emulirani E2PROM) ponovno se mapiraju sa stranice 0x89 na stranicu 0x88 gdje se nalazi E3PROM područje. Na ovaj način, samo jedan DPR se koristi za ukazivanje na E3PROM varijable i Flash & E2PROM kontrolne registre. No upisnici su i dalje dostupni na prethodnoj adresi. Nove adrese registra su:

• FCR 0x221000 i 0x224000
• ECR 0x221001 i 0x224001
• FESR0 0x221002 & 0x224002
• FESR1 0x221003 & 0x224003
  U aplikaciji su ove lokacije registara obično definirane u skripti povezivača file.

RESETIRANJE I KONTROLNA JEDINICA SATA (RCCU)
Oscilator

Implementiran je novi oscilator male snage sa sljedećim ciljnim specifikacijama:

• Maks. 200 µamp. potrošnja u načinu rada,
• 0 amp. u Halt modu,

PLL
Jedan bit (bit7 FREEN) je dodan u PLLCONF registar (R246, stranica 55), ovo je za omogućavanje Free Running moda. Vrijednost resetiranja za ovaj registar je 0x07. Kada se FREEN bit resetira, ponaša se isto kao u ST92F120, što znači da je PLL isključen kada:

• ulazak u način zaustavljanja,
• DX(2:0) = 111 u registru PLLCONF,
• ulazak u načine niske potrošnje energije (Čekaj prekid ili Niska snaga čekaj prekid) slijedeći WFI upute.

Kada je FREEN bit postavljen i dogodi se bilo koji od gore navedenih uvjeta, PLL ulazi u Free Running način rada i oscilira na niskoj frekvenciji koja je obično oko 50 kHz.
Osim toga, kada PLL osigurava interni sat, ako signal sata nestane (na primjer, zbog pokvarenog ili isključenog rezonatora...), automatski se daje signal sigurnosnog sata, dopuštajući ST9 da izvede neke operacije spašavanja.
Frekvencija ovog signala takta ovisi o DX[0..2] bitovima registra PLLCONF (R246, stranica 55).
Više detalja potražite u podatkovnoj tablici ST92F124/F150/F250.

 INTERNI VOLTAGE REGULATOR
U ST92F124/F150/F250 jezgra radi na 3.3 V, dok I/O i dalje rade na 5 V. Kako bi se jezgra opskrbila naponom od 3.3 V, dodan je interni regulator.

Zapravo, ovaj svtagRegulator se sastoji od 2 regulatora:

• glavni objtage regulator (VR),
• vol. male snagetage regulator (LPVR).

Glavni objtagRegulator (VR) daje struju potrebnu uređaju u svim načinima rada. VoltagRegulator (VR) se stabilizira dodavanjem vanjskog kondenzatora (najmanje 300 nF) na jedan od dva Vreg pina. Ovi Vreg pinovi ne mogu upravljati drugim vanjskim uređajima i koriste se samo za regulaciju unutarnjeg napajanja jezgre.
Niska snaga voltagregulator (LPVR) stvara nestabiliziranu voltage od približno VDD/2, s minimalnom unutarnjom statičkom disipacijom. Izlazna struja je ograničena, pa nije dostatna za puni rad uređaja. Omogućuje smanjenu potrošnju energije kada je čip u načinu rada s niskom potrošnjom energije (načini čekanja na prekid, niske potrošnje na čekanje na prekid, zaustavljanja ili zaustavljanja).
Kada je VR aktivan, LPVR se automatski deaktivira.

TIMER PROŠIRENE FUNKCIJE

Hardverske izmjene u mjeraču vremena proširene funkcije ST92F124/F150/F250 u usporedbi sa ST92F120 odnose se samo na funkcije generiranja prekida. Ali neke specifične informacije dodane su u dokumentaciju u vezi s načinom prisilne usporedbe i načinom jednog pulsa. Ove se informacije mogu pronaći u ažuriranoj podatkovnoj tablici ST92F124/F150/F250.

Snimanje ulaza/usporedba izlaza
Na ST92F124/F150/F250, IC1 i IC2 (OC1 i OC2) prekidi mogu se omogućiti zasebno. To se radi pomoću 4 nova bita u CR3 registru:

• IC1IE=CR3[7]: Omogućavanje prekida snimanja ulaza 1. Ako se resetira, prekid ulaznog snimanja 1 je zabranjen. Kada je postavljeno, generira se prekid ako je postavljena zastavica ICF1.
• OC1IE=CR3[6]: Usporedba izlaza 1 Omogućavanje prekida. Kada se resetira, prekid Usporedbe izlaza 1 je zabranjen. Kada je postavljeno, generira se prekid ako je postavljena zastavica OCF2.
• IC2IE=CR3[5]: Omogućavanje prekida snimanja ulaza 2. Kada se resetira, prekid Input Capture 2 je zabranjen. Kada je postavljeno, generira se prekid ako je postavljena zastavica ICF2.
• OC2IE=CR3[4]: Usporedba izlaza 2 Omogućavanje prekida. Prilikom resetiranja, Output Compare 2 Interrupt je onemogućen. Kada je postavljeno, generira se prekid ako je postavljena zastavica OCF2.
  Bilješka: Prekidi IC1IE i IC2IE (OC1IE i OC2IE) nisu značajni ako je postavljen ICIE (OCIE). Kako bi se uzeo u obzir, ICIE (OCIE) mora biti resetiran.

PWM način rada
OCF1 bit se ne može postaviti hardverski u PWM modu, ali OCF2 bit se postavlja svaki put kada brojač odgovara vrijednosti u OC2R registru. Ovo može generirati prekid ako je OCIE postavljen ili ako je OCIE resetiran, a OC2IE postavljen. Ovaj prekid pomoći će svakoj aplikaciji u kojoj je potrebno interaktivno mijenjati širine ili periode impulsa.

A/D PRETVARAČ (ADC)
Dodan je novi A/D pretvarač sa sljedećim glavnim značajkama:

• 16 kanala,
• 10-bitna rezolucija,
• 4 MHz maksimalna frekvencija (ADC sat),
• 8 ADC ciklusa takta za sampvrijeme trajanja,
• 20 ciklusa ADC takta za vrijeme pretvorbe,
• Očitavanje nultog ulaza 0x0000,
• Očitavanje pune skale 0xFFC0,
• Apsolutna točnost je ± 4 LSB.

Ovaj novi A/D pretvarač ima istu arhitekturu kao prethodni. Još uvijek podržava značajku an-alog watchdog, ali sada koristi samo 2 od 16 kanala. Ova 2 kanala su susjedna i adrese kanala mogu se odabrati softverom. S prethodnim rješenjem koje je koristilo dvije ADC ćelije, četiri analogna watchdog kanala bila su dostupna, ali na fiksnim adresama kanala, kanali 6 i 7.
Pogledajte ažuriranu podatkovnu tablicu ST92F124/F150/F250 za opis novog A/D pretvarača.
 I²C

I²C IERRP BIT RESET
Na ST92F124/F150/F250 I²C, bit IERRP (I2CISR) može se softverski resetirati čak i ako je postavljena jedna od sljedećih oznaka:

• SCLF, ADDTX, AF, STOPF, ARLO i BERR u I2CSR2 registru
• SB bit u registru I2CSR1

To nije točno za ST92F120 I²C: IERRP bit se ne može resetirati softverom ako je jedna od ovih zastavica postavljena. Iz tog razloga, na ST92F120, odgovarajuća prekidna rutina (unesena nakon prvog događaja) odmah se ponovno unosi ako se drugi događaj dogodi tijekom prvog izvršavanja rutine.

POČNI ZAHTJEV ZA DOGAĐAJ
Razlika između ST92F120 i ST92F124/F150/F250 I²C postoji u START mehanizmu generiranja bitova.
Za generiranje START događaja, aplikacijski kod postavlja START i ACK bitove u I2CCR registar:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Bez odabrane opcije optimizacije prevoditelja, prevodi se u asembleru na sljedeći način:

• – ili R240, #12
• – ld r0,R240
• – ld R240,r0

Instrukcija OR postavlja početni bit. Na ST92F124/F150/F250, drugo izvršenje instrukcije učitavanja rezultira drugim zahtjevom za događaj START. Ovaj drugi događaj START događa se nakon prijenosa sljedećeg bajta.
S odabranom bilo kojom od opcija optimizacije prevoditelja, asemblerski kod ne zahtijeva drugi START događaj:
– ili R240, #12

NOVA PERIFERIJA

• Dodane su do 2 CAN (Controller Area Network) ćelije. Specifikacije su dostupne u ažuriranoj podatkovnoj tablici ST92F124/F150/F250.
• Dostupna su do 2 SCI: SCI-M (višeprotokolni SCI) je isti kao na ST92F120, ali je SCI-A (asinkroni SCI) nov. Specifikacije za ovu novu periferiju dostupne su u ažuriranoj podatkovnoj tablici ST92F124/F150/F250.

2 MODIFIKACIJE HARDVERA I SOFTVERA NA APLIKACIJSKOJ PLOČI

PRIKAZ IZVODA

• Zbog ponovnog mapiranja, CLOCK2 se ne može koristiti u istoj aplikaciji.
• SCI1 se može koristiti samo u asinkronom načinu (SCI-A).
• Modifikacijama mapiranja analognih ulaznih kanala može se jednostavno upravljati softverom.

INTERNI VOLTAGE REGULATOR
Zbog prisutnosti unutarnjeg voltagRegulator, vanjski kondenzatori su potrebni na Vreg pinovima kako bi se jezgri osiguralo stabilizirano napajanje. U ST92F124/F150/F250 jezgra radi na 3.3 V, dok I/O i dalje rade na 5 V. Minimalna preporučena vrijednost je 600 nF ili 2*300 nF, a udaljenost između Vreg pinova i kondenzatora mora biti minimalna.
Na hardverskoj aplikacijskoj ploči nisu potrebne nikakve druge izmjene.

FLASH & EEPROM KONTROLNI REGISTRI I ORGANIZACIJA MEMORIJE
Za spremanje 1 DPR-a mogu se modificirati definicije adresa simbola koje odgovaraju Flash i EEPROM kontrolnim registrima. To se općenito radi u skripti povezivača file. 4 registra, FCR, ECR i FESR[0:1], definirana su na 0x221000, 0x221001, 0x221002 odnosno 0x221003.
Reorganizacija Flash sektora od 128 Kbyte također utječe na skriptu povezivača file. Mora se modificirati u skladu s novom organizacijom sektora.
Pogledajte odjeljak 1.4.2 za opis nove organizacije Flash sektora.

RESETIRANJE I KONTROLNA JEDINICA SATA

Oscilator
Kristalni oscilator
Čak i ako se održi kompatibilnost s dizajnom ploče ST92F120, više se ne preporučuje umetanje otpornika od 1 MOhm paralelno s vanjskim kristalnim oscilatorom na aplikacijskoj ploči ST92F124/F150/F250.

Propuštanja
Dok je ST92F120 osjetljiv na curenje od GND do OSCIN, ST92F124/F1 50/F250 je osjetljiv na curenje od VDD do OSCIN. Preporuča se okružiti kristalni oscilator prstenom za uzemljenje na tiskanoj ploči i nanijeti premazni film kako bi se izbjegli problemi s vlagom, ako je potrebno.
Vanjski sat
Čak i ako se održi kompatibilnost s dizajnom ploče ST92F120, preporučuje se primijeniti vanjski sat na OSCOUT ulaz.
Napredaktages su:

• može se koristiti standardni TTL ulazni signal dok je ST92F120 Vil na vanjskom satu između 400mV i 500mV.
• vanjski otpornik između OSCOUT-a i VDD-a nije potreban.

PLL
Standardni način rada
Vrijednost resetiranja registra PLLCONF (p55, R246) pokrenut će aplikaciju na isti način kao u ST92F120. Za korištenje slobodnog načina rada u uvjetima opisanim u odjeljku 1.5, bit PLLCONF[7] mora biti postavljen.

Način sigurnosnog sata
Korištenjem ST92F120, ako signal takta nestane, ST9 jezgra i periferni sat se zaustave, ništa se ne može učiniti da se aplikacija konfigurira u sigurno stanje.
Dizajn ST92F124/F150/F250 uvodi signal sigurnosnog sata, aplikacija se može konfigurirati u sigurnom stanju.
Kada signal takta nestane (na primjer zbog pokvarenog ili isključenog rezonatora), događa se događaj otključavanja PLL-a.
Sigurniji način upravljanja ovim događajem je omogućiti vanjski prekid INTD0 i dodijeliti ga RCCU postavljanjem bita INT_SEL u CLKCTL registru.
Pridružena rutina prekida provjerava izvor prekida (pogledajte poglavlje 7.3.6 Generiranje prekida podatkovne tablice ST92F124/F150/F250) i konfigurira aplikaciju u sigurno stanje.
Napomena: Periferni sat se ne zaustavlja i svaki vanjski signal koji generira mikrokontroler (na primjer PWM, serijska komunikacija...) mora se zaustaviti tijekom prvih instrukcija koje izvršava prekidna rutina.

TIMER PROŠIRENE FUNKCIJE
Hvatanje ulaza/usporedba izlaza
Kako bi se generirao prekid mjerača vremena, program razvijen za ST92F120 možda će trebati ažurirati u određenim slučajevima:

• Ako se koriste prekidi mjerača vremena IC1 i IC2 (OC1 i OC2), mora se postaviti ICIE (OCIE) registra CR1. Vrijednost IC1IE i IC2IE (OC1IE i OC2IE) u CR3 registru nije značajna. Dakle, program se u ovom slučaju ne mora mijenjati.
• Ako je potreban samo jedan prekid, ICIE (OCIE) se mora resetirati i IC1IE ili IC2IE (OC1IE ili OC2IE) moraju se postaviti ovisno o korištenom prekidu.
• Ako se ne koristi nijedan od prekida timera, ICIE, IC1IE i IC2IE (OCIE, OC1IE i OC2IE) svi se moraju resetirati.

PWM način rada
Prekid mjerača vremena sada se može generirati svaki put kada je brojač = OC2R:

• Da biste ga omogućili, postavite OCIE ili OC2IE,
• Da biste ga onemogućili, resetirajte OCIE I OC2IE.

10-BITNI ADC
Budući da je novi ADC potpuno drugačiji, program će se morati ažurirati:

• Svi registri podataka su 10-bitni, što uključuje registre praga. Tako je svaki registar podijeljen u dva 8-bitna registra: gornji registar i donji registar, u kojima se koriste samo 2 bita najveće važnosti:
• Kanal početne konverzije sada je definiran bitovima CLR1[7:4] (Pg63, R252).
• Analogni nadzorni kanali odabrani su bitovima CLR1[3:0]. Jedini uvjet je da dva kanala moraju biti susjedni.
• ADC takt se odabire pomoću CLR2[7:5] (Pg63, R253).
• Registri prekida nisu modificirani.

Zbog povećane duljine ADC registara, karta registara je drugačija. Lokacija novih registara navedena je u opisu ADC-a u ažuriranoj podatkovnoj tablici ST92F124/F150/F250.
I²C

IERRP BIT RESET
U ST92F124/F150/F250 prekidnoj rutini posvećenoj događaju Error Pending (postavljen je IERRP), mora se implementirati softverska petlja.
Ova petlja provjerava svaku oznaku i izvršava odgovarajuće potrebne akcije. Petlja neće završiti sve dok se sve zastavice ne ponište.
Na kraju ovog izvršavanja softverske petlje, IERRP bit se softverski resetira i kod izlazi iz rutine prekida.

START Zahtjev za događaj
Da biste izbjegli bilo kakav neželjeni događaj dvostrukog START-a, upotrijebite bilo koju od opcija za optimiziranje kompilatora u Makefile.

Na primjer:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

NADOGRADNJA I REKONFIGURIRANJE VAŠEG ST9 HDS2V2 EMULATORA

UVOD
Ovaj odjeljak sadrži informacije o tome kako nadograditi firmware vašeg emulatora ili ga ponovno konfigurirati da podržava ST92F150 sondu. Nakon što ponovno konfigurirate svoj emulator da podržava ST92F150 sondu, možete ga ponovno konfigurirati da podržava drugu sondu (npr.ample sonda ST92F120) slijedeći isti postupak i birajući odgovarajuću sondu.

PREDUVJETI ZA NADOGRADNJU I/ILI PONOVNU KONFIGURIRANJE VAŠEG EMULATORA
Sljedeći ST9 HDS2V2 emulatori i sonde za emulaciju podržavaju nadogradnje i/ili rekonfiguraciju s novim hardverom sonde:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 i ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Prije pokušaja nadogradnje/ponovne konfiguracije vašeg emulatora, morate osigurati da su ispunjeni SVI sljedeći uvjeti:
• Verzija monitora vašeg ST9-HDS2V2 emulatora je viša ili jednaka 2.00. [Možete vidjeti koju verziju monitora ima vaš emulator u polju Target prozora About ST9+ Visual Debug, koji otvarate odabirom Help>About.. iz glavnog izbornika ST9+ Visual Debug-a.]
• Ako vaše računalo radi na Windows ® NT ® operativnom sustavu, morate imati administratorske ovlasti.
• Morate imati instaliran ST9+ V6.1.1 (ili noviji) Toolchain na glavno računalo povezano s vašim ST9 HDS2V2 emulatorom.

KAKO NADOGRADITI/PONOVNO KONFIGURIRATI SVOJ ST9 HDS2V2 EMULATOR
Postupak vam govori kako nadograditi/rekonfigurirati svoj ST9 HDS2V2 emulator. Provjerite ispunjavate li sve preduvjete prije pokretanja, inače biste mogli oštetiti svoj emulator izvođenjem ovog postupka.

1. Provjerite je li vaš ST9 HDS2V2 emulator spojen putem paralelnog priključka na vaše glavno računalo koje pokreće Windows® 95, 98, 2000 ili NT®. Ako ponovno konfigurirate svoj emulator za korištenje s novom sondom, nova sonda mora biti fizički povezana s HDS2V2 glavnom pločom pomoću tri fleksibilna kabela.
2. Na glavnom računalu, iz sustava Windows ®, odaberite Start > Pokreni….
3. Pritisnite gumb Pregledaj da biste pretražili mapu u koju ste instalirali ST9+ V6.1.1 Toolchain. Prema zadanim postavkama, staza instalacijske mape je C:\ST9PlusV6.1.1\… U instalacijskoj mapi potražite podmapu ..\downloader\.
4. Pronađite ..\downloader\ \ direktorij koji odgovara nazivu emulatora koji želite nadograditi/konfigurirati.
   Na primjerample, ako želite ponovno konfigurirati svoj ST92F120 emulator za korištenje sa ST92F150-EMU2 emulacijskom sondom, potražite ..\downloader\ \ imenik.
   5. Zatim odaberite direktorij koji odgovara verziji koju želite instalirati (nprample, verzija V1.01 nalazi se u ..\downloader\ \v92\) i odaberite file (na primjerample, setup_st92f150.bat).
   6. Kliknite na Otvori.
   7. Kliknite OK u prozoru Pokreni. Ažuriranje će započeti. Morate jednostavno slijediti upute prikazane na zaslonu računala.
   UPOZORENJE: Ne zaustavljajte emulator ili program dok je ažuriranje u tijeku! Vaš emulator može biti oštećen!

“OVA BILJEŠKA KOJA SLUŽI SAMO ZA SMJERNICE IMA ZA CILJ PRUŽITI KUPCIMA INFORMACIJE O NJIHOVIM PROIZVODIMA KAKO BI UŠTEDILI VRIJEME. KAO REZULTAT, STMICROELECTRONICS NEĆE BITI ODGOVORAN ZA BILO KAKVU IZRAVNU, NEIZRAVNU ILI POSLJEDIČNU ŠTETU U OBZIRU NA BILO KAKVE ZAHTJEVE KOJE PROIZLAZE IZ SADRŽAJA TAKVE NAPOMENE I/ILI UPOTREBE OVDJE SADRŽANIH INFORMACIJA U VEZI SA NJIHOVIM PROIZVODIMA OD STRANE KUPCA. ”

Vjeruje se da su dostavljene informacije točne i pouzdane. Međutim, STMicroelectronics ne preuzima nikakvu odgovornost za posljedice korištenja takvih informacija niti za bilo kakvu povredu patenata ili drugih prava trećih strana koja bi mogla proizaći iz njihove uporabe. Nikakva licenca nije dodijeljena implicirano ili na neki drugi način pod bilo kojim patentom ili patentnim pravima STMicroelectronicsa. Specifikacije spomenute u ovoj publikaciji podložne su promjenama bez prethodne obavijesti. Ova publikacija nadzire i zamjenjuje sve prethodno navedene informacije. Proizvodi STMicroelectronics nisu ovlašteni za upotrebu kao kritične komponente u uređajima ili sustavima za održavanje života bez izričitog pismenog odobrenja STMicroelectronics.
ST logo je registrirani zaštitni znak STMicroelectronics
2003 STMicroelectronics – Sva prava pridržana.

Kupnja I2C komponenti od strane STMicroelectronics prenosi licencu prema Philips I2C patentu. Prava za korištenje ovih komponenti u I2C sustavu dodijeljena su pod uvjetom da je sustav u skladu sa standardnom specifikacijom I2C koju definira Philips.
Grupa tvrtki STMicroelectronics
Australija – Brazil – Kanada – Kina – Finska – Francuska – Njemačka – Hong Kong – Indija – Izrael – Italija – Japan
Malezija – Malta – Maroko – Singapur – Španjolska – Švedska – Švicarska – Ujedinjeno Kraljevstvo – SAD
http://www.st.com

Dokumenti / Resursi

STMicroelectronics ST92F120 ugrađene aplikacije [pdfUpute ST92F120 ugrađene aplikacije, ST92F120, ugrađene aplikacije, aplikacije

Reference

• korisnički priručnik