コンテンツ 隠れる
1 STマイクロエレクトロニクス ST92F120 組み込みアプリケーション
2 導入
2.1 拡張機能タイマー
3 2 アプリケーションボードのハードウェアおよびソフトウェアの変更
4 ST9 HDS2V2 エミュレータのアップグレードと再構成
5 ドキュメント / リソース
5.1 参考文献
6 関連記事

STMicroelectronicsのロゴ

STマイクロエレクトロニクス ST92F120 組み込みアプリケーション

STマイクロエレクトロニクス ST92F120 組み込みアプリケーション

導入

組み込みアプリケーション用のマイクロコントローラは、ますます多くの周辺機器と大容量のメモリを統合する傾向があります。フラッシュ、エミュレートされた EEPROM、さまざまな周辺機器などの適切な機能を備えた適切な製品を適切なコストで提供することは、常に課題です。そのため、テクノロジが許す限り、マイクロコントローラのダイ サイズを定期的に縮小することが必須です。この大きなステップは、ST92F120 に適用されます。
このドキュメントの目的は、92 ミクロン テクノロジーの ST120F0.50 マイクロコントローラと 92 ミクロン テクノロジーの ST124F150/F250/F0.35 の違いを説明することです。ソフトウェアとハ​​ードウェアの両方の側面からアプリケーションをアップグレードするためのガイドラインを提供します。
このドキュメントの最初の部分では、ST92F120 と ST92F124/F150/F250 デバイスの違いについて説明します。XNUMX 番目の部分では、アプリケーションのハードウェアとソフトウェアに必要な変更について説明します。

ST92F120 から ST92F124/F150/F250 へのアップグレード
92 ミクロン テクノロジを使用する ST124F150/F250/F0.35 マイクロコントローラは、92 ミクロン テクノロジを使用する ST120F0.50 マイクロコントローラと似ていますが、縮小によりいくつかの新機能が追加され、ST92F124/F150/F250 デバイスのパフォーマンスが向上しています。ほぼすべての周辺機器は同じ機能を維持しているため、このドキュメントでは変更されたセクションのみに焦点を当てています。0.50 ミクロン周辺機器と 0.35 ミクロン周辺機器の間に、テクノロジと設計方法論以外に違いがない場合は、その周辺機器は示されません。新しいアナログ - デジタル コンバータ (ADC) が大きな変更点です。この ADC は、16 ビット解像度の 10 チャネル A/D コンバータ 8 つではなく、8 ビット解像度の XNUMX チャネル A/D コンバータ XNUMX つを使用します。新しいメモリ構成、新しいリセットおよびクロック制御ユニット、内部ボリュームtage レギュレータと新しい I/O バッファは、アプリケーションにとってほとんど透過的な変更になります。新しい周辺機器は、コントローラ エリア ネットワーク (CAN) と非同期シリアル通信インターフェイス (SCI-A) です。

ピン配列
ST92F124/F150/F250 は、ST92F120 を置き換えるために設計されました。したがって、ピン配置はほぼ同じです。いくつかの違いを次に説明します。

  • クロック2はポートP9.6からP4.1に再マップされました
  • アナログ入力チャンネルは、以下の表に従って再マップされました。

表1. アナログ入力チャンネルのマッピング

ピン ST92F120 ピン配置 ST92F124/F150/F250 ピン配置
P8.7 A1IN0 エイエヌ7
… … …
P8.0 A1IN7 エイエヌ0
P7.7 A0IN7 エイエヌ15
… … …
P7.0 A0IN0 エイエヌ8
  • SCI1がSCI-Aに置き換えられたため、RXCLK9.3(P1)、TXCLK1/CLKOUT9.2(P1)、DCD9.3(P1)、RTS9.5(P1)は削除されました。
  • 最大 21 ビットを外部からアドレス指定できるように、A9.7 (P16) から A9.2 (P22) までが追加されました。
  • 2 つの新しい CAN 周辺デバイスが利用可能です: ポート P0 および P0 上の TX0 および RX5.0 (CAN5.1)、および専用ピン上の TX1 および RX1 (CAN1)。

RW リセット状態
リセット状態では、RW は内部の弱いプルアップによって高く保持されますが、ST92F120 ではそうではありませんでした。

シュミットトリガー

  • 特殊シュミット トリガー付きの I/O ポートは ST92F124/F150/F250 には存在しなくなり、高ヒステリシス シュミット トリガー付きの I/O ポートに置き換えられました。関連する I/O ピンは P6[5-4] です。
  • VIL と VIH の違い。表 2 を参照してください。

表2. 入力レベルシュミットトリガDC電気特性
(特に指定がない限り、VDD = 5 V ± 10%、TA = –40° C ～ +125° C)

 

シンボル

  

パラメータ

  

デバイス

 価値  

ユニット
分 タイプ（１） マックス
 

 

VIH

 入力ハイレベル標準シュミットトリガー

P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]-

P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]-

P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]

 ST92F120 0.7×VDD V
 

 

ST92F124/F150/F250

  

0.6×VDD

  

 

V
 

 

 

 

ヴィル

 入力低レベル標準シュミットトリガ

P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]-

P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]-

P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]

 ST92F120 0.8 V
 

 

ST92F124/F150/F250

  

0.2×VDD

  

 

V
入力低レベル

ハイヒストシュミットトリガー

P4[7:6]-P6[5:4]

 ST92F120 0.3×VDD V
ST92F124/F150/F250 0.25×VDD V
 

 

 

 

 

ヴィス

 入力ヒステリシス標準シュミットトリガー

P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]-

P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]-

P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]

 ST92F120 600 mV
 

 

ST92F124/F150/F250

  

 

250

  

 

mV
入力ヒステリシス

ハイヒストシュミットトリガー

P4[7:6]

 ST92F120 800 mV
ST92F124/F150/F250 1000 mV
入力ヒステリシス

ハイヒストシュミットトリガー

P6[5:4]

 ST92F120 900 mV
ST92F124/F150/F250 1000 mV

特に明記しない限り、標準データは TA = 25°C および VDD = 5V に基づいています。これらは、製造現場でテストされていない設計ガイドラインについてのみ報告されています。

記憶の組織化

外部メモリ
ST92F120 では、外部で使用できるのは 16 ビットのみでした。現在、ST92F124/F150/F250 デバイスでは、MMU の 22 ビットが外部で使用できます。この構成は、最大 4 外部 MByte のアドレス指定を容易にするために使用されます。ただし、セグメント 0h から 3h および 20h から 23h は外部で使用できません。

フラッシュセクター組織
0K および 3K フラッシュ デバイスでは、セクター F128 ～ F60 が表 5 および表 6 に示すように新しい構成になっています。表 3 および表 4 は以前の構成を示しています。

表3. 128KフラッシュST92F120フラッシュデバイスのメモリ構造

セクタ 住所 最大サイズ
TestFlash (TF) (予約済み)

OTPエリア

保護レジスタ（予約済み）

 230000h から 231F7Fh

231F80h から 231FFBh

231FFCh から 231FFFh

 8064 バイト

124 バイト

4 バイト
フラッシュ0（F0）

フラッシュ1（F1）

フラッシュ2（F2）

フラッシュ3（F3）

 000000h から 00FFFFh

010000h から 01BFFFh

01C000hから01DFFFh

01E000h から 01FFFFh

 64キロバイト

48キロバイト

8キロバイト

8キロバイト
EEPROM 0 (E0)

EEPROM 1 (E1)

エミュレートされたEEPROM

 228000h から 228FFFh

22C000h から 22CFFFh

220000h から 2203FFh

 4キロバイト

4キロバイト

1 キロバイト

表4. 60KフラッシュST92F120フラッシュデバイスのメモリ構造

セクタ 住所 最大サイズ
TestFlash (TF) (予約済み)

OTPエリア

保護レジスタ（予約済み）

 230000h から 231F7Fh

231F80h から 231FFBh

231FFCh から 231FFFh

 8064 バイト

124 バイト

4 バイト
フラッシュ 0 (F0) 予約済み フラッシュ 1 (F1)

フラッシュ2（F2）

 000000h から 000FFFh

001000h から 00FFFFh

010000h から 01BFFFh

01C000hから01DFFFh

 4キロバイト

60キロバイト

48キロバイト

8キロバイト
EEPROM 0 (E0)

EEPROM 1 (E1)

エミュレートされたEEPROM

 228000h から 228FFFh

22C000h から 22CFFFh

220000h から 2203FFh

 4キロバイト

4 KB 1 KB
セクタ 住所 最大サイズ
TestFlash (TF) (予約済み) OTP エリア

保護レジスタ（予約済み）

 230000h から 231F7Fh

231F80h から 231FFBh

231FFCh から 231FFFh

 8064 バイト

124 バイト

4 バイト
フラッシュ0（F0）

フラッシュ1（F1）

フラッシュ2（F2）

フラッシュ3（F3）

 000000h から 001FFFh

002000h から 003FFFh

004000h から 00FFFFh

010000h から 01FFFFh

 8キロバイト

8キロバイト

48キロバイト

64キロバイト
セクタ 住所 最大サイズ
ハードウェアエミュレートEEPROM秒
トル 228000h から 22CFFFh 8キロバイト
（予約済み）
エミュレートされたEEPROM 220000h から 2203FFh 1 キロバイト
セクタ 住所 最大サイズ
TestFlash (TF) (予約済み)

OTPエリア

保護レジスタ（予約済み）

 230000h から 231F7Fh

231F80h から 231FFBh

231FFCh から 231FFFh

 8064 バイト

124 バイト

4 バイト
フラッシュ0（F0）

フラッシュ1（F1）

フラッシュ2（F2）

フラッシュ3（F3）

 000000h から 001FFFh

002000h から 003FFFh

004000h から 00BFFFh

010000h から 013FFFh

 8キロバイト

8キロバイト

32キロバイト

16キロバイト
ハードウェアエミュレートEEPROMセクター

（予約済み）

エミュレートされたEEPROM

  

228000h から 22CFFFh

 

220000h から 2203FFh

  

8キロバイト

 

1 キロバイト

ユーザー リセット ベクターの場所はアドレス 0x000000 に設定されているため、アプリケーションはセクター F0 を 8 KB のユーザー ブートローダ領域として使用したり、セクター F0 と F1 を 16 KB の領域として使用したりできます。

フラッシュおよび E3PROM 制御レジスタの位置
データ ポインタ レジスタ (DPR) を節約するために、フラッシュおよび E3PROM (エミュレートされた E2PROM) 制御レジスタは、ページ 0x89 から E0PROM 領域が配置されているページ 88x3 に再マップされます。この方法では、E3PROM 変数とフラッシュおよび E2PROM 制御レジスタの両方を指すために XNUMX つの DPR のみが使用されます。ただし、レジスタは以前のアドレスで引き続きアクセスできます。新しいレジスタ アドレスは次のとおりです。

  • 0x221000 および 0x224000
  • ECR 0x221001 および 0x224001
  • FESR0 0x221002 および 0x224002
  • FESR1 0x221003 および 0x224003
    アプリケーションでは、これらのレジスタの位置は通常、リンカースクリプトで定義されます。 file.

リセットおよびクロック制御ユニット (RCCU)
発振器

新しい低電力発振器は、次のターゲット仕様で実装されています。

  • 最大200µamp実行モードでの消費量、
  • 0 amp停止モードでは、

STマイクロエレクトロニクス ST92F120 組み込みアプリケーション-1

ＰＬＬ
PLLCONF レジスタ (R7、246 ページ) に 55 ビット (ビット 0 FREEN) が追加されました。これはフリー ランニング モードを有効にするためです。このレジスタのリセット値は 07x92 です。FREEN ビットがリセットされると、ST120FXNUMX と同じ動作になり、次の場合に PLL がオフになります。

  • 停止モードに入る、
  • PLLCONFレジスタのDX(2:0) = 111、
  • WFI 命令に従って低電力モード (割り込み待機または低電力割り込み待機) に入ります。

FREEN ビットが設定され、上記のいずれかの条件が発生すると、PLL はフリーランニング モードに入り、通常約 50 kHz の低周波数で発振します。
さらに、PLL が内部クロックを提供する場合、クロック信号が消失すると (たとえば、共振器の破損や切断などにより)、安全クロック信号が自動的に提供され、ST9 はいくつかの救済操作を実行できるようになります。
このクロック信号の周波数は、PLLCONFレジスタ（R0、ページ2）のDX[246.​​.55]ビットによって決まります。
詳細については、ST92F124/F150/F250 のデータシートを参照してください。

 内部ボリュームTAGEレギュレーター
ST92F124/F150/F250 では、コアは 3.3V で動作しますが、I/O は 5V で動作します。コアに 3.3V 電源を供給するために、内部レギュレータが追加されました。

実はこの巻tagレギュレータは 2 つのレギュレータで構成されています。

  • メインボリュームtageレギュレータ（VR）、
  • 低電力ボリュームtageレギュレータ（LPVR）。

メイン巻tagレギュレータ（VR）は、すべての動作モードでデバイスに必要な電流を供給します。tagレギュレータ (VR) は、300 つの Vreg ピンの XNUMX つに外部コンデンサ (最小 XNUMX nF) を追加することで安定化されます。これらの Vreg ピンは他の外部デバイスを駆動することはできず、内部コア電源の調整にのみ使用されます。
低電力ボリュームtageレギュレータ（LPVR）は、非安定化ボリュームを生成するtag内部の静電気消費が最小限で、およそ VDD/2 です。出力電流は制限されているため、完全なデバイス動作モードには不十分です。チップが低電力モード (割り込み待機、低電力割り込み待機、停止、または停止モード) のときに、消費電力が削減されます。
VR がアクティブになると、LPVR は自動的に非アクティブになります。

拡張機能タイマー

ST92F124 と比較した ST150F250/F92/F120 の拡張機能タイマーのハードウェア変更は、割り込み生成機能にのみ関係します。ただし、強制比較モードとワン パルス モードに関する特定の情報がドキュメントに追加されました。この情報は、更新された ST92F124/F150/F250 データシートに記載されています。

入力キャプチャ/出力比較
ST92F124/F150/F250 では、IC1 と IC2 (OC1 と OC2) の割り込みを個別に有効にすることができます。これは、CR4 レジスタの 3 つの新しいビットを使用して行われます。

  • IC1IE=CR3[7]: 入力キャプチャ1割り込み有効。リセットすると、入力キャプチャ1割り込みは禁止されます。セットすると、ICF1フラグがセットされていると割り込みが生成されます。
  • OC1IE=CR3[6]: 出力比較1割り込み有効。リセットすると、出力比較1割り込みは禁止されます。セットすると、OCF2フラグがセットされている場合に割り込みが生成されます。
  • IC2IE=CR3[5]: 入力キャプチャ2割り込み有効。リセットすると、入力キャプチャ2割り込みは禁止されます。セットすると、ICF2フラグがセットされている場合に割り込みが生成されます。
  • OC2IE=CR3[4]: 出力比較2割り込み有効。リセットすると、出力比較2割り込みは禁止されます。セットすると、OCF2フラグがセットされている場合に割り込みが生成されます。
    注記： ICIE (OCIE) が設定されている場合、IC1IE および IC2IE (OC1IE および OC2IE) 割り込みは重要ではありません。考慮するには、ICIE (OCIE) をリセットする必要があります。

PWMモード
PWM モードでは、OCF1 ビットはハードウェアによって設定できませんが、OCF2 ビットはカウンタが OC2R レジスタの値と一致するたびに設定されます。OCIE が設定されている場合、または OCIE がリセットされ OC2IE が設定されている場合は、割り込みを生成できます。この割り込みは、パルス幅または周期を対話的に変更する必要があるアプリケーションに役立ちます。

A/Dコンバータ（ADC）
以下の主な機能を備えた新しい A/D コンバーターが追加されました。

  • 16チャンネル、
  • 10ビット解像度、
  • 最大周波数4MHz（ADCクロック）、
  • 8 ADCクロックサイクルamp長い時間、
  • 変換時間のための20 ADCクロックサイクル、
  • ゼロ入力読み取り値0x0000、
  • フルスケール読み取り値0xFFC0、
  • 絶対精度は± 4 LSB です。

この新しい A/D コンバーターは、以前のものと同じアーキテクチャーを持っています。アナログ ウォッチドッグ機能は引き続きサポートされていますが、2 チャネルのうち 16 チャネルのみを使用します。これらの 2 チャネルは連続しており、チャネル アドレスはソフトウェアで選択できます。6 つの ADC セルを使用する以前のソリューションでは、7 つのアナログ ウォッチドッグ チャネルが使用可能でしたが、チャネル アドレスは固定で、チャネル XNUMX と XNUMX でした。
新しい A/D コンバータの説明については、更新された ST92F124/F150/F250 データシートを参照してください。
 Ｉ²Ｃ

I²C IERRP ビット リセット
ST92F124/F150/F250 I²C では、次のいずれかのフラグが設定されている場合でも、IERRP (I2CISR) ビットをソフトウェアによってリセットできます。

  • I2CSR2レジスタのSCLF、ADDTX、AF、STOPF、ARLO、BERR
  • I2CSR1レジスタのSBビット

ST92F120 I²C ではそうではありません。これらのフラグのいずれかが設定されている場合、IERRP ビットはソフトウェアによってリセットできません。このため、ST92F120 では、最初のルーチンの実行中に別のイベントが発生すると、対応する割り込みルーチン (最初のイベントの後に開始) が直ちに再開始されます。

イベントリクエストを開始
ST92F120 と ST92F124/F150/F250 I²C の違いは、START ビット生成メカニズムにあります。
START イベントを生成するには、アプリケーション コードは I2CCR レジスタの START ビットと ACK ビットを設定します。
– I2CCCR |= I2Cm_START + I2Cm_ACK;

コンパイラ最適化オプションを選択しない場合、アセンブラでは次のように変換されます。

  • – または R240、#12
  • – ld r0,R240
  • – ld R240,r0

OR 命令はスタート ビットを設定します。ST92F124/F150/F250 では、XNUMX 番目のロード命令の実行により XNUMX 番目の START イベント要求が発生します。この XNUMX 番目の START イベントは、次のバイトの送信後に発生します。
いずれかのコンパイラ最適化オプションを選択すると、アセンブラ コードは 2 番目の START イベントを要求しません。
– または R240、#12

新しい周辺機器

  • 最大 2 つの CAN (コントローラ エリア ネットワーク) セルが追加されました。仕様は更新された ST92F124/F150/F250 データシートで確認できます。
  • 最大 2 つの SCI が利用可能です。SCI-M (マルチプロトコル SCI) は ST92F120 と同じですが、SCI-A (非同期 SCI) は新しいものです。この新しい周辺機器の仕様は、更新された ST92F124/F150/F250 データシートに記載されています。

2 アプリケーションボードのハードウェアおよびソフトウェアの変更

ピン配列

  • 再マッピングのため、CLOCK2 は同​​じアプリケーションでは使用できません。
  • SCI1 は非同期モード (SCI-A) でのみ使用できます。
  • アナログ入力チャンネルのマッピングの変更は、ソフトウェアによって簡単に処理できます。

内部ボリュームTAGEレギュレーター
内部ボリュームの存在によりtagレギュレータでは、コアに安定した電源を供給するために、Vreg ピンに外付けコンデンサが必要です。ST92F124/F150/F250 では、コアは 3.3V で動作しますが、I/O は 5V で動作します。推奨される最小値は 600 nF または 2*300 nF であり、Vreg ピンとコンデンサ間の距離は最小限に抑える必要があります。
ハードウェア アプリケーション ボードに他の変更を加える必要はありません。

フラッシュおよびEEPROM制御レジスタとメモリ構成
1 DPRを節約するには、フラッシュとEEPROMの制御レジスタに対応するシンボルアドレス定義を変更します。これは通常、リンカースクリプトで行われます。 file4つのレジスタ、FCR、ECR、FESR[0:1]は、それぞれ0x221000、0x221001、0x221002、0x221003に定義されています。
128KBフラッシュセクターの再編成はリンカースクリプトにも影響する file新しいセクター組織に合わせて変更する必要があります。
新しいフラッシュセクター構成の説明については、セクション 1.4.2 を参照してください。

リセットおよびクロック制御ユニット

発振器
水晶発振器
ST92F120 ボード設計との互換性が維持されている場合でも、ST1F92/F124/F150 アプリケーション ボード上の外部水晶発振器と並列に 250MOhm 抵抗を挿入することは推奨されません。

STマイクロエレクトロニクス ST92F120 組み込みアプリケーション-2

漏洩
ST92F120 は GND から OSCIN へのリークに敏感ですが、ST92F124/F1/F50 は VDD から OSCIN へのリークに敏感です。必要に応じて、プリント基板上のグランド リングで水晶発振器を囲み、湿度の問題を回避するためにコーティング フィルムを塗布することをお勧めします。
外部クロック
ST92F120 ボード設計との互換性が維持されている場合でも、OSCOUT 入力に外部クロックを適用することをお勧めします。
アドバンtagesは次のとおりです:

  • 標準の TTL 入力信号を使用できますが、外部クロックの ST92F120 Vil は 400mV ～ 500mV です。
  • OSCOUTとVDD間の外付け抵抗は必要ありません。

STマイクロエレクトロニクス ST92F120 組み込みアプリケーション-3

ＰＬＬ
標準モード
PLLCONFレジスタ（p55、R246）のリセット値は、ST92F120と同じ方法でアプリケーションを起動します。セクション1.5で説明した条件でフリーランニングモードを使用するには、PLLCONF[7]ビットを設定する必要があります。

安全時計モード
ST92F120 を使用すると、クロック信号が消えて ST9 コアと周辺クロックが停止し、アプリケーションを安全な状態に構成することはできません。
ST92F124/F150/F250 設計では安全クロック信号が導入されており、アプリケーションを安全な状態に構成できます。
クロック信号が消失すると（たとえば、共振器が破損または切断されたため）、PLL ロック解除イベントが発生します。
このイベントを管理するより安全な方法は、INTD0 外部割り込みを有効にし、CLKCTL レジスタの INT_SEL ビットを設定してそれを RCCU に割り当てることです。
関連する割り込みルーチンは割り込みソースをチェックし (ST7.3.6F92/F124/F150 データシートの 250 割り込み生成の章を参照)、アプリケーションを安全な状態に構成します。
注意: 周辺クロックは停止されず、割り込みルーチンによって実行される最初の命令の間は、マイクロコントローラによって生成される外部信号 (PWM、シリアル通信など) はすべて停止する必要があります。

拡張機能タイマー
入力キャプチャ / 出力比較
タイマー割り込みを生成するには、ST92F120 用に開発されたプログラムを、特定のケースで更新する必要がある場合があります。

  • タイマー割り込み IC1 と IC2 (OC1 と OC2) の両方を使用する場合は、レジスタ CR1 の ICIE (OCIE) を設定する必要があります。CR1 レジスタの IC2IE と IC1IE (OC2IE と OC3IE) の値は重要ではありません。したがって、この場合、プログラムを変更する必要はありません。
  • 割り込みが 1 つだけ必要な場合は、ICIE (OCIE) をリセットし、使用する割り込みに応じて IC2IE または IC1IE (OC2IE または OCXNUMXIE) を設定する必要があります。
  • タイマー割り込みがまったく使用されない場合は、ICIE、IC1IE、IC2IE (OCIE、OC1IE、OC2IE) をすべてリセットする必要があります。

PWMモード
カウンタ = OC2R のたびにタイマー割り込みが生成されるようになりました。

  • 有効にするには、OCIEまたはOC2IEを設定します。
  • 無効にするには、OCIE と OC2IE をリセットします。

10ビットADC
新しい ADC はまったく異なるため、プログラムを更新する必要があります。

  • すべてのデータ レジスタは 10 ビットで、しきい値レジスタも含まれます。したがって、各レジスタは 8 つの 2 ビット レジスタ (上位レジスタと下位レジスタ) に分割され、上位 XNUMX ビットのみが使用されます。STマイクロエレクトロニクス ST92F120 組み込みアプリケーション-4
  • 開始変換チャネルはビットCLR1[7:4]（Pg63、R252）によって定義されるようになりました。
  • アナログウォッチドッグチャネルは、ビットCLR1[3:0]によって選択されます。唯一の条件は、XNUMXつのチャネルが連続している必要があることです。
  • ADCクロックはCLR2[7:5]（Pg63、R253）で選択されます。
  • 割り込みレジスタは変更されていません。

ADC レジスタの長さが長くなったため、レジスタ マップが異なります。新しいレジスタの位置は、更新された ST92F124/F150/F250 データシートの ADC の説明に記載されています。
Ｉ²Ｃ

IERRP ビットリセット
エラー保留イベント（IERRP が設定されている）専用の ST92F124/F150/F250 割り込みルーチンでは、ソフトウェア ループを実装する必要があります。
このループはすべてのフラグをチェックし、対応する必要なアクションを実行します。すべてのフラグがリセットされるまでループは終了しません。
このソフトウェア ループ実行の終了時に、IERRP ビットはソフトウェアによってリセットされ、コードは割り込みルーチンから終了します。

STARTイベントリクエスト
不要な二重STARTイベントを回避するには、Makeのコンパイラ最適化オプションのいずれかを使用します。file.

例えば：
CFLAGS = -m$(モデル) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

ST9 HDS2V2 エミュレータのアップグレードと再構成

導入
このセクションでは、エミュレータのファームウェアをアップグレードする方法、またはST92F150プローブをサポートするように再構成する方法について説明します。エミュレータをST92F150プローブをサポートするように再構成したら、別のプローブ（例：amp同じ手順に従って適切なプローブを選択し、ST92F120 プローブなどの他のデバイスと接続します。

エミュレータのアップグレードおよび/または再構成の前提条件
次の ST9 HDS2V2 エミュレーターおよびエミュレーション プローブは、新しいプローブ ハードウェアによるアップグレードおよび/または再構成をサポートしています。

  • ST92F150-EMU2
  • ST92F120-EMU2
  • ST90158-EMU2 および ST90158-EMU2B
  • ST92141-EMU2
  • ST92163-EMU2
    エミュレータのアップグレード/再構成を実行する前に、次の条件がすべて満たされていることを確認する必要があります。
  • ST9-HDS2V2 エミュレータのモニター バージョンは 2.00 以上です。[エミュレータのモニター バージョンは、ST9+ Visual Debug のメイン メニューから [ヘルプ] > [バージョン情報] を選択して開く [バージョン情報 ST9+ Visual Debug] ウィンドウの [ターゲット] フィールドで確認できます。]
  • PC が Windows ® NT ® オペレーティング システムで実行されている場合は、管理者権限が必要です。
  • ST9 HDS6.1.1V9 エミュレータに接続されているホスト PC に ST2+ V2 (またはそれ以降) ツールチェーンがインストールされている必要があります。

ST9 HDS2V2 エミュレータをアップグレード/再構成する方法
この手順では、ST9 HDS2V2 エミュレータをアップグレード/再構成する方法を説明します。開始する前にすべての前提条件を満たしていることを確認してください。そうでない場合、この手順を実行するとエミュレータが損傷する可能性があります。

  1. ST9 HDS2V2 エミュレータがパラレル ポート経由で Wi​​ndows ® 95、98、2000、または NT ® のいずれかを実行しているホスト PC に接続されていることを確認します。エミュレータを再構成して新しいプローブで使用する場合は、2 本のフレックス ケーブルを使用して新しいプローブを HDS2VXNUMX メイン ボードに物理的に接続する必要があります。
  2. ホスト PC の Windows ® から、[スタート] > [実行] を選択します。
  3. [参照] ボタンをクリックして、ST9+ V6.1.1 ツールチェーンをインストールしたフォルダーを参照します。デフォルトでは、インストール フォルダーのパスは C:\ST9PlusV6.1.1\… です。インストール フォルダーで、..\downloader\ サブフォルダーを参照します。
  4. ..\downloader\ を見つけますアップグレード/構成するエミュレータの名前に対応する \ ディレクトリ。
    例えばampST92F120エミュレータをST92F150-EMU2エミュレーションプローブで使用するように再構成する場合は、..\downloader\を参照してください。 \ ディレクトリ。
    5. 次に、インストールしたいバージョンに対応するディレクトリを選択します（例：ample、V1.01バージョンは..\downloader\にあります。 \v92\)を選択し、 file （例：ample、setup_st92f150.bat)。
    6. 「開く」をクリックします。
    7. 「実行」ウィンドウで「OK」をクリックします。更新が開始されます。PC の画面に表示される指示に従うだけです。
    警告： アップデートの進行中はエミュレーターやプログラムを停止しないでください。エミュレーターが破損する可能性があります。

「本文書はガイダンスのみを目的としており、お客様の時間を節約するために製品に関する情報をお客様に提供することを目的としております。したがって、STMICROELECTRONICS は、本文書の内容および/またはお客様が本文書に含まれる情報を自社製品に関連して使用したことにより生じたいかなる請求に関しても、直接的、間接的、または結果的な損害について一切の責任を負いません。」

提供される情報は正確かつ信頼できるものと考えています。ただし、STMicroelectronics は、かかる情報の使用の結果、またはその使用に起因する可能性のある第三者の特許またはその他の権利の侵害については一切責任を負いません。STMicroelectronics の特許または特許権に基づくライセンスは、黙示的またはその他の方法で付与されません。この出版物に記載されている仕様は、予告なしに変更されることがあります。この出版物は、以前に提供されたすべての情報に優先し、置き換わるものです。STMicroelectronics の製品は、STMicroelectronics の明示的な書面による承認がない限り、生命維持装置またはシステムの重要なコンポーネントとして使用することは許可されていません。
STロゴはSTMicroelectronicsの登録商標です。
2003 STMicroelectronics – 無断複写・転載を禁じます。

STMicroelectronics による I2C コンポーネントの購入は、Philips I2C 特許に基づくライセンスを付与します。システムが Philips によって定義された I2C 標準仕様に準拠している場合、I2C システムでこれらのコンポーネントを使用する権利が付与されます。
STマイクロエレクトロニクスグループ
オーストラリア – ブラジル – カナダ – 中国 – フィンランド – フランス – ドイツ – 香港 – インド – イスラエル – イタリア – 日本
マレーシア – マルタ – モロッコ – シンガポール – スペイン – スウェーデン – スイス – イギリス – アメリカ
http://www.st.com

ドキュメント / リソース

STマイクロエレクトロニクス ST92F120 組み込みアプリケーション [pdf] 説明書
ST92F120 組み込みアプリケーション、ST92F120、組み込みアプリケーション、アプリケーション

参考文献

関連記事

コメントを残す

あなたのメールアドレスは公開されません。 必須項目はマークされています *