STMicroelectronics ST92F120 임베디드 애플리케이션 지침

내용물 숨다

1 STMicroelectronics ST92F120 임베디드 애플리케이션

2 소개

2.1 확장 기능 타이머

3 2 애플리케이션 보드에 대한 하드웨어 및 소프트웨어 수정

4 ST9 HDS2V2 에뮬레이터 업그레이드 및 재구성

5 문서 / 리소스

5.1 참고문헌

6 관련 게시물

STMicroelectronics ST92F120 임베디드 애플리케이션

소개

임베디드 애플리케이션용 마이크로컨트롤러는 점점 더 많은 주변 장치와 더 큰 메모리를 통합하는 경향이 있습니다. 플래시, 에뮬레이션된 EEPROM 및 다양한 주변 장치와 같은 적절한 기능을 갖춘 적절한 제품을 적절한 비용으로 제공하는 것은 항상 어려운 일입니다. 그렇기 때문에 기술이 허용하는 한 마이크로컨트롤러 다이 크기를 정기적으로 줄이는 것이 필수적입니다. 이 주요 단계는 ST92F120에 적용됩니다.
이 문서의 목적은 92미크론 기술의 ST120F0.50 마이크로컨트롤러와 92미크론 기술의 ST124F150/F250/F0.35의 차이점을 제시하는 것입니다. 소프트웨어와 하드웨어 측면에서 애플리케이션을 업그레이드하기 위한 몇 가지 지침을 제공합니다.
이 문서의 첫 번째 부분에서는 ST92F120과 ST92F124/F150/F250 장치의 차이점을 나열합니다. 두 번째 부분에서는 애플리케이션 하드웨어 및 소프트웨어에 필요한 수정 사항을 설명합니다.

ST92F120에서 ST92F124/F150/F250으로 업그레이드
92미크론 기술을 사용하는 ST124F150/F250/F0.35 마이크로컨트롤러는 92미크론 기술을 사용하는 ST120F0.50 마이크로컨트롤러와 유사하지만, 축소를 사용하여 일부 새로운 기능을 추가하고 ST92F124/F150/F250 장치의 성능을 개선합니다. 거의 모든 주변 장치는 동일한 기능을 유지하므로 이 문서에서는 수정된 섹션에만 초점을 맞춥니다. 0.50미크론 주변 장치와 0.35미크론 주변 장치 사이에 기술과 설계 방법론 외에 차이가 없는 경우 주변 장치는 설명하지 않습니다. 새로운 아날로그-디지털 변환기(ADC)가 주요 변경 사항입니다. 이 ADC는 16비트 분해능의 10채널 A/D 컨버터 8개 대신 8비트 분해능의 XNUMX채널 A/D 컨버터 하나를 사용합니다. 새로운 메모리 구성, 새로운 리셋 및 클록 제어 장치, 내부 볼륨tage 레귤레이터와 새로운 I/O 버퍼는 애플리케이션에 거의 투명한 변경이 될 것입니다. 새로운 주변 장치는 Controller Area Network(CAN)와 비동기 직렬 통신 인터페이스(SCI-A)입니다.

핀아웃
ST92F124/F150/F250은 ST92F120을 대체할 수 있도록 설계되었습니다. 따라서 핀아웃은 거의 동일합니다. 몇 가지 차이점은 아래에 설명되어 있습니다.

Clock2는 포트 P9.6에서 P4.1로 다시 매핑되었습니다.

아날로그 입력 채널은 아래 표에 따라 다시 매핑되었습니다.

표 1. 아날로그 입력 채널 매핑

핀	ST92F120 핀아웃	ST92F124/F150/F250 핀아웃
피8.7	A1IN0	아인7
…	…	…
피8.0	A1IN7	아인0
피7.7	A0IN7	아인15
…	…	…
피7.0	A0IN0	아인8

SCI1이 SCI-A로 대체되었기 때문에 RXCLK9.3(P1), TXCLK1/CLKOUT9.2(P1), DCD9.3(P1), RTS9.5(P1)은 제거되었습니다.
외부에서 최대 21비트를 처리할 수 있도록 A9.7(P16)부터 A9.2(P22)까지 추가되었습니다.

2개의 새로운 CAN 주변 장치가 사용 가능합니다: 포트 P0 및 P0의 TX0 및 RX5.0(CAN5.1)과 전용 핀의 TX1 및 RX1(CAN1).

RW 재설정 상태
리셋 상태에서는 RW가 내부 약한 풀업으로 높게 유지되는 반면 ST92F120에서는 그렇지 않습니다.

슈미트 트리거

특수 슈미트 트리거가 있는 I/O 포트는 더 이상 ST92F124/F150/F250에 없지만 고히스테리시스 슈미트 트리거가 있는 I/O 포트로 대체되었습니다. 관련 I/O 핀은 다음과 같습니다. P6[5-4].

VIL과 VIH의 차이점. 표 2 참조.

표 2. 입력 레벨 슈미트 트리거 DC 전기적 특성
(VDD = 5V ± 10%, TA = –40°C ~ +125°C, 달리 지정되지 않는 한)

상징	매개변수	장치	값			단위
상징	매개변수	장치	최소	유형(1)	맥스	단위
비에이치	입력 하이 레벨 표준 슈미트 트리거 P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
비에이치		ST92F124/F150/F250	0.6 x VDD			V
빌	입력 저레벨 표준 슈미트 트리거 P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	입력 로우 레벨 하이 히스트 슈미트 트리거 P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
	입력 로우 레벨 하이 히스트 슈미트 트리거 P4[7:6]-P6[5:4]	ST92F124/F150/F250			0.25 x VDD	V
VHYS	입력 히스테리시스 표준 슈미트 트리거 P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	입력 히스테리시스 하이 히스트 슈미트 트리거 4시[7:6]	ST92F120		800		mV
	입력 히스테리시스 하이 히스트 슈미트 트리거 4시[7:6]	ST92F124/F150/F250		1000		mV
	입력 히스테리시스 하이 히스트 슈미트 트리거 6시[5:4]	ST92F120		900		mV
	입력 히스테리시스 하이 히스트 슈미트 트리거 6시[5:4]	ST92F124/F150/F250		1000		mV

달리 명시되지 않는 한, 일반적인 데이터는 TA= 25°C 및 VDD= 5V를 기반으로 합니다. 이는 생산에서 테스트되지 않은 설계 지침 라인에 대해서만 보고됩니다.

메모리 정리

외부 메모리
ST92F120에서는 16비트만 외부에서 사용할 수 있었습니다. 이제 ST92F124/F150/F250 디바이스에서는 MMU의 22비트를 외부에서 사용할 수 있습니다. 이 구성은 최대 4MB의 외부 주소를 쉽게 만드는 데 사용됩니다. 그러나 0h~3h 및 20h~23h 세그먼트는 외부에서 사용할 수 없습니다.

플래시 섹터 조직
F0~F3 섹터는 표 128 및 표 60에 표시된 대로 5K 및 6K 플래시 디바이스에서 새로운 구성을 갖습니다. 표 3 및 표 4는 이전 구성을 보여줍니다.

표 3. 128K 플래시 ST92F120 플래시 장치의 메모리 구조

부문

구애

최대 크기

TestFlash (TF) (예약됨)

OTP 지역

보호 레지스터(예약됨)

230000h ~ 231F7Fh

231F80h에서 231FFBh로

231FFCh에서 231FFFh로

8064바이트

124바이트

4바이트

플래시 0 (F0)

플래시 1 (F1)

플래시 2 (F2)

플래시 3 (F3)

000000h ~ 00FFFFh

010000h ~ 01BFFFh

01C000h ~ 01DFFFh

01E000h ~ 01FFFFh

64 킬로바이트

48 킬로바이트

8 킬로바이트

EEPROM 0(E0)

EEPROM 1(E1)

에뮬레이트된 EEPROM

228000h ~ 228FFFh

22C000h ~ 22CFFFh

220000h ~ 2203FFh

4 킬로바이트

1킬로바이트

표 4. 60K 플래시 ST92F120 플래시 장치의 메모리 구조

부문

구애

최대 크기

TestFlash (TF) (예약됨)

OTP 지역

보호 레지스터(예약됨)

230000h ~ 231F7Fh

231F80h에서 231FFBh로

231FFCh에서 231FFFh로

8064바이트

124바이트

4바이트

플래시 0(F0) 예약 플래시 1(F1)

플래시 2 (F2)

000000h ~ 000FFFh

001000h ~ 00FFFFh

010000h ~ 01BFFFh

01C000h ~ 01DFFFh

4 킬로바이트

60 킬로바이트

48 킬로바이트

8 킬로바이트

EEPROM 0(E0)

EEPROM 1(E1)

에뮬레이트된 EEPROM

228000h ~ 228FFFh

22C000h ~ 22CFFFh

220000h ~ 2203FFh

4 킬로바이트

4킬로바이트 1킬로바이트

부문

구애

최대 크기

TestFlash (TF) (예약됨) OTP 영역

보호 레지스터(예약됨)

230000h ~ 231F7Fh

231F80h에서 231FFBh로

231FFCh에서 231FFFh로

8064바이트

124바이트

4바이트

플래시 0 (F0)

플래시 1 (F1)

플래시 2 (F2)

플래시 3 (F3)

000000h ~ 001FFFh

002000h ~ 003FFFh

004000h ~ 00FFFFh

010000h ~ 01FFFFh

8 킬로바이트

48 킬로바이트

64 킬로바이트

부문	구애	최대 크기
하드웨어 에뮬레이션 EEPROM sec-
토르	228000h ~ 22CFFFh	8 킬로바이트
(예약된)
에뮬레이트된 EEPROM	220000h ~ 2203FFh	1킬로바이트

부문

구애

최대 크기

TestFlash (TF) (예약됨)

OTP 지역

보호 레지스터(예약됨)

230000h ~ 231F7Fh

231F80h에서 231FFBh로

231FFCh에서 231FFFh로

8064바이트

124바이트

4바이트

플래시 0 (F0)

플래시 1 (F1)

플래시 2 (F2)

플래시 3 (F3)

000000h ~ 001FFFh

002000h ~ 003FFFh

004000h ~ 00BFFFh

010000h ~ 013FFFh

8 킬로바이트

32 킬로바이트

16 킬로바이트

하드웨어 에뮬레이션 EEPROM 부문

(예약된)

에뮬레이트된 EEPROM

228000h ~ 22CFFFh

220000h ~ 2203FFh

8 킬로바이트

1킬로바이트

사용자 재설정 벡터 위치가 주소 0x000000에 설정되므로 애플리케이션은 섹터 F0을 8KB 사용자 부트로더 영역으로 사용하거나 섹터 F0 및 F1을 16KB 영역으로 사용할 수 있습니다.

플래시 및 E3PROM 제어 레지스터 위치
데이터 포인터 레지스터(DPR)를 저장하기 위해 플래시 및 E3PROM(에뮬레이트된 E2PROM) 제어 레지스터는 페이지 0x89에서 E0PROM 영역이 위치한 페이지 88x3로 다시 매핑됩니다. 이런 방식으로 하나의 DPR만 사용하여 E3PROM 변수와 플래시 및 E2PROM 제어 레지스터를 모두 가리킵니다. 하지만 레지스터는 이전 주소에서 여전히 액세스할 수 있습니다. 새 레지스터 주소는 다음과 같습니다.

FCR 0x221000 및 0x224000
ECR 0x221001 및 0x224001

FESR0 0x221002 및 0x224002
FESR1 0x221003 및 0x224003
애플리케이션에서 이러한 레지스터 위치는 일반적으로 링커 스크립트에 정의됩니다. file.

리셋 및 클록 제어 장치(RCCU)
발진기

새로운 저전력 발진기는 다음과 같은 목표 사양으로 구현되었습니다.

최대 200µamp. Running 모드에서의 소비량,
0 amp. 정지 모드에서,

PLL
한 비트(bit7 FREEN)가 PLLCONF 레지스터(R246, 55페이지)에 추가되었습니다. 이는 Free Running 모드를 활성화하기 위한 것입니다. 이 레지스터의 재설정 값은 0x07입니다. FREEN 비트가 재설정되면 ST92F120과 동일한 동작을 하며, 이는 다음과 같은 경우 PLL이 꺼진다는 것을 의미합니다.

정지 모드로 들어가기,
PLLCONF 레지스터에서 DX(2:0) = 111,
WFI 명령에 따라 저전력 모드(인터럽트 대기 또는 저전력 인터럽트 대기)로 들어갑니다.

FREEN 비트가 설정되고 위에 나열된 조건 중 하나라도 발생하면 PLL은 자유 실행 모드로 전환되고 일반적으로 약 50kHz인 낮은 주파수에서 진동합니다.
또한 PLL이 내부 클록을 제공할 때 클록 신호가 사라지면(예를 들어 공진기가 끊어지거나 연결이 끊어짐으로 인해) 안전 클록 신호가 자동으로 제공되어 ST9가 일부 구조 작업을 수행할 수 있습니다.
이 클록 신호의 주파수는 PLLCONF 레지스터(R0, 2페이지)의 DX[246..55] 비트에 따라 달라집니다.
자세한 내용은 ST92F124/F150/F250 데이터시트를 참조하세요.

내부 볼륨TAGE 레귤레이터
ST92F124/F150/F250에서 코어는 3.3V에서 작동하는 반면 I/O는 여전히 5V에서 작동합니다. 코어에 3.3V 전원을 공급하기 위해 내부 레귤레이터가 추가되었습니다.

사실 이 권은tage 레귤레이터는 2개의 레귤레이터로 구성됩니다.

주요 권tage 레귤레이터(VR),
저전력 볼륨tage 레귤레이터(LPVR).

메인 볼륨tage 레귤레이터(VR)는 모든 작동 모드에서 장치에 필요한 전류를 공급합니다. 볼륨tage 레귤레이터(VR)는 두 개의 Vreg 핀 중 하나에 외부 커패시터(최소 300 nF)를 추가하여 안정화됩니다. 이러한 Vreg 핀은 다른 외부 장치를 구동할 수 없으며 내부 코어 전원 공급 장치를 조절하는 데만 사용됩니다.
저전력 볼륨tage 레귤레이터(LPVR)는 안정화되지 않은 볼륨을 생성합니다.tage는 대략 VDD/2이며, 최소 내부 정전 소산이 있습니다. 출력 전류는 제한되어 있으므로 전체 장치 작동 모드에는 충분하지 않습니다. 칩이 저전력 모드(인터럽트 대기, 저전력 인터럽트 대기, 정지 또는 중단 모드)에 있을 때 전력 소모를 줄여줍니다.
VR이 활성화되면 LPVR은 자동으로 비활성화됩니다.

확장 기능 타이머

ST92F124과 비교했을 때 ST150F250/F92/F120의 확장 기능 타이머의 하드웨어 수정은 인터럽트 생성 기능에만 관련이 있습니다. 그러나 강제 비교 모드와 원 펄스 모드에 관한 일부 특정 정보가 설명서에 추가되었습니다. 이 정보는 업데이트된 ST92F124/F150/F250 데이터시트에서 찾을 수 있습니다.

입력 캡처/출력 비교
ST92F124/F150/F250에서 IC1 및 IC2(OC1 및 OC2) 인터럽트를 별도로 활성화할 수 있습니다. 이는 CR4 레지스터의 3개 새 비트를 사용하여 수행됩니다.

IC1IE=CR3[7]: 입력 캡처 1 인터럽트 활성화. 재설정 시 입력 캡처 1 인터럽트가 금지됩니다. 설정 시 ICF1 플래그가 설정된 경우 인터럽트가 생성됩니다.
OC1IE=CR3[6]: 출력 비교 1 인터럽트 활성화. 재설정 시 출력 비교 1 인터럽트가 금지됩니다. 설정 시 OCF2 플래그가 설정된 경우 인터럽트가 생성됩니다.
IC2IE=CR3[5]: 입력 캡처 2 인터럽트 활성화. 재설정 시 입력 캡처 2 인터럽트가 금지됩니다. 설정 시 ICF2 플래그가 설정된 경우 인터럽트가 생성됩니다.
OC2IE=CR3[4]: 출력 비교 2 인터럽트 활성화. 재설정 시 출력 비교 2 인터럽트가 금지됩니다. 설정 시 OCF2 플래그가 설정된 경우 인터럽트가 생성됩니다.
메모: IC1IE 및 IC2IE(OC1IE 및 OC2IE) 인터럽트는 ICIE(OCIE)가 설정된 경우 중요하지 않습니다. 고려되려면 ICIE(OCIE)를 재설정해야 합니다.

PWM 모드
OCF1 비트는 PWM 모드에서 하드웨어로 설정할 수 없지만, 카운터가 OC2R 레지스터의 값과 일치할 때마다 OCF2 비트가 설정됩니다. OCIE가 설정되거나 OCIE가 재설정되고 OC2IE가 설정되면 인터럽트가 발생할 수 있습니다. 이 인터럽트는 펄스 폭이나 주기를 대화형으로 변경해야 하는 모든 애플리케이션에 도움이 됩니다.

A/D 컨버터(ADC)
다음과 같은 주요 기능을 갖춘 새로운 A/D 컨버터가 추가되었습니다.

16채널,

10비트 해상도,
최대 4MHz 주파수(ADC 클록),
s에 대한 8 ADC 클럭 사이클amp긴 시간,

변환 시간을 위한 20 ADC 클록 사이클
0x0000을 읽는 XNUMX개의 입력,
전체 규모 판독 0xFFC0,

절대 정확도는 ± 4 LSB입니다.

이 새로운 A/D 컨버터는 이전 것과 동일한 아키텍처를 가지고 있습니다. 여전히 아날로그 워치독 기능을 지원하지만, 이제 2개 채널 중 16개만 사용합니다. 이 2개 채널은 연속적이며 채널 주소는 소프트웨어로 선택할 수 있습니다. 두 개의 ADC 셀을 사용하는 이전 솔루션에서는 6개의 아날로그 워치독 채널을 사용할 수 있었지만 채널 7과 XNUMX의 고정 채널 주소에서 사용할 수 있었습니다.
새로운 A/D 컨버터에 대한 설명은 업데이트된 ST92F124/F150/F250 데이터시트를 참조하세요.
아이제이씨

I²C IERRP 비트 재설정
ST92F124/F150/F250 I²C에서 다음 플래그 중 하나가 설정된 경우에도 소프트웨어로 IERRP(I2CISR) 비트를 재설정할 수 있습니다.

I2CSR2 레지스터의 SCLF, ADDTX, AF, STOPF, ARLO 및 BERR
I2CSR1 레지스터의 SB 비트

ST92F120 I²C의 경우는 그렇지 않습니다. 이러한 플래그 중 하나가 설정된 경우 소프트웨어로 IERRP 비트를 재설정할 수 없습니다. 이러한 이유로 ST92F120에서 첫 번째 이벤트 이후에 입력된 해당 인터럽트 루틴은 첫 번째 루틴 실행 중에 다른 이벤트가 발생한 경우 즉시 다시 입력됩니다.

이벤트 요청 시작
ST92F120과 ST92F124/F150/F250 I²C의 차이점은 START 비트 생성 메커니즘에 있습니다.
START 이벤트를 생성하려면 애플리케이션 코드가 I2CCR 레지스터에서 START 및 ACK 비트를 설정합니다.
– I2Cm_ACK는 시작과 종료 사이에만 사용됩니다.

컴파일러 최적화 옵션을 선택하지 않으면 어셈블리에서 다음과 같이 번역됩니다.

– 또는 R240, #12

– ld r0, R240
– ld R240, r0

OR 명령어는 시작 비트를 설정합니다. ST92F124/F150/F250에서 두 번째 로드 명령어 실행은 두 번째 START 이벤트 요청을 초래합니다. 이 두 번째 START 이벤트는 다음 바이트 전송 후에 발생합니다.
컴파일러 최적화 옵션 중 하나를 선택하면 어셈블러 코드는 두 번째 START 이벤트를 요청하지 않습니다.
– 또는 R240, #12

새로운 주변 장치

최대 2개의 CAN(Controller Area Network) 셀이 추가되었습니다. 사양은 업데이트된 ST92F124/F150/F250 데이터시트에서 확인할 수 있습니다.
최대 2개의 SCI를 사용할 수 있습니다. SCI-M(Multi-protocol SCI)은 ST92F120과 동일하지만 SCI-A(Asynchronous SCI)는 새로운 제품입니다. 이 새로운 주변 장치의 사양은 업데이트된 ST92F124/F150/F250 데이터시트에서 확인할 수 있습니다.

2 애플리케이션 보드에 대한 하드웨어 및 소프트웨어 수정

핀아웃

CLOCK2는 리매핑으로 인해 동일한 애플리케이션에서 사용할 수 없습니다.
SCI1은 비동기 모드(SCI-A)에서만 사용할 수 있습니다.

아날로그 입력 채널 매핑의 수정은 소프트웨어를 통해 쉽게 처리할 수 있습니다.

내부 볼륨TAGE 레귤레이터
내부 볼륨이 존재하기 때문에tage 레귤레이터의 경우, 코어에 안정된 전원 공급을 제공하기 위해 Vreg 핀에 외부 커패시터가 필요합니다. ST92F124/F150/F250에서 코어는 3.3V에서 작동하는 반면 I/O는 여전히 5V에서 작동합니다. 권장되는 최소값은 600nF 또는 2*300nF이며 Vreg 핀과 커패시터 사이의 거리는 최소한으로 유지해야 합니다.
하드웨어 애플리케이션 보드에는 다른 수정이 필요하지 않습니다.

플래시 및 EEPROM 제어 레지스터 및 메모리 구성
1 DPR을 저장하려면 Flash 및 EEPROM 제어 레지스터에 해당하는 심볼 주소 정의를 수정할 수 있습니다. 이는 일반적으로 링커 스크립트에서 수행됩니다. file4개의 레지스터 FCR, ECR 및 FESR[0:1]은 각각 0x221000, 0x221001, 0x221002 및 0x221003에 정의되었습니다.
128Kbyte 플래시 섹터 재조직은 링커 스크립트에도 영향을 미칩니다. file새로운 부문 조직을 준수하도록 수정해야 합니다.
새로운 플래시 부문 조직에 대한 설명은 섹션 1.4.2를 참조하세요.

리셋 및 클록 제어 장치

발진기
크리스털 발진기
ST92F120 보드 설계와의 호환성이 유지되더라도 ST1F92/F124/F150 애플리케이션 보드에 외부 수정 발진기와 병렬로 250MOhm 저항을 삽입하는 것은 더 이상 권장되지 않습니다.

누설
ST92F120은 GND에서 OSCIN으로의 누설에 민감한 반면, ST92F124/F1 50/F250은 VDD에서 OSCIN으로의 누설에 민감합니다. 인쇄 회로 기판의 접지 링으로 크리스털 발진기를 둘러싸고 필요한 경우 습도 문제를 피하기 위해 코팅 필름을 적용하는 것이 좋습니다.
외부 시계
ST92F120 보드 설계와의 호환성이 유지되더라도 OSCOUT 입력에 외부 클록을 적용하는 것이 좋습니다.
이점tages는 다음과 같습니다:

표준 TTL 입력 신호를 사용할 수 있는 반면, 외부 클록의 ST92F120 Vil은 400mV와 500mV 사이입니다.
OSCOUT와 VDD 사이에 외부 저항은 필요하지 않습니다.

PLL
표준 모드
PLLCONF 레지스터(p55, R246)의 재설정 값은 ST92F120과 같은 방식으로 애플리케이션을 시작합니다. 섹션 1.5에 설명된 조건에서 자유 실행 모드를 사용하려면 PLLCONF[7] 비트를 설정해야 합니다.

안전 시계 모드
ST92F120을 사용할 때 클록 신호가 사라지고 ST9 코어와 주변 장치 클록이 멈추면 애플리케이션을 안전한 상태로 구성하기 위해 할 수 있는 일이 없습니다.
ST92F124/F150/F250 설계는 안전 클록 신호를 도입하여 애플리케이션을 안전한 상태로 구성할 수 있습니다.
클록 신호가 사라지면(예를 들어 공진기가 파손되거나 연결이 끊어짐) PLL 잠금 해제 이벤트가 발생합니다.
이 이벤트를 관리하는 더 안전한 방법은 INTD0 외부 인터럽트를 활성화하고 CLKCTL 레지스터의 INT_SEL 비트를 설정하여 이를 RCCU에 할당하는 것입니다.
연관된 인터럽트 루틴은 인터럽트 소스를 확인하고(ST7.3.6F92/F124/F150 데이터시트의 250 인터럽트 생성 챕터 참조) 애플리케이션을 안전한 상태로 구성합니다.
참고: 주변 장치 클럭은 중지되지 않으며, 마이크로컨트롤러에서 생성된 외부 신호(예: PWM, 직렬 통신 등)는 인터럽트 루틴에서 실행되는 첫 번째 명령어 동안 중지되어야 합니다.

확장 기능 타이머
입력 캡처/출력 비교
타이머 인터럽트를 생성하기 위해 ST92F120용으로 개발된 프로그램은 특정한 경우에 업데이트해야 할 수 있습니다.

타이머 인터럽트 IC1과 IC2(OC1과 OC2)가 모두 사용되는 경우, 레지스터 CR1의 ICIE(OCIE)를 설정해야 합니다. CR1 레지스터의 IC2IE와 IC1IE(OC2IE와 OC3IE)의 값은 중요하지 않습니다. 따라서 이 경우 프로그램을 수정할 필요가 없습니다.
인터럽트가 하나만 필요한 경우 ICIE(OCIE)를 재설정하고 사용된 인터럽트에 따라 IC1IE 또는 IC2IE(OC1IE 또는 OC2IE)를 설정해야 합니다.

타이머 인터럽트를 사용하지 않으면 ICIE, IC1IE, IC2IE(OCIE, OC1IE, OC2IE)를 모두 재설정해야 합니다.

PWM 모드
이제 Counter = OC2R일 때마다 타이머 인터럽트를 생성할 수 있습니다.

이를 활성화하려면 OCIE 또는 OC2IE를 설정하세요.

비활성화하려면 OCIE 및 OC2IE를 재설정하세요.

10비트 ADC
새로운 ADC는 완전히 다르므로 프로그램을 업데이트해야 합니다.

모든 데이터 레지스터는 임계값 레지스터를 포함하여 10비트입니다. 따라서 각 레지스터는 두 개의 8비트 레지스터로 나뉩니다. 상위 레지스터와 하위 레지스터로, 여기서는 가장 중요한 두 비트만 사용됩니다.

시작 변환 채널은 이제 비트 CLR1[7:4](Pg63, R252)에 의해 정의됩니다.
아날로그 워치독 채널은 비트 CLR1[3:0]에 의해 선택됩니다. 유일한 조건은 두 채널이 인접해야 한다는 것입니다.
ADC 클록은 CLR2[7:5]로 선택됩니다(Pg63, R253).

인터럽트 레지스터는 수정되지 않았습니다.

ADC 레지스터의 길이가 늘어났기 때문에 레지스터 맵이 다릅니다. 새로운 레지스터의 위치는 업데이트된 ST92F124/F150/F250 데이터시트의 ADC 설명에 나와 있습니다.
아이제이씨

IERRP 비트 재설정
오류 보류 이벤트(IERRP가 설정됨)에 전담된 ST92F124/F150/F250 인터럽트 루틴에서 소프트웨어 루프를 구현해야 합니다.
이 루프는 모든 플래그를 체크하고 해당 필요한 동작을 실행합니다. 모든 플래그가 재설정될 때까지 루프는 끝나지 않습니다.
이 소프트웨어 루프 실행이 끝나면 소프트웨어에 의해 IERRP 비트가 재설정되고 코드는 인터럽트 루틴에서 종료됩니다.

START 이벤트 요청
원치 않는 이중 START 이벤트를 방지하려면 Make에서 컴파일러 최적화 옵션을 사용하세요.file.

예를 들어:
CFLAGS = -m$(모델) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

ST9 HDS2V2 에뮬레이터 업그레이드 및 재구성

소개
이 섹션에는 에뮬레이터의 펌웨어를 업그레이드하거나 ST92F150 프로브를 지원하도록 재구성하는 방법에 대한 정보가 들어 있습니다. 에뮬레이터를 재구성하여 ST92F150 프로브를 지원하면 다른 프로브를 지원하도록 다시 구성할 수 있습니다(예:amp(ST92F120 프로브도 마찬가지) 동일한 절차를 따라 적절한 프로브를 선택합니다.

에뮬레이터 업그레이드 및/또는 재구성을 위한 전제 조건
다음 ST9 HDS2V2 에뮬레이터 및 에뮬레이션 프로브는 새로운 프로브 하드웨어로 업그레이드 및/또는 재구성을 지원합니다.

ST92F150-EMU2
ST92F120-EMU2

ST90158-EMU2 및 ST90158-EMU2B
ST92141-EMU2
ST92163-EMU2
에뮬레이터를 업그레이드/재구성하기 전에 다음의 모든 조건이 충족되었는지 확인해야 합니다.

ST9-HDS2V2 에뮬레이터의 모니터 버전은 2.00 이상입니다. [ST9+ Visual Debug의 메인 메뉴에서 Help>About..을 선택하여 여는 About ST9+ Visual Debug 창의 Target 필드에서 에뮬레이터의 모니터 버전을 확인할 수 있습니다.]
PC가 Windows ® NT ® 운영 체제를 실행하는 경우 관리자 권한이 있어야 합니다.
ST9 HDS6.1.1V9 에뮬레이터에 연결된 호스트 PC에 ST2+ V2(또는 이후 버전) 툴체인을 설치해야 합니다.

ST9 HDS2V2 에뮬레이터 업그레이드/재구성 방법
이 절차는 ST9 HDS2V2 에뮬레이터를 업그레이드/재구성하는 방법을 알려줍니다. 시작하기 전에 모든 전제 조건을 충족했는지 확인하세요. 그렇지 않으면 이 절차를 수행하여 에뮬레이터를 손상시킬 수 있습니다.

ST9 HDS2V2 에뮬레이터가 Windows® 95, 98, 2000 또는 NT®를 실행하는 호스트 PC에 병렬 포트를 통해 연결되어 있는지 확인하십시오. 에뮬레이터를 새 프로브와 함께 사용하도록 재구성하는 경우 새 프로브는 2개의 플렉스 케이블을 사용하여 HDS2VXNUMX 메인 보드에 물리적으로 연결되어야 합니다.
호스트 PC의 Windows ®에서 시작 > 실행…을 선택합니다.

찾아보기 버튼을 클릭하여 ST9+ V6.1.1 툴체인을 설치한 폴더를 찾아보십시오. 기본적으로 설치 폴더 경로는 C:\ST9PlusV6.1.1\…입니다. 설치 폴더에서 ..\downloader\ 하위 폴더를 찾아보십시오.
..\downloader\를 찾으세요 업그레이드/구성하려는 에뮬레이터의 이름에 해당하는 디렉토리입니다.
예를 들어ample, ST92F120-EMU92 에뮬레이션 프로브와 함께 사용하도록 ST150F2 에뮬레이터를 재구성하려면 ..\downloader\로 이동하세요. \ 디렉토리.
5. 그런 다음 설치하려는 버전에 해당하는 디렉토리를 선택합니다(예:ample, V1.01 버전은 ..\downloader\에 있습니다. \v92\)을 선택하고 file (예를 들어amp파일, setup_st92f150.bat).
6. 열기를 클릭하세요.
7. 실행 창에서 확인을 클릭합니다. 업데이트가 시작됩니다. PC 화면에 표시된 지침을 따르기만 하면 됩니다.
경고: 업데이트가 진행되는 동안 에뮬레이터나 프로그램을 멈추지 마세요! 에뮬레이터가 손상되었을 수 있습니다!

"본 안내서는 단지 안내를 목적으로 하며, 고객이 시간을 절약할 수 있도록 제품에 대한 정보를 제공하는 것을 목적으로 합니다. 결과적으로 STMICROELECTRONICS는 해당 안내서의 내용 및/또는 고객이 본 안내서에 포함된 정보를 자사 제품과 관련하여 사용함으로써 발생하는 모든 청구와 관련하여 직접적, 간접적 또는 결과적 손해에 대해 책임을 지지 않습니다."

제공된 정보는 정확하고 신뢰할 수 있다고 믿어집니다. 그러나 STMicroelectronics는 이러한 정보의 사용에 따른 결과나 사용으로 인해 발생할 수 있는 제3자의 특허 또는 기타 권리 침해에 대해 책임을 지지 않습니다. STMicroelectronics의 특허 또는 특허권에 따라 묵시적으로 또는 다른 방식으로 라이선스가 부여되지 않습니다. 이 간행물에 언급된 사양은 사전 통지 없이 변경될 수 있습니다. 이 간행물은 이전에 제공된 모든 정보를 대체하고 대체합니다. STMicroelectronics 제품은 STMicroelectronics의 명시적인 서면 승인 없이 생명 지원 장치 또는 시스템의 중요한 구성 요소로 사용하도록 허가되지 않았습니다.
ST 로고는 STMicroelectronics의 등록 상표입니다.
2003 STMicroelectronics – 모든 권리 보유.

STMicroelectronics가 I2C 부품을 구매하면 Philips I2C 특허에 따라 라이선스가 부여됩니다. I2C 시스템에서 이러한 부품을 사용할 수 있는 권한은 해당 시스템이 Philips가 정의한 I2C 표준 사양을 준수하는 경우에 부여됩니다.
STMicroelectronics 그룹 회사
호주 – 브라질 – 캐나다 – 중국 – 핀란드 – 프랑스 – 독일 – 홍콩 – 인도 – 이스라엘 – 이탈리아 – 일본
말레이시아 – 몰타 – 모로코 – 싱가포르 – 스페인 – 스웨덴 – 스위스 – 영국 – 미국
http://www.st.com