STMicroelectronics ST92F120 Enkonstruitaj Aplikoj

ENKONDUKO

Mikroregiloj por enkonstruitaj aplikoj tendencas integri pli kaj pli da ekstercentraj same kiel pli grandajn memorojn. Provizi la ĝustajn produktojn per la ĝustaj funkcioj kiel ekzemple Flash, emulita EEPROM kaj larĝa gamo de ekstercentraj je la ĝusta kosto estas ĉiam defio. Tial estas devige ŝrumpi la grandecon de la mikroregilo regule tuj kiam la teknologio permesos ĝin. Ĉi tiu grava paŝo validas por la ST92F120.
La celo de ĉi tiu dokumento estas prezenti la diferencojn inter la mikroregilo ST92F120 en 0.50-mikrona teknologio kontraŭ la ST92F124/F150/F250 en 0.35-mikrona teknologio. Ĝi disponigas kelkajn gvidliniojn por ĝisdatigi aplikojn por ambaŭ ĝiaj softvaraj kaj aparataj aspektoj.
En la unua parto de ĉi tiu dokumento, la diferencoj inter la ST92F120 kaj ST92F124/F150/F250-aparatoj estas listigitaj. En la dua parto, la modifoj necesaj por la aplikaĵa aparataro kaj programaro estas priskribitaj.

Ĝisdatiĝo DE ST92F120 AL ST92F124/F150/F250
ST92F124/F150/F250 mikroregiloj uzantaj 0.35 micron teknologion estas similaj al ST92F120 mikroregiloj uzante 0.50 micron teknologio, sed ŝrumpado estas uzata por aldoni kelkajn novajn funkciojn kaj plibonigi la prezentoj de ST92F124/F150/F250 aparatoj. Preskaŭ ĉiuj periferioj konservas la samajn trajtojn, tial ĉi tiu dokumento fokusiĝas nur al la modifitaj sekcioj. Se ne estas diferenco inter la 0.50 mikrona ekstercentra kompare kun la 0.35 unu, krom ĝia teknologio kaj dezajnometodaro, la ekstercentra ne estas prezentita. La nova analoga al cifereca konvertilo (ADC) estas la plej grava ŝanĝo. Ĉi tiu ADC uzas ununuran 16 kanalan A/D-konvertilon kun 10-bita rezolucio anstataŭe de du 8-kanalaj A/D-transformiloj kun 8-bita rezolucio. La nova memororganizo, nova rekomencigita kaj horloĝkontrolunuo, interna voltagReguligiloj kaj novaj I/O-bufroj preskaŭ estos travideblaj ŝanĝoj por la aplikaĵo. La novaj per-riferaĵoj estas la Controller Area Network (CAN) kaj la nesinkrona Serial Communication Interface (SCI-A).

PINOUT
La ST92F124/F150/F250 estis dizajnita por povi anstataŭigi la ST92F120. Tiel, pinouts estas preskaŭ la samaj. La malmultaj diferencoj estas priskribitaj malsupre:

• Clock2 estis remapita de haveno P9.6 ĝis P4.1
• Analogaj enigkanaloj estis remapitaj laŭ la suba tabelo.

Tabelo 1. Analoga Eniga Kanalo-Mapado

PIN	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1 (P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) estis forigitaj ĉar SCI1 estis anstataŭigita per SCI-A.
• A21(P9.7) ĝis A16 (P9.2) estis aldonitaj por povi trakti ĝis 22 bitojn ekstere.
• 2 novaj CAN-periferiaj aparatoj disponeblas: TX0 kaj RX0 (CAN0) sur havenoj P5.0 kaj P5.1 kaj TX1 kaj RX1 (CAN1) sur dediĉitaj pingloj.

RW RESETAJ STATO
Sub Restarigita stato, RW estas tenita alte kun interna malforta tiriĝo dum ĝi ne estis sur la ST92F120.

SCHMITT ELĈAS

• I/O-havenoj kun Special Schmitt Triggers ne plu ĉeestas sur la ST92F124/F150/F250 sed estas anstataŭigitaj per I/O-havenoj kun High Hysteresis Schmitt Triggers. La rilataj I/O-stiftoj estas: P6[5-4].
• Diferencoj sur la VIL kaj VIH. Vidu Tabelon 2.

Tabelo 2. Eniga Nivelo Schmitt Trigger DC Elektraj Karakterizaĵoj
(VDD = 5 V ± 10%, TA = –40° C ĝis +125° C, krom se alie specifita)

Simbolo	Parametro	Aparato	Valoro			Unuo
			Min	Tip(1)	Maks
VIH	Enigo Altnivela Norma Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Enigo Malalta Nivelo Standard Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Enigo Malalta Nivelo Alta Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Eniga Histerezo Norma Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Eniga histerezo Alta Hyst. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Eniga histerezo Alta Hyst. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Krom se alie dirite, tipaj datumoj baziĝas sur TA= 25°C kaj VDD= 5V. Ili estas raportitaj nur por dezajnaj gvidlinioj ne testitaj en produktado.

MEMORA ORGANIZO

Ekstera memoro
Sur la ST92F120, nur 16 bitoj estis ekstere haveblaj. Nun, sur la ST92F124/F150/F250-aparato, la 22 bitoj de la MMU estas ekstere haveblaj. Ĉi tiu organizo estas uzata por faciligi trakti ĝis 4 eksterajn Mbajtojn. Sed segmentoj 0h ĝis 3h kaj 20h ĝis 23h ne estas ekstere haveblaj.

Fulma Sektora Organizo
Sektoroj F0 ĝis F3 havas novan organizon en la 128K kaj 60K Flash-aparatoj kiel montrite en Tabelo 5 kaj Tabelo 6. Tabelo 3. kaj Tabelo 4 montras la antaŭan organizon.

Tabelo 3. Memora Strukturo por 128K Flash ST92F120 Flash Device

Sektoro	Adresoj	Maksimuma Grandeco
TestFlash (TF) (rezervita) OTP-Areo Protekto-Registroj (rezervitaj)	230000h ĝis 231F7Fh 231F80h ĝis 231FFBh 231FFCh ĝis 231FFFh	8064 bajtoj 124 bajtoj 4 bajtoj
Ekbrilo 0 (F0) Ekbrilo 1 (F1) Ekbrilo 2 (F2) Ekbrilo 3 (F3)	000000h ĝis 00FFFFh 010000h ĝis 01BFFFh 01C000h ĝis 01DFFFh 01E000h ĝis 01FFFFh	64 KB 48 KB 8 KB 8 KB
EEPROM 0 (E0) EEPROM 1 (E1) Emulita EEPROM	228000h ĝis 228FFFh 22C000h ĝis 22CFFFh 220000h ĝis 2203FFh	4 KB 4 KB 1 Kbajtoj

Tabelo 4. Memora Strukturo por 60K Flash ST92F120 Flash Device

Sektoro	Adresoj	Maksimuma Grandeco
TestFlash (TF) (rezervita) OTP-Areo Protekto-Registroj (rezervitaj)	230000h ĝis 231F7Fh 231F80h ĝis 231FFBh 231FFCh ĝis 231FFFh	8064 bajtoj 124 bajtoj 4 bajtoj
Ekbrilo 0 (F0) Rezervita Ekbrilo 1 (F1) Ekbrilo 2 (F2)	000000h ĝis 000FFFh 001000h ĝis 00FFFFh 010000h ĝis 01BFFFh 01C000h ĝis 01DFFFh	4 KB 60 KB 48 KB 8 KB
EEPROM 0 (E0) EEPROM 1 (E1) Emulita EEPROM	228000h ĝis 228FFFh 22C000h ĝis 22CFFFh 220000h ĝis 2203FFh	4 KB 4 Kbajtoj 1 Kbajtoj

Sektoro	Adresoj	Maksimuma Grandeco
TestFlash (TF) (rezervita) OTP-Areo Protekto-Registroj (rezervitaj)	230000h ĝis 231F7Fh 231F80h ĝis 231FFBh 231FFCh ĝis 231FFFh	8064 bajtoj 124 bajtoj 4 bajtoj
Ekbrilo 0 (F0) Ekbrilo 1 (F1) Ekbrilo 2 (F2) Ekbrilo 3 (F3)	000000h ĝis 001FFFh 002000h ĝis 003FFFh 004000h ĝis 00FFFFh 010000h ĝis 01FFFFh	8 KB 8 KB 48 KB 64 KB

Sektoro	Adresoj	Maksimuma Grandeco
Aparataro Emulita EEPROM sek-
tors	228000h ĝis 22CFFFh	8 KB
(rezervita)
Emulita EEPROM	220000h ĝis 2203FFh	1 Kbajtoj

Sektoro	Adresoj	Maksimuma Grandeco
TestFlash (TF) (rezervita) OTP-Areo Protekto-Registroj (rezervitaj)	230000h ĝis 231F7Fh 231F80h ĝis 231FFBh 231FFCh ĝis 231FFFh	8064 bajtoj 124 bajtoj 4 bajtoj
Ekbrilo 0 (F0) Ekbrilo 1 (F1) Ekbrilo 2 (F2) Ekbrilo 3 (F3)	000000h ĝis 001FFFh 002000h ĝis 003FFFh 004000h ĝis 00BFFFh 010000h ĝis 013FFFh	8 KB 8 KB 32 KB 16 KB
Aparataro Emulitaj EEPROM-sektoroj (rezervita) Emulita EEPROM	228000h ĝis 22CFFFh   220000h ĝis 2203FFh	8 KB   1 Kbajtoj

Ĉar la uzanta rekomencigita vektora loko estas metita ĉe adreso 0x000000, la aplikaĵo povas uzi sektoron F0 kiel 8-Kbajtan uzantan ekŝargilan areon, aŭ sektorojn F0 kaj F1 kiel 16-Kbajtan areon.

Flash & E3PROM Kontrolo Registra Loko
Por ŝpari datenmontriloregistron (DPR), la kontrolregistroj de Flash kaj E3PROM (Emulated E2PROM) estas remapitaj de paĝo 0x89 ĝis paĝo 0x88 kie la E3PROM-areo estas lokalizita. Tiel, nur unu DPR estas uzata por montri kaj la E3PROM-variablojn kaj Flash & E2PROM-kontrolregistrojn. Sed la registroj ankoraŭ estas alireblaj ĉe la antaŭa adreso. La novaj registradresoj estas:

• FCR 0x221000 & 0x224000
• ECR 0x221001 & 0x224001
• FESR0 0x221002 & 0x224002
• FESR1 0x221003 & 0x224003
  En la aplikaĵo, ĉi tiuj registraj lokoj estas kutime difinitaj en la ligila skripto file.

RESETAJ KAJ HORLOĜA CONTROL-UNUO (RCCU)
Oscilatoro

Nova malaltpotenca oscilatoro estas efektivigita kun la sekvaj celspecifoj:

• Maks. 200 µamp. konsumo en Kura reĝimo,
• 0 amp. en Halt-reĝimo,

PLL
Unu bito (bit7 FREEN) estis aldonita al la PLLCONF-registro (R246, paĝo 55), ĉi tio estas por ebligi Liberan Kuradon. La rekomencigita valoro por ĉi tiu registro estas 0x07. Kiam la FREEN-bito estas rekomencigita, ĝi havas la saman konduton kiel en la ST92F120, kio signifas, ke la PLL estas malŝaltita kiam:

• enirante haltreĝimon,
• DX(2:0) = 111 en la PLLCONF-registro,
• enirante malaltajn potencajn reĝimojn (Wait For Interrupt aŭ Low Power Wait for Interrupt) sekvante la WFI-instrukcion.

Kiam la FREEN-bito estas metita kaj iuj el la kondiĉoj listigitaj supre okazas, la PLL eniras Free Running-reĝimon, kaj oscilas ĉe malaltfrekvenco kiu estas tipe proksimume 50 kHz.
Krome, kiam la PLL disponigas la internan horloĝon, se la horloĝsignalo malaperas (ekzemple pro rompita aŭ malkonektita resonatoro ...), sekurechorloĝsignalo estas aŭtomate disponigita, permesante al la ST9 elfari kelkajn savoperaciojn.
La frekvenco de tiu ĉi horloĝsignalo dependas de la DX[0..2] bitoj de la PLLCONF-registro (R246, paĝo55).
Vidu al la ST92F124/F150/F250-datumfolio por pliaj detaloj.

 INTERNA VOLTAGE REGULATORO
En la ST92F124/F150/F250, la kerno funkcias ĉe 3.3V, dum la I/Os daŭre funkcias ĉe 5V. Por provizi la 3.3V-potencon al la kerno, interna reguligilo estis aldonita.

Fakte, ĉi tiu voltage reguligisto konsistas el 2 reguligistoj:

• ĉefa voltage reguligisto (VR),
• malalta potenco voltage reguligisto (LPVR).

La ĉefa voltagLa reguligisto (VR) provizas la kurenton postulatan de la aparato en ĉiuj operaciaj reĝimoj. La voltagLa reguligisto (VR) estas stabiligita aldonante eksteran kondensilon (300 nF min-imum) sur unu el la du Vreg-stiftoj. Ĉi tiuj Vreg-stiftoj ne kapablas movi aliajn eksterajn aparatojn, kaj estas nur uzataj por reguligi la internan kerna nutrado.
La malalta potenco voltage reguligisto (LPVR) generas ne-stabiligita voltage de proksimume VDD/2, kun minimuma interna senmova disipado. La eliga kurento estas limigita, do ĝi ne sufiĉas por plena operacia reĝimo. Ĝi provizas reduktitan energikonsumon kiam la blato estas en Malaltpotenca reĝimo (Atendu Por Interrompo, Malaltpotenca Atendu Por Interrompo, Halto aŭ Halt-reĝimoj).
Kiam la VR estas aktiva, la LPVR estas aŭtomate malaktivigita.

PLENDITA FUNKCIO-TEMPORISTO

La aparataj modifoj en la Plilongigita Funkcia Temporigilo de la ST92F124/F150/F250 kompare kun la ST92F120 nur koncernas la interrompajn generaciofunkciojn. Sed iuj specifaj informoj estis aldonitaj al la dokumentado pri Forced Compare-reĝimo kaj One Pulse-reĝimo. Ĉi tiuj informoj troveblas en la ĝisdatigita ST92F124/F150/F250-Datenfolio.

Eniga Kapto/Eligo Komparu
Sur la ST92F124/F150/F250, la IC1 kaj IC2 (OC1 kaj OC2) interrompoj povas esti ebligitaj aparte. Ĉi tio estas farita uzante 4 novajn bitojn en la CR3-registro:

• IC1IE=CR3[7]: Enigo Kapto 1 Interrompo Ebligi. Se rekomencigita, Eniga Kapto 1 interrompo estas inhibiciita. Kiam metita, interrompo estas generita se la ICF1-flago estas metita.
• OC1IE=CR3[6]: Eligo Komparu 1 Interrompo Ebligi. Kiam rekomencigita, Eligo Komparu 1 interrompo estas malhelpita. Kiam metita, interrompo estas generita se la OCF2-flago estas metita.
• IC2IE=CR3[5]: Ebligo de Interrompo de Enigo 2. Kiam rekomencigita, Input Capture 2 interrompo estas malhelpita. Kiam metita, interrompo estas generita se la ICF2-flago estas metita.
• OC2IE=CR3[4]: Eligo Komparu 2 Interrompi Ebligi. Kiam rekomencigita, Eligo Komparu 2 Interrompo estas malhelpita. Kiam metita, interrompo estas generita se la OCF2-flago estas metita.
  Notu: La IC1IE kaj IC2IE (OC1IE kaj OC2IE) interrompo ne estas signifaj se la ICIE (OCIE) estas metita. Por esti konsiderata, la ICIE (OCIE) devas esti rekomencigita.

PWM-reĝimo
La OCF1-bito ne povas esti agordita de aparataro en PWM-reĝimo, sed la OCF2-bito estas metita ĉiufoje kiam la nombrilo egalas la valoron en la OC2R-registro. Tio povas generi interrompon se la OCIE estas metita aŭ se la OCIE estas rekomencigita kaj OC2IE estas metita. Ĉi tiu interrompo helpos ajnan aplikon kie pulslarĝoj aŭ periodoj devas esti ŝanĝitaj interage.

A/D KONVERTILO (ADC)
Nova A/D-konvertilo kun la sekvaj ĉefaj funkcioj estis aldonita:

• 16 kanaloj,
• 10-bita rezolucio,
• 4 MHz maksimuma frekvenco (ADC-horloĝo),
• 8 ADC-horloĝcikloj por samplonga tempo,
• 20 ADC-horloĝciklo por konverta tempo,
• Nula eniga legado 0x0000,
• Plenskala legado 0xFFC0,
• Absoluta precizeco estas ± 4 LSBoj.

Ĉi tiu nova A/D-konvertilo havas la saman arkitekturon kiel la antaŭa. Ĝi ankoraŭ subtenas la an-aloga gardhundo funkcio, sed nun ĝi uzas nur 2 el la 16 kanaloj. Ĉi tiuj 2 kanaloj estas apudaj kaj kanalaj adresoj povas esti elektitaj per programaro. Kun la antaŭa solvo uzante du ADC-ĉelojn, kvar analogaj gardohundaj kanaloj estis haveblaj sed ĉe fiksaj kanaladresoj, kanaloj 6 kaj 7.
Referu al la ĝisdatigita ST92F124/F150/F250-Datumfolio por la priskribo de la nova A/D-Konvertilo.
 I²C

I²C IERRP BIT RESETAJ
Sur la ST92F124/F150/F250 I²C, la IERRP (I2CISR) bito povas esti rekomencigita per programaro eĉ se unu el la sekvaj flagoj estas agordita:

• SCLF, ADDTX, AF, STOPF, ARLO kaj BERR en la registro I2CSR2
• SB bit en la I2CSR1 Registro

Ĝi ne estas vera por la ST92F120 I²C: la IERRP-bito ne povas esti rekomencigita per programaro se unu ĉi tiuj flagoj estas agordita. Tial, sur la ST92F120, la ekvivalenta interromprutino (enirita post unua okazaĵo) estas reenirita tuj se alia okazaĵo okazis dum la unua rutina ekzekuto.

KOMENCU OVENAN PETON
Diferenco inter la ST92F120 kaj la ST92F124/F150/F250 I²C ekzistas sur la START-bitgeneracia mekanismo.
Por generi START-okazaĵon, la aplikaĵokodo metas la START- kaj ACK-bitojn en la I2CCR-registro:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Sen la elekta opcio de kompilila optimumigo, ĝi estas tradukita en asemblero jene:

• – aŭ R240, #12
• – ld r0,R240
• – ld R240,r0

La OR instrukcio metas la Komencan biton. Sur la ST92F124/F150/F250, la dua ŝarĝa instrukcio-ekzekuto rezultigas duan START-okazaĵpeton. Ĉi tiu dua START-okazaĵo okazas post la sekva bajta dissendo.
Kun iu el la kompiligaj opcioj elektitaj, la asemblerkodo ne petas duan START-okazaĵon:
– aŭ R240, #12

NOVAJ PERIFERALOJ

• Ĝis 2 CAN (Regilo Area Reto) ĉeloj estis aldonitaj. Specifoj haveblas en la ĝisdatigita ST92F124/F150/F250-Datenfolio.
• Ĝis 2 SCIoj haveblas: la SCI-M (Multi-protokola SCI) estas la sama kiel sur la ST92F120, sed la SCI-A (Asinkrona SCI) estas nova. La specifoj por ĉi tiu nova ekstercentra estas disponebla en la ĝisdatigita ST92F124/F150/F250-Datumfolio.

2 MODIFOJ DE APLIKARO & PROGRAMARO AL LA APLIKAJ TABRO

PINOUT

• Pro ĝia remapado, CLOCK2 ne povas esti uzata en la sama aplikaĵo.
• SCI1 nur povas esti uzata en nesinkrona reĝimo (SCI-A).
• La modifoj de la analoga enirkanala mapado povas esti facile pritraktitaj per programaro.

INTERNA VOLTAGE REGULATORO
Pro la ĉeesto de la interna voltage reguligilo, eksteraj kondensiloj estas postulataj sur la Vreg-stiftoj por provizi la kernon per stabiligita elektroprovizo. En la ST92F124/F150/F250, la kerno funkcias ĉe 3.3V, dum la I/Os daŭre funkcias ĉe 5V. La minimuma rekomendita valoro estas 600 nF aŭ 2 * 300 nF kaj la distanco inter la Vreg-stiftoj kaj la kondensiloj devas esti minimuma.
Neniuj aliaj modifoj devas esti faritaj al la aparatara aplika tabulo.

FLASH & EEPROM CONTROL-REGISTROJ KAJ MEMORORGANIZO
Por ŝpari 1 DPR, la simboladresdifinoj kiuj respondas al la Flash- kaj EEPROM-kontrolregistroj povas esti modifitaj. Ĉi tio estas ĝenerale farita en la ligila skripto file. La 4 registroj, FCR, ECR, kaj FESR[0:1], estis difinitaj ĉe 0x221000, 0x221001, 0x221002 kaj 0x221003, respektive.
La 128-Kbajta Flash-sektoro-reorganizo ankaŭ influas la ligan skripton file. Ĝi devas esti modifita konforme al la nova sektora organizo.
Vidu al Sekcio 1.4.2 por la priskribo de la nova Fulma sektora organizo.

RESETKAJ KAJ HORLOĜA KONTROLO

Oscilatoro
Kristala Oscilatoro
Eĉ se la kongruo kun la ST92F120-tabulo-dezajno estas konservita, ne plu rekomendas enmeti 1MOhm-rezistilon paralele kun la ekstera kristala oscilatoro sur ST92F124/F150/F250 aplikaĵtabulo.

Elfluoj
Dum la ST92F120 estas sentema al elfluo de GND al OSCIN, la ST92F124/F1 50/F250 estas sentema al elfluo de VDD al OSCIN. Oni rekomendas ĉirkaŭi la kristalan oscililon per grunda ringo sur la presita cirkvito kaj apliki tegan filmon por eviti problemojn pri humideco, se necese.
Ekstera horloĝo
Eĉ se kongruo kun la ST92F120-tabulo-dezajno estas konservita, oni rekomendas apliki la eksteran horloĝon sur la OSCOUT-enigo.
La avancotagestas:

• norma TTL-eniga signalo povas esti uzata dum la ST92F120 Vil sur la ekstera horloĝo estas inter 400mV kaj 500mV.
• la ekstera rezistilo inter OSCOUT kaj VDD ne estas postulata.

PLL
Norma Reĝimo
La rekomencigita valoro de la PLLCONF-registro (p55, R246) komencos la aplikaĵon en la sama maniero kiel en la ST92F120. Por uzi liberan funkciantan reĝimon en la kondiĉoj priskribitaj en Sekcio 1.5, la PLLCONF[7] bito devas esti agordita.

Sekureca Horloĝa Reĝimo
Uzante la ST92F120, se la horloĝsignalo malaperas, la ST9-kerno kaj ekstercentra horloĝo estas haltigitaj, nenio povas esti farita por agordi la aplikaĵon en sekura stato.
La dezajno ST92F124/F150/F250 enkondukas la sekurecan horloĝan signalon, la aplikaĵo povas esti agordita en sekura stato.
Kiam la horloĝsignalo malaperas (ekzemple pro rompita aŭ malkonektita resonatoro), la PLL-malŝlosa evento okazas.
La pli sekura maniero administri ĉi tiun eventon estas ebligi la eksteran interrompon INTD0 kaj atribui ĝin al la RCCU metante la INT_SEL-biton en la CLKCTL-registro.
La rilata interromprutino kontrolas la interrompan fonton (referu al la 7.3.6 Interrupt Generation Chapter de la ST92F124/F150/F250-datenfolio), kaj agordas la aplikaĵon en sekura stato.
Noto: La ekstercentra horloĝo ne estas maldaŭrigita kaj ajna ekstera signalo generita de la mikroregilo (ekzemple PWM, seria komunikado...) devas esti maldaŭrigita dum la unuaj instrukcioj efektivigitaj de la interrompa rutino.

PLENDITA FUNKCIO-TEMPORISTO
Eniga Kapto / Eligo Komparu
Por generi Temporigilon, programo evoluigita por la ST92F120 eble bezonos esti ĝisdatigita en certaj kazoj:

• Se Timer Interrupts IC1 kaj IC2 (OC1 kaj OC2) estas ambaŭ uzataj, ICIE (OCIE) de registro CR1 devas esti agordita. La valoro de la IC1IE kaj IC2IE (OC1IE kaj OC2IE) en la CR3-registro ne estas signifa. Do, la programo ne devas esti modifita en ĉi tiu kazo.
• Se nur unu Interrompo estas necesa, ICIE (OCIE) devas esti rekomencigita kaj IC1IE aŭ IC2IE (OC1IE aŭ OC2IE) devas esti agordita depende de la interrompo uzita.
• Se neniu el la Temporizaj Interrompoj estas uzataj, ICIE, IC1IE kaj IC2IE (OCIE, OC1IE kaj OC2IE) ili ĉiuj devas esti rekomencigitaj.

PWM-reĝimo
Tempigilo-Interrompo nun povas esti generita ĉiufoje Nombrilo = OC2R:

• Por ebligi ĝin, agordu OCIE aŭ OC2IE,
• Por malŝalti ĝin, restarigi OCIE KAJ OC2IE.

10-BITA ADC
Ĉar la nova ADC estas tute malsama, la programo devos esti ĝisdatigita:

• Ĉiuj datenregistroj estas 10 bitoj, kiu inkluzivas la sojlaj registroj. Do ĉiu registro estas dividita en du 8-bitajn registrojn: supran registron kaj malsupran registron, en kiuj oni uzas nur la 2 plej signifajn bitojn:
• La startkonverta kanalo nun estas difinita per bitoj CLR1[7:4] (Pg63, R252).
• La analogaj gardohundaj kanaloj estas elektitaj per bitoj CLR1[3:0]. La nura kondiĉo estas, ke la du kanaloj devas esti apudaj.
• La ADC-horloĝo estas elektita kun CLR2[7:5] (Pg63, R253).
• Interrompaj registroj ne estis modifitaj.

Pro la pliigita longo de ADC-registroj, la registromapo estas malsama. La loko de la novaj registroj estas donita en la priskribo de la ADC en la ĝisdatigita ST92F124/F150/F250-Datenfolio.
I²C

IERRP BIT RESET
En la ST92F124/F150/F250-interrompa rutino dediĉita al la Eraro Atendanta okazaĵo (IERRP estas metita), softvarbuklo devas esti efektivigita.
Ĉi tiu buklo kontrolas ĉiun flagon kaj efektivigas la respondajn bezonatajn agojn. La buklo ne finiĝos ĝis ĉiuj flagoj estas rekomencigitaj.
Ĉe la fino de ĉi tiu programara buklo-ekzekuto, la IERRP-bito estas rekomencigita per programaro kaj la kodo eliras de la interromprutino.

STARTEvena Peto
Por eviti ajnan nedeziratan duoblan START-okazaĵon, uzu iun ajn el la kompiligaj opcioj, en la Makefile.

Ekzemple:
CFLAGS = -m$(MODELO) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

Ĝisdatigu kaj reagordu VIA ST9 HDS2V2 EMULATORO

ENKONDUKO
Ĉi tiu sekcio enhavas informojn pri kiel ĝisdatigi la firmvaro de via emulilo aŭ re-agordi ĝin por subteni ST92F150-sondilon. Post kiam vi reagordis vian emulilon por subteni enketon ST92F150, vi povas agordi ĝin reen por subteni alian sondilon (ekz.ample a ST92F120-sondilo) sekvante la saman proceduron kaj elektante la taŭgan sondilon.

ANTAŬKONDIĈOJ POR ĜISDATIGI KAJ/AŬ RECONFIGURI VIA EMULATORO
La sekvaj ST9 HDS2V2 emuliloj kaj emulaj sondiloj subtenas ĝisdatigojn kaj/aŭ reagordojn per nova sondila aparataro:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 kaj ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Antaŭ ol provi plenumi la ĝisdatigon/reagordon de via emulilo, vi devas certigi, ke ĈIUJ el la sekvaj kondiĉoj estas plenumitaj:
• La monitora versio de via ST9-HDS2V2 emulilo estas pli alta ol aŭ egala al 2.00. [Vi povas vidi kiun monitoran version havas via emulilo en la Cel-kampo de la fenestro Pri ST9+ Visual Debug, kiun vi malfermas elektante Helpo>Pri.. el la ĉefa menuo de la ST9+ Visual Debug.]
• Se via komputilo funkcias per la operaciumo Windows ® NT ®, vi devas havi la administrantajn privilegiojn.
• Vi devas instali la ST9+ V6.1.1 (aŭ poste) Ilĉenon sur la gastiga komputilo konektita al via ST9 HDS2V2 emulilo.

KIEL ĜISdatigi/Reagordi VIA ST9 HDS2V2 EMULATORO
La proceduro diras al vi kiel ĝisdatigi/reagordi vian ST9 HDS2V2 emulilon. Certiĝu, ke vi plenumas ĉiujn antaŭkondiĉojn antaŭ ol komenci, alie vi povus damaĝi vian emulilon plenumante ĉi tiun proceduron.

1. Certigu, ke via ST9 HDS2V2 emulilo estas konektita per la paralela haveno al via gastiga komputilo funkcianta aŭ Windows ® 95, 98, 2000 aŭ NT ®. Se vi reagordas vian emulilon por esti uzata kun nova sondilo, la nova sondilo devas esti fizike konektita al la ĉeftabulo HDS2V2 uzante la tri flekseblajn kablojn.
2. Sur la gastiga komputilo, de Vindozo ®, elektu Komencu > Kuru....
3. Alklaku la butonon Foliumi por foliumi al dosierujo, kie vi instalis la ST9+ V6.1.1 Ilĉenon. Defaŭlte, la pado de instala dosierujo estas C:\ST9PlusV6.1.1\... En la instala dosierujo, foliumu al la subdosierujo ..\downloader\.
4. Trovu la ..\elŝutilon\ \ dosierujo responda al la nomo de la emulilo, kiun vi volas ĝisdatigi/agordi.
   Por ekzample, se vi volas reagordi vian ST92F120-emulilon por esti uzata kun la ST92F150-EMU2-imulilo, foliumu al la ..\downloader\ \ dosierujo.
   5. Poste elektu la dosierujon respondan al la versio, kiun vi volas instali (ekzample, la versio V1.01 troviĝas en ..\downloader\ \v92\) kaj elektu la file (ekzample, setup_st92f150.bat).
   6. Klaku sur Malfermi.
   7. Klaku OK en la Run-fenestro. La ĝisdatigo komenciĝos. Vi devas simple sekvi la instrukciojn montritajn sur la ekrano de via komputilo.
   AVERTO: Ne haltigu la emulilon aŭ la programon dum la ĝisdatigo estas en progreso! Via emulilo povas esti difektita!

“LA NUR NUR POR Gvido celas PROVIZI AL KLEENTOJ INFORMOJ PRI SIAJ PRODUCTOJ POR ILI ŜPARI TEMPON. KIEL REZULTO, STMICROELECTRONICS NE ESTAS RESPONSA PRI IUJ REKTA, NEKREKTA AŬ KONSEKVA DANMAĜO KIEL IUJ AJUNAJ ASERTO EKESTIENTA DE LA ENHAVO DE TIA NOTO KAJ/AŬ LA UZADO DE KLEENTOJ DE LA INFORMOJ ENTENITAJ EN TIA ĈI KIEKIE. ”

Informoj provizitaj estas kredite precizaj kaj fidindaj. Tamen, STMicroelectronics supozas neniun respondecon pri la sekvoj de uzo de tiaj informoj nek pri ajna malobservo de patentoj aŭ aliaj rajtoj de triaj kiuj povas rezulti de ĝia uzo. Neniu permesilo estas koncedita implicite aŭ alie sub ajna patenta aŭ patenta rajtoj de STMicroelectronics. Specifoj menciitaj en ĉi tiu publikigado estas submetataj al ŝanĝo sen avizo. Ĉi tiu publikigo anstataŭas kaj anstataŭigas ĉiujn informojn antaŭe provizitajn. STMicroelectronics-produktoj ne estas rajtigitaj por uzo kiel kritikaj komponentoj en vivsubtenaj aparatoj aŭ sistemoj sen la eksplicita skriba aprobo de STMicroelectronics.
La ST-emblemo estas registrita varmarko de STMicroelectronics
2003 STMicroelectronics - Ĉiuj Rajtoj Rezervitaj.

Aĉeto de I2C Komponantoj de STMicroelectronics peras licencon sub la Philips I2C Patento. Rajtoj uzi ĉi tiujn komponentojn en I2C-sistemo estas donitaj kondiĉe ke la sistemo konformas al la I2C Norma Specifo kiel difinite de Philips.
STMicroelectronics Grupo de Firmaoj
Aŭstralio – Brazilo – Kanado – Ĉinio – Finnlando – Francio – Germanio – Honkongo – Hindio – Israelo – Italio – Japanio
Malajzio – Malto – Maroko – Singapuro – Hispanio – Svedio – Svislando – Unuiĝinta Reĝlando – Usono
http://www.st.com

Dokumentoj/Rimedoj

STMicroelectronics ST92F120 Enkonstruitaj Aplikoj [pdf] Instrukcioj ST92F120 Enkonstruitaj Aplikoj, ST92F120, Enkonstruitaj Aplikoj, Aplikoj

Referencoj

• Uzanto Manlibro