STMicroelectronics ST92F120 Embedded-Anwendungen

EINFÜHRUNG

Mikrocontroller für eingebettete Anwendungen integrieren tendenziell immer mehr Peripheriegeräte sowie größere Speicher. Die richtigen Produkte mit den richtigen Funktionen wie Flash, emuliertem EEPROM und einer breiten Palette an Peripheriegeräten zum richtigen Preis anzubieten, ist immer eine Herausforderung. Deshalb ist es zwingend erforderlich, die Chipgröße des Mikrocontrollers regelmäßig zu verkleinern, sobald die Technologie dies zulässt. Dieser wichtige Schritt gilt für den ST92F120.
Der Zweck dieses Dokuments besteht darin, die Unterschiede zwischen dem Mikrocontroller ST92F120 in 0.50-Mikron-Technologie und dem Mikrocontroller ST92F124/F150/F250 in 0.35-Mikron-Technologie darzustellen. Es enthält einige Richtlinien zum Aktualisieren von Anwendungen sowohl hinsichtlich der Software- als auch der Hardwareaspekte.
Im ersten Teil dieses Dokuments werden die Unterschiede zwischen den Geräten ST92F120 und ST92F124/F150/F250 aufgeführt. Im zweiten Teil werden die erforderlichen Änderungen an der Anwendungshardware und -software beschrieben.

UPGRADE VOM ST92F120 AUF DAS ST92F124/F150/F250
ST92F124/F150/F250-Mikrocontroller mit 0.35-Mikron-Technologie ähneln ST92F120-Mikrocontrollern mit 0.50-Mikron-Technologie, aber die Verkleinerung dient dazu, einige neue Funktionen hinzuzufügen und die Leistung der ST92F124/F150/F250-Geräte zu verbessern. Fast alle Peripheriegeräte behalten die gleichen Funktionen, weshalb sich dieses Dokument nur auf die geänderten Abschnitte konzentriert. Wenn es zwischen dem 0.50-Mikron-Peripheriegerät und dem 0.35-Mikron-Peripheriegerät außer der Technologie und der Designmethodik keinen Unterschied gibt, wird das Peripheriegerät nicht vorgestellt. Der neue Analog-Digital-Wandler (ADC) ist die größte Änderung. Dieser ADC verwendet einen einzelnen 16-Kanal-A/D-Wandler mit 10-Bit-Auflösung anstelle von zwei 8-Kanal-A/D-Wandlern mit 8-Bit-Auflösung. Die neue Speicherorganisation, die neue Reset- und Taktsteuereinheit, die interne Lautstärkeregelung und die neue Speichersteuerung sind ebenfalls enthalten.tagDie Regler und neuen I/O-Puffer stellen für die Anwendung nahezu transparente Änderungen dar. Die neuen Peripheriegeräte sind das Controller Area Network (CAN) und das asynchrone Serial Communication Interface (SCI-A).

PINBELEGUNG
Die ST92F124/F150/F250 wurden als Ersatz für die ST92F120 entwickelt. Daher sind die Pinbelegungen nahezu identisch. Die wenigen Unterschiede werden im Folgenden beschrieben:

• Clock2 wurde von Port P9.6 auf P4.1 umgeleitet.
• Analoge Eingangskanäle wurden entsprechend der folgenden Tabelle neu zugeordnet.

Tabelle 1. Zuordnung analoger Eingangskanäle

STIFT	ST92F120 Pinbelegung	ST92F124/F150/F250 Pinbelegung
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1 (P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) wurden entfernt, da SCI1 durch SCI-A ersetzt wurde.
• A21(P9.7) bis A16 (P9.2) wurden hinzugefügt, um bis zu 22 Bit extern adressieren zu können.
• 2 neue CAN-Peripheriegeräte sind verfügbar: TX0 und RX0 (CAN0) an den Ports P5.0 und P5.1 und TX1 und RX1 (CAN1) an dedizierten Pins.

RW-RESET-ZUSTAND
Im Reset-Zustand wird RW durch einen internen schwachen Pull-Up hoch gehalten, was beim ST92F120 nicht der Fall war.

SCHMITT-TRIGGER

• I/O-Ports mit speziellen Schmitt-Triggern sind bei den ST92F124/F150/F250 nicht mehr vorhanden, sondern wurden durch I/O-Ports mit Schmitt-Triggern mit hoher Hysterese ersetzt. Die zugehörigen I/O-Pins sind: P6[5-4].
• Unterschiede beim VIL und VIH. Siehe Tabelle 2.

Tabelle 2. Elektrische Eigenschaften des Schmitt-Trigger-Gleichstromeingangspegels
(VDD = 5 V ± 10 %, TA = –40 °C bis +125 °C, sofern nicht anders angegeben)

Symbol	Parameter	Gerät	Wert			Einheit
			Mindest	Typ(1)	Max
VIH	Eingang Hochpegel Standard Schmitt-Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Eingang Niedriger Pegel Standard-Schmitt-Trigger P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Niedriger Eingangspegel Hohe Hyst. Schmitt-Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Eingangshysterese Standard-Schmitt-Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Eingangshysterese Hohe Hyst. Schmitt-Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Eingangshysterese Hohe Hyst. Schmitt-Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Sofern nicht anders angegeben, basieren typische Daten auf TA = 25 °C und VDD = 5 V. Sie werden nur für Designrichtlinien angegeben, die nicht in der Produktion getestet wurden.

SPEICHERORGANISATION

Externer Speicher
Beim ST92F120 waren nur 16 Bit extern verfügbar. Beim ST92F124/F150/F250-Gerät sind nun die 22 Bit der MMU extern verfügbar. Diese Organisation dient dazu, die Adressierung von bis zu 4 externen MBytes zu erleichtern. Die Segmente 0h bis 3h und 20h bis 23h sind jedoch nicht extern verfügbar.

Flash-Sektor-Organisation
Die Sektoren F0 bis F3 haben in den 128K- und 60K-Flash-Geräten eine neue Organisation, wie in Tabelle 5 und Tabelle 6 dargestellt. Tabelle 3 und Tabelle 4 zeigen die vorherige Organisation.

Tabelle 3. Speicherstruktur für 128K Flash ST92F120 Flash-Gerät

Sektor	Adressen	Maximale Größe
TestFlash (TF) (Reserviert) OTP-Bereich Schutzregister (reserviert)	230000h bis 231F7Fh 231F80h bis 231FFBh 231FFCh bis 231FFFh	8064 Byte 124 Byte 4 Byte
Blitz 0 (F0) Blitz 1 (F1) Blitz 2 (F2) Blitz 3 (F3)	000000h bis 00FFFFh 010000h bis 01BFFFh 01C000h bis 01DFFFh 01E000h bis 01FFFFh	64 Kbyte 48 Kbyte 8 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) Emuliertes EEPROM	228000h bis 228FFFh 22C000h bis 22CFFFh 220000h bis 2203FFh	4 Kbyte 4 Kbyte 1 KByte

Tabelle 4. Speicherstruktur für 60K Flash ST92F120 Flash-Gerät

Sektor	Adressen	Maximale Größe
TestFlash (TF) (Reserviert) OTP-Bereich Schutzregister (reserviert)	230000h bis 231F7Fh 231F80h bis 231FFBh 231FFCh bis 231FFFh	8064 Byte 124 Byte 4 Byte
Flash 0 (F0) Reserviert Flash 1 (F1) Blitz 2 (F2)	000000h bis 000FFFh 001000h bis 00FFFFh 010000h bis 01BFFFh 01C000h bis 01DFFFh	4 Kbyte 60 Kbyte 48 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) Emuliertes EEPROM	228000h bis 228FFFh 22C000h bis 22CFFFh 220000h bis 2203FFh	4 Kbyte 4 KBytes 1 KBytes

Sektor	Adressen	Maximale Größe
TestFlash (TF) (Reserviert) OTP-Bereich Schutzregister (reserviert)	230000h bis 231F7Fh 231F80h bis 231FFBh 231FFCh bis 231FFFh	8064 Byte 124 Byte 4 Byte
Blitz 0 (F0) Blitz 1 (F1) Blitz 2 (F2) Blitz 3 (F3)	000000h bis 001FFFh 002000h bis 003FFFh 004000h bis 00FFFFh 010000h bis 01FFFFh	8 Kbyte 8 Kbyte 48 Kbyte 64 Kbyte

Sektor	Adressen	Maximale Größe
Hardware-emulierter EEPROM-Abschnitt
toren	228000h bis 22CFFFh	8 Kbyte
(reserviert)
Emuliertes EEPROM	220000h bis 2203FFh	1 KByte

Sektor	Adressen	Maximale Größe
TestFlash (TF) (Reserviert) OTP-Bereich Schutzregister (reserviert)	230000h bis 231F7Fh 231F80h bis 231FFBh 231FFCh bis 231FFFh	8064 Byte 124 Byte 4 Byte
Blitz 0 (F0) Blitz 1 (F1) Blitz 2 (F2) Blitz 3 (F3)	000000h bis 001FFFh 002000h bis 003FFFh 004000h bis 00BFFFh 010000h bis 013FFFh	8 Kbyte 8 Kbyte 32 Kbyte 16 Kbyte
Hardware-emulierte EEPROM-Sektoren (reserviert) Emuliertes EEPROM	228000h bis 22CFFFh   220000h bis 2203FFh	8 Kbyte   1 KByte

Da der Speicherort des Benutzer-Reset-Vektors auf die Adresse 0x000000 festgelegt ist, kann die Anwendung den Sektor F0 als 8-KByte-Benutzer-Bootloaderbereich oder die Sektoren F0 und F1 als 16-KByte-Bereich verwenden.

Speicherort des Flash- und E3PROM-Steuerregisters
Um ein Datenzeigerregister (DPR) zu speichern, werden die Flash- und E3PROM-Steuerregister (Emulated E2PROM) von Seite 0x89 auf Seite 0x88 neu zugeordnet, wo sich der E3PROM-Bereich befindet. Auf diese Weise wird nur ein DPR verwendet, um sowohl auf die E3PROM-Variablen als auch auf die Flash- und E2PROM-Steuerregister zu verweisen. Die Register sind jedoch weiterhin unter der vorherigen Adresse zugänglich. Die neuen Registeradressen sind:

• FCR 0x221000 und 0x224000
• ECR 0x221001 und 0x224001
• FESR0 0x221002 und 0x224002
• FESR1 0x221003 und 0x224003
  In der Anwendung werden diese Registerpositionen normalerweise im Linkerskript definiert file.

RESET- UND UHRSTEUEREINHEIT (RCCU)
Oszillator

Ein neuer Niedrigleistungsoszillator wird mit den folgenden Zielspezifikationen implementiert:

• Max. 200 µamp. Verbrauch im Betriebsmodus,
• 0 amp. im Halt-Modus,

PLL
Dem PLLCONF-Register (R7, Seite 246) wurde ein Bit (Bit55 FREEN) hinzugefügt, um den Free Running-Modus zu aktivieren. Der Rücksetzwert für dieses Register ist 0x07. Wenn das FREEN-Bit zurückgesetzt wird, verhält es sich genauso wie im ST92F120, d. h. die PLL wird ausgeschaltet, wenn:

• in den Stoppmodus wechseln,
• DX(2:0) = 111 im PLLCONF-Register,
• Wechseln Sie nach der WFI-Anweisung in den Energiesparmodus (Warten auf Unterbrechung oder Energiesparmodus, Warten auf Unterbrechung).

Wenn das FREEN-Bit gesetzt ist und eine der oben aufgeführten Bedingungen eintritt, wechselt die PLL in den Freilaufmodus und schwingt mit einer niedrigen Frequenz, die normalerweise bei etwa 50 kHz liegt.
Darüber hinaus wird, wenn die PLL den internen Takt bereitstellt und das Taktsignal ausfällt (beispielsweise aufgrund eines defekten oder getrennten Resonators usw.), automatisch ein Sicherheitstaktsignal bereitgestellt, sodass der ST9 einige Rettungsvorgänge durchführen kann.
Die Frequenz dieses Taktsignals hängt von den DX[0..2]-Bits des PLLCONF-Registers (R246, Seite 55) ab.
Weitere Einzelheiten finden Sie im Datenblatt ST92F124/F150/F250.

 INTERNE VOLTAGE REGLER
Beim ST92F124/F150/F250 arbeitet der Kern mit 3.3 V, während die I/Os weiterhin mit 5 V arbeiten. Um den Kern mit 3.3 V zu versorgen, wurde ein interner Regler hinzugefügt.

Eigentlich ist dieser BandtagDer Regler besteht aus 2 Reglern:

• ein Hauptbandtage-Regler (VR),
• eine niedrige Lautstärketage-Regler (LPVR).

Der HauptbandtagDer Regler (VR) liefert in allen Betriebsarten den vom Gerät benötigten Strom. Die SpannungtagDer Regler (VR) wird durch Hinzufügen eines externen Kondensators (mindestens 300 nF) an einem der beiden Vreg-Pins stabilisiert. Diese Vreg-Pins können keine anderen externen Geräte ansteuern und werden nur zur Regulierung der internen Kernstromversorgung verwendet.
Die niedrige LautstärketagDer Regler (LPVR) erzeugt ein nicht stabilisiertes Volumentage von ungefähr VDD/2, mit minimaler interner statischer Ableitung. Der Ausgangsstrom ist begrenzt, sodass er für den vollen Gerätebetrieb nicht ausreicht. Es bietet einen reduzierten Stromverbrauch, wenn sich der Chip im Energiesparmodus befindet (Wait For Interrupt, Low Power Wait For Interrupt, Stop oder Halt-Modus).
Wenn die VR aktiv ist, wird die LPVR automatisch deaktiviert.

ERWEITERTE FUNKTION TIMER

Die Hardware-Änderungen im Extended Function Timer des ST92F124/F150/F250 gegenüber dem ST92F120 betreffen nur die Interrupt-Generierungsfunktionen. Der Dokumentation wurden jedoch einige spezifische Informationen zum Forced Compare-Modus und zum One Pulse-Modus hinzugefügt. Diese Informationen finden Sie im aktualisierten Datenblatt des ST92F124/F150/F250.

Eingabeerfassung/Ausgabevergleich
Beim ST92F124/F150/F250 können die Interrupts IC1 und IC2 (OC1 und OC2) separat aktiviert werden. Dies geschieht mithilfe von 4 neuen Bits im CR3-Register:

• IC1IE=CR3[7]: Input Capture 1 Interrupt Enable. Wenn zurückgesetzt, wird der Input Capture 1 Interrupt gesperrt. Wenn gesetzt, wird ein Interrupt generiert, wenn das ICF1-Flag gesetzt ist.
• OC1IE=CR3[6]: Output Compare 1 Interrupt aktiviert. Wenn zurückgesetzt, wird der Output Compare 1 Interrupt gesperrt. Wenn gesetzt, wird ein Interrupt generiert, wenn das OCF2-Flag gesetzt ist.
• IC2IE=CR3[5]: Input Capture 2 Interrupt Enable. Wenn zurückgesetzt, wird der Input Capture 2 Interrupt gesperrt. Wenn gesetzt, wird ein Interrupt generiert, wenn das ICF2-Flag gesetzt ist.
• OC2IE=CR3[4]: Output Compare 2 Interrupt aktiviert. Wenn zurückgesetzt, wird Output Compare 2 Interrupt gesperrt. Wenn gesetzt, wird ein Interrupt generiert, wenn das OCF2-Flag gesetzt ist.
  Notiz: Die Interrupts IC1IE und IC2IE (OC1IE und OC2IE) sind bedeutungslos, wenn der ICIE (OCIE) gesetzt ist. Um berücksichtigt zu werden, muss der ICIE (OCIE) zurückgesetzt werden.

PWM-Modus
Das OCF1-Bit kann im PWM-Modus nicht per Hardware gesetzt werden, aber das OCF2-Bit wird jedes Mal gesetzt, wenn der Zähler mit dem Wert im OC2R-Register übereinstimmt. Dies kann einen Interrupt erzeugen, wenn das OCIE gesetzt ist oder wenn das OCIE zurückgesetzt und OC2IE gesetzt ist. Dieser Interrupt ist für alle Anwendungen hilfreich, bei denen Impulsbreiten oder Perioden interaktiv geändert werden müssen.

A/D-WANDLER (ADC)
Ein neuer A/D-Wandler mit den folgenden Hauptfunktionen wurde hinzugefügt:

• 16 Kanäle,
• 10-Bit-Auflösung,
• 4 MHz maximale Frequenz (ADC-Takt),
• 8 ADC-Taktzyklen für samplange Zeit,
• 20 ADC-Taktzyklen für die Konvertierungszeit,
• Null-Eingangswert 0x0000,
• Skalenendwert 0xFFC0,
• Die absolute Genauigkeit beträgt ± 4 LSB.

Dieser neue A/D-Wandler hat die gleiche Architektur wie der vorherige. Er unterstützt immer noch die analoge Watchdog-Funktion, verwendet jetzt aber nur zwei der 2 Kanäle. Diese beiden Kanäle sind zusammenhängend und die Kanaladressen können per Software ausgewählt werden. Bei der vorherigen Lösung mit zwei ADC-Zellen waren vier analoge Watchdog-Kanäle verfügbar, allerdings an festen Kanaladressen, den Kanälen 16 und 2.
Eine Beschreibung des neuen A/D-Wandlers finden Sie im aktualisierten Datenblatt ST92F124/F150/F250.
 I²C

I²C IERRP-BIT-RESET
Auf dem ST92F124/F150/F250 I²C kann das IERRP-Bit (I2CISR) per Software zurückgesetzt werden, selbst wenn eines der folgenden Flags gesetzt ist:

• SCLF, ADDTX, AF, STOPF, ARLO und BERR im I2CSR2-Register
• SB-Bit im I2CSR1-Register

Dies gilt nicht für den ST92F120 I²C: Das IERRP-Bit kann nicht per Software zurückgesetzt werden, wenn eines dieser Flags gesetzt ist. Aus diesem Grund wird beim ST92F120 die entsprechende Interruptroutine (die nach einem ersten Ereignis aufgerufen wurde) sofort erneut aufgerufen, wenn während der ersten Routineausführung ein anderes Ereignis aufgetreten ist.

EVENTANFRAGE STARTEN
Ein Unterschied zwischen dem ST92F120 und dem ST92F124/F150/F250 I²C besteht im Mechanismus zur START-Bit-Generierung.
Um ein START-Ereignis zu generieren, setzt der Anwendungscode die START- und ACK-Bits im I2CCR-Register:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Wenn die Option zur Compileroptimierung nicht ausgewählt ist, wird es folgendermaßen in Assembler übersetzt:

• – oder R240,#12
• – ld r0,R240
• – ld R240,r0

Der OR-Befehl setzt das Startbit. Beim ST92F124/F150/F250 führt die Ausführung des zweiten Ladebefehls zu einer zweiten START-Ereignisanforderung. Dieses zweite START-Ereignis tritt nach der nächsten Byteübertragung auf.
Wenn eine der Compileroptimierungsoptionen ausgewählt ist, fordert der Assemblercode kein zweites START-Ereignis an:
– oder R240,#12

NEUE PERIPHERIEGERÄTE

• Es wurden bis zu 2 CAN-Zellen (Controller Area Network) hinzugefügt. Spezifikationen finden Sie im aktualisierten Datenblatt ST92F124/F150/F250.
• Es sind bis zu 2 SCIs verfügbar: SCI-M (Multi-protocol SCI) ist dasselbe wie beim ST92F120, aber SCI-A (Asynchronous SCI) ist neu. Die Spezifikationen für dieses neue Peripheriegerät finden Sie im aktualisierten Datenblatt für ST92F124/F150/F250.

2 HARDWARE- UND SOFTWAREÄNDERUNGEN AM APPLICATION BOARD

PINBELEGUNG

• Aufgrund der Neuzuordnung kann CLOCK2 nicht in derselben Anwendung verwendet werden.
• SCI1 kann nur im asynchronen Modus (SCI-A) verwendet werden.
• Die Änderungen an der Zuordnung der analogen Eingangskanäle können problemlos per Software vorgenommen werden.

INTERNE VOLTAGE REGLER
Aufgrund der Anwesenheit des internen VolumenstagFür den Regler sind externe Kondensatoren an den Vreg-Pins erforderlich, um dem Kern eine stabilisierte Stromversorgung zu bieten. Beim ST92F124/F150/F250 arbeitet der Kern mit 3.3 V, während die I/Os immer noch mit 5 V arbeiten. Der empfohlene Mindestwert beträgt 600 nF oder 2*300 nF und der Abstand zwischen den Vreg-Pins und den Kondensatoren muss auf ein Minimum beschränkt werden.
Es sind keine weiteren Änderungen an der Hardware-Anwendungsplatine erforderlich.

FLASH- UND EEPROM-STEUERREGISTER UND SPEICHERORGANISATION
Um 1 DPR zu sparen, können die Symboladressdefinitionen, die den Flash- und EEPROM-Steuerregistern entsprechen, geändert werden. Dies geschieht im Allgemeinen im Linker-Skript file. Die 4 Register FCR, ECR und FESR[0:1] wurden jeweils bei 0x221000, 0x221001, 0x221002 und 0x221003 definiert.
Die 128-Kbyte-Flash-Sektor-Reorganisation betrifft auch das Linker-Skript file. Es muss im Einklang mit der neuen Branchenorganisation geändert werden.
Eine Beschreibung der neuen Flash-Sektororganisation finden Sie in Abschnitt 1.4.2.

Reset- und Uhrsteuerungseinheit

Oszillator
Quarzoszillator
Auch wenn die Kompatibilität mit dem ST92F120-Platinendesign gewahrt bleibt, wird das Einfügen eines 1MOhm-Widerstands parallel zum externen Quarzoszillator auf einer ST92F124/F150/F250-Anwendungsplatine nicht mehr empfohlen.

Leckagen
Während der ST92F120 empfindlich auf Leckströme von GND zu OSCIN reagiert, reagiert der ST92F124/F1 50/F250 empfindlich auf Leckströme von VDD zu OSCIN. Es wird empfohlen, den Quarzoszillator auf der Leiterplatte mit einem Erdungsring zu umgeben und bei Bedarf eine Schutzfolie aufzutragen, um Feuchtigkeitsproblemen vorzubeugen.
Externe Uhr
Auch wenn die Kompatibilität mit dem ST92F120-Platinendesign gewahrt bleibt, wird empfohlen, den externen Takt auf den OSCOUT-Eingang anzuwenden.
Der Vorteiltages sind:

• Es kann ein Standard-TTL-Eingangssignal verwendet werden, während das ST92F120 Vil auf der externen Uhr zwischen 400 mV und 500 mV liegt.
• der externe Widerstand zwischen OSCOUT und VDD ist nicht erforderlich.

PLL
Standardmodus
Der zurückgesetzte Wert des PLLCONF-Registers (p55, R246) startet die Anwendung auf die gleiche Weise wie im ST92F120. Um den Freilaufmodus unter den in Abschnitt 1.5 beschriebenen Bedingungen zu verwenden, muss das Bit PLLCONF[7] gesetzt sein.

Sicherheitsuhrmodus
Wenn beim ST92F120 das Taktsignal verschwindet und der ST9-Kern und die Peripherieuhr gestoppt werden, kann nichts getan werden, um die Anwendung in einen sicheren Zustand zu versetzen.
Das ST92F124/F150/F250-Design führt das Sicherheitstaktsignal ein, die Anwendung kann in einem sicheren Zustand konfiguriert werden.
Wenn das Taktsignal verschwindet (beispielsweise aufgrund eines defekten oder getrennten Resonators), tritt das PLL-Entsperrereignis auf.
Die sicherere Möglichkeit, dieses Ereignis zu verwalten, besteht darin, den externen Interrupt INTD0 zu aktivieren und ihn der RCCU zuzuweisen, indem Sie das Bit INT_SEL im CLKCTL-Register setzen.
Die zugehörige Interruptroutine prüft die Interruptquelle (siehe Kapitel 7.3.6 „Interruptgenerierung“ im Datenblatt ST92F124/F150/F250) und konfiguriert die Anwendung in einem sicheren Zustand.
Hinweis: Die Peripherieuhr wird nicht angehalten und alle vom Mikrocontroller generierten externen Signale (z. B. PWM, serielle Kommunikation usw.) müssen während der ersten von der Interruptroutine ausgeführten Anweisungen angehalten werden.

ERWEITERTE FUNKTION TIMER
Eingabe erfassen/Ausgabe vergleichen
Um einen Timer-Interrupt zu generieren, muss ein für den ST92F120 entwickeltes Programm in bestimmten Fällen aktualisiert werden:

• Wenn die Timer-Interrupts IC1 und IC2 (OC1 und OC2) beide verwendet werden, muss ICIE (OCIE) im Register CR1 gesetzt werden. Der Wert von IC1IE und IC2IE (OC1IE und OC2IE) im Register CR3 ist nicht signifikant. Das Programm muss in diesem Fall also nicht geändert werden.
• Wenn nur ein Interrupt benötigt wird, muss ICIE (OCIE) zurückgesetzt und je nach verwendetem Interrupt IC1IE oder IC2IE (OC1IE oder OC2IE) gesetzt werden.
• Wenn keiner der Timer-Interrupts verwendet wird, müssen ICIE, IC1IE und IC2IE (OCIE, OC1IE und OC2IE) alle zurückgesetzt werden.

PWM-Modus
Jetzt kann jedes Mal ein Timer-Interrupt generiert werden, wenn Counter = OC2R ist:

• Um es zu aktivieren, stellen Sie OCIE oder OC2IE ein,
• Um es zu deaktivieren, setzen Sie OCIE und OC2IE zurück.

10-BIT-ADC
Da der neue ADC völlig anders ist, muss das Programm aktualisiert werden:

• Alle Datenregister sind 10 Bit lang, einschließlich der Schwellenwertregister. Daher ist jedes Register in zwei 8-Bit-Register unterteilt: ein oberes Register und ein unteres Register, in denen nur die 2 höchstwertigen Bits verwendet werden:
• Der Startkonvertierungskanal wird jetzt durch die Bits CLR1[7:4] (Pg63, R252) definiert.
• Die analogen Watchdog-Kanäle werden durch die Bits CLR1[3:0] ausgewählt. Die einzige Bedingung ist, dass die beiden Kanäle zusammenhängend sein müssen.
• Der ADC-Takt wird mit CLR2[7:5] (Pg63, R253) ausgewählt.
• Interruptregister wurden nicht geändert.

Aufgrund der größeren Länge der ADC-Register ist die Registerzuordnung anders. Die Position der neuen Register ist in der Beschreibung des ADC im aktualisierten Datenblatt ST92F124/F150/F250 angegeben.
I²C

IERRP-BIT-RÜCKSETZUNG
In der ST92F124/F150/F250-Interruptroutine, die dem Ereignis „Error Pending“ (IERRP ist gesetzt) ​​gewidmet ist, muss eine Softwareschleife implementiert werden.
Diese Schleife prüft jedes Flag und führt die entsprechenden erforderlichen Aktionen aus. Die Schleife wird erst beendet, wenn alle Flags zurückgesetzt wurden.
Am Ende dieser Softwareschleifenausführung wird das IERRP-Bit durch die Software zurückgesetzt und der Code verlässt die Interruptroutine.

START-Ereignisanfrage
Um unerwünschte doppelte START-Ereignisse zu vermeiden, verwenden Sie eine der Compiler-Optimierungsoptionen im Makefile.

Zum Beispiel:
CFLAGS = -m$(MODELL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

AKTUALISIEREN UND NEUKONFIGURATION IHRES ST9 HDS2V2-EMULATORS

EINFÜHRUNG
In diesem Abschnitt erfahren Sie, wie Sie die Firmware Ihres Emulators aktualisieren oder ihn neu konfigurieren, um eine ST92F150-Sonde zu unterstützen. Nachdem Sie Ihren Emulator neu konfiguriert haben, um eine ST92F150-Sonde zu unterstützen, können Sie ihn wieder so konfigurieren, dass er eine andere Sonde unterstützt (z. B.ample eine ST92F120-Sonde), indem Sie das gleiche Verfahren befolgen und die geeignete Sonde auswählen.

Voraussetzungen für die Aktualisierung und/oder Neukonfiguration Ihres Emulators
Die folgenden ST9 HDS2V2-Emulatoren und Emulationssonden unterstützen Upgrades und/oder Neukonfiguration mit neuer Sondenhardware:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 und ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Bevor Sie versuchen, das Upgrade/die Neukonfiguration Ihres Emulators durchzuführen, müssen Sie sicherstellen, dass ALLE der folgenden Bedingungen erfüllt sind:
• Die Monitorversion Ihres ST9-HDS2V2-Emulators ist höher oder gleich 2.00. [Sie können die Monitorversion Ihres Emulators im Feld „Ziel“ des Fensters „Info zu ST9+ Visual Debug“ sehen, das Sie öffnen, indem Sie im Hauptmenü von ST9+ Visual Debug „Hilfe > Info“ auswählen.]
• Wenn auf Ihrem PC das Betriebssystem Windows® NT® läuft, müssen Sie über Administratorrechte verfügen.
• Sie müssen die ST9+ V6.1.1 (oder höher) Toolchain auf dem Host-PC installiert haben, der mit Ihrem ST9 HDS2V2-Emulator verbunden ist.

SO AKTUALISIEREN/REKONFIGURIEREN SIE IHREN ST9 HDS2V2-EMULATOR
Das Verfahren zeigt Ihnen, wie Sie Ihren ST9 HDS2V2-Emulator aktualisieren/neu konfigurieren. Stellen Sie sicher, dass Sie alle Voraussetzungen erfüllen, bevor Sie beginnen. Andernfalls könnten Sie Ihren Emulator durch dieses Verfahren beschädigen.

1. Stellen Sie sicher, dass Ihr ST9 HDS2V2-Emulator über den Parallelport mit Ihrem Host-PC verbunden ist, auf dem entweder Windows ® 95, 98, 2000 oder NT ® läuft. Wenn Sie Ihren Emulator für die Verwendung mit einer neuen Sonde neu konfigurieren, muss die neue Sonde mithilfe der drei Flexkabel physisch mit der HDS2V2-Hauptplatine verbunden werden.
2. Wählen Sie auf dem Host-PC unter Windows® „Start > Ausführen…“.
3. Klicken Sie auf die Schaltfläche „Durchsuchen“, um zu dem Ordner zu navigieren, in dem Sie die ST9+ V6.1.1 Toolchain installiert haben. Standardmäßig lautet der Installationsordnerpfad C:\ST9PlusV6.1.1\… Navigieren Sie im Installationsordner zum Unterordner ..\downloader\.
4. Suchen Sie nach ..\downloader\ \-Verzeichnis, das dem Namen des Emulators entspricht, den Sie aktualisieren/konfigurieren möchten.
   Zum BeispielampWenn Sie Ihren ST92F120-Emulator für die Verwendung mit der ST92F150-EMU2-Emulationssonde neu konfigurieren möchten, navigieren Sie zu ..\downloader\ \-Verzeichnis.
   5. Wählen Sie dann das Verzeichnis aus, das der Version entspricht, die Sie installieren möchten (z. B.ample, die Version V1.01 befindet sich in ..\downloader\ \v92\) und wählen Sie die file (zum BeispielampDatei „setup_st92f150.bat“).
   6. Klicken Sie auf Öffnen.
   7. Klicken Sie im Fenster „Ausführen“ auf „OK“. Das Update wird gestartet. Folgen Sie einfach den Anweisungen auf dem Bildschirm Ihres PCs.
   WARNUNG: Beenden Sie den Emulator oder das Programm nicht, während das Update läuft! Ihr Emulator könnte beschädigt werden!

„DIE VORLIEGENDE ANMERKUNG DIENT NUR ALS RICHTLINIE UND SOLL KUNDEN INFORMATIONEN ÜBER IHRE PRODUKTE BEREITSTELLEN, DAMIT SIE ZEIT SPAREN. STMICROELECTRONICS KANN AUS DIESEM GRUND NICHT FÜR DIREKTE, INDIREKTE ODER FOLGESCHÄDEN IN BEZUG AUF ANSPRÜCHE VERANTWORTLICH GEMACHT WERDEN, DIE SICH AUS DEM INHALT EINES SOLCHEN HINWEISES UND/ODER DER VERWENDUNG DER HIER ENTHALTENEN INFORMATIONEN DURCH KUNDEN IM ZUSAMMENHANG MIT IHREN PRODUKTEN ERGEBEN.“

Die bereitgestellten Informationen gelten als richtig und zuverlässig. STMicroelectronics übernimmt jedoch keine Verantwortung für die Folgen der Verwendung dieser Informationen oder für Patentverletzungen oder andere Rechte Dritter, die sich aus der Verwendung dieser Informationen ergeben können. Es wird weder stillschweigend noch anderweitig eine Lizenz im Rahmen von Patenten oder Patentrechten von STMicroelectronics gewährt. Die in dieser Veröffentlichung genannten Spezifikationen können ohne vorherige Ankündigung geändert werden. Diese Veröffentlichung ersetzt alle zuvor bereitgestellten Informationen. STMicroelectronics-Produkte dürfen ohne die ausdrückliche schriftliche Genehmigung von STMicroelectronics nicht als kritische Komponenten in lebenserhaltenden Geräten oder Systemen verwendet werden.
Das ST-Logo ist ein eingetragenes Warenzeichen von STMicroelectronics
2003 STMicroelectronics – Alle Rechte vorbehalten.

Der Kauf von I2C-Komponenten durch STMicroelectronics beinhaltet eine Lizenz gemäß dem Philips I2C-Patent. Rechte zur Verwendung dieser Komponenten in einem I2C-System werden gewährt, sofern das System der von Philips definierten I2C-Standardspezifikation entspricht.
STMicroelectronics-Unternehmensgruppe
Australien – Brasilien – Kanada – China – Finnland – Frankreich – Deutschland – Hongkong – Indien – Israel – Italien – Japan
Malaysia – Malta – Marokko – Singapur – Spanien – Schweden – Schweiz – Vereinigtes Königreich – USA
http://www.st.com

Dokumente / Ressourcen

STMicroelectronics ST92F120 Embedded-Anwendungen [pdf] Anweisungen ST92F120 Eingebettete Anwendungen, ST92F120, Eingebettete Anwendungen, Anwendungen

Verweise

• Bedienungsanleitung