Aplicaciones integradas STMicroelectronics ST92F120

INTRODUCCIÓN

Los microcontroladores para aplicaciones embebidas tienden a integrar cada vez más periféricos así como memorias de mayor tamaño. Proporcionar los productos adecuados con las funciones adecuadas, como Flash, EEPROM emulada y una amplia gama de periféricos al precio adecuado, siempre es un desafío. Por eso es obligatorio reducir periódicamente el tamaño del troquel del microcontrolador tan pronto como la tecnología lo permita. Este importante paso se aplica al ST92F120.
El propósito de este documento es presentar las diferencias entre el microcontrolador ST92F120 en tecnología de 0.50 micrones versus el ST92F124/F150/F250 en tecnología de 0.35 micrones. Proporciona algunas pautas para actualizar aplicaciones tanto en sus aspectos de software como de hardware.
En la primera parte de este documento, se enumeran las diferencias entre los dispositivos ST92F120 y ST92F124/F150/F250. En la segunda parte se describen las modificaciones necesarias para el hardware y software de la aplicación.

ACTUALIZACIÓN DEL ST92F120 AL ST92F124/F150/F250
Los microcontroladores ST92F124/F150/F250 que utilizan tecnología de 0.35 micrones son similares a los microcontroladores ST92F120 que utilizan tecnología de 0.50 micrones, pero se utiliza la reducción para agregar algunas características nuevas y mejorar el rendimiento de los dispositivos ST92F124/F150/F250. Casi todos los periféricos mantienen las mismas características, por lo que este documento se centra únicamente en los apartados modificados. Si no hay diferencia entre el periférico de 0.50 micras respecto al de 0.35, más allá de su tecnología y metodología de diseño, no se presenta el periférico. El nuevo convertidor analógico a digital (ADC) es el cambio más importante. Este ADC utiliza un único convertidor A/D de 16 canales con resolución de 10 bits en lugar de dos convertidores A/D de 8 canales con resolución de 8 bits. La nueva organización de la memoria, nueva unidad de control de reset y reloj, volumen interno.tagLos reguladores y los nuevos buffers de E/S serán cambios casi transparentes para la aplicación. Los nuevos periféricos son la red de área del controlador (CAN) y la interfaz de comunicación en serie asíncrona (SCI-A).

CONFIGURACIÓN
El ST92F124/F150/F250 fue diseñado para poder reemplazar al ST92F120. Por tanto, la distribución de pines es casi la misma. Las pocas diferencias se describen a continuación:

• Clock2 fue reasignado del puerto P9.6 al P4.1
• Los canales de entrada analógica se reasignaron según la siguiente tabla.

Tabla 1. Asignación de canales de entrada analógica

ALFILER	Distribución de pines ST92F120	Distribución de pines ST92F124/F150/F250
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) se eliminaron porque SCI1 fue reemplazado por SCI-A.
• Se agregaron desde A21(P9.7) hasta A16 (P9.2) para poder direccionar hasta 22 bits externamente.
• Están disponibles 2 nuevos dispositivos periféricos CAN: TX0 y RX0 (CAN0) en los puertos P5.0 y P5.1 y TX1 y RX1 (CAN1) en pines dedicados.

ESTADO DE REINICIO DE RW
En el estado de reinicio, RW se mantiene alto con un pull-up interno débil, mientras que no estaba en el ST92F120.

DISPARADORES SCHMITT

• Los puertos de E/S con activadores Schmitt especiales ya no están presentes en el ST92F124/F150/F250, pero se reemplazan por puertos de E/S con activadores Schmitt de alta histéresis. Los pines de E/S relacionados son: P6[5-4].
• Diferencias sobre el VIL y el VIH. Ver Tabla 2.

Tabla 2. Características eléctricas de CC del disparador Schmitt del nivel de entrada
(VDD = 5 V ± 10 %, TA = –40 °C a +125 °C, a menos que se especifique lo contrario)

Símbolo	Parámetro	Dispositivo	Valor			Unidad
			Mínimo	Tipo(1)	Máximo
VIH	Entrada de disparador Schmitt estándar de alto nivel P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Entrada de disparo Schmitt estándar de bajo nivel P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Nivel bajo de entrada Gatillo Hyst.Schmitt alto P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Histéresis de entrada Disparador Schmitt estándar P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Histéresis de entrada Alto hist. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Histéresis de entrada Alto hist. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

A menos que se indique lo contrario, los datos típicos se basan en TA= 25°C y VDD= 5V. Sólo se informan para líneas guía de diseño que no se prueban en producción.

ORGANIZACIÓN DE LA MEMORIA

Memoria externa
En el ST92F120, sólo había 16 bits disponibles externamente. Ahora, en el dispositivo ST92F124/F150/F250, los 22 bits de la MMU están disponibles externamente. Esta organización se utiliza para facilitar el direccionamiento de hasta 4 Mbytes externos. Pero los segmentos de 0h a 3h y de 20h a 23h no están disponibles externamente.

Organización del sector flash
Los sectores F0 a F3 tienen una nueva organización en los dispositivos Flash de 128K y 60K como se muestra en la Tabla 5 y la Tabla 6. La Tabla 3 y la Tabla 4 muestran la organización anterior.

Tabla 3. Estructura de memoria para el dispositivo flash ST128F92 de 120 K

Sector	Direcciones	Tamaño máximo
TestFlash (TF) (Reservado) Área de la OTP Registros de Protección (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Parpadeo 0 (F0) Parpadeo 1 (F1) Parpadeo 2 (F2) Parpadeo 3 (F3)	000000h a 00FFFFh 010000h a 01BFFFh 01C000h a 01DFFFh 01E000h a 01FFFFh	64 kilobytes 48 kilobytes 8 kilobytes 8 kilobytes
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulada	228000h a 228FFFh 22C000h a 22CFFFh 220000h a 2203FFh	4 kilobytes 4 kilobytes 1 KB

Tabla 4. Estructura de memoria para el dispositivo flash ST60F92 de 120 K

Sector	Direcciones	Tamaño máximo
TestFlash (TF) (Reservado) Área de la OTP Registros de Protección (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flash 0 (F0) Reservado Flash 1 (F1) Parpadeo 2 (F2)	000000h a 000FFFh 001000h a 00FFFFh 010000h a 01BFFFh 01C000h a 01DFFFh	4 kilobytes 60 kilobytes 48 kilobytes 8 kilobytes
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulada	228000h a 228FFFh 22C000h a 22CFFFh 220000h a 2203FFh	4 kilobytes 4 Kbytes 1 Kbyte

Sector	Direcciones	Tamaño máximo
Área OTP TestFlash (TF) (Reservada) Registros de Protección (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Parpadeo 0 (F0) Parpadeo 1 (F1) Parpadeo 2 (F2) Parpadeo 3 (F3)	000000h a 001FFFh 002000h a 003FFFh 004000h a 00FFFFh 010000h a 01FFFFh	8 kilobytes 8 kilobytes 48 kilobytes 64 kilobytes

Sector	Direcciones	Tamaño máximo
Sección de EEPROM emulada por hardware
tores	228000h a 22CFFFh	8 kilobytes
(reservado)
EEPROM emulada	220000h a 2203FFh	1 KB

Sector	Direcciones	Tamaño máximo
TestFlash (TF) (Reservado) Área de la OTP Registros de Protección (reservados)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Parpadeo 0 (F0) Parpadeo 1 (F1) Parpadeo 2 (F2) Parpadeo 3 (F3)	000000h a 001FFFh 002000h a 003FFFh 004000h a 00BFFFh 010000h a 013FFFh	8 kilobytes 8 kilobytes 32 kilobytes 16 kilobytes
Sectores EEPROM emulados por hardware (reservado) EEPROM emulada	228000h a 22CFFFh   220000h a 2203FFh	8 kilobytes   1 KB

Dado que la ubicación del vector de reinicio del usuario está configurada en la dirección 0x000000, la aplicación puede usar el sector F0 como un área del cargador de arranque del usuario de 8 Kbytes, o los sectores F0 y F1 como un área de 16 Kbytes.

Ubicación del registro de control de Flash y E3PROM
Para guardar un registro de puntero de datos (DPR), los registros de control Flash y E3PROM (E2PROM emulado) se reasignan de la página 0x89 a la página 0x88 donde se encuentra el área E3PROM. De esta manera, solo se utiliza un DPR para apuntar tanto a las variables E3PROM como a los registros de control Flash y E2PROM. Pero los registros siguen siendo accesibles en la dirección anterior. Las nuevas direcciones de registro son:

• FCR 0x221000 y 0x224000
• ECR 0x221001 y 0x224001
• FESR0 0x221002 y 0x224002
• FESR1 0x221003 y 0x224003
  En la aplicación, estas ubicaciones de registros generalmente se definen en el script del vinculador. file.

UNIDAD DE CONTROL DE RESET Y RELOJ (RCCU)
Oscilador

Se implementa un nuevo oscilador de baja potencia con las siguientes especificaciones objetivo:

• Máx. 200 µamp. consumo en modo Running,
• 0 amp. en modo detenido,

LLP
Se agregó un bit (bit7 FREEN) al registro PLLCONF (R246, página 55), esto es para habilitar el modo de ejecución libre. El valor de reinicio para este registro es 0x07. Cuando se restablece el bit FREEN, tiene el mismo comportamiento que en el ST92F120, lo que significa que el PLL se desactiva cuando:

• entrar en modo de parada,
• DX(2:0) = 111 en el registro PLLCONF,
• ingresando a modos de bajo consumo (esperar interrupción o espera de interrupción de bajo consumo) siguiendo las instrucciones WFI.

Cuando se establece el bit FREEN y se produce cualquiera de las condiciones enumeradas anteriormente, el PLL ingresa al modo de funcionamiento libre y oscila a una frecuencia baja que generalmente es de aproximadamente 50 kHz.
Además, cuando el PLL proporciona el reloj interno, si la señal del reloj desaparece (por ejemplo, debido a un resonador roto o desconectado...), se proporciona automáticamente una señal del reloj de seguridad, lo que permite al ST9 realizar algunas operaciones de rescate.
La frecuencia de esta señal de reloj depende de los bits DX[0..2] del registro PLLCONF (R246, página 55).
Consulte la hoja de datos ST92F124/F150/F250 para obtener más detalles.

 VOLUMEN INTERNOTAGE REGULADOR
En el ST92F124/F150/F250, el núcleo funciona a 3.3 V, mientras que las E/S siguen funcionando a 5 V. Para suministrar energía de 3.3 V al núcleo, se ha agregado un regulador interno.

En realidad, este vol.tagEl regulador consta de 2 reguladores:

• un volumen principaltagregulador electrónico (VR),
• un volumen de energía bajotagregulador electrónico (LPVR).

El volumen principaltagEl regulador (VR) suministra la corriente requerida por el dispositivo en todos los modos de funcionamiento. el volumentagEl regulador (VR) se estabiliza agregando un capacitor externo (300 nF mínimo) en uno de los dos pines Vreg. Estos pines Vreg no pueden controlar otros dispositivos externos y solo se usan para regular la fuente de alimentación del núcleo interno.
El vol de baja potenciatagEl regulador (LPVR) genera un vol no estabilizado.tage de aproximadamente VDD/2, con disipación estática interna mínima. La corriente de salida es limitada, por lo que no es suficiente para el modo de funcionamiento completo del dispositivo. Proporciona un consumo de energía reducido cuando el chip está en modo de bajo consumo (modos de espera de interrupción, espera de interrupción de bajo consumo, parada o parada).
Cuando el VR está activo, el LPVR se desactiva automáticamente.

TEMPORIZADOR DE FUNCIÓN AMPLIADA

Las modificaciones de hardware en el temporizador de función extendida del ST92F124/F150/F250 en comparación con el ST92F120 solo se refieren a las funciones de generación de interrupciones. Pero se ha agregado información específica a la documentación sobre el modo de comparación forzada y el modo de un pulso. Esta información se puede encontrar en la hoja de datos ST92F124/F150/F250 actualizada.

Captura de entrada/Comparación de salida
En ST92F124/F150/F250, las interrupciones IC1 e IC2 (OC1 y OC2) se pueden habilitar por separado. Esto se hace usando 4 bits nuevos en el registro CR3:

• IC1IE=CR3[7]: Captura de entrada 1 Interrupción habilitada. Si se restablece, la interrupción de Captura de entrada 1 se inhibe. Cuando se establece, se genera una interrupción si se establece el indicador ICF1.
• OC1IE=CR3[6]: Comparación de salida 1 Habilitación de interrupción. Cuando se reinicia, se inhibe la interrupción de comparación de salida 1. Cuando se establece, se genera una interrupción si se establece el indicador OCF2.
• IC2IE=CR3[5]: Habilitación de interrupción de captura de entrada 2. Cuando se restablece, se inhibe la interrupción de Captura de entrada 2. Cuando se establece, se genera una interrupción si se establece el indicador ICF2.
• OC2IE=CR3[4]: Comparación de salida 2 Habilitación de interrupción. Cuando se reinicia, se inhibe la interrupción de comparación de salida 2. Cuando se establece, se genera una interrupción si se establece el indicador OCF2.
  Nota: Las interrupciones IC1IE e IC2IE (OC1IE y OC2IE) no son significativas si ICIE (OCIE) está configurada. Para ser tenido en cuenta, se debe restablecer el ICIE (OCIE).

Modo PWM
El bit OCF1 no se puede configurar mediante hardware en modo PWM, pero el bit OCF2 se establece cada vez que el contador coincide con el valor en el registro OC2R. Esto puede generar una interrupción si se configura OCIE o si se restablece OCIE y se configura OC2IE. Esta interrupción ayudará a cualquier aplicación donde los anchos o períodos de pulso deban cambiarse de forma interactiva.

CONVERTIDOR A/D (ADC)
Se ha añadido un nuevo conversor A/D con las siguientes características principales:

• 16 canales,
• resolución de 10 bits,
• Frecuencia máxima de 4 MHz (reloj ADC),
• 8 ciclos de reloj ADC durante samptiempo de permanencia,
• Ciclo de reloj de 20 ADC para tiempo de conversión,
• Lectura de entrada cero 0x0000,
• Lectura de escala completa 0xFFC0,
• La precisión absoluta es ± 4 LSB.

Este nuevo conversor A/D tiene la misma arquitectura que el anterior. Todavía admite la función de vigilancia analógica, pero ahora utiliza sólo 2 de los 16 canales. Estos 2 canales son contiguos y las direcciones de los canales se pueden seleccionar mediante software. Con la solución anterior que utilizaba dos celdas ADC, cuatro canales de vigilancia analógicos estaban disponibles pero con direcciones de canal fijas, canales 6 y 7.
Consulte la hoja de datos ST92F124/F150/F250 actualizada para obtener la descripción del nuevo convertidor A/D.
 Yo²C

RESTABLECIMIENTO DE BITS I²C IERRP
En ST92F124/F150/F250 I²C, el bit IERRP (I2CISR) se puede restablecer mediante software incluso si uno de los siguientes indicadores está configurado:

• SCLF, ADDTX, AF, STOPF, ARLO y BERR en el registro I2CSR2
• Bit SB en el registro I2CSR1

No es cierto para el ST92F120 I²C: el bit IERRP no se puede restablecer mediante software si uno de estos indicadores está configurado. Por esta razón, en el ST92F120, la rutina de interrupción correspondiente (ingresada después de un primer evento) se vuelve a ingresar inmediatamente si ocurrió otro evento durante la ejecución de la primera rutina.

SOLICITUD DE INICIO DEL EVENTO
Existe una diferencia entre el ST92F120 y el ST92F124/F150/F250 I²C en el mecanismo de generación de bits de INICIO.
Para generar un evento de INICIO, el código de la aplicación establece los bits de INICIO y ACK en el registro I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Sin seleccionar la opción de optimización del compilador, se traduce en ensamblador de la siguiente manera:

• – o R240,#12
• – ldr0,R240
• – ldR240,r0

La instrucción OR establece el bit de inicio. En ST92F124/F150/F250, la segunda ejecución de la instrucción de carga da como resultado una segunda solicitud de evento INICIO. Este segundo evento START ocurre después de la transmisión del siguiente byte.
Con cualquiera de las opciones de optimización del compilador seleccionadas, el código ensamblador no solicita un segundo evento START:
– o R240,#12

NUEVOS PERIFÉRICOS

• Se han agregado hasta 2 celdas CAN (Red de área del controlador). Las especificaciones están disponibles en la hoja de datos ST92F124/F150/F250 actualizada.
• Hay hasta 2 SCI disponibles: el SCI-M (SCI multiprotocolo) es el mismo que en el ST92F120, pero el SCI-A (SCI asíncrono) es nuevo. Las especificaciones de este nuevo periférico están disponibles en la hoja de datos ST92F124/F150/F250 actualizada.

2 MODIFICACIONES DE HARDWARE Y SOFTWARE A LA TARJETA DE APLICACIÓN

CONFIGURACIÓN

• Debido a su reasignación, CLOCK2 no se puede utilizar en la misma aplicación.
• SCI1 sólo se puede utilizar en modo asíncrono (SCI-A).
• Las modificaciones del mapeo de los canales de entrada analógica se pueden manejar fácilmente mediante software.

VOLUMEN INTERNOTAGE REGULADOR
Debido a la presencia del vol internotagEn el regulador, se requieren condensadores externos en los pines Vreg para proporcionar al núcleo una fuente de alimentación estabilizada. En el ST92F124/F150/F250, el núcleo funciona a 3.3 V, mientras que las E/S siguen funcionando a 5 V. El valor mínimo recomendado es 600 nF o 2*300 nF y la distancia entre los pines Vreg y los condensadores debe mantenerse al mínimo.
No es necesario realizar otras modificaciones en la placa de aplicación de hardware.

REGISTROS DE CONTROL FLASH Y EEPROM Y ORGANIZACIÓN DE LA MEMORIA
Para guardar 1 DPR, se pueden modificar las definiciones de direcciones de símbolos que corresponden a los registros de control Flash y EEPROM. Esto generalmente se hace en el script del enlazador. file. Los 4 registros, FCR, ECR y FESR[0:1], se han definido en 0x221000, 0x221001, 0x221002 y 0x221003, respectivamente.
La reorganización del sector Flash de 128 Kbytes también afecta al script del enlazador file. Deberá modificarse de conformidad con la nueva organización sectorial.
Consulte la Sección 1.4.2 para obtener la descripción de la nueva organización del sector Flash.

UNIDAD DE CONTROL DE RESET Y RELOJ

Oscilador
Oscilador de cristal
Incluso si se mantiene la compatibilidad con el diseño de la placa ST92F120, ya no se recomienda insertar una resistencia de 1 MOhm en paralelo con el oscilador de cristal externo en una placa de aplicación ST92F124/F150/F250.

Fugas
Mientras que el ST92F120 es sensible a las fugas de GND a OSCIN, el ST92F124/F1 50/F250 es sensible a las fugas de VDD a OSCIN. Se recomienda rodear el oscilador de cristal por un anillo de tierra en la placa de circuito impreso y aplicar una película de recubrimiento para evitar problemas de humedad, si es necesario.
Reloj externo
Incluso si se mantiene la compatibilidad con el diseño de la placa ST92F120, se recomienda aplicar el reloj externo en la entrada OSCOUT.
La ventajatages son:

• Se puede utilizar una señal de entrada TTL estándar, mientras que el ST92F120 Vil en el reloj externo está entre 400 mV y 500 mV.
• No se requiere la resistencia externa entre OSCOUT y VDD.

LLP
Modo estándar
El valor de reinicio del registro PLLCONF (p55, R246) iniciará la aplicación de la misma manera que en el ST92F120. Para utilizar el modo de ejecución libre en las condiciones descritas en la Sección 1.5, se debe establecer el bit PLLCONF[7].

Modo de reloj de seguridad
Al utilizar el ST92F120, si la señal del reloj desaparece, el reloj central y periférico del ST9 se detiene, no se puede hacer nada para configurar la aplicación en un estado seguro.
El diseño ST92F124/F150/F250 introduce la señal de reloj de seguridad, la aplicación se puede configurar en un estado seguro.
Cuando la señal del reloj desaparece (por ejemplo, debido a un resonador roto o desconectado), se produce el evento de desbloqueo del PLL.
La forma más segura de gestionar este evento es habilitar la interrupción externa INTD0 y asignarla a la RCCU configurando el bit INT_SEL en el registro CLKCTL.
La rutina de interrupción asociada verifica la fuente de interrupción (consulte el capítulo 7.3.6 Generación de interrupciones de la hoja de datos ST92F124/F150/F250) y configura la aplicación en un estado seguro.
Nota: El reloj del periférico no se detiene y cualquier señal externa generada por el microcontrolador (por ejemplo PWM, comunicación serie…) debe detenerse durante las primeras instrucciones ejecutadas por la rutina de interrupción.

TEMPORIZADOR DE FUNCIÓN AMPLIADA
Captura de entrada / Comparación de salida
Para generar una interrupción del temporizador, es posible que sea necesario actualizar un programa desarrollado para el ST92F120 en ciertos casos:

• Si se utilizan las interrupciones del temporizador IC1 e IC2 (OC1 y OC2), se debe configurar ICIE (OCIE) del registro CR1. El valor de IC1IE e IC2IE (OC1IE y OC2IE) en el registro CR3 no es significativo. Por lo tanto, en este caso no es necesario modificar el programa.
• Si solo se necesita una interrupción, se debe restablecer ICIE (OCIE) y se debe configurar IC1IE o IC2IE (OC1IE o OC2IE) dependiendo de la interrupción utilizada.
• Si no se utiliza ninguna de las interrupciones del temporizador, ICIE, IC1IE e IC2IE (OCIE, OC1IE y OC2IE) deben restablecerse todas.

Modo PWM
Ahora se puede generar una interrupción del temporizador cada vez que Contador = OC2R:

• Para habilitarlo, configure OCIE o OC2IE,
• Para desactivarlo, reinicie OCIE Y OC2IE.

ADC de 10 BITS
Dado que el nuevo ADC es completamente diferente, será necesario actualizar el programa:

• Todos los registros de datos son de 10 bits, lo que incluye los registros de umbral. Así cada registro se divide en dos registros de 8 bits: un registro superior y un registro inferior, en los que sólo se utilizan los 2 bits más significativos:
• El canal de conversión de inicio ahora está definido por los bits CLR1[7:4] (Pg63, R252).
• Los canales de vigilancia analógicos se seleccionan mediante los bits CLR1[3:0]. La única condición es que los dos canales sean contiguos.
• El reloj ADC se selecciona con CLR2[7:5] (Pg63, R253).
• Los registros de interrupción no han sido modificados.

Debido a la mayor longitud de los registros ADC, el mapa de registros es diferente. La ubicación de los nuevos registros se proporciona en la descripción del ADC en la hoja de datos ST92F124/F150/F250 actualizada.
Yo²C

RESTABLECIMIENTO DE BITS IERRP
En la rutina de interrupción ST92F124/F150/F250 dedicada al evento de error pendiente (IERRP está configurado), se debe implementar un bucle de software.
Este bucle verifica cada bandera y ejecuta las acciones necesarias correspondientes. El ciclo no terminará hasta que se restablezcan todas las banderas.
Al final de la ejecución de este bucle de software, el software restablece el bit IERRP y el código sale de la rutina de interrupción.

INICIAR solicitud de evento
Para evitar cualquier evento de doble INICIO no deseado, utilice cualquiera de las opciones de optimización del compilador, en el menú Makefile.

Por ejemplo:
CFLAGS = -m$(MODELO) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

ACTUALIZACIÓN Y RECONFIGURACIÓN DE SU EMULADOR ST9 HDS2V2

INTRODUCCIÓN
Esta sección contiene información sobre cómo actualizar el firmware de su emulador o reconfigurarlo para que admita una sonda ST92F150. Una vez que haya reconfigurado su emulador para admitir una sonda ST92F150, puede volver a configurarlo para admitir otra sonda (por ejemploamp(es decir, una sonda ST92F120) siguiendo el mismo procedimiento y eligiendo la sonda adecuada.

REQUISITOS PREVIOS PARA ACTUALIZAR Y/O RECONFIGURAR SU EMULADOR
Los siguientes emuladores y sondas de emulación ST9 HDS2V2 admiten actualizaciones y/o reconfiguración con nuevo hardware de sonda:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 y ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Antes de intentar realizar la actualización/reconfiguración de su emulador, debe asegurarse de que se cumplan TODAS las siguientes condiciones:
• La versión del monitor de su emulador ST9-HDS2V2 es superior o igual a 2.00. [Puede ver qué versión de monitor tiene su emulador en el campo Destino de la ventana Acerca de ST9+ Visual Debug, que se abre seleccionando Ayuda>Acerca de... en el menú principal de ST9+ Visual Debug.]
• Si su PC ejecuta el sistema operativo Windows® NT®, debe tener privilegios de administrador.
• Debe haber instalado la cadena de herramientas ST9+ V6.1.1 (o posterior) en la PC host conectada a su emulador ST9 HDS2V2.

CÓMO ACTUALIZAR/RECONFIGURAR SU EMULADOR ST9 HDS2V2
El procedimiento le indica cómo actualizar/reconfigurar su emulador ST9 HDS2V2. Asegúrese de cumplir con todos los requisitos previos antes de comenzar; de lo contrario, podría dañar su emulador al realizar este procedimiento.

1. Asegúrese de que su emulador ST9 HDS2V2 esté conectado a través del puerto paralelo a su PC host con Windows® 95, 98, 2000 o NT®. Si está reconfigurando su emulador para usarlo con una nueva sonda, la nueva sonda debe estar conectada físicamente a la placa principal HDS2V2 usando los tres cables flexibles.
2. En la PC host, desde Windows ®, seleccione Inicio >Ejecutar….
3. Haga clic en el botón Examinar para buscar la carpeta donde instaló la cadena de herramientas ST9+ V6.1.1. De forma predeterminada, la ruta de la carpeta de instalación es C:\ST9PlusV6.1.1\… En la carpeta de instalación, busque la subcarpeta ..\downloader\.
4. Localice el ..\downloader\ \ directorio correspondiente al nombre del emulador que desea actualizar/configurar.
   Por ejemploamparchivo, si desea reconfigurar su emulador ST92F120 para usarlo con la sonda de emulación ST92F150-EMU2, vaya a ..\downloader\ \directorio.
   5. Luego seleccione el directorio correspondiente a la versión que desea instalar (por ej.amparchivo, la versión V1.01 se encuentra en ..\downloader\ \v92\) y seleccione el file (por ej.amparchivo, setup_st92f150.bat).
   6. Haga clic en Abrir.
   7. Haga clic en Aceptar en la ventana Ejecutar. La actualización comenzará. Simplemente tienes que seguir las instrucciones que aparecen en la pantalla de tu PC.
   ADVERTENCIA: ¡No detengas el emulador ni el programa mientras la actualización esté en curso! ¡Tu emulador puede estar dañado!

“LA PRESENTE NOTA DE TÍTULO ORIENTATIVO TIENE EL FINAL DE BRINDAR A LOS CLIENTES INFORMACIÓN SOBRE SUS PRODUCTOS PARA QUE AHORREN TIEMPO. COMO RESULTADO, STMICROELECTRONICS NO SERÁ RESPONSABLE DE NINGÚN DAÑO DIRECTO, INDIRECTO O CONSECUENTE CON RESPECTO A CUALQUIER RECLAMACIÓN QUE SURJA DEL CONTENIDO DE DICHA NOTA Y/O DEL USO QUE HAGAN LOS CLIENTES DE LA INFORMACIÓN AQUÍ CONTENIDA EN RELACIÓN CON SUS PRODUCTOS. "

La información proporcionada se cree que es precisa y fiable. Sin embargo, STMicroelectronics no asume ninguna responsabilidad por las consecuencias del uso de dicha información ni por cualquier infracción de patentes u otros derechos de terceros que puedan resultar de su uso. No se otorga ninguna licencia por implicación o de otro modo bajo ninguna patente o derechos de patente de STMicroelectronics. Las especificaciones mencionadas en esta publicación están sujetas a cambios sin previo aviso. Esta publicación sustituye y reemplaza toda la información proporcionada anteriormente. Los productos de STMicroelectronics no están autorizados para su uso como componentes críticos en dispositivos o sistemas de soporte vital sin la aprobación expresa por escrito de STMicroelectronics.
El logotipo de ST es una marca registrada de STMicroelectronics
2003 STMicroelectronics - Todos los derechos reservados.

La compra de componentes I2C por parte de STMicroelectronics transmite una licencia bajo la patente Philips I2C. Se otorgan derechos para utilizar estos componentes en un sistema I2C siempre que el sistema cumpla con la especificación estándar I2C definida por Philips.
Grupo de empresas STMicroelectronics
Australia – Brasil – Canadá – China – Finlandia – Francia – Alemania – Hong Kong – India – Israel – Italia – Japón
Malasia – Malta – Marruecos – Singapur – España – Suecia – Suiza – Reino Unido – Estados Unidos
http://www.st.com

Documentos / Recursos

Aplicaciones integradas STMicroelectronics ST92F120 [pdf] Instrucciones Aplicaciones integradas ST92F120, ST92F120, Aplicaciones integradas, Aplicaciones

Referencias

• Manual de usuario