STMicroelectronics ST92F120 Ugrađene aplikacije

UVOD

Mikrokontroleri za ugrađene aplikacije imaju tendenciju da integrišu sve više perifernih uređaja kao i veće memorije. Omogućavanje pravih proizvoda sa pravim karakteristikama kao što su Flash, emulirani EEPROM i širok spektar perifernih uređaja po pravoj cijeni uvijek je izazov. Zbog toga je obavezno redovno smanjivati ​​veličinu matrice mikrokontrolera čim tehnologija to dozvoli. Ovaj glavni korak se odnosi na ST92F120.
Svrha ovog dokumenta je da predstavi razlike između ST92F120 mikrokontrolera u 0.50-mikronskoj tehnologiji u odnosu na ST92F124/F150/F250 u 0.35-mikronskoj tehnologiji. Pruža neke smjernice za nadogradnju aplikacija i za softverske i za hardverske aspekte.
U prvom dijelu ovog dokumenta navedene su razlike između ST92F120 i ST92F124/F150/F250 uređaja. U drugom dijelu opisane su modifikacije potrebne za hardver i softver aplikacije.

NADOGRADNJA SA ST92F120 NA ST92F124/F150/F250
ST92F124/F150/F250 mikrokontroleri koji koriste tehnologiju od 0.35 mikrona slični su mikrokontrolerima ST92F120 koji koriste tehnologiju od 0.50 mikrona, ali se skupljanje koristi da bi se dodale neke nove karakteristike i poboljšale performanse uređaja ST92F124/F150/F250. Gotovo svi periferni uređaji zadržavaju iste karakteristike, zbog čega se ovaj dokument fokusira samo na modificirane dijelove. Ako nema razlike između periferije od 0.50 mikrona u odnosu na periferiju od 0.35, osim njegove tehnologije i metodologije dizajna, periferija se ne prikazuje. Novi analogno-digitalni pretvarač (ADC) je glavna promjena. Ovaj ADC koristi jedan 16-kanalni A/D konvertor sa 10-bitnom rezolucijom umjesto dva 8-kanalna A/D konvertora sa 8-bitnom rezolucijom. Nova organizacija memorije, nova jedinica za resetovanje i kontrolu sata, interni voltagRegulatori i novi I/O baferi će biti gotovo transparentne promjene za aplikaciju. Nove periferne jedinice su Controller Area Network (CAN) i asinhroni serijski komunikacioni interfejs (SCI-A).

PINOUT
ST92F124/F150/F250 je dizajniran da može zamijeniti ST92F120. Dakle, pinouti su skoro isti. Nekoliko razlika je opisano u nastavku:

• Sat 2 je ponovo mapiran sa porta P9.6 na P4.1
• Analogni ulazni kanali su ponovo mapirani prema tabeli ispod.

Tabela 1. Preslikavanje analognog ulaznog kanala

PIN	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/ CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) su uklonjeni jer je SCI1 zamijenjen SCI-A.
• A21(P9.7) do A16 (P9.2) su dodani kako bi se moglo eksterno adresirati do 22 bita.
• Dostupna su 2 nova CAN periferna uređaja: TX0 i RX0 (CAN0) na portovima P5.0 i P5.1 i TX1 i RX1 (CAN1) na namjenskim pinovima.

RW RESET STANJE
U stanju resetovanja, RW se drži visoko sa unutrašnjim slabim povlačenjem dok nije bio na ST92F120.

SCHMITT TRIGGERS

• I/O portovi sa specijalnim Schmitt okidačima više nisu prisutni na ST92F124/F150/F250, ali su zamijenjeni I/O portovima sa Schmitt okidačima visoke histereze. Povezani I/O pinovi su: P6[5-4].
• Razlike na VIL i VIH. Vidi tabelu 2.

Tabela 2. Ulazni nivo Schmitt trigger DC električne karakteristike
(VDD = 5 V ± 10%, TA = –40° C do +125° C, osim ako nije drugačije naznačeno)

Simbol	Parametar	Uređaj	Vrijednost			Jedinica
			Min	Tip(1)	Max
VIH	Ulazni standardni Schmitt okidač visokog nivoa P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Standardni Schmittov okidač niskog nivoa ulaza P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Input Low Level High Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Histeresis ulaza Standardni Schmittov okidač P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Histereza ulaza High Hyst. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Histereza ulaza High Hyst. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Osim ako nije drugačije navedeno, tipični podaci su zasnovani na TA= 25°C i VDD= 5V. Oni su prijavljeni samo za smjernice dizajna koje nisu testirane u proizvodnji.

MEMORIJA ORGANIZACIJA

Eksterna memorija
Na ST92F120, samo 16 bita je bilo eksterno dostupno. Sada, na ST92F124/F150/F250 uređaju, 22 bita MMU-a su eksterno dostupni. Ova organizacija se koristi da olakša adresiranje do 4 eksterna MB. Ali segmenti od 0h do 3h i od 20h do 23h nisu eksterno dostupni.

Organizacija Flash sektora
Sektori F0 do F3 imaju novu organizaciju u 128K i 60K Flash uređajima kao što je prikazano u Tabeli 5 i Tabeli 6. Tabela 3. i Tabela 4 prikazuju prethodnu organizaciju.

Tabela 3. Struktura memorije za 128K Flash ST92F120 Flash uređaj

Sektor	Adrese	Max Size
TestFlash (TF) (Rezervirano) OTP Area Registri zaštite (rezervisano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Blic 0 (F0) Blic 1 (F1) Blic 2 (F2) Blic 3 (F3)	000000h do 00FFFFh 010000h do 01BFFFh 01C000h do 01DFFFh 01E000h do 01FFFFh	64KB 48KB 8KB 8KB
EEPROM 0 (E0) EEPROM 1 (E1) Emulirani EEPROM	228000h do 228FFFh 22C000h do 22CFFFh 220000h do 2203FFh	4KB 4KB 1 Kbyte

Tabela 4. Struktura memorije za 60K Flash ST92F120 Flash uređaj

Sektor	Adrese	Max Size
TestFlash (TF) (Rezervirano) OTP Area Registri zaštite (rezervisano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Blic 0 (F0) Rezervisan blic 1 (F1) Blic 2 (F2)	000000h do 000FFFh 001000h do 00FFFFh 010000h do 01BFFFh 01C000h do 01DFFFh	4KB 60KB 48KB 8KB
EEPROM 0 (E0) EEPROM 1 (E1) Emulirani EEPROM	228000h do 228FFFh 22C000h do 22CFFFh 220000h do 2203FFh	4KB 4 Kbytes 1Kbyte

Sektor	Adrese	Max Size
TestFlash (TF) (Rezervisano) OTP područje Registri zaštite (rezervisano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Blic 0 (F0) Blic 1 (F1) Blic 2 (F2) Blic 3 (F3)	000000h do 001FFFh 002000h do 003FFFh 004000h do 00FFFFh 010000h do 01FFFFh	8KB 8KB 48KB 64KB

Sektor	Adrese	Max Size
Hardverski emulirani EEPROM sek.
tors	228000h do 22CFFFh	8KB
(rezervisano)
Emulirani EEPROM	220000h do 2203FFh	1 Kbyte

Sektor	Adrese	Max Size
TestFlash (TF) (Rezervirano) OTP Area Registri zaštite (rezervisano)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtova 124 bajtova 4 bajtova
Blic 0 (F0) Blic 1 (F1) Blic 2 (F2) Blic 3 (F3)	000000h do 001FFFh 002000h do 003FFFh 004000h do 00BFFFh 010000h do 013FFFh	8KB 8KB 32KB 16KB
Hardverski emulirani EEPROM sektori (rezervisano) Emulirani EEPROM	228000h do 22CFFFh   220000h do 2203FFh	8KB   1 Kbyte

Pošto je lokacija vektora za poništavanje korisnika postavljena na adresu 0x000000, aplikacija može koristiti sektor F0 kao 8-kilobajtnu korisničku oblast pokretača, ili sektore F0 i F1 kao područje od 16 kbajta.

Flash & E3PROM Control Register Lokacija
Da bi se sačuvao registar pokazivača podataka (DPR), kontrolni registri Flash i E3PROM (emulirani E2PROM) se preslikavaju sa stranice 0x89 na stranicu 0x88 gdje je locirano područje E3PROM. Na ovaj način, samo jedan DPR se koristi za ukazivanje i na varijable E3PROM i na kontrolne registre Flash & E2PROM. No, registri su i dalje dostupni na prethodnoj adresi. Nove adrese registra su:

• FCR 0x221000 & 0x224000
• ECR 0x221001 & 0x224001
• FESR0 0x221002 & 0x224002
• FESR1 0x221003 & 0x224003
  U aplikaciji, ove lokacije registra su obično definirane u skripti povezivača file.

RESETIRANJE I UPRAVLJAČKA JEDINICA SATA (RCCU)
Oscilator

Novi oscilator male snage implementiran je sa sljedećim ciljnim specifikacijama:

• Max. 200 µamp. potrošnja u načinu rada,
• 0 amp. u režimu zaustavljanja,

PLL
Jedan bit (bit7 FREEN) je dodat u PLLCONF registar (R246, strana 55), ovo je da bi se omogućio režim slobodnog rada. Vrijednost resetiranja za ovaj registar je 0x07. Kada se FREEN bit resetuje, ima isto ponašanje kao kod ST92F120, što znači da je PLL isključen kada:

• ulazak u stop mod,
• DX(2:0) = 111 u PLLCONF registru,
• ulazak u režime niske potrošnje (Wait For Interrupt ili Low Power Wait for Interrupt) prema WFI instrukciji.

Kada je FREEN bit postavljen i nastupi bilo koji od gore navedenih uslova, PLL ulazi u režim slobodnog rada i oscilira na niskoj frekvenciji koja je tipično oko 50 kHz.
Osim toga, kada PLL obezbjeđuje interni sat, ako signal takta nestane (na primjer zbog slomljenog ili isključenog rezonatora...), automatski se obezbjeđuje signal sigurnosnog sata, omogućavajući ST9 da izvrši neke operacije spašavanja.
Frekvencija ovog taktnog signala zavisi od DX[0..2] bitova PLLCONF registra (R246, strana 55).
Pogledajte specifikaciju ST92F124/F150/F250 za više detalja.

 INTERNAL VOLTAGE REGULATOR
U ST92F124/F150/F250, jezgro radi na 3.3V, dok I/Os i dalje rade na 5V. Da bi se jezgro napajalo naponom od 3.3 V, dodat je unutrašnji regulator.

Zapravo, ovaj voltagRegulator se sastoji od 2 regulatora:

• a main voltage regulator (VR),
• male snage voltage regulator (LPVR).

Glavni voltagRegulator (VR) napaja struju koja je potrebna za uređaj u svim režimima rada. VoltagRegulator (VR) se stabilizuje dodavanjem eksternog kondenzatora (300 nF minimalno) na jedan od dva Vreg pina. Ovi Vreg pinovi ne mogu pokretati druge eksterne uređaje, već se koriste samo za regulaciju napajanja unutrašnjeg jezgra.
VoltagRegulator (LPVR) generiše nestabilizovanu voltage od približno VDD/2, sa minimalnom unutrašnjom statičkom disipacijom. Izlazna struja je ograničena, tako da nije dovoljna za puni način rada uređaja. Pruža smanjenu potrošnju energije kada je čip u režimu niske potrošnje (Wait For Interrupt, Low Power Wait for Interrupt, Stop ili Stop modovi).
Kada je VR aktivan, LPVR se automatski deaktivira.

TAJMER PRODUŽENE FUNKCIJE

Hardverske modifikacije u tajmeru proširene funkcije ST92F124/F150/F250 u poređenju sa ST92F120 odnose se samo na funkcije generisanja prekida. Ali neke specifične informacije su dodane u dokumentaciju u vezi sa režimom Forced Compare i One Pulse modom. Ove informacije se mogu naći u ažuriranom listu podataka ST92F124/F150/F250.

Poređenje ulaza/izlaza
Na ST92F124/F150/F250, prekidi IC1 i IC2 (OC1 i OC2) mogu se omogućiti odvojeno. Ovo se radi pomoću 4 nova bita u CR3 registru:

• IC1IE=CR3[7]: Omogućen prekid snimanja ulaza 1. Ako se resetuje, prekid hvatanja ulaza 1 je blokiran. Kada je postavljeno, generira se prekid ako je postavljena ICF1 zastavica.
• OC1IE=CR3[6]: Omogućen prekid u usporedbi izlaza 1. Kada se resetuje, prekid upoređivanja izlaza 1 je inhibiran. Kada je postavljeno, generira se prekid ako je postavljena OCF2 zastavica.
• IC2IE=CR3[5]: Input Capture 2 Interrupt Enable. Kada se resetuje, prekidanje Input Capture 2 je inhibirano. Kada je postavljeno, generira se prekid ako je postavljena ICF2 zastavica.
• OC2IE=CR3[4]: Omogućavanje prekida za usporedbu izlaza 2. Kada se resetuje, prekid za usporedbu izlaza 2 je inhibiran. Kada je postavljeno, generira se prekid ako je postavljena OCF2 zastavica.
  Napomena: IC1IE i IC2IE (OC1IE i OC2IE) prekid nisu značajni ako je ICIE (OCIE) postavljen. Da bi se uzeo u obzir, ICIE (OCIE) mora biti resetovan.

PWM način rada
OCF1 bit se ne može postaviti hardverskim putem u PWM modu, ali bit OCF2 se postavlja svaki put kada brojač odgovara vrijednosti u OC2R registru. Ovo može generirati prekid ako je OCIE postavljen ili ako je OCIE resetovan i OC2IE je postavljen. Ovaj prekid će pomoći bilo kojoj aplikaciji u kojoj širine ili periode impulsa treba interaktivno mijenjati.

A/D KONVERTER (ADC)
Dodan je novi A/D pretvarač sa sljedećim glavnim karakteristikama:

• 16 kanala,
• 10-bitna rezolucija,
• 4 MHz maksimalna frekvencija (ADC takt),
• 8 ADC taktova za sampvrijeme čekanja,
• 20 ADC takta za vrijeme konverzije,
• Očitavanje nulte ulaza 0x0000,
• Očitavanje pune skale 0xFFC0,
• Apsolutna tačnost je ± 4 LSB.

Ovaj novi A/D pretvarač ima istu arhitekturu kao i prethodni. Još uvijek podržava an-alog watchdog funkciju, ali sada koristi samo 2 od 16 kanala. Ova 2 kanala su uzastopna i adrese kanala se mogu odabrati softverom. Uz prethodno rješenje koje je koristilo dvije ADC ćelije, četiri analogna watchdog kanala bila su dostupna, ali na fiksnim adresama kanala, kanali 6 i 7.
Pogledajte ažurirani list sa podacima ST92F124/F150/F250 za opis novog A/D pretvarača.
 I²C

I²C IERRP BIT RESET
Na ST92F124/F150/F250 I²C, IERRP (I2CISR) bit se može resetirati softverom čak i ako je postavljena jedna od sljedećih oznaka:

• SCLF, ADDTX, AF, STOPF, ARLO i BERR u registru I2CSR2
• SB bit u registru I2CSR1

To nije tačno za ST92F120 I²C: IERRP bit se ne može resetovati softverom ako je postavljena jedna od ovih zastavica. Iz tog razloga, na ST92F120, odgovarajuća rutina prekida (unesena nakon prvog događaja) se odmah ponovo unosi ako se drugi događaj dogodio tokom prvog izvršavanja rutine.

ZAHTJEV ZA POČETAK DOGAĐAJA
Razlika između ST92F120 i ST92F124/F150/F250 I²C postoji na mehanizmu za generiranje bitova START.
Za generiranje START događaja, kod aplikacije postavlja START i ACK bitove u I2CCR registru:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Bez odabrane opcije optimizacije kompajlera, prevodi se u asembleru na sljedeći način:

• – ili R240, #12
• – ld r0,R240
• – ld R240,r0

Instrukcija OR postavlja početni bit. Na ST92F124/F150/F250, drugo izvršenje instrukcije učitavanja rezultira drugim zahtjevom za START događaj. Ovaj drugi događaj START događa se nakon prijenosa sljedećeg bajta.
Sa odabranom bilo kojom od opcija optimizacije kompajlera, asemblerski kod ne zahtijeva drugi START događaj:
– ili R240, #12

NOVA PERIFERIJA

• Dodane su do 2 ćelije CAN (Controller Area Network). Specifikacije su dostupne u ažuriranom listu podataka ST92F124/F150/F250.
• Dostupna su do 2 SCI-ja: SCI-M (Multi-protocol SCI) je isti kao na ST92F120, ali SCI-A (Asinhroni SCI) je nov. Specifikacije za ovu novu periferiju dostupne su u ažuriranom listu podataka ST92F124/F150/F250.

2 HARDVERSKE I SOFTVERSKE MODIFIKACIJE NA APLIKACIJSKOJ ploci

PINOUT

• Zbog svog ponovnog mapiranja, CLOCK2 se ne može koristiti u istoj aplikaciji.
• SCI1 se može koristiti samo u asinhronom načinu rada (SCI-A).
• Modifikacije mapiranja analognih ulaznih kanala mogu se lako upravljati softverom.

INTERNAL VOLTAGE REGULATOR
Zbog prisustva unutrašnjeg voltagU regulatoru, eksterni kondenzatori su potrebni na Vreg pinovima kako bi se jezgri osiguralo stabilizirano napajanje. U ST92F124/F150/F250, jezgro radi na 3.3V, dok I/Os i dalje rade na 5V. Minimalna preporučena vrijednost je 600 nF ili 2*300 nF, a udaljenost između Vreg pinova i kondenzatora mora biti minimalna.
Nisu potrebne nikakve druge modifikacije na hardverskoj aplikacijskoj ploči.

FLASH & EEPROM KONTROLNI REGISTRI I MEMORIJA ORGANIZACIJA
Da bi se sačuvao 1 DPR, definicije adrese simbola koje odgovaraju Flash i EEPROM kontrolnim registrima mogu se modifikovati. Ovo se obično radi u skripti povezivača file. 4 registra, FCR, ECR i FESR[0:1], definisana su na 0x221000, 0x221001, 0x221002 i 0x221003, respektivno.
Reorganizacija Flash sektora od 128 kbajta takođe utiče na skriptu povezivača file. Mora se modificirati u skladu sa novom sektorskom organizacijom.
Pogledajte odeljak 1.4.2 za opis nove organizacije Flash sektora.

RESETIRANJE I KONTROLNA JEDINICA SATA

Oscilator
Kristalni oscilator
Čak i ako se zadrži kompatibilnost sa dizajnom ploče ST92F120, više se ne preporučuje umetanje otpornika od 1 MOhm paralelno sa eksternim kristalnim oscilatorom na ST92F124/F150/F250 aplikacijskoj ploči.

Curenja
Dok je ST92F120 osjetljiv na curenje sa GND na OSCIN, ST92F124/F1 50/F250 je osjetljiv na curenje od VDD do OSCIN. Preporučljivo je okružiti kristalni oscilator prstenom za uzemljenje na štampanoj ploči i nanijeti film za oblaganje kako bi se izbjegli problemi s vlagom, ako je potrebno.
Vanjski sat
Čak i ako se zadrži kompatibilnost sa dizajnom ploče ST92F120, preporučuje se primjena vanjskog takta na OSCOUT ulaz.
Advantages su:

• može se koristiti standardni TTL ulazni signal dok je ST92F120 Vil na vanjskom taktu između 400mV i 500mV.
• eksterni otpornik između OSCOUT i VDD nije potreban.

PLL
Standardni način rada
Vrijednost resetiranja PLLCONF registra (p55, R246) će pokrenuti aplikaciju na isti način kao u ST92F120. Za korištenje slobodnog rada u uvjetima opisanim u Odjeljku 1.5, bit PLLCONF[7] mora biti postavljen.

Safety Clock Mode
Koristeći ST92F120, ako signal takta nestane, ST9 jezgra i periferni sat se zaustavi, ništa se ne može učiniti da se aplikacija konfiguriše u sigurnom stanju.
Dizajn ST92F124/F150/F250 uvodi signal sigurnosnog sata, aplikacija se može konfigurirati u sigurnom stanju.
Kada signal sata nestane (na primjer zbog pokvarenog ili isključenog rezonatora), dolazi do događaja otključavanja PLL-a.
Sigurniji način upravljanja ovim događajem je da omogućite eksterni prekid INTD0 i da ga dodijelite RCCU postavljanjem bita INT_SEL u registru CLKCTL.
Pridružena rutina prekida provjerava izvor prekida (pogledajte poglavlje 7.3.6 Generisanje prekida u tablici sa podacima ST92F124/F150/F250) i konfiguriše aplikaciju u sigurnom stanju.
Napomena: Periferni sat nije zaustavljen i bilo koji eksterni signal koji generiše mikrokontroler (na primjer PWM, serijska komunikacija...) mora biti zaustavljen tokom prvih instrukcija koje izvršava rutina prekida.

TAJMER PRODUŽENE FUNKCIJE
Input Capture / Output Compare
Da bi se generirao prekid tajmera, program razvijen za ST92F120 će možda morati da se ažurira u određenim slučajevima:

• Ako se koriste prekidi tajmera IC1 i IC2 (OC1 i OC2), mora se postaviti ICIE (OCIE) registra CR1. Vrijednost IC1IE i IC2IE (OC1IE i OC2IE) u CR3 registru nije značajna. Dakle, program se u ovom slučaju ne mora mijenjati.
• Ako je potreban samo jedan prekid, ICIE (OCIE) se mora resetirati i IC1IE ili IC2IE (OC1IE ili OC2IE) moraju biti postavljeni ovisno o korištenom prekidu.
• Ako se nijedan od tajmer prekida ne koristi, ICIE, IC1IE i IC2IE (OCIE, OC1IE i OC2IE) svi moraju biti resetirani.

PWM način rada
Prekid tajmera sada se može generirati svaki put kada Brojač = OC2R:

• Da biste to omogućili, postavite OCIE ili OC2IE,
• Da biste ga onemogućili, resetirajte OCIE I OC2IE.

10-BIT ADC
Budući da je novi ADC potpuno drugačiji, program će se morati ažurirati:

• Svi registri podataka su 10 bitova, što uključuje registre praga. Dakle, svaki registar je podijeljen na dva 8-bitna registra: gornji registar i donji registar, u kojima se koriste samo 2 najznačajnija bita:
• Početni kanal konverzije je sada definiran bitovima CLR1[7:4] (Pg63, R252).
• Analogni watchdog kanali se biraju bitovima CLR1[3:0]. Jedini uslov je da dva kanala moraju biti uzastopna.
• ADC sat se bira sa CLR2[7:5] (Pg63, R253).
• Registri prekida nisu izmijenjeni.

Zbog povećane dužine ADC registara, mapa registara je drugačija. Lokacija novih registara data je u opisu ADC-a u ažuriranom listu podataka ST92F124/F150/F250.
I²C

IERRP BIT RESET
U ST92F124/F150/F250 rutini prekida posvećenoj događaju na čekanju greške (IERRP je postavljen), softverska petlja mora biti implementirana.
Ova petlja provjerava svaku zastavicu i izvršava odgovarajuće potrebne radnje. Petlja se neće završiti dok se sve zastavice ne resetuju.
Na kraju ovog izvršavanja softverske petlje, IERRP bit se resetuje od strane softvera i kod izlazi iz rutine prekida.

START Zahtjev za događaj
Da biste izbjegli bilo koji neželjeni događaj dvostrukog START, koristite bilo koju od opcija za otpimizaciju kompajlera u Makefile.

na primjer:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

NADOGRADNJA I REKONFIGURACIJA VAŠEG ST9 HDS2V2 EMULATORA

UVOD
Ovaj odjeljak sadrži informacije o tome kako nadograditi firmver vašeg emulatora ili ga ponovo konfigurirati da podržava sondu ST92F150. Nakon što ste rekonfigurirali svoj emulator da podržava sondu ST92F150, možete je ponovo konfigurirati da podržava drugu sondu (npr.ampsondu ST92F120) slijedeći istu proceduru i birajući odgovarajuću sondu.

PREDUVJETI ZA NADOGRADU I/ILI REKONFIGURACIJU VAŠEG EMULATORA
Sljedeći ST9 HDS2V2 emulatori i emulacijske sonde podržavaju nadogradnju i/ili rekonfiguraciju s novim hardverom sonde:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 i ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Prije nego pokušate izvršiti nadogradnju/rekonfiguraciju vašeg emulatora, morate osigurati da su ispunjeni SVI sljedeći uvjeti:
• Verzija monitora vašeg ST9-HDS2V2 emulatora je viša ili jednaka 2.00. [Možete vidjeti koju verziju monitora vaš emulator ima u polju Cilj prozora About ST9+ Visual Debug, koji otvarate odabirom Pomoć>O... iz glavnog menija ST9+ Visual Debug-a.]
• Ako vaš računar radi pod operativnim sistemom Windows® NT®, morate imati administratorske privilegije.
• Morate imati instaliran ST9+ V6.1.1 (ili noviji) Toolchain na glavnom računalu povezanom s vašim ST9 HDS2V2 emulatorom.

KAKO NADOGRADITI/REKONFIGURATI VAŠ ST9 HDS2V2 EMULATOR
Procedura vam govori kako da nadogradite/rekonfigurišete svoj ST9 HDS2V2 emulator. Budite sigurni da ste ispunili sve preduvjete prije početka, inače biste mogli oštetiti svoj emulator izvođenjem ove procedure.

1. Uverite se da je vaš ST9 HDS2V2 emulator povezan preko paralelnog porta na vaš host računar koji radi pod Windows® 95, 98, 2000 ili NT®. Ako rekonfigurirate svoj emulator za korištenje s novom sondom, nova sonda mora biti fizički povezana na HDS2V2 glavnu ploču pomoću tri fleksibilna kabla.
2. Na glavnom računaru, iz Windows®, izaberite Start >Run….
3. Kliknite na dugme Pregledaj da biste pretražili fasciklu u koju ste instalirali ST9+ V6.1.1 Toolchain. Prema zadanim postavkama, putanja instalacijske mape je C:\ST9PlusV6.1.1\… U instalacionoj mapi idite do ..\downloader\ poddirektorijuma.
4. Pronađite ..\downloader\ \ direktorij koji odgovara imenu emulatora koji želite nadograditi/konfigurirati.
   Za npramppa, ako želite da rekonfigurišete svoj ST92F120 emulator da se koristi sa sondom za emulaciju ST92F150-EMU2, idite na ..\downloader\ \ direktorij.
   5. Zatim odaberite direktorij koji odgovara verziji koju želite instalirati (nprample, verzija V1.01 se nalazi u ..\downloader\ \v92\) i odaberite file (nprample, setup_st92f150.bat).
   6. Kliknite na Open.
   7. Kliknite OK u prozoru Pokreni. Ažuriranje će početi. Morate jednostavno pratiti uputstva prikazana na ekranu vašeg računara.
   UPOZORENJE: Nemojte zaustavljati emulator ili program dok je ažuriranje u toku! Vaš emulator može biti oštećen!

“ SADAŠNJA NAPOMENA KOJA JE SAMO ZA UPUTSTVO IMA ZA CILJ DA KLIJENTIMA PRUŽI INFORMACIJE O NJIHOVIM PROIZVODIMA KAKO BI UŠTEDILI VRIJEME. KAO REZULTAT, STMICROELECTRONICS NEĆE BITI ODGOVORAN ZA BILO KAKVU DIREKTNU, INDIREKTNU ILI POSLJEDIČNU ŠTETU U ODNOSU NA BILO KAKVE TUŽBE KOJE PROISTIČU IZ SADRŽAJA TAKVE NAPOMENE I/ILI KORISNIKA KORISNIKA CIJE SA NJIHOVIM PROIZVODIMA. ”

Vjeruje se da su dostavljene informacije tačne i pouzdane. Međutim, STMicroelectronics ne preuzima nikakvu odgovornost za posljedice korištenja takvih informacija niti za bilo kakvo kršenje patenata ili drugih prava trećih lica koje može proizaći iz njihovog korištenja. Nikakva licenca se ne daje implicitno ili na drugi način pod bilo kojim patentnim ili patentnim pravima STMicroelectronics. Specifikacije spomenute u ovoj publikaciji podložne su promjenama bez prethodne najave. Ova publikacija zamjenjuje i zamjenjuje sve prethodno dostavljene informacije. STMicroelectronics proizvodi nisu odobreni za upotrebu kao kritične komponente u uređajima ili sistemima za održavanje života bez izričitog pismenog odobrenja STMicroelectronics.
ST logo je registrovani zaštitni znak STMicroelectronics
2003 STMicroelectronics – Sva prava pridržana.

Kupovina I2C komponenti od strane STMicroelectronics predstavlja licencu pod Philips I2C patentom. Prava za korištenje ovih komponenti u I2C sistemu se dodjeljuju pod uslovom da je sistem usklađen sa specifikacijom standarda I2C kako je definirao Philips.
STMicroelectronics Grupa kompanija
Australija – Brazil – Kanada – Kina – Finska – Francuska – Njemačka – Hong Kong – Indija – Izrael – Italija – Japan
Malezija – Malta – Maroko – Singapur – Španija – Švedska – Švajcarska – Ujedinjeno Kraljevstvo – SAD
http://www.st.com

Dokumenti / Resursi

STMicroelectronics ST92F120 Ugrađene aplikacije [pdfUpute ST92F120 Ugrađene aplikacije, ST92F120, Ugrađene aplikacije, Aplikacije

Reference

• Uputstvo za upotrebu