STMicroelectronics ST92F120 Mga Naka-embed na Application

PANIMULA

Ang mga microcontroller para sa mga naka-embed na application ay may posibilidad na magsama ng higit at higit pang mga peripheral pati na rin ang mas malalaking memorya. Ang pagbibigay ng mga tamang produkto na may mga tamang feature tulad ng Flash, emulated EEPROM at malawak na hanay ng mga peripheral sa tamang halaga ay palaging isang hamon. Iyon ang dahilan kung bakit ipinag-uutos na paliitin nang regular ang laki ng microcontroller sa sandaling payagan ito ng teknolohiya. Nalalapat ang pangunahing hakbang na ito sa ST92F120.
Ang layunin ng dokumentong ito ay ipakita ang mga pagkakaiba sa pagitan ng ST92F120 microcontroller sa 0.50-micron na teknolohiya kumpara sa ST92F124/F150/F250 sa 0.35-micron na teknolohiya. Nagbibigay ito ng ilang mga alituntunin para sa pag-upgrade ng mga application para sa parehong mga aspeto ng software at hardware nito.
Sa unang bahagi ng dokumentong ito, nakalista ang mga pagkakaiba sa pagitan ng ST92F120 at ST92F124/F150/F250 na device. Sa ikalawang bahagi, inilalarawan ang mga pagbabagong kinakailangan para sa hardware at software ng application.

NAG-UPGRAD MULA SA ST92F120 HANGGANG SA ST92F124/F150/F250
Ang mga ST92F124/F150/F250 microcontroller na gumagamit ng 0.35 micron na teknolohiya ay katulad ng ST92F120 microcontrollers na gumagamit ng 0.50 micron na teknolohiya, ngunit ang pag-urong ay ginagamit upang magdagdag ng ilang bagong feature at para mapahusay ang performance ng ST92F124/F150/F250 device. Halos lahat ng mga periph-eral ay nagpapanatili ng parehong mga tampok, kung kaya't ang dokumentong ito ay nakatuon lamang sa mga binagong seksyon. Kung walang pagkakaiba sa pagitan ng 0.50 micron peripheral kumpara sa 0.35, maliban sa teknolohiya at pamamaraan ng disenyo nito, hindi ipinakita ang peripheral. Ang bagong analog to digital converter (ADC) ang pangunahing pagbabago. Gumagamit ang ADC na ito ng isang solong 16 channel A/D converter na may 10 bits na resolution sa halip na dalawang 8-channel A/D converter na may 8-bit na resolution. Ang bagong memory organization, bagong reset at clock control unit, internal voltagAng mga regulasyon at bagong buffer ng I/O ay halos magiging malinaw na mga pagbabago para sa aplikasyon. Ang mga bagong pe-ripheral ay ang Controller Area Network (CAN) at ang asynchronous na Serial Communication Interface (SCI-A).

PINOUT
Ang ST92F124/F150/F250 ay idinisenyo upang mapalitan ang ST92F120. Kaya, ang mga pinout ay halos pareho. Ang ilang mga pagkakaiba ay inilarawan sa ibaba:

• Ang Clock2 ay na-remap mula sa port P9.6 hanggang P4.1
• Ang mga analog input channel ay muling na-map ayon sa talahanayan sa ibaba.

Talahanayan 1. Analog Input Channel Mapping

PIN	ST92F120 Pinout	ST92F124/F150/F250 Pinout
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• Ang RXCLK1(P9.3), TXCLK1/ CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) ay inalis dahil ang SCI1 ay pinalitan ng SCI-A.
• Ang A21(P9.7) pababa sa A16 (P9.2) ay idinagdag upang makapag-address ng hanggang 22 bits sa labas.
• 2 bagong CAN peripheral device ang available: TX0 at RX0 (CAN0) sa mga port na P5.0 at P5.1 at TX1 at RX1 (CAN1) sa mga nakalaang pin.

RW RESET STATE
Sa ilalim ng Reset state, ang RW ay pinananatiling mataas na may panloob na mahinang pull-up samantalang wala ito sa ST92F120.

SCHMITT TRIGGERS

• Ang mga I/O port na may Espesyal na Schmitt Trigger ay wala na sa ST92F124/F150/F250 ngunit pinapalitan ng mga I/O port na may High Hysteresis Schmitt Trigger. Ang mga kaugnay na I/O pin ay: P6[5-4].
• Mga pagkakaiba sa VIL at VIH. Tingnan ang Talahanayan 2.

Talahanayan 2. Antas ng Input Schmitt Trigger Mga Katangian ng Elektrisidad ng DC
(VDD = 5 V ± 10%, TA = –40° C hanggang +125° C, maliban kung tinukoy)

Simbolo	Parameter	Device	Halaga			Yunit
			Min	Typ(1)	Max
VIH	Input High Level Standard Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Input Low Level Standard Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Mababang Antas ng Input High Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Input Hysteresis Standard Schmitt Trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Input Hysteresis Mataas na Hyst. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Input Hysteresis Mataas na Hyst. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Maliban kung iba ang nakasaad, ang karaniwang data ay batay sa TA= 25°C at VDD= 5V. Iniuulat lamang ang mga ito para sa mga linya ng gabay sa disenyo na hindi nasubok sa produksyon.

ORGANISASYON NG MEMORY

Panlabas na memorya
Sa ST92F120, 16 bits lang ang external na available. Ngayon, sa ST92F124/F150/F250 device, ang 22 bits ng MMU ay external na available. Ginagamit ang organisasyong ito upang gawing mas madaling tugunan ang hanggang 4 na panlabas na Mbytes. Ngunit ang mga segment na 0h hanggang 3h at 20h hanggang 23h ay hindi ex-ternal na available.

Organisasyon ng Sektor ng Flash
Ang mga Sektor F0 hanggang F3 ay may bagong organisasyon sa 128K at 60K na Flash na aparato tulad ng ipinapakita sa Talahanayan 5 at Talahanayan 6. Ipinapakita ng Talahanayan 3. at Talahanayan 4 ang nakaraang organisasyon.

Talahanayan 3. Istruktura ng Memory para sa 128K Flash ST92F120 Flash Device

Sektor	Mga address	Pinakamataas na Sukat
TestFlash (TF) (Nakareserba) Lugar ng OTP Mga Rehistro ng Proteksyon (nakareserba)	230000h hanggang 231F7Fh 231F80h hanggang 231FFBh 231FFCh hanggang 231FFFh	8064 byte 124 byte 4 byte
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h hanggang 00FFFFh 010000h hanggang 01BFFFh 01C000h hanggang 01DFFFh 01E000h hanggang 01FFFFh	64KB 48KB 8KB 8KB
EEPROM 0 (E0) EEPROM 1 (E1) Ginaya ang EEPROM	228000h hanggang 228FFFh 22C000h hanggang 22CFFFh 220000h hanggang 2203FFh	4KB 4KB 1 Kbyte

Talahanayan 4. Istruktura ng Memory para sa 60K Flash ST92F120 Flash Device

Sektor	Mga address	Pinakamataas na Sukat
TestFlash (TF) (Nakareserba) Lugar ng OTP Mga Rehistro ng Proteksyon (nakareserba)	230000h hanggang 231F7Fh 231F80h hanggang 231FFBh 231FFCh hanggang 231FFFh	8064 byte 124 byte 4 byte
Flash 0 (F0) Nakareserbang Flash 1 (F1) Flash 2 (F2)	000000h hanggang 000FFFh 001000h hanggang 00FFFFh 010000h hanggang 01BFFFh 01C000h hanggang 01DFFFh	4KB 60KB 48KB 8KB
EEPROM 0 (E0) EEPROM 1 (E1) Ginaya ang EEPROM	228000h hanggang 228FFFh 22C000h hanggang 22CFFFh 220000h hanggang 2203FFh	4KB 4 Kbyte 1Kbyte

Sektor	Mga address	Pinakamataas na Sukat
TestFlash (TF) (Nakareserba) OTP Area Mga Rehistro ng Proteksyon (nakareserba)	230000h hanggang 231F7Fh 231F80h hanggang 231FFBh 231FFCh hanggang 231FFFh	8064 byte 124 byte 4 byte
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h hanggang 001FFFh 002000h hanggang 003FFFh 004000h hanggang 00FFFFh 010000h hanggang 01FFFFh	8KB 8KB 48KB 64KB

Sektor	Mga address	Pinakamataas na Sukat
Hardware Emulated EEPROM seg-
tors	228000h hanggang 22CFFFh	8KB
(nakareserba)
Ginaya ang EEPROM	220000h hanggang 2203FFh	1 Kbyte

Sektor	Mga address	Pinakamataas na Sukat
TestFlash (TF) (Nakareserba) Lugar ng OTP Mga Rehistro ng Proteksyon (nakareserba)	230000h hanggang 231F7Fh 231F80h hanggang 231FFBh 231FFCh hanggang 231FFFh	8064 byte 124 byte 4 byte
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h hanggang 001FFFh 002000h hanggang 003FFFh 004000h hanggang 00BFFFh 010000h hanggang 013FFFh	8KB 8KB 32KB 16KB
Hardware Emulated EEPROM sektor (nakareserba) Ginaya ang EEPROM	228000h hanggang 22CFFFh   220000h hanggang 2203FFh	8KB   1 Kbyte

Dahil ang lokasyon ng vector ng pag-reset ng user ay nakatakda sa address na 0x000000, maaaring gamitin ng application ang sektor F0 bilang isang 8-Kbyte user bootloader area, o mga sektor F0 at F1 bilang isang 16-Kbyte na lugar.

Flash & E3PROM Control Register Location
Upang mag-save ng data pointer register (DPR), ang Flash at E3PROM (Emulated E2PROM) control registers ay i-remap mula sa page 0x89 hanggang page 0x88 kung saan matatagpuan ang E3PROM area. Sa ganitong paraan, isang DPR lang ang ginagamit upang tumuro sa parehong mga variable ng E3PROM at Flash & E2PROM control register. Ngunit ang mga rehistro ay magagamit pa rin sa nakaraang address. Ang mga bagong address ng rehistro ay:

• FCR 0x221000 at 0x224000
• ECR 0x221001 at 0x224001
• FESR0 0x221002 at 0x224002
• FESR1 0x221003 at 0x224003
  Sa application, ang mga lokasyon ng rehistro na ito ay karaniwang tinukoy sa script ng linker file.

I-RESET AT CLOCK CONTROL UNIT (RCCU)
Oscillator

Ang isang bagong low power oscillator ay ipinatupad na may mga sumusunod na target na detalye:

• Max. 200 µamp. pagkonsumo sa Running mode,
• 0 amp. sa Halt mode,

PLL
Isang bit (bit7 FREEN) ang naidagdag sa PLLCONF register (R246, page 55), ito ay para mapagana ang Free Running mode. Ang reset value para sa register na ito ay 0x07. Kapag ang FREEN bit ay na-reset, ito ay may parehong pag-uugali tulad ng sa ST92F120, ibig sabihin, ang PLL ay naka-off kapag:

• pagpasok sa stop mode,
• DX(2:0) = 111 sa rehistro ng PLLCONF,
• pagpasok sa mga low power mode (Wait For Interrupt o Low Power Wait for Interrupt) kasunod ng WFI instruction.

Kapag ang FREEN bit ay naitakda at nangyari ang alinman sa mga kundisyon na nakalista sa itaas, ang PLL ay papasok sa Free Running mode, at nag-o-oscillate sa mababang frequency na karaniwang mga 50 kHz.
Bilang karagdagan, kapag ang PLL ay nagbibigay ng panloob na orasan, kung ang signal ng orasan ay nawala (halimbawa dahil sa isang sirang o nadiskonektang resonator...), isang signal ng kaligtasan ng orasan ay awtomatikong ibinibigay, na nagpapahintulot sa ST9 na magsagawa ng ilang mga operasyon sa pagliligtas.
Ang dalas ng signal ng orasan na ito ay depende sa DX[0..2] bits ng PLLCONF register (R246, page55).
Sumangguni sa ST92F124/F150/F250 datasheet para sa higit pang mga detalye.

 INTERNAL VOLTAGE REGULATOR
Sa ST92F124/F150/F250, ang core ay gumagana sa 3.3V, habang ang I/Os ay gumagana pa rin sa 5V. Upang matustusan ang 3.3V power sa core, may idinagdag na internal regulator.

Actually, itong voltage regulator ay binubuo ng 2 regulators:

• isang pangunahing voltage regulator (VR),
• isang mababang kapangyarihan voltage regulator (LPVR).

Ang pangunahing voltagAng e regulator (VR) ay nagbibigay ng kasalukuyang kinakailangan ng device sa lahat ng operating mode. Ang voltagAng e regulator (VR) ay nagpapatatag sa pamamagitan ng pagdaragdag ng panlabas na kapasitor (300 nF min-imum) sa isa sa dalawang Vreg pin. Ang mga Vreg pin na ito ay hindi nakakapagmaneho ng iba pang mga panlabas na device, at ginagamit lang ito para sa pag-regulate ng panloob na core power supply.
Ang mababang kapangyarihan voltagAng e regulator (LPVR) ay bumubuo ng isang non-stabilized voltage ng humigit-kumulang VDD/2, na may pinakamababang panloob na static dissipation. Ang kasalukuyang output ay limitado, kaya hindi ito sapat para sa buong mode ng pagpapatakbo ng device. Nagbibigay ito ng pinababang konsumo ng kuryente kapag ang chip ay nasa Low Power mode (Wait For Interrupt, Low Power Wait For Interrupt, Stop o Halt modes).
Kapag aktibo ang VR, awtomatikong nade-deactivate ang LPVR.

EXTENDED FUNCTION TIMER

Ang mga pagbabago sa hardware sa Extended Function Timer ng ST92F124/F150/F250 kumpara sa ST92F120 ay tungkol lamang sa mga interrupt generation function. Ngunit ang ilang partikular na impormasyon ay naidagdag sa dokumentasyon tungkol sa Forced Compare mode at One Pulse mode. Ang impormasyong ito ay maaaring matagpuan sa na-update na ST92F124/F150/F250 Datasheet.

Input Capture/Output Compare
Sa ST92F124/F150/F250, ang mga interrupt na IC1 at IC2 (OC1 at OC2) ay maaaring paganahin nang hiwalay. Ginagawa ito gamit ang 4 na bagong bits sa rehistro ng CR3:

• IC1IE=CR3[7]: Input Capture 1 Interrupt Enable. Kung i-reset, ang Input Capture 1 interrupt ay inhibit-ed. Kapag nakatakda, magkakaroon ng interrupt kung ang ICF1 flag ay nakatakda.
• OC1IE=CR3[6]: Output Compare 1 Interrupt Enable. Kapag na-reset, ang Output Compare 1 interrupt ay mapipigilan. Kapag nakatakda, magkakaroon ng interrupt kung ang OCF2 flag ay nakatakda.
• IC2IE=CR3[5]: Input Capture 2 Interrupt Enable. Kapag na-reset, ang Input Capture 2 ay naaantala. Kapag nakatakda, magkakaroon ng interrupt kung itinakda ang bandila ng ICF2.
• OC2IE=CR3[4]: Output Compare 2 Interrupt Enable. Kapag na-reset, ang Output Compare 2 Interrupt ay mapipigilan. Kapag nakatakda, magkakaroon ng interrupt kung ang OCF2 flag ay nakatakda.
  Tandaan: Ang IC1IE at IC2IE (OC1IE at OC2IE) interrupt ay hindi makabuluhan kung ang ICIE (OCIE) ay nakatakda. Upang maisaalang-alang, ang ICIE (OCIE) ay dapat na i-reset.

PWM Mode
Ang OCF1 bit ay hindi maaaring itakda ng hardware sa PWM mode, ngunit ang OCF2 bit ay nakatakda sa tuwing ang counter ay tumutugma sa halaga sa OC2R register. Maaari itong makabuo ng interrupt kung nakatakda ang OCIE o kung na-reset ang OCIE at nakatakda ang OC2IE. Makakatulong ang interrupt na ito sa anumang application kung saan kailangang interactive na baguhin ang mga lapad ng pulso o mga tuldok.

A/D CONVERTER (ADC)
Isang bagong A/D converter na may mga sumusunod na pangunahing tampok ang naidagdag:

• 16 channel,
• 10-bit na resolution,
• 4 MHz maximum frequency (ADC clock),
• 8 ADC clock cycle para sa sampling oras,
• 20 ADC clock cycle para sa oras ng conversion,
• Zero input reading 0x0000,
• Full scale reading 0xFFC0,
• Ang ganap na katumpakan ay ± 4 LSBs.

Ang bagong A/D converter na ito ay may parehong arkitektura gaya ng nauna. Sinusuportahan pa rin nito ang tampok na an-alog watchdog, ngunit ngayon ay gumagamit na lamang ito ng 2 sa 16 na channel. Ang 2 channel na ito ay magkadikit at ang mga address ng channel ay maaaring piliin ng software. Sa nakaraang solusyon gamit ang dalawang ADC cell, apat na analog watchdog channel ang available ngunit sa mga fixed channel address, channel 6 at 7.
Sumangguni sa na-update na ST92F124/F150/F250 Datasheet para sa paglalarawan ng bagong A/D Con-verter.
 I²C

I²C IERRP BIT RESET
Sa ST92F124/F150/F250 I²C, ang IERRP (I2CISR) bit ay maaaring i-reset ng software kahit na ang isa sa mga sumusunod na flag ay nakatakda:

• SCLF, ADDTX, AF, STOPF, ARLO at BERR sa rehistro ng I2CSR2
• SB bit sa I2CSR1 Register

Ito ay hindi totoo para sa ST92F120 I²C: ang IERRP bit ay hindi maaaring i-reset ng software kung ang isa sa mga flag na ito ay nakatakda. Para sa kadahilanang ito, sa ST92F120, ang kaukulang interrupt routine (ipinasok kasunod ng unang kaganapan) ay muling ipinasok kung may isa pang kaganapan na naganap sa unang regular na pagpapatupad.

SIMULAN ANG KAHILINGAN NG EVENT
May pagkakaiba sa pagitan ng ST92F120 at ng ST92F124/F150/F250 I²C sa mekanismo ng START bit generation.
Upang makabuo ng START event, itinatakda ng application code ang START at ACK bits sa I2CCR register:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Kung walang napiling opsyon sa pag-optimize ng compiler, isinasalin ito sa assembler sa sumusunod na paraan:

• – o R240,#12
• – ld r0,R240
• – ld R240,r0

Itinatakda ng tagubiling OR ang Start bit. Sa ST92F124/F150/F250, ang pangalawang pagpapatupad ng tagubilin sa pagkarga ay nagreresulta sa pangalawang kahilingan sa kaganapan ng START. Ang pangalawang START event na ito ay nangyayari pagkatapos ng susunod na byte transmission.
Sa alinman sa mga opsyon sa pag-optimize ng compiler na napili, ang assembler code ay hindi humihiling ng pangalawang START event:
– o R240,#12

BAGONG PERIPHERALS

• Hanggang 2 CAN (Controller Area Network) na mga cell ang naidagdag. Available ang mga detalye sa na-update na ST92F124/F150/F250 Datasheet.
• Hanggang 2 SCI ang available: ang SCI-M (Multi-protocol SCI) ay kapareho ng sa ST92F120, ngunit ang SCI-A (Asynchronous SCI) ay bago. Ang mga detalye para sa bagong peripheral na ito ay available sa na-update na ST92F124/F150/F250 Datasheet.

2 MGA PAGBABAGO NG HARDWARE at SOFTWARE SA APPLICATION BOARD

PINOUT

• Dahil sa remapping nito, hindi magagamit ang CLOCK2 sa parehong application.
• Magagamit lamang ang SCI1 sa asynchronous mode (SCI-A).
• Ang mga pagbabago ng analog input channels mapping ay madaling mahawakan ng software.

INTERNAL VOLTAGE REGULATOR
Dahil sa pagkakaroon ng panloob na voltagat regulator, ang mga panlabas na capacitor ay kinakailangan sa mga Vreg pin upang maibigay ang core ng isang nagpapatatag na supply ng kuryente. Sa ST92F124/F150/F250, ang core ay gumagana sa 3.3V, habang ang I/Os ay gumagana pa rin sa 5V. Ang pinakamababang inirerekumendang halaga ay 600 nF o 2*300 nF at ang distansya sa pagitan ng mga Vreg pin at ng mga capacitor ay dapat panatilihin sa pinakamababa.
Walang ibang pagbabago ang kailangang gawin sa hardware application board.

FLASH & EEPROM CONTROL REGISTERS AT MEMORY ORGANIZATION
Upang makatipid ng 1 DPR, ang mga kahulugan ng address ng simbolo na tumutugma sa mga rehistro ng kontrol ng Flash at EEPROM ay maaaring mabago. Ito ay karaniwang ginagawa sa linker script file. Ang 4 na rehistro, FCR, ECR, at FESR[0:1], ay tinukoy sa 0x221000, 0x221001, 0x221002 at 0x221003, ayon sa pagkakabanggit.
Ang 128-Kbyte Flash sector reorganization ay nakakaapekto rin sa linker script file. Dapat itong baguhin bilang pagsunod sa bagong organisasyon ng sektor.
Sumangguni sa Seksyon 1.4.2 para sa paglalarawan ng bagong organisasyon ng sektor ng Flash.

RESET AT CLOCK CONTROL UNIT

Oscillator
Crystal Oscillator
Kahit na napanatili ang pagiging tugma sa disenyo ng board ng ST92F120, hindi na inirerekomenda na magpasok ng 1MOhm resistor na kahanay ng panlabas na crystal oscillator sa isang ST92F124/F150/F250 application board.

Mga leakage
Habang ang ST92F120 ay sensitibo sa pagtagas mula GND hanggang OSCIN, ang ST92F124/F1 50/F250 ay sensitibo sa pagtagas mula sa VDD hanggang OSCIN. Inirerekomenda na palibutan ang crystal oscil-lator ng isang ground ring sa naka-print na circuit board at maglagay ng coating film upang maiwasan ang mga problema sa kahalumigmigan, kung kinakailangan.
Panlabas na orasan
Kahit na mapanatili ang pagiging tugma sa disenyo ng board ng ST92F120, inirerekomendang ilapat ang panlabas na orasan sa input ng OSCOUT.
Ang advantagang mga ito ay:

• maaaring gumamit ng karaniwang TTL input signal samantalang ang ST92F120 Vil sa panlabas na orasan ay nasa pagitan ng 400mV at 500mV.
• ang panlabas na risistor sa pagitan ng OSCOUT at VDD ay hindi kinakailangan.

PLL
Karaniwang Mode
Ang halaga ng pag-reset ng rehistro ng PLLCONF (p55, R246) ay magsisimula sa aplikasyon sa parehong paraan tulad ng sa ST92F120. Upang gumamit ng libreng running mode sa mga kundisyong inilarawan sa Seksyon 1.5, ang PLLCONF[7] bit ay dapat itakda.

Safety Clock Mode
Gamit ang ST92F120, kung ang signal ng orasan ay nawala, ang ST9 core at peripheral na orasan ay tumigil, walang magagawa upang i-configure ang application sa isang ligtas na estado.
Ang disenyo ng ST92F124/F150/F250 ay nagpapakilala ng signal ng orasan sa kaligtasan, ang application ay maaaring i-configure sa isang ligtas na estado.
Kapag nawala ang signal ng orasan (halimbawa dahil sa sirang o nadiskonektang resonator), magaganap ang kaganapan sa pag-unlock ng PLL.
Ang mas ligtas na paraan upang pamahalaan ang kaganapang ito ay ang paganahin ang INTD0 external interrupt at italaga ito sa RCCU sa pamamagitan ng pagtatakda ng INT_SEL bit sa CLKCTL register.
Sinusuri ng nauugnay na interrupt routine ang interrupt source (sumangguni sa 7.3.6 Interrupt Generation Chapter ng ST92F124/F150/F250 datasheet), at kino-configure ang application sa isang ligtas na estado.
Tandaan: Ang peripheral clock ay hindi huminto at anumang panlabas na signal na nabuo ng microcontroller (halimbawa PWM, serial communication...) ay dapat na ihinto sa unang mga tagubilin na isinasagawa ng interrupt routine.

EXTENDED FUNCTION TIMER
Input Capture / Output Compare
Upang makabuo ng Timer Interrupt, ang isang program na binuo para sa ST92F120 ay maaaring kailangang i-update sa ilang partikular na kaso:

• Kung ang Timer Interrupts IC1 at IC2 (OC1 at OC2) ay parehong ginagamit, ICIE (OCIE) ng register CR1 ay kailangang itakda. Ang halaga ng IC1IE at IC2IE (OC1IE at OC2IE) sa rehistro ng CR3 ay hindi makabuluhan. Kaya, ang programa ay hindi kailangang baguhin sa kasong ito.
• Kung isang Interrupt lang ang kailangan, dapat i-reset ang ICIE (OCIE) at dapat itakda ang IC1IE o IC2IE (OC1IE o OC2IE) depende sa interrupt na ginamit.
• Kung wala sa mga Timer Interrupts ang ginagamit, ang ICIE, IC1IE at IC2IE (OCIE, OC1IE at OC2IE) ay dapat na i-reset ang lahat.

PWM Mode
Ang isang Timer Interrupt ay maaari na ngayong mabuo sa bawat oras na Counter = OC2R:

• Upang paganahin ito, itakda ang OCIE o OC2IE,
• Upang hindi paganahin ito, i-reset ang OCIE AT OC2IE.

10-BIT ADC
Dahil ang bagong ADC ay ganap na naiiba, ang programa ay kailangang i-update:

• Ang lahat ng mga rehistro ng data ay 10 bit, na kinabibilangan ng mga rehistro ng threshold. Kaya't ang bawat rehistro ay nahahati sa dalawang 8-bit na rehistro: isang itaas na rehistro at isang mas mababang rehistro, kung saan ang 2 pinaka makabuluhang bit lamang ang ginagamit:
• Ang channel ng pagsisimula ng conversion ay tinukoy na ngayon ng mga bit CLR1[7:4] (Pg63, R252).
• Ang mga analog watchdog channel ay pinili ng mga bit na CLR1[3:0]. Ang tanging kundisyon ay dapat magkadikit ang dalawang channel.
• Ang ADC na orasan ay pinili gamit ang CLR2[7:5] (Pg63, R253).
• Ang mga interrupt register ay hindi nabago.

Dahil sa tumaas na haba ng mga rehistro ng ADC, iba ang mapa ng rehistro. Ang lokasyon ng mga bagong rehistro ay ibinigay sa paglalarawan ng ADC sa na-update na ST92F124/F150/F250 Datasheet.
I²C

IERRP BIT RESET
Sa ST92F124/F150/F250 interrupt routine na nakatuon sa Error Pending na kaganapan (nakatakda ang IERRP), dapat na ipatupad ang isang loop ng software.
Sinusuri ng loop na ito ang bawat bandila at isinasagawa ang mga kaukulang kinakailangang aksyon. Ang loop ay hindi matatapos hanggang ang lahat ng mga flag ay na-reset.
Sa pagtatapos ng software loop execution na ito, ang IERRP bit ay ni-reset ng software at ang code ay lalabas mula sa interrupt routine.

SIMULAN ang Kahilingan sa Kaganapan
Upang maiwasan ang anumang hindi gustong double START na kaganapan, gamitin ang alinman sa mga opsyon sa compiler otpimization, sa Makefile.

Halimbawa:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

I-UPGRAD AT RECONFIGURING ANG IYONG ST9 HDS2V2 EMULATOR

PANIMULA
Ang seksyong ito ay naglalaman ng impormasyon tungkol sa kung paano i-upgrade ang firmware ng iyong emulator o muling i-configure ito upang suportahan ang isang ST92F150 probe. Kapag na-reconfigure mo na ang iyong emulator upang suportahan ang isang ST92F150 probe maaari mo itong i-configure pabalik upang suportahan ang isang iba pang probe (para sa example isang ST92F120 probe) na sumusunod sa parehong pamamaraan at pagpili ng angkop na probe.

MGA PREREQUISITE PARA MAG-UPGRAD AT/O RECONFIGURING ANG IYONG EMULATOR
Ang mga sumusunod na ST9 HDS2V2 emulator at emulation probe ay sumusuporta sa mga upgrade at/o reconfiguration gamit ang bagong probe hardware:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 at ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Bago subukang isagawa ang pag-upgrade/reconfiguration ng iyong emulator, dapat mong tiyakin na LAHAT ng sumusunod na kundisyon ay natutugunan:
• Ang bersyon ng monitor ng iyong ST9-HDS2V2 emulator ay mas mataas sa o katumbas ng 2.00. [Makikita mo kung aling bersyon ng monitor ang mayroon ang iyong emulator sa Target na field ng About ST9+ Visual Debug window, na iyong bubuksan sa pamamagitan ng pagpili sa Help>About.. mula sa pangunahing menu ng ST9+ Visual Debug.]
• Kung ang iyong PC ay tumatakbo sa Windows ® NT ® operating system, dapat ay mayroon kang mga pribilehiyo ng administrator.
• Dapat ay na-install mo ang ST9+ V6.1.1 (o mas bago) Toolchain sa host PC na konektado sa iyong ST9 HDS2V2 emulator.

PAANO I-UPGRADE/RECONFIGURE ANG IYONG ST9 HDS2V2 EMULATOR
Sinasabi sa iyo ng pamamaraan kung paano i-upgrade/reconfigure ang iyong ST9 HDS2V2 emulator. Tiyaking natutugunan mo ang lahat ng mga kinakailangan bago magsimula, kung hindi, maaari mong masira ang iyong emulator sa pamamagitan ng pagsasagawa ng pamamaraang ito.

1. Tiyaking nakakonekta ang iyong ST9 HDS2V2 emulator sa pamamagitan ng parallel port sa iyong host PC na tumatakbo sa alinman sa Windows ® 95, 98, 2000 o NT ®. Kung muli mong kino-configure ang iyong emulator upang magamit sa isang bagong probe, dapat na pisikal na konektado ang bagong probe sa HDS2V2 main board gamit ang tatlong flex cable.
2. Sa host PC, mula sa Windows ®, piliin ang Start >Run….
3. I-click ang button na Mag-browse upang mag-browse sa folder kung saan mo na-install ang ST9+ V6.1.1 Toolchain. Bilang default, ang path ng folder ng pag-install ay C:\ST9PlusV6.1.1\… Sa folder ng pag-install, mag-browse sa ..\downloader\ subfolder.
4. Hanapin ang ..\downloader\ \ direktoryo na naaayon sa pangalan ng emulator na gusto mong i-upgrade/i-configure.
   Para kay exampKung gusto mong i-configure muli ang iyong ST92F120 emulator na gagamitin sa ST92F150-EMU2 emulation probe, mag-browse sa ..\downloader\ \ direktoryo.
   5. Pagkatapos ay piliin ang direktoryo na naaayon sa bersyon na nais mong i-install (para sa halample, ang V1.01 na bersyon ay matatagpuan sa ..\downloader\ \v92\) at piliin ang file (para sa example, setup_st92f150.bat).
   6. Mag-click sa Buksan.
   7. I-click ang OK sa Run window. Magsisimula na ang update. Kailangan mo lang sundin ang mga tagubiling ipinapakita sa screen ng iyong PC.
   BABALA: Huwag ihinto ang emulator, o ang programa habang ang pag-update ay isinasagawa! Maaaring masira ang iyong emulator!

“ANG KASALUKUYANG TALA NA PARA SA GABAY LAMANG LAYUNIN NA MABIGYAN ANG MGA CUSTOMER NG IMPORMASYON TUNGKOL SA KANILANG MGA PRODUKTO UPANG MAKATIPID SILA NG ORAS. BILANG RESULTA, HINDI PANANAGUTAN ANG STMICROELECTRONICS PARA SA ANUMANG DIREKTA, DIREKTO, O KINAHIHUNGANG MGA PINSALA MAY RESULTA SA ANUMANG MGA PAG-AANGKIN NA MULA SA NILALAMAN NG GANITONG NOTA AT/O ANG PAGGAMIT NA GINAWA NG MGA CUSTOMER NG IMPORMASYON NA NILALAMAN NG IMPORMASYON. ”

Ang impormasyong ibinigay ay pinaniniwalaang tumpak at maaasahan. Gayunpaman, walang pananagutan ang STMicroelectronics para sa mga kahihinatnan ng paggamit ng naturang impormasyon o para sa anumang paglabag sa mga patent o iba pang mga karapatan ng mga ikatlong partido na maaaring magresulta mula sa paggamit nito. Walang lisensya ang ibinibigay sa pamamagitan ng implikasyon o kung hindi man sa ilalim ng anumang mga karapatan sa patent o patent ng STMicroelectronics. Ang mga detalyeng binanggit sa publikasyong ito ay maaaring magbago nang walang abiso. Pinapalitan at pinapalitan ng publikasyong ito ang lahat ng impormasyong ibinigay noon. Ang mga produkto ng STMicroelectronics ay hindi awtorisado para sa paggamit bilang mga kritikal na bahagi sa mga device o system na sumusuporta sa buhay nang walang malinaw na nakasulat na pag-apruba ng STMicroelectronics.
Ang ST logo ay isang rehistradong trademark ng STMicroelectronics
2003 STMicroelectronics – All Rights Reserved.

Ang pagbili ng I2C Components ng STMicroelectronics ay nagbibigay ng lisensya sa ilalim ng Philips I2C Patent. Ang mga karapatang gamitin ang mga bahaging ito sa isang I2C system ay ipinagkaloob sa kondisyon na ang system ay sumusunod sa I2C Standard Specification gaya ng tinukoy ng Philips.
STMicroelectronics Group of Companies
Australia – Brazil – Canada – China – Finland – France – Germany – Hong Kong – India – Israel – Italy – Japan
Malaysia – Malta – Morocco – Singapore – Spain – Sweden – Switzerland – United Kingdom – USA
http://www.st.com

Mga Dokumento / Mga Mapagkukunan

STMicroelectronics ST92F120 Mga Naka-embed na Application [pdf] Mga tagubilin ST92F120 Naka-embed na Application, ST92F120, Naka-embed na Application, Application

Mga sanggunian

• User Manual