Убудаваныя прыкладанні STMicroelectronics ST92F120

УВОДЗІНЫ

Мікракантролеры для ўбудаваных прыкладанняў, як правіла, аб'ядноўваюць усё больш і больш перыферыйных прылад, а таксама вялікую памяць. Прадастаўленне правільных прадуктаў з патрэбнымі функцыямі, такімі як Flash, эмуляцыя EEPROM і шырокі спектр перыферыйных прылад па разумнай цане, заўсёды з'яўляецца праблемай. Вось чаму неабходна рэгулярна памяншаць памер плашкі мікракантролера, як толькі гэта дазваляе тэхналогія. Гэты важны крок адносіцца да ST92F120.
Мэта гэтага дакумента - паказаць адрозненні паміж мікракантролерам ST92F120 па тэхналогіі 0.50 мікрона і ST92F124/F150/F250 па тэхналогіі 0.35 мікрона. Ён дае некаторыя рэкамендацыі па абнаўленні праграмнага забеспячэння і апаратнага забеспячэння прыкладанняў.
У першай частцы гэтага дакумента пералічаны адрозненні паміж прыладамі ST92F120 і ST92F124/F150/F250. У другой частцы апісваюцца мадыфікацыі апаратнага і праграмнага забеспячэння прыкладання.

АБНАЎЛЕННЕ СА ST92F120 ДА ST92F124/F150/F250
Мікракантролеры ST92F124/F150/F250, якія выкарыстоўваюць тэхналогію 0.35 мікрона, падобныя на мікракантролеры ST92F120, якія выкарыстоўваюць тэхналогію 0.50 мікрона, але скарачэнне выкарыстоўваецца для дадання некаторых новых функцый і паляпшэння прадукцыйнасці прылад ST92F124/F150/F250. Амаль усе перыферыйныя прылады захоўваюць аднолькавыя функцыі, таму гэты дакумент прысвечаны толькі мадыфікаваным раздзелам. Калі няма ніякай розніцы паміж перыферыйным прыладай 0.50 мікрон і 0.35, акрамя тэхналогіі і метадалогіі праектавання, перыферыйнае прылада не прадстаўлена. Новы аналагава-лічбавы пераўтваральнік (АЦП) - галоўнае змяненне. У гэтым АЦП выкарыстоўваецца адзін 16-канальны аналагава-цыфравы пераўтваральнік з раздзяленнем 10 біт замест двух 8-канальных АЦП з раздзяленнем 8 біт. Новая арганізацыя памяці, новы скід і блок кіравання гадзіннікам, унутраны аб'ёмtagРэгулятары і новыя буферы ўводу/вываду будуць амаль празрыстымі зменамі для прыкладання. Новыя перыферыйныя прылады - гэта сетка кантролера (CAN) і асінхронны паслядоўны інтэрфейс сувязі (SCI-A).

ПІНАЎТ
ST92F124/F150/F250 быў распрацаваны, каб мець магчымасць замяніць ST92F120. Такім чынам, распиновка практычна аднолькавая. Некалькі адрозненняў апісаны ніжэй:

• Clock2 быў пераназначаны з порта P9.6 на P4.1
• Аналагавыя ўваходныя каналы былі пераназначаны ў адпаведнасці з табліцай ніжэй.

Табліца 1. Адлюстраванне каналаў аналагавага ўваходу

PIN-код	Распиновка ST92F120	Распиновка ST92F124/F150/F250
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) былі выдалены, таму што SCI1 быў заменены на SCI-A.
• A21(P9.7) да A16 (P9.2) былі дададзены для таго, каб мець магчымасць звяртацца да 22 біт вонкавага боку.
• Даступны 2 новыя перыферыйныя прылады CAN: TX0 і RX0 (CAN0) на партах P5.0 і P5.1 і TX1 і RX1 (CAN1) на спецыяльных кантактах.

RW СКІД СТАН
У стане скіду RW утрымліваецца на высокім узроўні з унутраным слабым падцягваннем, у той час як на ST92F120 гэтага не было.

ТРЫГЕРЫ ШМІТА

• Парты ўводу/вываду са спецыяльнымі трыгерамі Шміта больш не прысутнічаюць на ST92F124/F150/F250, але заменены партамі ўводу/вываду з трыгерамі Шміта з высокім гістэрэзісам. Адпаведныя кантакты ўводу/вываду: P6[5-4].
• Адрозненні па VIL і VIH. Глядзіце табліцу 2.

Табліца 2. Электрычныя характарыстыкі пастаяннага току трыгера Шміта ўваходнага ўзроўню
(VDD = 5 В ± 10%, TA = ад –40°C да +125°C, калі не пазначана іншае)

Сімвал	Параметр	прылада	Каштоўнасць			Адзінка
			Мін	Тып(1)	Макс
VIH	Уваход высокага ўзроўню стандартнага трыгера Шміта P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 х VDD			V
		ST92F124/F150/F250	0.6 х VDD			V
ВІЛ	Стандартны трыгер Шміта на нізкім узроўні ўваходу P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 х VDD	V
	Нізкі ўзровень уваходу Трыгер High Hyst.Schmitt P4[7:6]-P6[5:4]	ST92F120			0.3 х VDD	V
		ST92F124/F150/F250			0.25 х VDD	V
VHYS	Уваходны гістэрэзіс Стандартны трыгер Шміта P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Уваходны гістэрэзіс Высокая гіст. Трыгер Шміта P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Уваходны гістэрэзіс Высокая гіст. Трыгер Шміта P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Калі не пазначана іншае, тыповыя дадзеныя заснаваны на TA = 25°C і VDD = 5 В. Яны паведамляюцца толькі для інструкцый па дызайне, якія не былі пратэставаны ў вытворчасці.

АРГАНІЗАЦЫЯ ПАМЯЦІ

Знешняя памяць
На ST92F120 звонку было даступна толькі 16 біт. Цяпер на прыладзе ST92F124/F150/F250 22 біта MMU даступныя звонку. Гэтая арганізацыя выкарыстоўваецца для палягчэння адрасавання да 4 знешніх Мбайт. Але сегменты ад 0h да 3h і ад 20h да 23h недаступныя знешне.

Арганізацыя Flash Sector
Сектары з F0 па F3 маюць новую арганізацыю ў прыладах Flash 128K і 60K, як паказана ў табліцы 5 і табліцы 6. Табліца 3. і табліца 4 паказваюць папярэднюю арганізацыю.

Табліца 3. Структура памяці для флэш-прылады 128K Flash ST92F120

Сектар	Адрасы	Максімальны памер
TestFlash (TF) (зарэзервавана) Плошча OTP Ахоўныя рэестры (зарэзерваваны)	230000h да 231F7Fh 231F80h да 231FFBh 231FFCh да 231FFFh	8064 байты 124 байты 4 байты
Успышка 0 (F0) Успышка 1 (F1) Успышка 2 (F2) Успышка 3 (F3)	000000 гадзін да 00FFFF гадзін 010000 да 01BFFFh 01C000h да 01DFFFh 01E000h да 01FFFFh	64 Кбайт 48 Кбайт 8 Кбайт 8 Кбайт
EEPROM 0 (E0) EEPROM 1 (E1) Эмуляцыя EEPROM	228000 гадзін да 228 FFF гадзін 22C000h да 22CFFFh ад 220000 да 2203 гадзін	4 Кбайт 4 Кбайт 1 Кбайт

Табліца 4. Структура памяці для флэш-прылады 60K Flash ST92F120

Сектар	Адрасы	Максімальны памер
TestFlash (TF) (зарэзервавана) Плошча OTP Ахоўныя рэестры (зарэзерваваны)	230000h да 231F7Fh 231F80h да 231FFBh 231FFCh да 231FFFh	8064 байты 124 байты 4 байты
Flash 0 (F0) Зарэзерваваны Flash 1 (F1) Успышка 2 (F2)	000000 гадзін да 000 FFF гадзін 001000 гадзін да 00FFFF гадзін 010000 да 01BFFFh 01C000h да 01DFFFh	4 Кбайт 60 Кбайт 48 Кбайт 8 Кбайт
EEPROM 0 (E0) EEPROM 1 (E1) Эмуляцыя EEPROM	228000 гадзін да 228 FFF гадзін 22C000h да 22CFFFh ад 220000 да 2203 гадзін	4 Кбайт 4 Кбайт 1 Кбайт

Сектар	Адрасы	Максімальны памер
TestFlash (TF) (Зарэзервавана) Вобласць OTP Ахоўныя рэестры (зарэзерваваны)	230000h да 231F7Fh 231F80h да 231FFBh 231FFCh да 231FFFh	8064 байты 124 байты 4 байты
Успышка 0 (F0) Успышка 1 (F1) Успышка 2 (F2) Успышка 3 (F3)	000000 гадзін да 001 FFF гадзін 002000 гадзін да 003 FFF гадзін 004000 гадзін да 00FFFF гадзін 010000 гадзін да 01FFFF гадзін	8 Кбайт 8 Кбайт 48 Кбайт 64 Кбайт

Сектар	Адрасы	Максімальны памер
Апаратная эмуляцыя EEPROM секунд
тораў	228000 гадзін да 22 CFFF гадзін	8 Кбайт
(зарэзервавана)
Эмуляцыя EEPROM	ад 220000 да 2203 гадзін	1 Кбайт

Сектар	Адрасы	Максімальны памер
TestFlash (TF) (зарэзервавана) Плошча OTP Ахоўныя рэестры (зарэзерваваны)	230000h да 231F7Fh 231F80h да 231FFBh 231FFCh да 231FFFh	8064 байты 124 байты 4 байты
Успышка 0 (F0) Успышка 1 (F1) Успышка 2 (F2) Успышка 3 (F3)	000000 гадзін да 001 FFF гадзін 002000 гадзін да 003 FFF гадзін 004000 да 00BFFFh 010000 гадзін да 013 FFF гадзін	8 Кбайт 8 Кбайт 32 Кбайт 16 Кбайт
Апаратная эмуляцыя сектараў EEPROM (зарэзервавана) Эмуляцыя EEPROM	228000 гадзін да 22 CFFF гадзін   ад 220000 да 2203 гадзін	8 Кбайт   1 Кбайт

Паколькі месцазнаходжанне вектара скіду карыстальніка ўстаноўлена па адрасе 0x000000, праграма можа выкарыстоўваць сектар F0 як 8-кілабайтную вобласць загрузніка карыстальніка або сектары F0 і F1 як 16-кілабайтную вобласць.

Размяшчэнне рэгістра кіравання Flash & E3PROM
Каб захаваць рэгістр паказальніка дадзеных (DPR), рэгістры кіравання Flash і E3PROM (эмуляцыя E2PROM) пераназначаюцца са старонкі 0x89 на старонку 0x88, дзе знаходзіцца вобласць E3PROM. Такім чынам, толькі адзін DPR выкарыстоўваецца для ўказання як на зменныя E3PROM, так і на рэгістры кіравання Flash і E2PROM. Але рэестры па-ранейшаму даступныя па ранейшым адрасе. Новыя адрасы рэестра:

• FCR 0x221000 і 0x224000
• ECR 0x221001 і 0x224001
• FESR0 0x221002 і 0x224002
• FESR1 0x221003 і 0x224003
  У дадатку гэтыя месцы рэгістра звычайна вызначаюцца ў сцэнарыі кампаноўшчыка file.

БЛОК КІРАВАННЯ СКІДАМ І ГАДЗІННІКАМ (RCCU)
Асцылятар

Рэалізаваны новы асцылятар малой магутнасці з наступнымі мэтавымі характарыстыкамі:

• Макс. 200 мкмamp. спажыванне ў рэжыме працы,
• 0 amp. у рэжыме прыпынку,

PLL
Адзін біт (біт 7 FREEN) быў дададзены ў рэгістр PLLCONF (R246, старонка 55), каб уключыць рэжым Free Running. Значэнне скіду для гэтага рэгістра роўна 0x07. Калі біт FREEN скідаецца, ён паводзіць сябе гэтак жа, як і ў ST92F120, што азначае, што PLL адключаецца, калі:

• пераход у рэжым прыпынку,
• DX(2:0) = 111 у рэгістры PLLCONF,
• пераход у рэжым нізкай энергаспажывання (Wait For Interrupt або Low Power Wait for Interrupt) у адпаведнасці з інструкцыямі WFI.

Калі біт FREEN усталяваны і адбываецца любое з пералічаных вышэй умоў, ФАПЧ пераходзіць у рэжым свабоднай працы і вагаецца на нізкай частаце, якая звычайна складае каля 50 кГц.
Акрамя таго, калі PLL забяспечвае ўнутраны тактавы сігнал, калі тактавы сігнал знікае (напрыклад, з-за зламанага або адключанага рэзанатара…), аўтаматычна падаецца сігнал бяспечнага тактавага сігналу, што дазваляе ST9 выконваць некаторыя выратавальныя аперацыі.
Частата гэтага тактавага сігналу залежыць ад біт DX[0..2] рэгістра PLLCONF (R246, старонка 55).
Для атрымання больш падрабязнай інфармацыі звярніцеся да табліцы дадзеных ST92F124/F150/F250.

 УНУТРАНЫ VOLTAGE РЭГУЛЯТОР
У ST92F124/F150/F250 ядро ​​працуе пры напрузе 3.3 В, а прылады ўводу/вываду па-ранейшаму працуюць пры напрузе 5 В. Для забеспячэння сілкавання 3.3 В да ядра быў дададзены ўнутраны рэгулятар.

Уласна, гэты тtagЭлектронны рэгулятар складаецца з 2 рэгулятараў:

• асноўны томtagэлектронны рэгулятар (VR),
• нізкай магутнасці абtagэлектронны рэгулятар (LPVR).

Асноўная тtagЭлектронны рэгулятар (VR) забяспечвае ток, неабходны прыладзе ва ўсіх рэжымах працы. ВыпtagРэгулятар (VR) стабілізуецца шляхам дадання вонкавага кандэнсатара (мінімум 300 нФ) на адзін з двух кантактаў Vreg. Гэтыя кантакты Vreg не могуць кіраваць іншымі знешнімі прыладамі і выкарыстоўваюцца толькі для рэгулявання ўнутранага крыніцы харчавання ядра.
Нізкая магутнасць абtagе рэгулятар (LPVR) стварае нестабілізаваны абtage прыкладна VDD/2, з мінімальным унутраным рассейваннем статычнай электраэнергіі. Выхадны ток абмежаваны, таму яго недастаткова для паўнавартаснага рэжыму працы прылады. Ён забяспечвае паніжанае энергаспажыванне, калі чып знаходзіцца ў рэжыме нізкага энергаспажывання (рэжымы Wait For Interrupt, Low Power Wait For Interrupt, Stop або Halt).
Калі VR актыўны, LPVR аўтаматычна дэактывуецца.

ТАЙМЕР ПАШЫРАНЫХ ФУНКЦЫЙ

Апаратныя мадыфікацыі ў таймеры пашыраных функцый ST92F124/F150/F250 у параўнанні з ST92F120 тычацца толькі функцый генерацыі перапыненняў. Але некаторая канкрэтная інфармацыя была дададзена ў дакументацыю адносна рэжыму прымусовага параўнання і рэжыму One Pulse. Гэтую інфармацыю можна знайсці ў абноўленым тэхнічным табліцы ST92F124/F150/F250.

Захоп уваходу/Параўнанне вываду
На ST92F124/F150/F250 перапыненні IC1 і IC2 (OC1 і OC2) могуць быць уключаны асобна. Гэта робіцца з дапамогай 4 новых бітаў у рэгістры CR3:

• IC1IE=CR3[7]: Уключэнне перапынення захопу ўваходу 1. Пры скідзе перапыненне Input Capture 1 забаронена. Калі ўстаноўлена, перапыненне генеруецца, калі ўсталяваны сцяг ICF1.
• OC1IE=CR3[6]: Вывад Параўнанне 1 Уключэнне перапынення. Пры скідзе перапыненне Output Compare 1 забаронена. Калі ўстаноўлена, перапыненне генеруецца, калі ўсталяваны сцяг OCF2.
• IC2IE=CR3[5]: Уключэнне перапынення захопу ўваходу 2. Пры скідзе перапыненне Input Capture 2 забаронена. Калі ўстаноўлена, перапыненне генеруецца, калі ўсталяваны сцяг ICF2.
• OC2IE=CR3[4]: Вывад Параўнанне 2 Уключэнне перапынення. Пры скідзе перапыненне Output Compare 2 забаронена. Калі ўстаноўлена, перапыненне генеруецца, калі ўсталяваны сцяг OCF2.
  Заўвага: Перапыненні IC1IE і IC2IE (OC1IE і OC2IE) не важныя, калі ўстаноўлена ICIE (OCIE). Для ўліку ICIE (OCIE) неабходна скінуць.

Рэжым ШІМ
Біт OCF1 не можа быць усталяваны апаратна ў рэжыме ШІМ, але біт OCF2 усталёўваецца кожны раз, калі лічыльнік супадае са значэннем у рэгістры OC2R. Гэта можа выклікаць перапыненне, калі OCIE усталяваны або калі OCIE скінуты і OC2IE усталяваны. Гэта перапыненне дапаможа любому прылажэнню, дзе трэба інтэрактыўна змяняць шырыню імпульсу або перыяд.

АЦП (АЦП)
Быў дададзены новы аналагава-цыфравы пераўтваральнік з наступнымі асноўнымі функцыямі:

• 16 канала,
• 10-бітнае дазвол,
• Максімальная частата 4 МГц (таксама АЦП),
• 8 тактаў АЦП для сampпрацяглы час,
• 20 тактаў АЦП для часу пераўтварэння,
• Нулявое значэнне ўводу 0x0000,
• Поўнамаштабнае паказанне 0xFFC0,
• Абсалютная дакладнасць складае ± 4 LSB.

Гэты новы аналагава-цыфравы пераўтваральнік мае тую ж архітэктуру, што і папярэдні. Ён па-ранейшаму падтрымлівае функцыю an-alog watchdog, але цяпер ён выкарыстоўвае толькі 2 з 16 каналаў. Гэтыя 2 каналы з'яўляюцца сумежнымі, і адрасы каналаў можна выбіраць з дапамогай праграмнага забеспячэння. У папярэднім рашэнні з выкарыстаннем дзвюх ячэек АЦП былі даступныя чатыры аналагавых вартавых канала, але па фіксаваных адрасах каналаў, каналы 6 і 7.
Звярніцеся да абноўленай табліцы даных ST92F124/F150/F250 для апісання новага аналагава-цыфравага пераўтваральніка.
 I²C

I²C IERRP BIT RESET
На ST92F124/F150/F250 I²C біт IERRP (I2CISR) можна скінуць праграмна, нават калі ўсталяваны адзін з наступных сцягоў:

• SCLF, ADDTX, AF, STOPF, ARLO і BERR у рэестры I2CSR2
• Біт SB у рэгістры I2CSR1

Гэта не так для ST92F120 I²C: біт IERRP не можа быць скінуты праграмным забеспячэннем, калі ўсталяваны адзін з гэтых сцягоў. Па гэтай прычыне на ST92F120 адпаведная працэдура перапынення (уведзеная пасля першай падзеі) неадкладна ўводзіцца паўторна, калі іншая падзея адбылася падчас выканання першай праграмы.

ПАЧАЦЬ ЗАПЫТ НА ПАДЗЕІ
Розніца паміж ST92F120 і ST92F124/F150/F250 I²C існуе ў механізме генерацыі бітаў START.
Каб згенераваць падзею START, код прыкладання ўсталёўвае біты START і ACK у рэгістры I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Калі не выбрана опцыя аптымізацыі кампілятара, яна транслюецца на асэмблеры наступным чынам:

• – або R240, №12
• – ld r0,R240
• – ld R240,r0

Інструкцыя АБО задае біт Start. На ST92F124/F150/F250 другое выкананне інструкцыі загрузкі прыводзіць да другога запыту падзеі START. Гэтая другая падзея START адбываецца пасля перадачы наступнага байта.
Пры выбраным любым з параметраў аптымізацыі кампілятара код асэмблера не запытвае другую падзею START:
– або R240, №12

НОВАЯ ПЕРЫФЕРЫЯ

• Было дададзена да 2 ячэек CAN (кантролерная сетка). Спецыфікацыі даступныя ў абноўленым тэхнічным табліцы ST92F124/F150/F250.
• Даступна да 2 SCI: SCI-M (шматпратакольны SCI) такі ж, як і на ST92F120, але SCI-A (асінхронны SCI) новы. Тэхнічныя характарыстыкі гэтай новай перыферыйнай прылады даступныя ў абноўленым тэхнічным табліцы ST92F124/F150/F250.

2 МАДЫФІКАЦЫІ АПАРАТУРНАГА І ПРАГРАМНАГА ЗАБЕСПЯЧЭННЯ ПЛАТЫ ПРЫЛОЖАННЯЎ

ПІНАЎТ

• З-за перапрызначэння CLOCK2 нельга выкарыстоўваць у тым жа дадатку.
• SCI1 можна выкарыстоўваць толькі ў асінхронным рэжыме (SCI-A).
• Мадыфікацыі адлюстравання аналагавых уваходных каналаў могуць быць лёгка апрацаваны праграмным забеспячэннем.

УНУТРАНЫ VOLTAGE РЭГУЛЯТОР
Дзякуючы наяўнасці ўнутранай волtage рэгулятар, знешнія кандэнсатары патрабуюцца на кантактах Vreg, каб забяспечыць ядро ​​стабілізаваным крыніцай харчавання. У ST92F124/F150/F250 ядро ​​працуе пры напрузе 3.3 В, а прылады ўводу/вываду па-ранейшаму працуюць пры напрузе 5 В. Мінімальнае рэкамендаванае значэнне складае 600 нФ або 2*300 нФ, а адлегласць паміж кантактамі Vreg і кандэнсатарамі павінна быць мінімальнай.
Ніякіх іншых мадыфікацый платы апаратнага забеспячэння ўносіць не трэба.

РЭГІСТРЫ КІРАВАННЯ FLASH & EEPROM І АРГАНІЗАЦЫЯ ПАМЯЦІ
Каб захаваць 1 DPR, можна змяніць вызначэнні адрасоў сімвалаў, якія адпавядаюць рэгістрам кіравання Flash і EEPROM. Звычайна гэта робіцца ў скрыпце кампаноўшчыка file. 4 рэгістры, FCR, ECR і FESR[0:1], былі вызначаны ў 0x221000, 0x221001, 0x221002 і 0x221003 адпаведна.
Рэарганізацыя 128-кілабайтнага сектара флэш-памяці таксама ўплывае на сцэнарый кампаноўшчыка file. Ён павінен быць зменены ў адпаведнасці з новай арганізацыяй галіны.
Звярніцеся да раздзела 1.4.2 для апісання новай арганізацыі сектара Flash.

БЛОК КІРАВАННЯ СКІДАМ І ГАДЗІННІКАМ

Асцылятар
Крыстальны асцылятар
Нават пры захаванні сумяшчальнасці з дызайнам платы ST92F120 больш не рэкамендуецца ўстаўляць рэзістар 1 МОм паралельна з вонкавым кварцовым генератарам на плату прыкладанняў ST92F124/F150/F250.

Уцечкі
У той час як ST92F120 адчувальны да ўцечкі ад GND да OSCIN, ST92F124/F1 50/F250 адчувальны да ўцечкі ад VDD да OSCIN. Рэкамендуецца акружыць кварцевы генератар кольцам зазямлення на друкаванай плаце і, пры неабходнасці, нанесці плёнку, каб пазбегнуць праблем з вільготнасцю.
Знешні гадзіннік
Нават пры захаванні сумяшчальнасці з дызайнам платы ST92F120 рэкамендуецца выкарыстоўваць знешні тактавы сігнал на ўваходзе OSCOUT.
Авансtages з'яўляюцца:

• можа быць выкарыстаны стандартны ўваходны сігнал TTL, у той час як ST92F120 Vil на знешніх гадзінах складае ад 400 мВ да 500 мВ.
• знешні рэзістар паміж OSCOUT і VDD не патрабуецца.

PLL
Стандартны рэжым
Значэнне скіду рэгістра PLLCONF (p55, R246) запусціць прыкладанне гэтак жа, як і ў ST92F120. Каб выкарыстоўваць рэжым свабоднай працы ва ўмовах, апісаных у раздзеле 1.5, павінен быць усталяваны біт PLLCONF[7].

Рэжым гадзінніка бяспекі
Пры выкарыстанні ST92F120, калі тактавы сігнал знікае, тактавы сігнал ядра ST9 і перыферыйных прылад спыняецца, нічога нельга зрабіць, каб наладзіць прыкладанне ў бяспечным стане.
Канструкцыя ST92F124/F150/F250 уводзіць сігнал бяспечнага гадзінніка, прыкладанне можна наладзіць у бяспечным стане.
Калі тактавы сігнал знікае (напрыклад, з-за паломкі або адключэння рэзанатара), адбываецца разблакіроўка PLL.
Больш бяспечны спосаб кіравання гэтай падзеяй - уключыць знешняе перапыненне INTD0 і прызначыць яго RCCU, усталяваўшы біт INT_SEL у рэгістры CLKCTL.
Звязаная працэдура перапынення правярае крыніцу перапынення (гл. главу 7.3.6 Генерацыя перапынення ў табліцы даных ST92F124/F150/F250) і канфігуруе прыкладанне ў бяспечным стане.
Заўвага: перыферыйны тактавы сігнал не спыняецца, і любы знешні сігнал, які ствараецца мікракантролерам (напрыклад, ШІМ, паслядоўная сувязь...) павінен быць спынены падчас першых інструкцый, выкананых працэдурай перапынення.

ТАЙМЕР ПАШЫРАНЫХ ФУНКЦЫЙ
Захоп уводу / параўнанне вываду
Каб згенераваць перапыненне таймера, у некаторых выпадках можа спатрэбіцца абнавіць праграму, распрацаваную для ST92F120:

• Калі перапыненні таймера IC1 і IC2 (OC1 і OC2) абодва выкарыстоўваюцца, ICIE (OCIE) рэгістра CR1 павінен быць усталяваны. Значэнне IC1IE і IC2IE (OC1IE і OC2IE) у рэгістры CR3 не з'яўляецца істотным. Такім чынам, праграма не павінна быць зменена ў гэтым выпадку.
• Калі патрабуецца толькі адно перапыненне, трэба скінуць ICIE (OCIE) і ўсталяваць IC1IE або IC2IE (OC1IE або OC2IE) у залежнасці ад выкарыстоўванага перапынення.
• Калі не выкарыстоўваецца ні адно з перапыненняў таймера, ICIE, IC1IE і IC2IE (OCIE, OC1IE і OC2IE), усе яны павінны быць скінуты.

Рэжым ШІМ
Перапыненне таймера цяпер можа стварацца кожны раз, калі Лічыльнік = OC2R:

• Каб уключыць яго, усталюйце OCIE або OC2IE,
• Каб адключыць яго, скіньце OCIE І OC2IE.

10-бітны АЦП
Паколькі новы ADC зусім іншы, праграму трэба будзе абнавіць:

• Усе рэгістры дадзеных складаюцца з 10 біт, уключаючы парогавыя рэгістры. Такім чынам, кожны рэгістр падзелены на два 8-бітных рэгістра: верхні рэгістр і ніжні рэгістр, у якіх выкарыстоўваюцца толькі 2 старэйшыя біты:
• Пачатковы канал пераўтварэння цяпер вызначаецца бітамі CLR1[7:4] (Pg63, R252).
• Аналагавыя вартавыя каналы выбіраюцца бітамі CLR1[3:0]. Адзіная ўмова - два канала павінны быць сумежнымі.
• Тактавы сігнал АЦП выбіраецца з дапамогай CLR2[7:5] (Pg63, R253).
• Рэгістры перапыненняў не былі зменены.

З-за павялічанай даўжыні рэгістраў АЦП карта рэгістраў адрозніваецца. Размяшчэнне новых рэгістраў пададзена ў апісанні АЛП у абноўленым тэхнічным табліцы ST92F124/F150/F250.
I²C

IERRP BIT RESET
У працэдуры перапынення ST92F124/F150/F250, прысвечанай падзеі чакання памылкі (усталяваны IERRP), павінен быць рэалізаваны праграмны цыкл.
Гэты цыкл правярае кожны сцяг і выконвае адпаведныя неабходныя дзеянні. Цыкл не скончыцца, пакуль не будуць скінуты ўсе сцягі.
У канцы гэтага праграмнага цыклу біт IERRP скідаецца праграмным забеспячэннем, і код выходзіць з працэдуры перапынення.

START Запыт на мерапрыемства
Каб пазбегнуць непажаданай падзеі падвойнага START, выкарыстоўвайце любы з параметраў аптымізацыі кампілятара ў Makefile.

Напрыклад:
CFLAGS = -m$(МАДЭЛЬ) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

АБНАЎЛЕННЕ І ПЕРАКОНФІГУРАЦЫЯ ЭМУЛЯТАРА ST9 HDS2V2

УВОДЗІНЫ
Гэты раздзел утрымлівае інфармацыю аб тым, як абнавіць убудаванае праграмнае забеспячэнне вашага эмулятара або пераналадзіць яго для падтрымкі зонда ST92F150. Пасля пераналадкі эмулятара для падтрымкі зонда ST92F150 вы можаце наладзіць яго назад для падтрымкі іншага зонда (напрыклад,ample зонд ST92F120), выконваючы тую ж працэдуру і выбраўшы прыдатны зонд.

ПЕРАДУМОВЫ ДЛЯ АБНАЎЛЕННЯ І/АБО ПЕРАКОНФІГУРАЦЫІ ВАШАГА ЭМУЛЯТАРА
Наступныя эмулятары ST9 HDS2V2 і эмуляцыйныя зонды падтрымліваюць мадэрнізацыю і/або паўторную канфігурацыю з новым абсталяваннем зондаў:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 і ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Перш чым спрабаваць выканаць абнаўленне/пераканфігурацыю вашага эмулятара, вы павінны пераканацца, што выкананы ЎСЕ наступныя ўмовы:
• Версія манітора вашага эмулятара ST9-HDS2V2 вышэй або роўная 2.00. [Вы можаце ўбачыць, якую версію манітора мае ваш эмулятар, у полі Target акна About ST9+ Visual Debug, якое вы адкрываеце, выбраўшы Help>About.. з галоўнага меню ST9+ Visual Debug.]
• Калі ваш ПК працуе ў аперацыйнай сістэме Windows ® NT ®, вы павінны мець правы адміністратара.
• Вы павінны ўсталяваць ST9+ V6.1.1 (або больш позняй версіі) Toolchain на галоўным ПК, падлучаным да эмулятара ST9 HDS2V2.

ЯК АБНАВІЦЬ/ПЕРАКАНФІГУРАВАЦЬ ЭМУЛЯТАР ST9 HDS2V2
Працэдура распавядае, як абнавіць/змяніць канфігурацыю эмулятара ST9 HDS2V2. Перад пачаткам пераканайцеся, што вы выканалі ўсе неабходныя ўмовы, інакш вы можаце пашкодзіць эмулятар, выканаўшы гэтую працэдуру.

1. Пераканайцеся, што ваш эмулятар ST9 HDS2V2 падключаны праз паралельны порт да вашага хост-ПК пад кіраваннем Windows® 95, 98, 2000 або NT®. Калі вы пераналаджваеце свой эмулятар для выкарыстання з новым зондам, новы зонд павінен быць фізічна падлучаны да галоўнай платы HDS2V2 з дапамогай трох гнуткіх кабеляў.
2. На галоўным ПК у Windows® выберыце Пуск >Выканаць….
3. Націсніце кнопку "Агляд", каб перайсці да папкі, у якую вы ўсталявалі ST9+ V6.1.1 Toolchain. Па змаўчанні шлях да папкі ўстаноўкі C:\ST9PlusV6.1.1\… У тэчцы ўстаноўкі перайдзіце да падпапкі ..\downloader\.
4. Знайдзіце ..\загрузнік\ \ каталог, які адпавядае назве эмулятара, які вы хочаце абнавіць/наладзіць.
   Напрыкладample, калі вы хочаце пераналадзіць свой эмулятар ST92F120 для выкарыстання з зондам эмуляцыі ST92F150-EMU2, перайдзіце да ..\downloader\ \ каталог.
   5. Затым абярыце каталог, які адпавядае версіі, якую вы хочаце ўсталяваць (напрыклад,ample, версія V1.01 знаходзіцца ў ..\downloader\ \v92\) і абярыце file (напрыклад,ample, setup_st92f150.bat).
   6. Націсніце Адкрыць.
   7. Націсніце OK у акне «Выканаць». Пачнецца абнаўленне. Вам трэба проста прытрымлівацца інструкцый, якія адлюстроўваюцца на экране вашага ПК.
   ПАПЯРЭДЖАННЕ: Не спыняйце эмулятар або праграму падчас абнаўлення! Ваш эмулятар можа быць пашкоджаны!

«ЦЯПЕРАШНЯЯ ЗАЎВАГА, ЯКАЯ ДАЕ ТОЛЬКІ ІНФАРМАЦЫЙНЫ, НАЦІЛАНА НА ПАСТАЎЛЕННЕ КЛІЕНТАМ ІНФАРМАЦЫІ АБ ІХ ПРАДУКТАХ ДЛЯ ЭКАНОМІІ ЧАСУ. У ВЫНІКУ STMICROELECTRONICS НЕ НЯСЕ АДКАЗНАСЦІ ЗА ЛЮБЫЯ ПРАМЫЯ, УСКОСНЫЯ АБО ЎЗБОРЫ Ў ДАЧЫНЕННІ ПА ЛЮБЫХ ПРЭТЭНЗІЯХ, ЯКІЯ ВЫНІКАЮЦЬ З ТАКОГА ЗМЕСТУ І/АБО ВЫКАРЫСТАННЯ КЛІЕНТАМІ ІНФАРМАЦЫІ, ЗМЕШЧАНАЙ ТУТ У CONNEC цыі са сваімі прадуктамі. »

Прадстаўленая інфармацыя лічыцца дакладнай і надзейнай. Тым не менш, STMicroelectronics не нясе адказнасці ні за наступствы выкарыстання такой інфармацыі, ні за любыя парушэнні патэнтаў або іншых правоў трэціх асоб, якія могуць паўстаць у выніку яе выкарыстання. Ніякая ліцэнзія не прадастаўляецца ўскосна або іншым чынам у адпаведнасці з любым патэнтам або патэнтавымі правамі STMicroelectronics. Тэхнічныя характарыстыкі, згаданыя ў гэтай публікацыі, могуць быць зменены без папярэдняга паведамлення. Гэтая публікацыя замяняе ўсю інфармацыю, прадстаўленую раней. Прадукты STMicroelectronics не дазволены для выкарыстання ў якасці важных кампанентаў у прыладах або сістэмах жыццезабеспячэння без пісьмовага дазволу STMicroelectronics.
Лагатып ST з'яўляецца зарэгістраванай гандлёвай маркай STMicroelectronics
2003 STMicroelectronics – Усе правы абаронены.

Набыццё кампанентаў I2C кампаніяй STMicroelectronics дае ліцэнзію на патэнт Philips I2C. Правы на выкарыстанне гэтых кампанентаў у сістэме I2C прадастаўляюцца пры ўмове, што сістэма адпавядае стандартнай спецыфікацыі I2C, вызначанай Philips.
Група кампаній STMicroelectronics
Аўстралія – Бразілія – Канада – Кітай – Фінляндыя – Францыя – Германія – Ганконг – Індыя – Ізраіль – Італія – Японія
Малайзія – Мальта – Марока – Сінгапур – Іспанія – Швецыя – Швейцарыя – Вялікабрытанія – ЗША
http://www.st.com

Дакументы / Рэсурсы

Убудаваныя прыкладанні STMicroelectronics ST92F120 [pdfІнструкцыі ST92F120 Embedded Applications, ST92F120, Embedded Applications, Applications

Спасылкі

• Кіраўніцтва карыстальніка