Aplicacions incrustades de STMicroelectronics ST92F120

INTRODUCCIÓ

Els microcontroladors per a aplicacions incrustades tendeixen a integrar cada cop més perifèrics així com memòries més grans. Proporcionar els productes adequats amb les característiques adequades com ara Flash, EEPROM emulada i una àmplia gamma de perifèrics al preu adequat és sempre un repte. És per això que és obligatori reduir la mida de la matriu del microcontrolador amb regularitat tan aviat com la tecnologia ho permeti. Aquest pas important s'aplica a l'ST92F120.
L'objectiu d'aquest document és presentar les diferències entre el microcontrolador ST92F120 en tecnologia de 0.50 micres versus el ST92F124/F150/F250 en tecnologia de 0.35 micres. Proporciona algunes pautes per actualitzar aplicacions tant pel que fa als aspectes de programari com de maquinari.
A la primera part d'aquest document, s'enumeren les diferències entre els dispositius ST92F120 i ST92F124/F150/F250. A la segona part es descriuen les modificacions necessàries per al maquinari i el programari de l'aplicació.

ACTUALITZACIÓ DEL ST92F120 AL ST92F124/F150/F250
Els microcontroladors ST92F124/F150/F250 que utilitzen tecnologia de 0.35 micres són similars als microcontroladors ST92F120 que utilitzen tecnologia de 0.50 micres, però la reducció s'utilitza per afegir algunes característiques noves i millorar el rendiment dels dispositius ST92F124/F150/F250. Gairebé tots els perifèrics mantenen les mateixes característiques, per això aquest document se centra només en les seccions modificades. Si no hi ha diferència entre el perifèric de 0.50 micres respecte al de 0.35, a part de la seva tecnologia i metodologia de disseny, no es presenta el perifèric. El nou convertidor analògic a digital (ADC) és el canvi principal. Aquest ADC utilitza un únic convertidor A/D de 16 canals amb una resolució de 10 bits en lloc de dos convertidors A/D de 8 canals amb una resolució de 8 bits. La nova organització de la memòria, nova unitat de control de reinici i rellotge, vol interntagEls reguladors i els nous buffers d'E/S seran gairebé canvis transparents per a l'aplicació. Els nous perifèrics són la Controller Area Network (CAN) i la Interfície de comunicació sèrie asíncrona (SCI-A).

PINOUT
El ST92F124/F150/F250 va ser dissenyat per poder substituir el ST92F120. Per tant, els pinouts són gairebé els mateixos. Les poques diferències es descriuen a continuació:

• Clock2 es va reasignar des del port P9.6 al P4.1
• Els canals d'entrada analògic es van reasignar segons la taula següent.

Taula 1. Mapeig de canals d'entrada analògica

PIN	Pinout ST92F120	Pinout ST92F124/F150/F250
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) es van eliminar perquè SCI1 va ser substituït per SCI-A.
• Es van afegir A21(P9.7) fins a A16 (P9.2) per poder adreçar fins a 22 bits externament.
• Hi ha disponibles 2 nous dispositius perifèrics CAN: TX0 i RX0 (CAN0) als ports P5.0 i P5.1 i TX1 i RX1 (CAN1) als pins dedicats.

RW RESTABLEIX ESTAT
Sota l'estat de restabliment, RW es manté alt amb una força interna feble, mentre que no estava a l'ST92F120.

SCHMITT TRIGGERS

• Els ports d'E/S amb activadors Schmitt especials ja no estan presents a l'ST92F124/F150/F250, però es substitueixen per ports d'E/S amb activadors Schmitt d'histèresi alta. Els pins d'E/S relacionats són: P6[5-4].
• Diferències sobre el VIL i el VIH. Vegeu la taula 2.

Taula 2. Característiques elèctriques de CC del disparador Schmitt del nivell d'entrada
(VDD = 5 V ± 10%, TA = -40 °C a +125 °C, tret que s'especifiqui el contrari)

Símbol	Paràmetre	Dispositiu	Valor			Unitat
			Min	Tip(1)	Màx
VIH	Entrada de disparador Schmitt estàndard d'alt nivell P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Entrada Schmitt Trigger estàndard de baix nivell P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Nivell baix d'entrada High Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Histèresi d'entrada disparador Schmitt estàndard P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Histèresi d'entrada High Hyst. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Histèresi d'entrada High Hyst. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Tret que s'indiqui el contrari, les dades típiques es basen en TA= 25 °C i VDD= 5V. Només s'informen per a les guies de disseny no provades en producció.

ORGANITZACIÓ DE LA MEMÒRIA

Memòria externa
Al ST92F120, només 16 bits estaven disponibles externament. Ara, al dispositiu ST92F124/F150/F250, els 22 bits de la MMU estan disponibles externament. Aquesta organització s'utilitza per facilitar l'adreçament de fins a 4 Mbytes externs. Però els segments de 0h a 3h i de 20h a 23h no estan disponibles externament.

Organització del sector Flash
Els sectors F0 a F3 tenen una nova organització en els dispositius Flash de 128K i 60K tal com es mostra a la Taula 5 i la Taula 6. La Taula 3. i la Taula 4 mostren l'organització anterior.

Taula 3. Estructura de memòria per al dispositiu Flash ST128F92 de 120K

Sector	Adreces	Mida màxima
TestFlash (TF) (Reservat) Àrea OTP Registres de protecció (reservat)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flaix 0 (F0) Flaix 1 (F1) Flaix 2 (F2) Flaix 3 (F3)	000000h a 00FFFFh 010000h a 01BFFFh 01C000h a 01DFFFh 01E000h a 01FFFFh	64 Kbytes 48 Kbytes 8 Kbytes 8 Kbytes
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulada	228000h a 228FFFh 22C000h a 22CFFFh 220000h a 2203FFh	4 Kbytes 4 Kbytes 1 Kbyte

Taula 4. Estructura de memòria per al dispositiu Flash ST60F92 de 120K

Sector	Adreces	Mida màxima
TestFlash (TF) (Reservat) Àrea OTP Registres de protecció (reservat)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flaix 0 (F0) Flaix reservat 1 (F1) Flaix 2 (F2)	000000h a 000FFFh 001000h a 00FFFFh 010000h a 01BFFFh 01C000h a 01DFFFh	4 Kbytes 60 Kbytes 48 Kbytes 8 Kbytes
EEPROM 0 (E0) EEPROM 1 (E1) EEPROM emulada	228000h a 228FFFh 22C000h a 22CFFFh 220000h a 2203FFh	4 Kbytes 4 kbytes 1 kbyte

Sector	Adreces	Mida màxima
TestFlash (TF) (Reservat) Àrea OTP Registres de protecció (reservat)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flaix 0 (F0) Flaix 1 (F1) Flaix 2 (F2) Flaix 3 (F3)	000000h a 001FFFh 002000h a 003FFFh 004000h a 00FFFFh 010000h a 01FFFFh	8 Kbytes 8 Kbytes 48 Kbytes 64 Kbytes

Sector	Adreces	Mida màxima
EEPROM emulada per maquinari sec-
tors	228000h a 22CFFFh	8 Kbytes
(reservat)
EEPROM emulada	220000h a 2203FFh	1 Kbyte

Sector	Adreces	Mida màxima
TestFlash (TF) (Reservat) Àrea OTP Registres de protecció (reservat)	230000h a 231F7Fh 231F80h a 231FFBh 231FFCh a 231FFFh	8064 bytes 124 bytes 4 bytes
Flaix 0 (F0) Flaix 1 (F1) Flaix 2 (F2) Flaix 3 (F3)	000000h a 001FFFh 002000h a 003FFFh 004000h a 00BFFFh 010000h a 013FFFh	8 Kbytes 8 Kbytes 32 Kbytes 16 Kbytes
Sectors EEPROM emulats per maquinari (reservat) EEPROM emulada	228000h a 22CFFFh   220000h a 2203FFh	8 Kbytes   1 Kbyte

Com que la ubicació del vector de restabliment de l'usuari s'estableix a l'adreça 0x000000, l'aplicació pot utilitzar el sector F0 com a àrea de càrrega d'arrencada d'usuari de 8 kbytes, o els sectors F0 i F1 com a àrea de 16 kbytes.

Ubicació del registre de control de Flash i E3PROM
Per tal de desar un registre de punter de dades (DPR), els registres de control Flash i E3PROM (Emulated E2PROM) es reassignen de la pàgina 0x89 a la pàgina 0x88 on es troba l'àrea E3PROM. D'aquesta manera, només s'utilitza un DPR per apuntar tant a les variables E3PROM com als registres de control Flash i E2PROM. Però els registres encara són accessibles a l'adreça anterior. Les noves adreces de registre són:

• FCR 0x221000 i 0x224000
• ECR 0x221001 i 0x224001
• FESR0 0x221002 i 0x224002
• FESR1 0x221003 i 0x224003
  A l'aplicació, aquestes ubicacions de registre es defineixen normalment a l'script d'enllaç file.

RESET I UNITAT DE CONTROL DEL RELOJGE (RCCU)
Oscil·lador

S'implementa un nou oscil·lador de baixa potència amb les següents especificacions d'objectiu:

• Màx. 200 µamp. consum en mode Running,
• 0 amp. en mode d'aturada,

PLL
S'ha afegit un bit (bit7 FREEN) al registre PLLCONF (R246, pàgina 55), això és per activar el mode d'execució lliure. El valor de restabliment d'aquest registre és 0x07. Quan el bit FREEN es restableix, té el mateix comportament que a l'ST92F120, el que significa que el PLL s'apaga quan:

• entrant en mode de parada,
• DX(2:0) = 111 al registre PLLCONF,
• entrar en modes de baixa potència (Espera per interrupció o Espera per interrupció de baixa potència) seguint les instruccions WFI.

Quan s'estableix el bit FREEN i es produeix alguna de les condicions enumerades anteriorment, el PLL entra en mode d'execució lliure i oscil·la a una freqüència baixa que normalment és d'uns 50 kHz.
A més, quan el PLL proporciona el rellotge intern, si el senyal del rellotge desapareix (per exemple a causa d'un ressonador trencat o desconnectat...), es proporciona automàticament un senyal de rellotge de seguretat, que permet que l'ST9 realitzi algunes operacions de rescat.
La freqüència d'aquest senyal de rellotge depèn dels bits DX[0..2] del registre PLLCONF (R246, pàgina 55).
Consulteu el full de dades ST92F124/F150/F250 per obtenir més detalls.

 VOL INTERNTAGE REGULADOR
Al ST92F124/F150/F250, el nucli funciona a 3.3 V, mentre que les E/S encara funcionen a 5 V. Per tal de subministrar l'alimentació de 3.3 V al nucli, s'ha afegit un regulador intern.

De fet, aquest voltagEl regulador consta de 2 reguladors:

• un vol principaltagregulador e (VR),
• una potència baixa voltage regulador (LPVR).

El vol principaltagEl regulador (VR) subministra el corrent requerit pel dispositiu en tots els modes de funcionament. El voltagEl regulador (VR) s'estabilitza afegint un condensador extern (mínim 300 nF) a un dels dos pins Vreg. Aquests pins Vreg no són capaços de conduir altres dispositius externs i només s'utilitzen per regular la font d'alimentació interna del nucli.
La baixa potència voltagEl regulador (LPVR) genera un volum no estabilitzattage d'aproximadament VDD/2, amb una mínima dissipació estàtica interna. El corrent de sortida és limitat, de manera que no és suficient per al mode de funcionament complet del dispositiu. Proporciona un consum d'energia reduït quan el xip està en mode de baixa potència (modes d'espera per interrupció, modes d'espera d'interrupció de baix consum, parada o aturada).
Quan el VR està actiu, el LPVR es desactiva automàticament.

TEMPORIZADOR DE FUNCIÓ AMPLIADA

Les modificacions de maquinari al temporitzador de funcions esteses de l'ST92F124/F150/F250 en comparació amb l'ST92F120 només es refereixen a les funcions de generació d'interrupcions. Però s'ha afegit informació específica a la documentació sobre el mode de comparació forçada i el mode One Pulse. Aquesta informació es pot trobar al full de dades actualitzat ST92F124/F150/F250.

Captura d'entrada/Comparació de sortida
Al ST92F124/F150/F250, les interrupcions IC1 i IC2 (OC1 i OC2) es poden habilitar per separat. Això es fa utilitzant 4 bits nous al registre CR3:

• IC1IE=CR3[7]: Activació d'interrupció de la captura d'entrada 1. Si es restableix, s'inhibeix la interrupció de la captura d'entrada 1. Quan s'estableix, es genera una interrupció si s'estableix el senyalador ICF1.
• OC1IE=CR3[6]: Activació d'interrupció de comparació de sortida 1. Quan es restableix, s'inhibeix la interrupció de comparació de sortida 1. Quan s'estableix, es genera una interrupció si s'estableix el senyalador OCF2.
• IC2IE=CR3[5]: Activació d'interrupció de la captura d'entrada 2. Quan es restableix, s'inhibeix la interrupció de la captura d'entrada 2. Quan s'estableix, es genera una interrupció si s'estableix el senyalador ICF2.
• OC2IE=CR3[4]: Activació d'interrupció de comparació de sortida 2. Quan es reinicia, s'inhibeix la interrupció de comparació de sortida 2. Quan s'estableix, es genera una interrupció si s'estableix el senyalador OCF2.
  Nota: La interrupció IC1IE i IC2IE (OC1IE i OC2IE) no són significatives si s'estableix l'ICIE (OCIE). Per ser tingut en compte, s'ha de restablir l'ICIE (OCIE).

Mode PWM
El bit OCF1 no es pot establir pel maquinari en mode PWM, però el bit OCF2 s'estableix cada vegada que el comptador coincideix amb el valor del registre OC2R. Això pot generar una interrupció si s'estableix l'OCIE o si l'OCIE es reinicia i s'estableix OC2IE. Aquesta interrupció ajudarà a qualsevol aplicació on calgui canviar l'amplada o els períodes de pols de manera interactiva.

CONVERSOR A/D (ADC)
S'ha afegit un nou convertidor A/D amb les següents característiques principals:

• 16 canals,
• resolució de 10 bits,
• Freqüència màxima de 4 MHz (rellotge ADC),
• 8 cicles de rellotge ADC per samptemps de descans,
• Cicle de rellotge de 20 ADC per al temps de conversió,
• Lectura d'entrada zero 0x0000,
• Lectura a escala completa 0xFFC0,
• La precisió absoluta és de ± 4 LSB.

Aquest nou convertidor A/D té la mateixa arquitectura que l'anterior. Encara és compatible amb la funció de control analògic, però ara només utilitza 2 dels 16 canals. Aquests 2 canals són contigus i les adreces dels canals es poden seleccionar mitjançant el programari. Amb la solució anterior que utilitzava dues cel·les ADC, estaven disponibles quatre canals de control analògic però a adreces de canal fixes, els canals 6 i 7.
Consulteu el full de dades actualitzat ST92F124/F150/F250 per obtenir la descripció del nou convertidor A/D.
 I²C

I²C IERRP BIT RESET
A l'ST92F124/F150/F250 I²C, el bit IERRP (I2CISR) es pot restablir mitjançant el programari encara que s'estableixi un dels senyals següents:

• SCLF, ADDTX, AF, STOPF, ARLO i BERR al registre I2CSR2
• Bit SB al registre I2CSR1

No és cert per a l'ST92F120 I²C: el programari no es pot restablir el bit IERRP si s'estableix un d'aquests indicadors. Per aquest motiu, a l'ST92F120, la rutina d'interrupció corresponent (introduïda després d'un primer esdeveniment) es torna a introduir immediatament si es va produir un altre esdeveniment durant l'execució de la primera rutina.

COMENÇA LA SOL·LICITUD D'ESDEVENIMENT
Hi ha una diferència entre l'ST92F120 i l'ST92F124/F150/F250 I²C al mecanisme de generació de bits START.
Per generar un esdeveniment START, el codi de l'aplicació estableix els bits START i ACK al registre I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Sense l'opció d'optimització del compilador seleccionada, es tradueix en assemblador de la manera següent:

• – o R240, #12
• – ld r0,R240
• – ld R240,r0

La instrucció OR estableix el bit d'inici. Al ST92F124/F150/F250, la segona execució d'instruccions de càrrega dóna lloc a una segona sol·licitud d'esdeveniment START. Aquest segon esdeveniment START es produeix després de la següent transmissió de bytes.
Amb qualsevol de les opcions d'optimització del compilador seleccionada, el codi assemblador no sol·licita un segon esdeveniment START:
– o R240, #12

NOUS PERIFÈRICS

• S'han afegit fins a 2 cel·les CAN (Controller Area Network). Les especificacions estan disponibles al full de dades actualitzat ST92F124/F150/F250.
• Hi ha fins a 2 SCI disponibles: el SCI-M (SCI multiprotocol) és el mateix que el ST92F120, però el SCI-A (SCI asíncron) és nou. Les especificacions d'aquest nou perifèric estan disponibles al full de dades actualitzat ST92F124/F150/F250.

2 MODIFICACIONS DE MAQUINARI I PROGRAMARI A LA TAULERA DE L'APLICACIÓ

PINOUT

• A causa de la seva reasignació, CLOCK2 no es pot utilitzar en la mateixa aplicació.
• SCI1 només es pot utilitzar en mode asíncron (SCI-A).
• Les modificacions del mapeig de canals d'entrada analògics es poden gestionar fàcilment mitjançant programari.

VOL INTERNTAGE REGULADOR
A causa de la presència del vol interntagAl regulador, es requereixen condensadors externs als pins Vreg per tal de proporcionar al nucli una font d'alimentació estabilitzada. Al ST92F124/F150/F250, el nucli funciona a 3.3 V, mentre que les E/S encara funcionen a 5 V. El valor mínim recomanat és de 600 nF o 2*300 nF i la distància entre els pins Vreg i els condensadors s'ha de mantenir al mínim.
No cal fer cap altra modificació a la placa d'aplicació de maquinari.

REGISTRES DE CONTROL DE FLASH I EEPROM I ORGANITZACIÓ DE LA MEMORIA
Per estalviar 1 DPR, es poden modificar les definicions d'adreça de símbol que corresponen als registres de control Flash i EEPROM. Això es fa generalment a l'script de l'enllaçador file. Els 4 registres, FCR, ECR i FESR[0:1], s'han definit a 0x221000, 0x221001, 0x221002 i 0x221003, respectivament.
La reorganització del sector Flash de 128 kbytes també afecta l'script de l'enllaçador file. S'ha de modificar d'acord amb la nova organització sectorial.
Consulteu la secció 1.4.2 per obtenir la descripció de la nova organització del sector Flash.

RESET I UNITAT DE CONTROL DEL RELOJ

Oscil·lador
Oscil·lador de cristall
Fins i tot si es manté la compatibilitat amb el disseny de la placa ST92F120, ja no es recomana inserir una resistència d'1 MOhm en paral·lel amb l'oscil·lador de cristall extern en una placa d'aplicació ST92F124/F150/F250.

Fuites
Mentre que l'ST92F120 és sensible a les fuites de GND a OSCIN, l'ST92F124/F1 50/F250 és sensible a les fuites de VDD a OSCIN. Es recomana envoltar l'oscil·lador de cristall amb un anell de terra a la placa de circuit imprès i aplicar una pel·lícula de recobriment per evitar problemes d'humitat, si cal.
Rellotge extern
Fins i tot si es manté la compatibilitat amb el disseny de la placa ST92F120, es recomana aplicar el rellotge extern a l'entrada OSCOUT.
L'avançtagsón:

• es pot utilitzar un senyal d'entrada TTL estàndard, mentre que el ST92F120 Vil del rellotge extern està entre 400 mV i 500 mV.
• la resistència externa entre OSCOUT i VDD no és necessària.

PLL
Mode estàndard
El valor de restabliment del registre PLLCONF (p55, R246) iniciarà l'aplicació de la mateixa manera que a l'ST92F120. Per utilitzar el mode d'execució lliure en les condicions descrites a la Secció 1.5, s'ha d'establir el bit PLLCONF[7].

Mode de rellotge de seguretat
Amb l'ST92F120, si el senyal del rellotge desapareix, el nucli ST9 i el rellotge perifèric s'atura, no es pot fer res per configurar l'aplicació en un estat segur.
El disseny ST92F124/F150/F250 introdueix el senyal de rellotge de seguretat, l'aplicació es pot configurar en un estat segur.
Quan el senyal del rellotge desapareix (per exemple, a causa d'un ressonador trencat o desconnectat), es produeix l'esdeveniment de desbloqueig PLL.
La manera més segura de gestionar aquest esdeveniment és habilitar la interrupció externa INTD0 i assignar-la a la RCCU establint el bit INT_SEL al registre CLKCTL.
La rutina d'interrupció associada comprova la font d'interrupció (consulteu el capítol 7.3.6 Generació d'interrupcions del full de dades ST92F124/F150/F250) i configura l'aplicació en un estat segur.
Nota: El rellotge perifèric no s'atura i qualsevol senyal extern generat pel microcontrolador (per exemple PWM, comunicació sèrie...) s'ha d'aturar durant les primeres instruccions executades per la rutina d'interrupció.

TEMPORIZADOR DE FUNCIÓ AMPLIADA
Captura d'entrada / Comparació de sortida
Per generar una interrupció de temporitzador, pot ser que s'hagi d'actualitzar un programa desenvolupat per a l'ST92F120 en determinats casos:

• Si s'utilitzen les interrupcions del temporitzador IC1 i IC2 (OC1 i OC2), s'ha d'establir ICIE (OCIE) del registre CR1. El valor de l'IC1IE i IC2IE (OC1IE i OC2IE) al registre CR3 no és significatiu. Per tant, el programa no s'ha de modificar en aquest cas.
• Si només cal una interrupció, s'ha de restablir ICIE (OCIE) i s'ha de configurar IC1IE o IC2IE (OC1IE o OC2IE) en funció de la interrupció utilitzada.
• Si no s'utilitza cap de les interrupcions del temporitzador, ICIE, IC1IE i IC2IE (OCIE, OC1IE i OC2IE), s'han de restablir totes.

Mode PWM
Ara es pot generar una interrupció de temporitzador cada cop que Comptador = OC2R:

• Per activar-lo, configureu OCIE o OC2IE,
• Per desactivar-lo, reinicieu OCIE I OC2IE.

ADC de 10 BIT
Com que el nou ADC és completament diferent, caldrà actualitzar el programa:

• Tots els registres de dades són de 10 bits, que inclouen els registres de llindar. Així, cada registre es divideix en dos registres de 8 bits: un registre superior i un registre inferior, en què només s'utilitzen els 2 bits més significatius:
• El canal de conversió inicial està ara definit pels bits CLR1[7:4] (Pg63, R252).
• Els canals de control analògic es seleccionen pels bits CLR1[3:0]. L'única condició és que els dos canals han de ser contigus.
• El rellotge ADC es selecciona amb CLR2[7:5] (Pg63, R253).
• Els registres d'interrupció no s'han modificat.

A causa de l'augment de la longitud dels registres ADC, el mapa de registres és diferent. La ubicació dels nous registres es dóna a la descripció de l'ADC al full de dades actualitzat ST92F124/F150/F250.
I²C

RESTABILITZACIÓ DE BIT IERRP
A la rutina d'interrupció ST92F124/F150/F250 dedicada a l'esdeveniment Error Pending (IERRP està establert), s'ha d'implementar un bucle de programari.
Aquest bucle comprova cada senyal i executa les accions necessàries corresponents. El bucle no s'acabarà fins que es restableixin tots els indicadors.
Al final d'aquesta execució del bucle de programari, el programari restableix el bit IERRP i el codi surt de la rutina d'interrupció.

START Sol·licitud d'esdeveniment
Per evitar qualsevol esdeveniment de doble START no desitjat, utilitzeu qualsevol de les opcions d'optimització del compilador, a Makefile.

Per exemple:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

ACTUALITZAR I RECONFIGURAR EL VOSTRE EMULADOR ST9 HDS2V2

INTRODUCCIÓ
Aquesta secció conté informació sobre com actualitzar el microprogramari del vostre emulador o reconfigurar-lo perquè admeti una sonda ST92F150. Un cop hàgiu reconfigurat el vostre emulador per suportar una sonda ST92F150, podeu tornar a configurar-lo per donar suport a una altra sonda (per exempleampuna sonda ST92F120) seguint el mateix procediment i escollint la sonda adequada.

REQUISITS PER ACTUALITZAR I/O RECONFIGURAR EL TEU EMULADOR
Els següents emuladors i sondes d'emulació ST9 HDS2V2 admeten actualitzacions i/o reconfiguracions amb un nou maquinari de sondes:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 i ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Abans d'intentar realitzar l'actualització/reconfiguració del vostre emulador, heu d'assegurar-vos que es compleixen TOTES les condicions següents:
• La versió del monitor del vostre emulador ST9-HDS2V2 és superior o igual a 2.00. [Podeu veure quina versió de monitor té el vostre emulador al camp Destí de la finestra Sobre ST9+ Visual Debug, que obriu seleccionant Ajuda>Quant a... al menú principal de ST9+ Visual Debug.]
• Si el vostre ordinador funciona amb el sistema operatiu Windows ® NT ®, heu de tenir els privilegis d'administrador.
• Heu d'haver instal·lat la cadena d'eines ST9+ V6.1.1 (o posterior) a l'ordinador amfitrió connectat al vostre emulador ST9 HDS2V2.

COM ACTUALITZAR/RECONFIGURAR EL VOSTRE EMULADOR ST9 HDS2V2
El procediment us indica com actualitzar/reconfigurar el vostre emulador ST9 HDS2V2. Assegureu-vos de complir tots els requisits previs abans de començar, en cas contrari podríeu danyar el vostre emulador fent aquest procediment.

1. Assegureu-vos que el vostre emulador ST9 HDS2V2 estigui connectat mitjançant el port paral·lel al vostre ordinador amfitrió amb Windows ® 95, 98, 2000 o NT ®. Si esteu reconfigurant el vostre emulador per utilitzar-lo amb una sonda nova, la nova sonda s'ha de connectar físicament a la placa principal HDS2V2 mitjançant els tres cables flexibles.
2. A l'ordinador amfitrió, des de Windows ®, seleccioneu Inici > Executar....
3. Feu clic al botó Navega per anar a la carpeta on heu instal·lat la cadena d'eines ST9+ V6.1.1. Per defecte, la ruta de la carpeta d'instal·lació és C:\ST9PlusV6.1.1\... A la carpeta d'instal·lació, navegueu fins a la subcarpeta ..\downloader\.
4. Localitzeu el ..\downloader\ \ directori corresponent al nom de l'emulador que voleu actualitzar/configurar.
   Per exampli, si voleu reconfigurar el vostre emulador ST92F120 per utilitzar-lo amb la sonda d'emulació ST92F150-EMU2, navegueu fins a ..\downloader\ \ directori.
   5. A continuació, seleccioneu el directori corresponent a la versió que voleu instal·lar (p. example, la versió V1.01 es troba a ..\downloader\ \v92\) i seleccioneu file (per example, setup_st92f150.bat).
   6. Feu clic a Obre.
   7. Feu clic a D'acord a la finestra Executar. Començarà l'actualització. Només has de seguir les instruccions que es mostren a la pantalla del teu ordinador.
   ADVERTIMENT: No atureu l'emulador o el programa mentre l'actualització està en curs! El vostre emulador pot estar danyat!

“LA PRESENT NOTA ÚNICAMENT ÉS D'ORIENTA L'OBJECTE DE PROPORCIONAR ELS CLIENTS INFORMACIÓ RELATIVA ALS SEUS PRODUCTES PER AQUELL ESTALVII TEMPS. COM RESULTAT, STMICROELECTRONICS NO SERÀ RESPONSABLE DE CAP DANYS DIRECTS, INDIRECTS O CONSEQUENTS AMB RESPECTE A QUALSEVOL RECLAMACIÓ DERIVADA DEL CONTINGUT D'AQUESTA NOTA I/O DE L'ÚS QUE FAN ELS CLIENTS DE LA INFORMACIÓ CONTINGUTA AQUÍ AMB EL PRODUCTE. ”

Es considera que la informació proporcionada és precisa i fiable. No obstant això, STMicroelectronics no assumeix cap responsabilitat per les conseqüències de l'ús d'aquesta informació ni per qualsevol infracció de patents o altres drets de tercers que es puguin derivar del seu ús. No s'atorga cap llicència per implicació o d'una altra manera sota cap patent o dret de patent de STMicroelectronics. Les especificacions esmentades en aquesta publicació estan subjectes a canvis sense previ avís. Aquesta publicació substitueix i substitueix tota la informació proporcionada anteriorment. Els productes de STMicroelectronics no estan autoritzats per utilitzar-los com a components crítics en dispositius o sistemes de suport vital sense l'aprovació expressa per escrit de STMicroelectronics.
El logotip de ST és una marca registrada de STMicroelectronics
2003 STMicroelectronics - Tots els drets reservats.

La compra de components I2C per part de STMicroelectronics comporta una llicència sota la patent de Philips I2C. Els drets per utilitzar aquests components en un sistema I2C s'atorguen sempre que el sistema compleixi l'Especificació estàndard I2C definida per Philips.
Grup d'empreses STMicroelectronics
Austràlia – Brasil – Canadà – Xina – Finlàndia – França – Alemanya – Hong Kong – Índia – Israel – Itàlia – Japó
Malàisia – Malta – Marroc – Singapur – Espanya – Suècia – Suïssa – Regne Unit – EUA
http://www.st.com

Documents/Recursos

Aplicacions incrustades de STMicroelectronics ST92F120 [pdfInstruccions ST92F120 Aplicacions incrustades, ST92F120, Aplicacions incrustades, Aplicacions

Referències

• Manual d'usuari