STMicroelectronics ST92F120 beágyazott alkalmazások

BEVEZETÉS

A beágyazott alkalmazásokhoz használt mikrovezérlők egyre több perifériát és nagyobb memóriát integrálnak. A megfelelő termékek megfelelő szolgáltatásokkal, például Flash-mel, emulált EEPROM-mal és perifériák széles választékával, megfelelő áron történő biztosítása mindig kihívást jelent. Ezért kötelező a mikrokontroller szerszámméretét rendszeresen zsugorítani, amint a technológia lehetővé teszi. Ez a fő lépés az ST92F120-ra vonatkozik.
Ennek a dokumentumnak az a célja, hogy bemutassa a 92 mikronos technológiájú ST120F0.50 mikrokontroller és a 92 mikronos technológiájú ST124F150/F250/F0.35 mikrokontroller közötti különbségeket. Néhány iránymutatást ad az alkalmazások frissítéséhez mind a szoftver, mind a hardver szempontjából.
A dokumentum első részében az ST92F120 és az ST92F124/F150/F250 készülékek közötti különbségek vannak felsorolva. A második részben az alkalmazás hardveréhez és szoftveréhez szükséges módosításokat ismertetjük.

FRISSÍTÉS ST92F120-RÓL ST92F124/F150/F250-RE
A 92 mikronos technológiát alkalmazó ST124F150/F250/F0.35 mikrokontrollerek hasonlóak a 92 mikronos technológiát alkalmazó ST120F0.50 mikrokontrollerekhez, de a zsugorítást néhány új funkció hozzáadására és az ST92F124/F150/F250 eszközök teljesítményének javítására használják. Szinte minden periféria ugyanazokat a szolgáltatásokat tartja, ezért ez a dokumentum csak a módosított részekre összpontosít. Ha a technológián és a tervezési módszertanon kívül nincs különbség a 0.50 mikronos periféria és a 0.35 mikronos periféria között, a periféria nem kerül bemutatásra. Az új analóg-digitális konverter (ADC) jelenti a fő változást. Ez az ADC egyetlen 16 csatornás A/D konvertert használ 10 bites felbontással a két 8 bites felbontású 8 csatornás A/D konverter helyett. Az új memóriaszervezés, új reset és óravezérlő egység, belső köttagA szabályozók és az új I/O pufferek szinte átlátható változtatások lesznek az alkalmazás számára. Az új perifériák a Controller Area Network (CAN) és az aszinkron soros kommunikációs interfész (SCI-A).

KITŰZ
Az ST92F124/F150/F250 úgy lett kialakítva, hogy képes legyen az ST92F120 helyettesítésére. Így a pinoutok közel azonosak. A néhány különbséget az alábbiakban ismertetjük:

• A 2. órát a P9.6-os portról a P4.1-re képezték át
• Az analóg bemeneti csatornák az alábbi táblázat szerint lettek újra leképezve.

1. táblázat: Analóg bemeneti csatorna leképezés

PIN kódot	ST92F120 kivezetés	ST92F124/F150/F250 kivezetés
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• Az RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) eltávolításra került, mert az SCI1 helyére SCI-A került.
• Az A21(P9.7) egészen A16-ig (P9.2) hozzáadásra került annak érdekében, hogy akár 22 bitet is lehessen címezni kívülről.
• 2 új CAN perifériaeszköz érhető el: TX0 és RX0 (CAN0) a P5.0 és P5.1 portokon, valamint TX1 és RX1 (CAN1) a dedikált érintkezőkön.

RW RESET STATE
Reset állapotban az RW magasan van tartva belső gyenge felhúzással, míg az ST92F120-on nem.

SCHMITT TRIGGEREK

• Az ST92F124/F150/F250 modelleken már nincsenek speciális Schmitt triggerekkel rendelkező I/O portok, hanem nagy hiszterézisű Schmitt triggerekkel rendelkező I/O portok váltják őket. A kapcsolódó I/O érintkezők a következők: P6[5-4].
• Különbségek a VIL és VIH között. Lásd a 2. táblázatot.

2. táblázat: Bemeneti szint Schmitt Trigger DC elektromos jellemzői
(VDD = 5 V ± 10%, TA = –40°C és +125°C között, hacsak nincs másképp megadva)

Szimbólum	Paraméter	Eszköz	Érték			Egység
			Min	Typ(1)	Max
VIH	Bemenet magas szintű szabványos Schmitt trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
VIL	Bemenet alacsony szintű szabványos Schmitt trigger P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Bemenet alacsony szint Magas Hyst.Schmitt Trigger P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Bemeneti hiszterézis szabványos Schmitt trigger P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Bemeneti hiszterézis High Hyst. Schmitt Trigger P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Bemeneti hiszterézis High Hyst. Schmitt Trigger P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

Ha másképp nem jelezzük, a tipikus adatok TA=25°C és VDD=5V értékeken alapulnak. Csak a gyártásban nem tesztelt tervezési irányvonalak esetében jelentenek.

MEMÓRIASZERVEZÉS

Külső memória
Az ST92F120-on csak 16 bit volt külsőleg elérhető. Most az ST92F124/F150/F250 eszközön az MMU 22 bitje külsőleg elérhető. Ez a szervezés az akár 4 külső Mbyte megcímzésének megkönnyítésére szolgál. De a 0-3h és a 20h-23h szegmensek kívülről nem érhetők el.

Flash szektor szervezet
Az F0-tól F3-ig terjedő szektorok új szervezettel rendelkeznek a 128K és 60K Flash eszközökben, ahogy az 5. és 6. táblázatban látható. A 3. és 4. táblázat az előző felépítést mutatja.

3. táblázat: Memóriaszerkezet 128K Flash ST92F120 flash eszközhöz

Ágazat	Címek	Max méret
TestFlash (TF) (Fenntartva) OTP Terület Védelmi nyilvántartások (fenntartva)	230000h és 231F7Fh között 231F80h és 231FFBh között 231FFFh és 231FFFh között	8064 bájt 124 bájt 4 bájt
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h és 00FFFFh között 010000-01BFFFh 01C000h - 01DFFFh 01E000h – 01FFFFh	64 Kbyte 48 Kbyte 8 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) Emulált EEPROM	228000h és 228FFFh között 22C000h és 22CFFFh között 220000h és 2203FFh között	4 Kbyte 4 Kbyte 1 Kbyte

4. táblázat: Memóriaszerkezet 60K Flash ST92F120 flash eszközhöz

Ágazat	Címek	Max méret
TestFlash (TF) (Fenntartva) OTP Terület Védelmi nyilvántartások (fenntartva)	230000h és 231F7Fh között 231F80h és 231FFBh között 231FFFh és 231FFFh között	8064 bájt 124 bájt 4 bájt
Flash 0 (F0) Fenntartott vaku 1 (F1) Flash 2 (F2)	000000h és 000FFFh között 001000h és 00FFFFh között 010000-01BFFFh 01C000h - 01DFFFh	4 Kbyte 60 Kbyte 48 Kbyte 8 Kbyte
EEPROM 0 (E0) EEPROM 1 (E1) Emulált EEPROM	228000h és 228FFFh között 22C000h és 22CFFFh között 220000h és 2203FFh között	4 Kbyte 4 Kbyte 1 Kbyte

Ágazat	Címek	Max méret
TestFlash (TF) (Fenntartott) OTP Terület Védelmi nyilvántartások (fenntartva)	230000h és 231F7Fh között 231F80h és 231FFBh között 231FFFh és 231FFFh között	8064 bájt 124 bájt 4 bájt
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h és 001FFFh között 002000h és 003FFFh között 004000h és 00FFFFh között 010000h és 01FFFFh között	8 Kbyte 8 Kbyte 48 Kbyte 64 Kbyte

Ágazat	Címek	Max méret
Hardveremulált EEPROM sec-
tors	228000 22 órától XNUMX CFFF óráig	8 Kbyte
(fenntartott)
Emulált EEPROM	220000h és 2203FFh között	1 Kbyte

Ágazat	Címek	Max méret
TestFlash (TF) (Fenntartva) OTP Terület Védelmi nyilvántartások (fenntartva)	230000h és 231F7Fh között 231F80h és 231FFBh között 231FFFh és 231FFFh között	8064 bájt 124 bájt 4 bájt
Flash 0 (F0) Flash 1 (F1) Flash 2 (F2) Flash 3 (F3)	000000h és 001FFFh között 002000h és 003FFFh között 004000-00BFFFh 010000h és 013FFFh között	8 Kbyte 8 Kbyte 32 Kbyte 16 Kbyte
Hardveremulált EEPROM szektorok (fenntartott) Emulált EEPROM	228000 22 órától XNUMX CFFF óráig   220000h és 2203FFh között	8 Kbyte   1 Kbyte

Mivel a felhasználói visszaállítási vektor helye 0x000000 címre van beállítva, az alkalmazás használhatja az F0 szektort 8 kbájtos felhasználói rendszerbetöltő területként, vagy az F0 és F1 szektorokat 16 kbájtos területként.

Flash és E3PROM vezérlés Regisztrálás helye
Az adatmutató-regiszter (DPR) mentése érdekében a Flash és az E3PROM (emulált E2PROM) vezérlőregisztereket a 0x89 oldalról a 0x88 oldalra képezik át, ahol az E3PROM terület található. Ily módon csak egy DPR-t használunk az E3PROM változókra és a Flash és E2PROM vezérlőregiszterekre egyaránt. De a nyilvántartások továbbra is elérhetők az előző címen. Az új nyilvántartási címek:

• FCR 0x221000 és 0x224000
• ECR 0x221001 és 0x224001
• FESR0 0x221002 és 0x224002
• FESR1 0x221003 és 0x224003
  Az alkalmazásban ezek a regiszterhelyek általában a linker szkriptben vannak meghatározva file.

VISSZAÁLLÍTÁS ÉS ÓRAVEZÉRLŐ EGYSÉG (RCCU)
Oszcillátor

Egy új, kis teljesítményű oszcillátort a következő célspecifikációkkal valósítottak meg:

• Max. 200 µamp. fogyasztás futó üzemmódban,
• 0 amp. Halt módban,

PLL
Egy bit (bit7 FREEN) hozzáadásra került a PLLCONF regiszterhez (R246, 55. oldal), ezzel engedélyezve a Free Running módot. Ennek a regiszternek a visszaállítási értéke 0x07. A FREEN bit alaphelyzetbe állításakor ugyanúgy viselkedik, mint az ST92F120 esetében, vagyis a PLL kikapcsol, ha:

• stop üzemmódba lépés,
• DX(2:0) = 111 a PLLCONF regiszterben,
• alacsony fogyasztású üzemmódok (Wait For Interrupt vagy Low Power Wait for Interrupt) váltása a WFI utasítása szerint.

Amikor a FREEN bit be van állítva, és a fent felsorolt ​​feltételek bármelyike ​​bekövetkezik, a PLL szabad futás módba lép, és alacsony frekvencián rezeg, ami általában körülbelül 50 kHz.
Ezen túlmenően, amikor a PLL biztosítja a belső órát, ha az órajel eltűnik (például törött vagy lekapcsolt rezonátor miatt…), akkor automatikusan biztonsági órajelet ad, amely lehetővé teszi az ST9 számára bizonyos mentési műveletek végrehajtását.
Ennek az órajelnek a frekvenciája a PLLCONF regiszter DX[0..2] bitjétől függ (R246, 55. oldal).
További részletekért tekintse meg az ST92F124/F150/F250 adatlapot.

 BELSŐ VOLTAGE SZABÁLYOZÓ
Az ST92F124/F150/F250-ben a mag 3.3 V-on működik, míg az I/O-k továbbra is 5 V-on működnek. A mag 3.3 V-os tápellátása érdekében egy belső szabályozó került beépítésre.

Valójában ez a kötettagA szabályozó 2 szabályozóból áll:

• egy fő köttage szabályozó (VR),
• egy kis teljesítményű voltage szabályozó (LPVR).

A fő köttagA szabályozó (VR) biztosítja a készülék által igényelt áramot minden üzemmódban. A köttagA szabályozó (VR) stabilizálása külső kondenzátor (minimum 300 nF) hozzáadásával történik a két Vreg érintkező egyikére. Ezek a Vreg érintkezők nem képesek más külső eszközök meghajtására, és csak a belső tápegység szabályozására szolgálnak.
Az alacsony teljesítményű voltagA szabályozó (LPVR) nem stabilizált térfogatot generáltage körülbelül VDD/2, minimális belső statikus disszipációval. A kimeneti áram korlátozott, így nem elegendő a teljes készülék üzemmódhoz. Csökkentett energiafogyasztást biztosít, amikor a chip alacsony fogyasztású módban van (Várakozás megszakításra, Alacsony fogyasztású várakozás megszakításra, Stop vagy Leállítás mód).
Amikor a VR aktív, az LPVR automatikusan deaktiválódik.

BŐVÍTETT FUNKCIÓS IDŐZÍTŐ

Az ST92F124/F150/F250 Extended Function Timer hardveres módosításai az ST92F120-hoz képest csak a megszakítás generálási funkciókat érintik. A Kényszerített összehasonlítási móddal és az Egyimpulzusos üzemmóddal kapcsolatos specifikus információk azonban kiegészítésre kerültek. Ez az információ a frissített ST92F124/F150/F250 adatlapon található.

Bemeneti rögzítés/kimenet összehasonlítása
Az ST92F124/F150/F250 típuson az IC1 és IC2 (OC1 és OC2) megszakítások külön engedélyezhetők. Ez a CR4 regiszter 3 új bitjével történik:

• IC1IE=CR3[7]: Az 1. bemeneti rögzítés megszakításának engedélyezése. Reset esetén az Input Capture 1 megszakítása le van tiltva. Ha be van állítva, megszakítás jön létre, ha az ICF1 jelző be van állítva.
• OC1IE=CR3[6]: Kimenet összehasonlítása 1 megszakítás engedélyezése. Visszaállításkor az Output Compare 1 megszakítás le van tiltva. Ha be van állítva, megszakítás jön létre, ha az OCF2 jelző be van állítva.
• IC2IE=CR3[5]: A 2. bemeneti rögzítés megszakításának engedélyezése. Visszaállításkor az Input Capture 2 megszakítása le van tiltva. Ha be van állítva, megszakítás jön létre, ha az ICF2 jelző be van állítva.
• OC2IE=CR3[4]: Kimenet összehasonlítása 2 megszakítás engedélyezése. Visszaállításkor az Output Compare 2 Interrupt letiltásra kerül. Ha be van állítva, megszakítás jön létre, ha az OCF2 jelző be van állítva.
  Jegyzet: Az IC1IE és IC2IE (OC1IE és OC2IE) megszakítások nem jelentősek, ha az ICIE (OCIE) be van állítva. A figyelembe vétel érdekében az ICIE-t (OCIE) alaphelyzetbe kell állítani.

PWM mód
Az OCF1 bitet nem lehet hardverrel beállítani PWM módban, de az OCF2 bitet minden alkalommal beállítja, amikor a számláló megegyezik az OC2R regiszterben szereplő értékkel. Ez megszakítást generálhat, ha az OCIE be van állítva, vagy ha az OCIE alaphelyzetbe van állítva és az OC2IE be van állítva. Ez a megszakítás minden olyan alkalmazást segít, ahol az impulzusszélességeket vagy periódusokat interaktív módon kell módosítani.

A/D KONVERTER (ADC)
Egy új A/D konverter került hozzáadásra a következő főbb jellemzőkkel:

• 16 csatorna,
• 10 bites felbontás,
• 4 MHz maximális frekvencia (ADC órajel),
• 8 ADC órajel ciklus s-igamplingidő,
• 20 ADC órajel az átalakítási időhöz,
• Nulla bemeneti olvasás 0x0000,
• Teljes skála leolvasása 0xFFC0,
• Az abszolút pontosság ± 4 LSB.

Ennek az új A/D konverternek ugyanaz az architektúrája, mint az előzőnek. Továbbra is támogatja az an-alog watchdog funkciót, de most már csak 2 csatornát használ a 16 csatornából. Ez a 2 csatorna szomszédos, és a csatornacímek szoftveresen kiválaszthatók. A korábbi, két ADC cellát használó megoldásnál négy analóg watchdog csatorna volt elérhető, de rögzített csatornacímeken, a 6-os és a 7-es csatornán.
Az új A/D átalakító leírását lásd a frissített ST92F124/F150/F250 adatlapon.
 I²C

I²C IERRP BIT RESET
Az ST92F124/F150/F250 I²C esetén az IERRP (I2CISR) bit szoftveresen visszaállítható még akkor is, ha a következő jelzők egyike be van állítva:

• SCLF, ADDTX, AF, STOPF, ARLO és BERR az I2CSR2 regiszterben
• SB bit az I2CSR1 regiszterben

Ez nem igaz az ST92F120 I²C-re: az IERRP bitet nem lehet szoftveresen visszaállítani, ha ezek a jelzők be vannak állítva. Emiatt az ST92F120-on a megfelelő megszakítási rutin (amelyet az első eseményt követően lép be) azonnal újra belép, ha az első rutinvégrehajtás során egy másik esemény történt.

INDÍTÁS ESEMÉNYKÉRÉS
Az ST92F120 és az ST92F124/F150/F250 I²C között különbség van a START bitgeneráló mechanizmusban.
A START esemény generálásához az alkalmazás kódja beállítja a START és ACK biteket az I2CCR regiszterben:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

A fordítóoptimalizálási opció kiválasztása nélkül az assemblerben a következő módon kerül lefordításra:

• – vagy R240,#12
• – ld r0,R240
• – ld R240,r0

Az OR utasítás beállítja a Start bitet. Az ST92F124/F150/F250 modellen a második betöltési utasítás végrehajtása egy második START eseménykérést eredményez. Ez a második START esemény a következő bájtátvitel után következik be.
Ha valamelyik fordítóoptimalizálási opciót választja, az assembler kód nem kér második START eseményt:
– vagy R240,#12

ÚJ PERIFÉRIÁK

• Legfeljebb 2 CAN (Controller Area Network) cella került hozzáadásra. A műszaki adatok a frissített ST92F124/F150/F250 adatlapon találhatók.
• Akár 2 SCI is elérhető: az SCI-M (Multi-protocol SCI) ugyanaz, mint az ST92F120-on, de az SCI-A (aszinkron SCI) új. Az új perifériára vonatkozó specifikációk a frissített ST92F124/F150/F250 adatlapon találhatók.

2 HARDVER ÉS SZOFTVER MÓDOSÍTÁSA AZ ALKALMAZÁSI TÁBLÁN

KITŰZ

• Az újraleképezés miatt a CLOCK2 nem használható ugyanabban az alkalmazásban.
• Az SCI1 csak aszinkron módban (SCI-A) használható.
• Az analóg bemeneti csatornák leképezésének módosításai szoftveresen könnyen kezelhetők.

BELSŐ VOLTAGE SZABÁLYOZÓ
Jelenléte miatt a belső köttagSzabályozó, külső kondenzátorok szükségesek a Vreg érintkezőkön, hogy a mag stabilizált tápellátást kapjon. Az ST92F124/F150/F250-ben a mag 3.3 V-on működik, míg az I/O-k továbbra is 5 V-on működnek. A minimális ajánlott érték 600 nF vagy 2*300 nF, és a Vreg érintkezők és a kondenzátorok közötti távolságot minimálisra kell csökkenteni.
A hardveralkalmazási táblán semmilyen más módosítást nem kell végrehajtani.

FLASH- ÉS EEPROM-VEZÉRLŐREGISZTEREK ÉS MEMÓRIASZERVEZÉS
1 DPR mentéséhez módosítható a Flash és EEPROM vezérlőregisztereknek megfelelő szimbólumcím-definíciók. Ez általában a linker szkriptben történik file. A 4 regiszter, az FCR, az ECR és a FESR[0:1], 0x221000, 0x221001, 0x221002 és 0x221003 értékben került meghatározásra.
A 128 Kbyte-os Flash szektor átszervezése a linker szkriptet is érinti file. Az új ágazati szervezetnek megfelelően módosítani kell.
Az új Flash szektor szervezetének leírását az 1.4.2. szakaszban találja.

VISSZAÁLLÍTÁS ÉS ÓRAVEZÉRLŐ EGYSÉG

Oszcillátor
Kristály oszcillátor
Még ha az ST92F120 kártyakialakítással való kompatibilitás megmarad is, többé nem ajánlott 1 MOhm-os ellenállást párhuzamosan behelyezni a külső kristályoszcillátorral egy ST92F124/F150/F250 alkalmazáskártyán.

Szivárgások
Míg az ST92F120 érzékeny a GND-ről az OSCIN-re való szivárgásra, az ST92F124/F1 50/F250 a VDD-ről az OSCIN-re való szivárgásra. Javasoljuk, hogy a kristályoszcillátort a nyomtatott áramköri lapon egy földelőgyűrűvel vegyék körül, és szükség esetén egy bevonófóliát helyezzenek fel a nedvességproblémák elkerülése érdekében.
Külső óra
Még akkor is, ha az ST92F120 kártyakialakítással való kompatibilitás megmarad, ajánlatos külső órát alkalmazni az OSCOUT bemeneten.
Az advantagezek a következők:

• szabványos TTL bemeneti jel használható, míg a külső óra ST92F120 Vil jele 400mV és 500mV között van.
• az OSCOUT és a VDD közötti külső ellenállás nem szükséges.

PLL
Standard mód
A PLLCONF regiszter reset értéke (p55, R246) ugyanúgy elindítja az alkalmazást, mint az ST92F120-ban. A szabad futási mód használatához az 1.5. szakaszban leírt feltételek mellett a PLLCONF[7] bitet be kell állítani.

Biztonsági óra mód
Az ST92F120 használatával, ha az órajel eltűnik, az ST9 mag és a periféria órája leáll, semmit nem lehet tenni az alkalmazás biztonságos állapotba állítása érdekében.
Az ST92F124/F150/F250 kialakítás bevezeti a biztonsági órajelet, az alkalmazás biztonságos állapotban konfigurálható.
Amikor az órajel eltűnik (például törött vagy lekapcsolt rezonátor miatt), akkor a PLL feloldási esemény bekövetkezik.
Az esemény kezelésének biztonságosabb módja az INTD0 külső megszakítás engedélyezése és hozzárendelése az RCCU-hoz az INT_SEL bit beállításával a CLKCTL regiszterben.
A kapcsolódó megszakítási rutin ellenőrzi a megszakítási forrást (lásd az ST7.3.6F92/F124/F150 adatlap 250 Megszakítások generálása című fejezetét), és biztonságos állapotba állítja az alkalmazást.
Megjegyzés: A periféria órája nem áll le, és a mikrokontroller által generált bármely külső jelet (például PWM, soros kommunikáció…) le kell állítani a megszakítási rutin által végrehajtott első utasítások során.

BŐVÍTETT FUNKCIÓS IDŐZÍTŐ
Bemenet rögzítése / kimenet összehasonlítása
Időzített megszakítás generálásához bizonyos esetekben szükség lehet az ST92F120-hoz fejlesztett program frissítésére:

• Ha az IC1 és IC2 időzítő megszakításokat (OC1 és OC2) egyaránt használják, akkor a CR1 regiszter ICIE-jét (OCIE) be kell állítani. Az IC1IE és IC2IE (OC1IE és OC2IE) értéke a CR3 regiszterben nem jelentős. Tehát a programot ebben az esetben nem kell módosítani.
• Ha csak egy megszakításra van szükség, az ICIE-t (OCIE) alaphelyzetbe kell állítani, és az IC1IE-t vagy az IC2IE-t (OC1IE vagy OC2IE) kell beállítani a használt megszakítástól függően.
• Ha az ICIE, IC1IE és IC2IE (OCIE, OC1IE és OC2IE) időzítő megszakítások egyikét sem használják, mindegyiket alaphelyzetbe kell állítani.

PWM mód
Mostantól minden alkalommal létrehozható egy időzítő megszakítás, amikor Számláló = OC2R:

• Az engedélyezéséhez állítsa be az OCIE vagy OC2IE beállítást,
• A letiltásához állítsa vissza az OCIE-t ÉS az OC2IE-t.

10 bites ADC
Mivel az új ADC teljesen más, a programot frissíteni kell:

• Minden adatregiszter 10 bites, amely tartalmazza a küszöbregisztereket is. Tehát minden regiszter két 8 bites regiszterre oszlik: egy felső és egy alsó regiszterre, amelyben csak a 2 legjelentősebb bitet használják:
• A kezdő konverziós csatornát most a CLR1[7:4] bitek határozzák meg (Pg63, R252).
• Az analóg watchdog csatornákat a CLR1[3:0] bitek választják ki. Az egyetlen feltétel az, hogy a két csatorna egybefüggő legyen.
• Az ADC órajelét a CLR2[7:5] (Pg63, R253) paraméterrel lehet kiválasztani.
• A megszakítási regisztereket nem módosították.

Az ADC regiszterek megnövekedett hossza miatt a regiszterleképezés eltérő. Az új regiszterek helyét a frissített ST92F124/F150/F250 adatlap ADC leírása tartalmazza.
I²C

IERRP BIT RESET
Az ST92F124/F150/F250 megszakítási rutinban az Error Pending eseményre (IERRP be van állítva) egy szoftverhurkot kell megvalósítani.
Ez a ciklus minden jelzőt ellenőriz, és végrehajtja a megfelelő szükséges műveleteket. A hurok addig nem ér véget, amíg az összes zászlót vissza nem állítják.
A szoftverhurok végrehajtásának végén az IERRP bitet a szoftver alaphelyzetbe állítja, és a kód kilép a megszakítási rutinból.

START Eseménykérés
A nemkívánatos dupla START események elkerülése érdekében használja a fordító otpimizálási opcióit a Make alatt.file.

Például:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

AZ ST9 HDS2V2 EMULÁTOR FRISSÍTÉSE ÉS ÚJRAKONFIGURÁLÁSA

BEVEZETÉS
Ez a szakasz az emulátor firmware-ének frissítésével vagy újrakonfigurálásával kapcsolatos információkat tartalmaz, hogy támogassa az ST92F150 szondát. Miután újrakonfigurálta az emulátort, hogy támogassa az ST92F150 szondát, visszaállíthatja, hogy támogassa egy másik szondát (pl.ample egy ST92F120 szondát) ugyanazt az eljárást követve és a megfelelő szondát választva.

AZ EMULÁTOR FRISSÍTÉSÉNEK ÉS/VAGY ÚJRAKONFIGURÁLÁSÁNAK ELŐFELTÉTELEI
A következő ST9 HDS2V2 emulátorok és emulációs próbák támogatják a frissítéseket és/vagy az új vizsgálóhardverrel történő újrakonfigurálást:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 és ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Mielőtt megpróbálná végrehajtani az emulátor frissítését/újrakonfigurálását, meg kell győződnie arról, hogy az alábbi MINDEN feltétel teljesül:
• Az ST9-HDS2V2 emulátor monitorverziója nagyobb vagy egyenlő, mint 2.00. [Az ST9+ Visual Debug névjegye ablak Cél mezőjében megtekintheti, hogy az emulátor melyik monitorverzióval rendelkezik, amelyet az ST9+ Visual Debug főmenüjének Súgó>Névjegy... menüpontjával nyithat meg.]
• Ha számítógépe Windows ® NT ® operációs rendszerrel fut, rendszergazdai jogosultságokkal kell rendelkeznie.
• Telepítenie kell az ST9+ V6.1.1 (vagy újabb) eszközláncot az ST9 HDS2V2 emulátorhoz csatlakoztatott gazdaszámítógépen.

AZ ST9 HDS2V2 EMULÁTOR FRISSÍTÉSE/ÚJRAKONFIGURÁLÁSA
Az eljárás leírja, hogyan kell frissíteni/újrakonfigurálni az ST9 HDS2V2 emulátort. Mielőtt elkezdené, győződjön meg arról, hogy minden előfeltételt teljesített, különben károsíthatja az emulátort az eljárás végrehajtásával.

1. Győződjön meg arról, hogy az ST9 HDS2V2 emulátor a párhuzamos porton keresztül csatlakozik a Windows ® 95, 98, 2000 vagy NT ® rendszert futtató gazdaszámítógéphez. Ha újrakonfigurálja az emulátort, hogy új szondával használhassa, az új szondát fizikailag csatlakoztatni kell a HDS2V2 alaplaphoz a három rugalmas kábel segítségével.
2. A gazdaszámítógépen a Windows® rendszeren válassza a Start > Futtatás… menüpontot.
3. Kattintson a Tallózás gombra, hogy megkeresse azt a mappát, ahová az ST9+ V6.1.1 Toolchain programot telepítette. Alapértelmezés szerint a telepítési mappa elérési útja C:\ST9PlusV6.1.1\… A telepítési mappában keresse meg a ..\downloader\ almappát.
4. Keresse meg a ..\downloader\ \ könyvtár, amely megfelel a frissíteni/konfigurálni kívánt emulátor nevének.
   PlampHa újra szeretné konfigurálni az ST92F120 emulátort az ST92F150-EMU2 emulációs próbával való használatra, keresse meg a ..\downloader\ \ könyvtárat.
   5. Ezután válassza ki a telepíteni kívánt verziónak megfelelő könyvtárat (plample, a V1.01 verzió a ..\downloader\ mappában található \v92\), és válassza ki a file (plample, setup_st92f150.bat).
   6. Kattintson a Megnyitás gombra.
   7. Kattintson az OK gombra a Futtatás ablakban. A frissítés elindul. Egyszerűen kövesse a számítógépe képernyőjén megjelenő utasításokat.
   FIGYELMEZTETÉS: Ne állítsa le az emulátort vagy a programot, amíg a frissítés folyamatban van! Az emulátor megsérült!

„A JELEN MEGJEGYZÉS, AMELY ÚTMUTATÓ, CSAK CÉLJA AZ ÜGYFÉLEK TERMÉKEIRE VONATKOZÓ INFORMÁCIÓKAT ÁLLÍTSA AZ IDŐ megtakarítása érdekében. EZEKÉBEN A STMICROELECTRONICS NEM VÁLLAL FELELŐSSÉGET SEMMILYEN KÖZVETLEN, KÖZVETETT VAGY KÖVETKEZMÉNYES KÁROKÉRT, TEKINTETTEL AZ ILYEN MEGJEGYZÉS TARTALMÁBÓL ÉS/VAGY A CONTINECOMA ALKALMAZÁSÁBÓL EREDŐ KÖVETELMÉNYEKBŐL TERMÉKEK. ”

A közölt információk pontosak és megbízhatóak. Az STMicroelectronics azonban nem vállal felelősséget az ilyen információk felhasználásának következményeiért, sem pedig a szabadalmak vagy harmadik felek egyéb jogainak megsértéséért, amelyek az információk felhasználásából eredhetnek. Az STMicroelectronics szabadalma vagy szabadalmi joga alapján hallgatólagosan vagy más módon nem adnak engedélyt. A kiadványban említett műszaki adatok előzetes értesítés nélkül változhatnak. Ez a kiadvány minden korábban közölt információt felülír és helyettesít. Az STMicroelectronics termékek az STMicroelectronics kifejezett írásos jóváhagyása nélkül nem használhatók életfenntartó eszközökben vagy rendszerekben kritikus alkatrészekként.
Az ST logó az STMicroelectronics bejegyzett védjegye
2003 STMicroelectronics – Minden jog fenntartva.

Az STMicroelectronics által vásárolt I2C komponensek a Philips I2C szabadalom alatti licencet jelentik. Ezen összetevők I2C rendszerben való használatára vonatkozó jogok akkor biztosítottak, ha a rendszer megfelel a Philips által meghatározott I2C szabvány specifikációnak.
STMicroelectronics cégcsoport
Ausztrália – Brazília – Kanada – Kína – Finnország – Franciaország – Németország – Hongkong – India – Izrael – Olaszország – Japán
Malajzia – Málta – Marokkó – Szingapúr – Spanyolország – Svédország – Svájc – Egyesült Királyság – USA
http://www.st.com

Dokumentumok / Források

STMicroelectronics ST92F120 beágyazott alkalmazások [pdfUtasítások ST92F120 beágyazott alkalmazások, ST92F120, beágyazott alkalmazások, alkalmazások

Hivatkozások

• Felhasználói kézikönyv