STMicroelectronics ST92F120 Aplikacje wbudowane

WSTĘP

Mikrokontrolery do zastosowań wbudowanych mają tendencję do integrowania coraz większej liczby urządzeń peryferyjnych, a także większych pamięci. Dostarczanie odpowiednich produktów z odpowiednimi funkcjami, takimi jak Flash, emulowana pamięć EEPROM i szeroka gama urządzeń peryferyjnych przy odpowiedniej cenie, jest zawsze wyzwaniem. Dlatego obowiązkowe jest regularne zmniejszanie rozmiaru matrycy mikrokontrolera, gdy tylko technologia na to pozwoli. Ten ważny krok dotyczy ST92F120.
Celem tego dokumentu jest przedstawienie różnic między mikrokontrolerem ST92F120 w technologii 0.50 mikrona a mikrokontrolerem ST92F124/F150/F250 w technologii 0.35 mikrona. Zawiera on pewne wytyczne dotyczące uaktualniania aplikacji zarówno pod względem oprogramowania, jak i sprzętu.
W pierwszej części tego dokumentu wymieniono różnice między urządzeniami ST92F120 i ST92F124/F150/F250. W drugiej części opisano modyfikacje wymagane dla sprzętu i oprogramowania aplikacji.

AKTUALIZACJA Z MODELU ST92F120 DO MODELU ST92F124/F150/F250
Mikrokontrolery ST92F124/F150/F250 wykorzystujące technologię 0.35 mikrona są podobne do mikrokontrolerów ST92F120 wykorzystujących technologię 0.50 mikrona, ale zmniejszenie jest stosowane w celu dodania kilku nowych funkcji i poprawy wydajności urządzeń ST92F124/F150/F250. Prawie wszystkie urządzenia peryferyjne zachowują te same funkcje, dlatego niniejszy dokument koncentruje się tylko na zmodyfikowanych sekcjach. Jeśli nie ma różnicy między urządzeniem peryferyjnym 0.50 mikrona a urządzeniem peryferyjnym 0.35 mikrona, poza technologią i metodologią projektowania, urządzenie peryferyjne nie jest prezentowane. Nowy przetwornik analogowo-cyfrowy (ADC) jest główną zmianą. Ten przetwornik ADC wykorzystuje pojedynczy 16-kanałowy przetwornik A/C o rozdzielczości 10 bitów zamiast dwóch 8-kanałowych przetworników A/C o rozdzielczości 8 bitów. Nowa organizacja pamięci, nowy reset i jednostka sterowania zegarem, wewnętrzna objętośćtage regulatory i nowe bufory I/O będą niemal przezroczystymi zmianami dla aplikacji. Nowe urządzenia peryferyjne to Controller Area Network (CAN) i asynchroniczny Serial Communication Interface (SCI-A).

WYPINANIE
ST92F124/F150/F250 zaprojektowano tak, aby móc zastąpić ST92F120. Dlatego też pinouty są niemal takie same. Kilka różnic opisano poniżej:

• Clock2 został przemapowany z portu P9.6 na P4.1
• Kanały wejściowe analogowe zostały ponownie zmapowane zgodnie z poniższą tabelą.

Tabela 1. Mapowanie kanałów wejściowych analogowych

SZPILKA	Wyprowadzenia ST92F120	Wyprowadzenia ST92F124/F150/F250
P8.7	A1IN0	AIN7
…	…	…
P8.0	A1IN7	AIN0
P7.7	A0IN7	AIN15
…	…	…
P7.0	A0IN0	AIN8

• RXCLK1(P9.3), TXCLK1/CLKOUT1 (P9.2), DCD1 (P9.3), RTS1 (P9.5) zostały usunięte, ponieważ SCI1 został zastąpiony przez SCI-A.
• Dodano A21 (P9.7) do A16 (P9.2), aby umożliwić adresowanie zewnętrzne do 22 bitów.
• Dostępne są 2 nowe urządzenia peryferyjne CAN: TX0 i RX0 (CAN0) na portach P5.0 i P5.1 oraz TX1 i RX1 (CAN1) na dedykowanych pinach.

RW RESETUJ STAN
W stanie resetu RW jest utrzymywany na wysokim poziomie za pomocą wewnętrznego słabego rezystora podciągającego, czego nie było w przypadku ST92F120.

WYZWALACZE SCHMITT'A

• Porty I/O ze specjalnymi wyzwalaczami Schmitta nie są już obecne w ST92F124/F150/F250, ale zostały zastąpione portami I/O z wyzwalaczami Schmitta o wysokiej histerezie. Powiązane piny I/O to: P6[5-4].
• Różnice w VIL i VIH. Zobacz tabelę 2.

Tabela 2. Charakterystyka elektryczna DC wyzwalacza Schmitta o poziomie wejściowym
(VDD = 5 V ± 10%, TA = –40° C do +125° C, o ile nie określono inaczej)

Symbol	Parametr	Urządzenie	Wartość			Jednostka
			Min	Typ(1)	Maksymalnie
VIH	Wejście wysokiego poziomu standardowego wyzwalacza Schmitta P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120	0.7 x VDD			V
		ST92F124/F150/F250	0.6 x VDD			V
WIL	Wejście niskiego poziomu standardowego przerzutnika Schmitta P2[5:4]-P2[1:0]-P3[7:4] P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120			0.8	V
		ST92F124/F150/F250			0.2 x VDD	V
	Poziom wejściowy niski Wysoki wyzwalacz hist.Schmitta P4[7:6]-P6[5:4]	ST92F120			0.3 x VDD	V
		ST92F124/F150/F250			0.25 x VDD	V
VHYS	Histereza wejściowa standardowy przerzutnik Schmitta P2[5:4]-P2[1:0]-P3[7:4]-P3[2:0]- P4[4:3]-P4[1:0]-P5[7:4]-P5[2:0]- P6[3:0]-P6[7:6]-P7[7:0]-P8[7:0]- P9[7:0]	ST92F120		600		mV
		ST92F124/F150/F250		250		mV
	Histereza wejściowa Wysoki histeryczny wyzwalacz Schmitta P4[7:6]	ST92F120		800		mV
		ST92F124/F150/F250		1000		mV
	Histereza wejściowa Wysoki histeryczny wyzwalacz Schmitta P6[5:4]	ST92F120		900		mV
		ST92F124/F150/F250		1000		mV

O ile nie zaznaczono inaczej, typowe dane są oparte na TA= 25°C i VDD= 5V. Są one podawane tylko dla wytycznych projektowych, które nie zostały przetestowane w produkcji.

ORGANIZACJA PAMIĘCI

Pamięć zewnętrzna
W ST92F120 tylko 16 bitów było dostępnych zewnętrznie. Teraz w urządzeniu ST92F124/F150/F250 22 bity MMU są dostępne zewnętrznie. Ta organizacja jest używana, aby ułatwić adresowanie do 4 zewnętrznych MB. Ale segmenty od 0h do 3h i od 20h do 23h nie są dostępne zewnętrznie.

Organizacja sektora Flash
Sektory F0 do F3 mają nową organizację w urządzeniach Flash 128K i 60K, jak pokazano w tabeli 5 i tabeli 6. Tabela 3 i tabela 4 pokazują poprzednią organizację.

Tabela 3. Struktura pamięci dla urządzenia Flash 128K Flash ST92F120

Sektor	Adresy	Maksymalny rozmiar
TestFlash (TF) (Zarezerwowane) Obszar OTP Rejestry ochronne (zastrzeżone)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtów 124 bajtów 4 bajtów
Błysk 0 (F0) Błysk 1 (F1) Błysk 2 (F2) Błysk 3 (F3)	000000h do 00FFFFh 010000h do 01BFFFh 01C000h do 01DFFFh 01E000h do 01FFFFh	64 KB 48 KB 8 KB 8 KB
EEPROM 0 (E0) EEPROM 1 (E1) Emulowana pamięć EEPROM	228000h do 228FFFh 22C000h do 22CFFFh 220000h do 2203FFh	4 KB 4 KB 1 KB

Tabela 4. Struktura pamięci dla urządzenia Flash 60K Flash ST92F120

Sektor	Adresy	Maksymalny rozmiar
TestFlash (TF) (Zarezerwowane) Obszar OTP Rejestry ochronne (zastrzeżone)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtów 124 bajtów 4 bajtów
Flash 0 (F0) Zarezerwowany Flash 1 (F1) Błysk 2 (F2)	000000h do 000FFFh 001000h do 00FFFFh 010000h do 01BFFFh 01C000h do 01DFFFh	4 KB 60 KB 48 KB 8 KB
EEPROM 0 (E0) EEPROM 1 (E1) Emulowana pamięć EEPROM	228000h do 228FFFh 22C000h do 22CFFFh 220000h do 2203FFh	4 KB 4 kilobajty 1 kilobajt

Sektor	Adresy	Maksymalny rozmiar
Obszar OTP TestFlash (TF) (zarezerwowany) Rejestry ochronne (zastrzeżone)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtów 124 bajtów 4 bajtów
Błysk 0 (F0) Błysk 1 (F1) Błysk 2 (F2) Błysk 3 (F3)	000000h do 001FFFh 002000h do 003FFFh 004000h do 00FFFFh 010000h do 01FFFFh	8 KB 8 KB 48 KB 64 KB

Sektor	Adresy	Maksymalny rozmiar
Sprzętowo emulowana pamięć EEPROM
tory	228000h do 22CFFFh	8 KB
(skryty)
Emulowana pamięć EEPROM	220000h do 2203FFh	1 KB

Sektor	Adresy	Maksymalny rozmiar
TestFlash (TF) (Zarezerwowane) Obszar OTP Rejestry ochronne (zastrzeżone)	230000h do 231F7Fh 231F80h do 231FFBh 231FFCh do 231FFFh	8064 bajtów 124 bajtów 4 bajtów
Błysk 0 (F0) Błysk 1 (F1) Błysk 2 (F2) Błysk 3 (F3)	000000h do 001FFFh 002000h do 003FFFh 004000h do 00BFFFh 010000h do 013FFFh	8 KB 8 KB 32 KB 16 KB
Sprzętowo emulowane sektory EEPROM (skryty) Emulowana pamięć EEPROM	228000h do 22CFFFh   220000h do 2203FFh	8 KB   1 KB

Ponieważ lokalizacja wektora resetu użytkownika jest ustawiona pod adresem 0x000000, aplikacja może używać sektora F0 jako 8-kilobajtowego obszaru bootloadera użytkownika lub sektorów F0 i F1 jako obszaru 16-kilobajtowego.

Lokalizacja rejestru sterującego Flash i E3PROM
Aby zapisać rejestr wskaźnika danych (DPR), rejestry sterujące Flash i E3PROM (Emulated E2PROM) są przemapowywane ze strony 0x89 na stronę 0x88, gdzie znajduje się obszar E3PROM. W ten sposób tylko jeden DPR jest używany do wskazywania zarówno zmiennych E3PROM, jak i rejestrów sterujących Flash i E2PROM. Jednak rejestry są nadal dostępne pod poprzednim adresem. Nowe adresy rejestrów to:

• Kod FCR 0x221000 i 0x224000
• ECR 0x221001 i 0x224001
• FESR0 0x221002 i 0x224002
• FESR1 0x221003 i 0x224003
  W aplikacji lokalizacje tych rejestrów są zazwyczaj definiowane w skrypcie linkera file.

JEDNOSTKA RESETUJĄCA I STERUJĄCA ZEGAREM (RCCU)
Oscylator

Wdrożono nowy oscylator o niskim poborze mocy z następującymi docelowymi specyfikacjami:

• Maks. 200 µamp. zużycie w trybie pracy,
• 0 amp. w trybie zatrzymania,

PLL
Jeden bit (bit7 FREEN) został dodany do rejestru PLLCONF (R246, strona 55), aby włączyć tryb Free Running. Wartość resetu dla tego rejestru wynosi 0x07. Gdy bit FREEN jest resetowany, zachowuje się tak samo jak w ST92F120, co oznacza, że ​​PLL jest wyłączany, gdy:

• wejście w tryb zatrzymania,
• DX(2:0) = 111 w rejestrze PLLCONF,
• przechodzenie w tryby niskiego poboru mocy (Wait For Interrupt lub Low Power Wait for Interrupt) zgodnie z instrukcją WFI.

Gdy ustawiony jest bit FREEN i spełniony jest którykolwiek z warunków wymienionych powyżej, PLL przechodzi w tryb swobodnego działania i oscyluje z niską częstotliwością, wynoszącą zazwyczaj około 50 kHz.
Ponadto, gdy PLL zapewnia wewnętrzny zegar, a sygnał zegara zaniknie (na przykład z powodu uszkodzonego lub odłączonego rezonatora…), automatycznie wysyłany jest sygnał zegara bezpieczeństwa, umożliwiający ST9 przeprowadzenie operacji ratunkowych.
Częstotliwość tego sygnału zegara zależy od bitów DX[0..2] rejestru PLLCONF (R246, strona 55).
Więcej szczegółów można znaleźć w kartach danych ST92F124/F150/F250.

 WEWNĘTRZNA TOMTAGREGULATOR
W ST92F124/F150/F250 rdzeń pracuje przy napięciu 3.3 V, podczas gdy wejścia/wyjścia nadal pracują przy napięciu 5 V. Aby dostarczyć napięcie 3.3 V do rdzenia, dodano wewnętrzny regulator.

Właściwie ten tomtagRegulator składa się z 2 regulatorów:

• główny tomtagregulator elektroniczny (VR),
• niska moc objętościowatagregulatora (LPVR).

Główny tomtagRegulator (VR) dostarcza prąd wymagany przez urządzenie we wszystkich trybach pracy. ObjętośćtagRegulator (VR) jest stabilizowany poprzez dodanie zewnętrznego kondensatora (minimum 300 nF) na jednym z dwóch pinów Vreg. Te piny Vreg nie są w stanie sterować innymi urządzeniami zewnętrznymi i są używane wyłącznie do regulacji wewnętrznego zasilania rdzenia.
Niska moc objętościowatagRegulator (LPVR) generuje niestabilizowaną objętośćtage około VDD/2, z minimalnym wewnętrznym rozpraszaniem statycznym. Prąd wyjściowy jest ograniczony, więc nie jest wystarczający do pełnego trybu pracy urządzenia. Zapewnia zmniejszone zużycie energii, gdy układ jest w trybie niskiego poboru mocy (Wait For Interrupt, Low Power Wait For Interrupt, Stop lub tryby Halt).
Gdy VR jest aktywny, LPVR jest automatycznie dezaktywowany.

ROZSZERZONY CZAS FUNKCJI

Modyfikacje sprzętowe w Extended Function Timer ST92F124/F150/F250 w porównaniu do ST92F120 dotyczą tylko funkcji generowania przerwań. Jednak do dokumentacji dodano pewne szczegółowe informacje dotyczące trybu Forced Compare i trybu One Pulse. Informacje te można znaleźć w zaktualizowanej karcie danych ST92F124/F150/F250.

Przechwytywanie danych wejściowych/porównanie danych wyjściowych
W ST92F124/F150/F250 przerwania IC1 i IC2 (OC1 i OC2) można włączyć oddzielnie. Robi się to za pomocą 4 nowych bitów w rejestrze CR3:

• IC1IE=CR3[7]: Włączenie przerwania przechwytywania wejścia 1. Jeśli zresetowano, przerwanie przechwytywania wejścia 1 jest blokowane. Po ustawieniu, przerwanie jest generowane, jeśli flaga ICF1 jest ustawiona.
• OC1IE=CR3[6]: Włączone przerwanie Output Compare 1. Po zresetowaniu przerwanie Output Compare 1 jest blokowane. Po ustawieniu przerwanie jest generowane, jeśli ustawiona jest flaga OCF2.
• IC2IE=CR3[5]: Włączenie przerwania przechwytywania wejścia 2. Po zresetowaniu przerwanie przechwytywania wejścia 2 jest blokowane. Po ustawieniu przerwanie jest generowane, jeśli flaga ICF2 jest ustawiona.
• OC2IE=CR3[4]: Włączono przerwanie Output Compare 2. Po zresetowaniu przerwanie Output Compare 2 jest blokowane. Po ustawieniu przerwanie jest generowane, jeśli ustawiona jest flaga OCF2.
  Notatka: Przerwania IC1IE i IC2IE (OC1IE i OC2IE) nie są istotne, jeśli ICIE (OCIE) jest ustawione. Aby zostały uwzględnione, ICIE (OCIE) musi zostać zresetowane.

Tryb PWM
Bit OCF1 nie może być ustawiony sprzętowo w trybie PWM, ale bit OCF2 jest ustawiany za każdym razem, gdy licznik dopasowuje wartość w rejestrze OC2R. Może to generować przerwanie, jeśli OCIE jest ustawione lub jeśli OCIE jest zresetowane, a OC2IE jest ustawione. To przerwanie pomoże w każdej aplikacji, w której szerokości impulsów lub okresy muszą być zmieniane interaktywnie.

PRZETWORNIK A/C (ADC)
Dodano nowy przetwornik analogowo-cyfrowy o następujących głównych cechach:

• 16 kanały,
• rozdzielczość 10-bitowa,
• Maksymalna częstotliwość 4 MHz (taktowanie ADC),
• 8 cykli zegara ADC dla sampczas dłużący,
• 20 cykli zegara ADC dla czasu konwersji,
• Odczyt zerowy 0x0000,
• Pełny odczyt skali 0xFFC0,
• Dokładność bezwzględna wynosi ± 4 LSB.

Ten nowy przetwornik A/D ma taką samą architekturę jak poprzedni. Nadal obsługuje funkcję analogowego watchdoga, ale teraz używa tylko 2 z 16 kanałów. Te 2 kanały są ciągłe, a adresy kanałów można wybierać programowo. W poprzednim rozwiązaniu wykorzystującym dwie komórki ADC, dostępne były cztery analogowe kanały watchdoga, ale przy stałych adresach kanałów, kanałach 6 i 7.
Opis nowego przetwornika analogowo-cyfrowego można znaleźć w zaktualizowanej karcie katalogowej ST92F124/F150/F250.
 Ja²C

RESET BITÓW IERRP I²C
W układach ST92F124/F150/F250 I²C bit IERRP (I2CISR) można zresetować programowo, nawet jeśli ustawiona jest jedna z następujących flag:

• SCLF, ADDTX, AF, STOPF, ARLO i BERR w rejestrze I2CSR2
• Bit SB w rejestrze I2CSR1

Nie jest to prawdą w przypadku ST92F120 I²C: bit IERRP nie może zostać zresetowany przez oprogramowanie, jeśli ustawiona jest jedna z tych flag. Z tego powodu w ST92F120 odpowiednia procedura przerwania (wprowadzona po pierwszym zdarzeniu) jest natychmiast ponownie wprowadzana, jeśli podczas wykonywania pierwszej procedury wystąpiło inne zdarzenie.

ROZPOCZNIJ PROŚBĘ O WYDARZENIE
Różnica pomiędzy układami I²C ST92F120 i ST92F124/F150/F250 dotyczy mechanizmu generowania bitu START.
Aby wygenerować zdarzenie START, kod aplikacji ustawia bity START i ACK w rejestrze I2CCR:
– I2CCCR |= I2Cm_START + I2Cm_ACK;

Bez wybranej opcji optymalizacji kompilatora, w asemblerze tłumaczenie odbywa się w następujący sposób:

• – lub R240,#12
• – ld r0,R240
• – ld R240,r0

Instrukcja OR ustawia bit startowy. W ST92F124/F150/F250 wykonanie drugiej instrukcji ładowania skutkuje drugim żądaniem zdarzenia START. To drugie zdarzenie START występuje po transmisji następnego bajtu.
Po wybraniu dowolnej opcji optymalizacji kompilatora kod asemblera nie żąda drugiego zdarzenia START:
– lub R240,#12

NOWE URZĄDZENIA PERYFERYJNE

• Dodano do 2 komórek CAN (Controller Area Network). Specyfikacje są dostępne w zaktualizowanej karcie danych ST92F124/F150/F250.
• Dostępne są do 2 SCI: SCI-M (Multi-protocol SCI) jest taki sam jak w ST92F120, ale SCI-A (Asynchronous SCI) jest nowy. Specyfikacje tego nowego urządzenia peryferyjnego są dostępne w zaktualizowanej karcie danych ST92F124/F150/F250.

2 MODYFIKACJE SPRZĘTOWE I OPROGRAMOWANIOWE PŁYTY APLIKACYJNEJ

WYPINANIE

• Ze względu na remapowanie, CLOCK2 nie może być używany w tej samej aplikacji.
• SCI1 można używać tylko w trybie asynchronicznym (SCI-A).
• Modyfikacje mapowania kanałów wejściowych analogowych można łatwo wykonać za pomocą oprogramowania.

WEWNĘTRZNA TOMTAGREGULATOR
Ze względu na obecność objętości wewnętrznejtage regulator, wymagane są zewnętrzne kondensatory na pinach Vreg, aby zapewnić rdzeniowi stabilizowane zasilanie. W ST92F124/F150/F250 rdzeń pracuje przy 3.3 V, podczas gdy wejścia/wyjścia nadal pracują przy 5 V. Minimalna zalecana wartość to 600 nF lub 2*300 nF, a odległość między pinami Vreg a kondensatorami musi być minimalna.
Nie ma potrzeby wprowadzania żadnych innych modyfikacji na płycie aplikacyjnej sprzętu.

Rejestry sterujące pamięcią FLASH i EEPROM oraz organizacja pamięci
Aby zaoszczędzić 1 DPR, można zmodyfikować definicje adresów symboli odpowiadające rejestrom sterującym Flash i EEPROM. Zazwyczaj odbywa się to w skrypcie linkera file. Cztery rejestry, FCR, ECR i FESR[4:0], zostały zdefiniowane odpowiednio pod adresami 1x0, 221000x0, 221001x0 i 221002x0.
Reorganizacja sektora pamięci Flash o rozmiarze 128 KB wpływa również na skrypt linkera file. Musi zostać zmodyfikowana zgodnie z nową organizacją sektora.
Opis nowej organizacji sektora Flash można znaleźć w rozdziale 1.4.2.

RESET I JEDNOSTKA STERUJĄCA ZEGAREM

Oscylator
Oscylator kwarcowy
Nawet jeśli zachowana zostanie zgodność z konstrukcją płytki ST92F120, nie zaleca się już wstawiania rezystora 1MOhm równolegle do zewnętrznego oscylatora kwarcowego na płytce aplikacyjnej ST92F124/F150/F250.

Wycieki
Podczas gdy ST92F120 jest wrażliwy na wyciek z GND do OSCIN, ST92F124/F1 50/F250 jest wrażliwy na wyciek z VDD do OSCIN. Zaleca się otoczenie oscylatora kwarcowego pierścieniem uziemiającym na płytce drukowanej i nałożenie powłoki, aby uniknąć problemów z wilgocią, jeśli to konieczne.
Zegar zewnętrzny
Nawet jeśli zachowana zostanie kompatybilność z płytą ST92F120, zaleca się zastosowanie zewnętrznego zegara na wejściu OSCOUT.
AwanstagSą to:

• Można użyć standardowego sygnału wejściowego TTL, natomiast ST92F120 Vil na zegarze zewnętrznym ma zakres od 400 mV do 500 mV.
• zewnętrzny rezystor pomiędzy OSCOUT i VDD nie jest wymagany.

PLL
Tryb standardowy
Wartość resetu rejestru PLLCONF (p55, R246) uruchomi aplikację w taki sam sposób, jak w ST92F120. Aby użyć trybu pracy swobodnej w warunkach opisanych w rozdziale 1.5, należy ustawić bit PLLCONF[7].

Tryb zegara bezpieczeństwa
Jeśli w przypadku ST92F120 zaniknie sygnał zegara, zegar rdzenia i urządzeń peryferyjnych ST9 zostanie zatrzymany, nie można wykonać żadnych czynności, aby skonfigurować aplikację w stanie bezpiecznym.
W konstrukcjach ST92F124/F150/F250 zastosowano sygnał zegara bezpieczeństwa, dzięki czemu aplikację można skonfigurować w stanie bezpiecznym.
Gdy sygnał zegara zaniknie (np. z powodu uszkodzonego lub odłączonego rezonatora), nastąpi zdarzenie odblokowania PLL.
Bezpieczniejszym sposobem zarządzania tym zdarzeniem jest włączenie zewnętrznego przerwania INTD0 i przypisanie go do RCCU poprzez ustawienie bitu INT_SEL w rejestrze CLKCTL.
Powiązana procedura przerwania sprawdza źródło przerwania (patrz rozdział 7.3.6 Generowanie przerwań w karcie katalogowej ST92F124/F150/F250) i konfiguruje aplikację w stanie bezpiecznym.
Uwaga: Zegar peryferyjny nie jest zatrzymywany i każdy sygnał zewnętrzny generowany przez mikrokontroler (na przykład PWM, komunikacja szeregowa…) musi zostać zatrzymany podczas pierwszych instrukcji wykonywanych przez procedurę przerwania.

ROZSZERZONY CZAS FUNKCJI
Przechwytywanie danych wejściowych/Porównywanie danych wyjściowych
Aby wygenerować przerwanie czasowe, w niektórych przypadkach może być konieczna aktualizacja programu opracowanego dla układu ST92F120:

• Jeśli używane są przerwania czasowe IC1 i IC2 (OC1 i OC2), należy ustawić ICIE (OCIE) rejestru CR1. Wartość IC1IE i IC2IE (OC1IE i OC2IE) w rejestrze CR3 nie jest znacząca. Tak więc w tym przypadku nie trzeba modyfikować programu.
• Jeżeli potrzebne jest tylko jedno przerwanie, należy zresetować ICIE (OCIE) i ustawić IC1IE lub IC2IE (OC1IE lub OC2IE) w zależności od używanego przerwania.
• Jeżeli żadne z przerwań timera nie jest używane, ICIE, IC1IE i IC2IE (OCIE, OC1IE i OC2IE) muszą zostać zresetowane.

Tryb PWM
Przerwanie timera można teraz wygenerować za każdym razem, gdy licznik = OC2R:

• Aby włączyć należy ustawić OCIE lub OC2IE,
• Aby ją wyłączyć, należy zresetować OCIE i OC2IE.

10-BITOWY PRZETWORNIK ADAC
Ponieważ nowy ADC jest zupełnie inny, program będzie musiał zostać zaktualizowany:

• Wszystkie rejestry danych są 10-bitowe, co obejmuje rejestry progowe. Tak więc każdy rejestr jest podzielony na dwa 8-bitowe rejestry: rejestr górny i rejestr dolny, w których używane są tylko 2 najbardziej znaczące bity:
• Kanał konwersji początkowej jest teraz definiowany przez bity CLR1[7:4] (Pg63, R252).
• Kanały analogowego watchdoga są wybierane przez bity CLR1[3:0]. Jedynym warunkiem jest to, że oba kanały muszą być ciągłe.
• Zegar ADC wybierany jest za pomocą CLR2[7:5] (Pg63, R253).
• Rejestry przerwań nie zostały zmodyfikowane.

Ze względu na zwiększoną długość rejestrów ADC, mapa rejestrów jest inna. Lokalizacja nowych rejestrów jest podana w opisie ADC w zaktualizowanej karcie katalogowej ST92F124/F150/F250.
Ja²C

RESET BITÓW IERRP
W procedurze przerwania ST92F124/F150/F250 przeznaczonej do obsługi zdarzenia Error Pending (ustawiony jest IERRP) należy zaimplementować pętlę programową.
Ta pętla sprawdza każdą flagę i wykonuje odpowiednie potrzebne akcje. Pętla nie zakończy się, dopóki wszystkie flagi nie zostaną zresetowane.
Na końcu wykonywania pętli programowej bit IERRP zostaje zresetowany przez oprogramowanie, a kod wychodzi z procedury przerwania.

Żądanie zdarzenia START
Aby uniknąć niechcianego podwójnego zdarzenia START, użyj dowolnej z opcji optymalizacji kompilatora w poleceniu Makefile.

Na przykład:
CFLAGS = -m$(MODEL) -I$(INCDIR) -O3 -c -g -Wa,-alhd=$*.lis

AKTUALIZACJA I REKONFIGURACJA EMULATORA ST9 HDS2V2

WSTĘP
Ta sekcja zawiera informacje o tym, jak uaktualnić oprogramowanie układowe emulatora lub przekonfigurować je, aby obsługiwało sondę ST92F150. Po przekonfigurowaniu emulatora, aby obsługiwał sondę ST92F150, możesz skonfigurować go ponownie, aby obsługiwał inną sondę (np.ampsondę ST92F120) postępując zgodnie z tą samą procedurą i wybierając odpowiednią sondę.

WYMAGANIA WSTĘPNE DO AKTUALIZACJI I/LUB REKONFIGURACJI EMULATORA
Następujące emulatory i sondy emulacyjne ST9 HDS2V2 obsługują uaktualnienia i/lub rekonfigurację przy użyciu nowego sprzętu sondy:

• ST92F150-EMU2
• ST92F120-EMU2
• ST90158-EMU2 i ST90158-EMU2B
• ST92141-EMU2
• ST92163-EMU2
  Zanim spróbujesz wykonać aktualizację/ponowną konfigurację emulatora, musisz upewnić się, że spełnione są WSZYSTKIE poniższe warunki:
• Wersja monitora emulatora ST9-HDS2V2 jest wyższa lub równa 2.00. [Wersję monitora emulatora można sprawdzić w polu Element docelowy w oknie Informacje o ST9+ Visual Debug, które można otworzyć, wybierając opcję Pomoc>O... z menu głównego ST9+ Visual Debug.]
• Jeśli na Twoim komputerze zainstalowany jest system operacyjny Windows® NT®, musisz mieć uprawnienia administratora.
• Musisz zainstalować zestaw narzędzi ST9+ V6.1.1 (lub nowszy) na komputerze hosta podłączonym do emulatora ST9 HDS2V2.

JAK UAKTUALNIĆ/PRZEKONFIGUROWAĆ EMULATOR ST9 HDS2V2
Procedura pokazuje, jak uaktualnić/ponownie skonfigurować emulator ST9 HDS2V2. Upewnij się, że spełniasz wszystkie wymagania wstępne przed rozpoczęciem, w przeciwnym razie możesz uszkodzić emulator, wykonując tę ​​procedurę.

1. Upewnij się, że emulator ST9 HDS2V2 jest podłączony przez port równoległy do ​​komputera hosta z systemem Windows ® 95, 98, 2000 lub NT ®. Jeśli rekonfigurujesz emulator do użycia z nową sondą, nowa sonda musi być fizycznie podłączona do płyty głównej HDS2V2 za pomocą trzech elastycznych kabli.
2. Na komputerze hosta, w systemie Windows ®, wybierz Start > Uruchom….
3. Kliknij przycisk Przeglądaj, aby przejść do folderu, w którym zainstalowano ST9+ V6.1.1 Toolchain. Domyślnie ścieżka folderu instalacyjnego to C:\ST9PlusV6.1.1\… W folderze instalacyjnym przejdź do podfolderu ..\downloader\.
4. Znajdź ..\downloader\ \ katalog odpowiadający nazwie emulatora, który chcesz uaktualnić/skonfigurować.
   Na przykładample, jeśli chcesz ponownie skonfigurować emulator ST92F120 do użytku z sondą emulacji ST92F150-EMU2, przejdź do ..\downloader\ \ katalog.
   5. Następnie wybierz katalog odpowiadający wersji, którą chcesz zainstalować (np.ample, wersja V1.01 znajduje się w ..\downloader\ \v92\) i wybierz file (np.amp(np. setup_st92f150.bat).
   6. Kliknij Otwórz.
   7. Kliknij OK w oknie Uruchom. Aktualizacja się rozpocznie. Musisz po prostu postępować zgodnie z instrukcjami wyświetlanymi na ekranie komputera.
   OSTRZEŻENIE: Nie zatrzymuj emulatora ani programu, gdy aktualizacja jest w toku! Twój emulator może być uszkodzony!

„NINIEJSZA NOTATKA, KTÓRA SŁUŻY WYŁĄCZNIE DO CELÓW INFORMACYJNYCH, MA NA CELU DOSTARCZENIE KLIENTOM INFORMACJI DOTYCZĄCYCH ICH PRODUKTÓW, ABY OSZCZĘDZIĆ IM CZASU. W ZWIĄZKU Z TYM STMICROELECTRONICS NIE PONOSI ODPOWIEDZIALNOŚCI ZA ŻADNE BEZPOŚREDNIE, POŚREDNIE LUB WTÓRNE SZKODY W ODNIESIENIU DO JAKICHKOLWIEK ROSZCZEŃ WYNIKAJĄCYCH Z TREŚCI TAKIEJ NOTATKI I/LUB WYKORZYSTANIA PRZEZ KLIENTÓW INFORMACJI W NINIEJSZEJ INFORMACJI W ZWIĄZKU Z ICH PRODUKTAMI”.

Uważa się, że dostarczone informacje są dokładne i wiarygodne. Jednakże STMicroelectronics nie ponosi odpowiedzialności za konsekwencje wykorzystania takich informacji ani za jakiekolwiek naruszenie patentów lub innych praw osób trzecich, które może wynikać z ich wykorzystania. Żadna licencja nie jest udzielana w sposób dorozumiany lub w inny sposób na podstawie jakiegokolwiek patentu lub praw patentowych STMicroelectronics. Specyfikacje wymienione w tej publikacji mogą ulec zmianie bez powiadomienia. Niniejsza publikacja zastępuje i zastępuje wszystkie informacje dostarczone wcześniej. Produkty STMicroelectronics nie są autoryzowane do użytku jako krytyczne komponenty w urządzeniach lub systemach podtrzymywania życia bez wyraźnej pisemnej zgody STMicroelectronics.
Logo ST jest zarejestrowanym znakiem towarowym firmy STMicroelectronics
2003 STMicroelectronics – Wszelkie prawa zastrzeżone.

Zakup komponentów I2C przez STMicroelectronics przenosi licencję na podstawie patentu Philips I2C. Prawa do używania tych komponentów w systemie I2C są przyznawane pod warunkiem, że system jest zgodny ze specyfikacją standardu I2C zdefiniowaną przez Philips.
Grupa spółek STMicroelectronics
Australia – Brazylia – Kanada – Chiny – Finlandia – Francja – Niemcy – Hongkong – Indie – Izrael – Włochy – Japonia
Malezja – Malta – Maroko – Singapur – Hiszpania – Szwecja – Szwajcaria – Wielka Brytania – USA
http://www.st.com

Dokumenty / Zasoby

STMicroelectronics ST92F120 Aplikacje wbudowane [plik PDF] Instrukcje ST92F120 Aplikacje Wbudowane, ST92F120, Aplikacje Wbudowane, Aplikacje

Odniesienia

• Instrukcja obsługi