ડિસ્પ્લેપોર્ટ એજીલેક્સ એફ-ટાઈલ એફપીજીએ આઈપી ડિઝાઇન એક્સample
વપરાશકર્તા માર્ગદર્શિકા
Intel® Quartus® Prime Design Suite માટે અપડેટ કરેલ: 21.4
IP સંસ્કરણ: 21.0.0

ડિસ્પ્લેપોર્ટ ઇન્ટેલ એફપીજીએ આઇપી ડિઝાઇન એક્સampઝડપી પ્રારંભ માર્ગદર્શિકા

ડિસ્પ્લેપોર્ટ ઇન્ટેલ® એફપીજીએ આઇપી ડિઝાઇન ભૂતપૂર્વamples for Intel Agilex™ F-tile ઉપકરણોમાં સિમ્યુલેટીંગ ટેસ્ટબેન્ચ અને હાર્ડવેર ડિઝાઇન છે જે સંકલન અને હાર્ડવેર પરીક્ષણને સપોર્ટ કરે છે.
ડિસ્પ્લેપોર્ટ ઇન્ટેલ FPGA IP નીચેની ડિઝાઇન એક્સ ઓફર કરે છેampલેસ:

• સ્થિર દરે પિક્સેલ ક્લોક રિકવરી (PCR) મોડ્યુલ વિના ડિસ્પ્લેપોર્ટ SST સમાંતર લૂપબેક

જ્યારે તમે ડિઝાઇન એક્સ જનરેટ કરો છોample, પરિમાણ સંપાદક આપમેળે બનાવે છે fileહાર્ડવેરમાં ડિઝાઇનનું અનુકરણ, કમ્પાઇલ અને પરીક્ષણ કરવા માટે જરૂરી છે.
નોંધ: Intel Quartus® Prime 21.4 સોફ્ટવેર વર્ઝન માત્ર પ્રિલિમિનરી ડિઝાઇન એક્સને સપોર્ટ કરે છેampઅનુકરણ, સંશ્લેષણ, સંકલન અને સમય વિશ્લેષણ હેતુઓ માટે. હાર્ડવેર કાર્યક્ષમતા સંપૂર્ણ રીતે ચકાસાયેલ નથી.
આકૃતિ 1. વિકાસ એસtages

સંબંધિત માહિતી

• ડિસ્પ્લેપોર્ટ ઇન્ટેલ FPGA IP વપરાશકર્તા માર્ગદર્શિકા
• Intel Quartus Prime Pro આવૃત્તિ પર સ્થળાંતર

1.1. ડિરેક્ટરી માળખું
આકૃતિ 2. ડિરેક્ટરી માળખું

કોષ્ટક 1. ડિઝાઇન Exampલે ઘટકો

ફોલ્ડર્સ	Files
આરટીએલ/કોર	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX બિલ્ડિંગ બ્લોક)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX બિલ્ડિંગ બ્લોક)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. હાર્ડવેર અને સોફ્ટવેર જરૂરીયાતો
ઇન્ટેલ ડિઝાઇન એક્સને ચકાસવા માટે નીચેના હાર્ડવેર અને સોફ્ટવેરનો ઉપયોગ કરે છેampલે:
હાર્ડવેર

• Intel Agilex I-Series ડેવલપમેન્ટ કિટ

સોફ્ટવેર

• ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ
• સિનોપ્સીસ* વીસીએલ સિમ્યુલેટર

1.3. ડિઝાઇન જનરેટ કરી રહ્યા છીએ
ડિઝાઇન એક્સ જનરેટ કરવા માટે Intel Quartus Prime સોફ્ટવેરમાં DisplayPort Intel FPGA IP પેરામીટર એડિટરનો ઉપયોગ કરોample
આકૃતિ 3. ડિઝાઇન ફ્લો જનરેટ કરી રહ્યા છીએ

1. ટૂલ્સ ➤ IP કેટલોગ પસંદ કરો અને લક્ષ્ય ઉપકરણ કુટુંબ તરીકે Intel Agilex F-tile પસંદ કરો.
   નોંધ: ડિઝાઇન ભૂતપૂર્વample માત્ર Intel Agilex F-tile ઉપકરણોને સપોર્ટ કરે છે.
2. IP કેટલોગમાં, ડિસ્પ્લેપોર્ટ ઇન્ટેલ FPGA IP શોધો અને ડબલ-ક્લિક કરો. નવી IP ભિન્નતા વિન્ડો દેખાય છે.
3. તમારી કસ્ટમ IP વિવિધતા માટે ઉચ્ચ-સ્તરના નામનો ઉલ્લેખ કરો. પેરામીટર એડિટર IP વિવિધતા સેટિંગ્સને a માં સાચવે છે file નામ આપવામાં આવ્યું છે .ip.
4. તમે ડિવાઇસ ફીલ્ડમાં ચોક્કસ ઇન્ટેલ એજીલેક્સ એફ-ટાઇલ ડિવાઇસ પસંદ કરી શકો છો અથવા ડિફોલ્ટ ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સોફ્ટવેર ડિવાઇસ સિલેક્શન રાખી શકો છો.
5. OK પર ક્લિક કરો. પરિમાણ સંપાદક દેખાય છે.
6. TX અને RX બંને માટે ઇચ્છિત પરિમાણોને ગોઠવો
7. ડિઝાઇન પર Example ટેબ પર, PCR વિના ડિસ્પ્લેપોર્ટ SST સમાંતર લૂપબેક પસંદ કરો.
8. ટેસ્ટબેન્ચ જનરેટ કરવા માટે સિમ્યુલેશન પસંદ કરો અને હાર્ડવેર ડિઝાઇન એક્સ જનરેટ કરવા માટે સિન્થેસિસ પસંદ કરોample ડિઝાઇન એક્સ જનરેટ કરવા માટે તમારે આમાંથી ઓછામાં ઓછો એક વિકલ્પ પસંદ કરવો આવશ્યક છેample files જો તમે બંને પસંદ કરો છો, તો જનરેશનનો સમય લાંબો છે.
9. જનરેટ એક્સ પર ક્લિક કરોampલે ડિઝાઇન.

1.4. ડિઝાઇનનું અનુકરણ કરવું
ડિસ્પ્લેપોર્ટ ઇન્ટેલ FPGA IP ડિઝાઇન ભૂતપૂર્વample testbench સીરીયલ લૂપબેક ડિઝાઇનને TX ઇન્સ્ટન્સથી RX ઇન્સ્ટન્સમાં સિમ્યુલેટ કરે છે. આંતરિક વિડિયો પેટર્ન જનરેટર મોડ્યુલ ડિસ્પ્લેપોર્ટ TX ઇન્સ્ટન્સ ચલાવે છે અને RX ઇન્સ્ટન્સ વિડિયો આઉટપુટ ટેસ્ટબેન્ચમાં CRC ચેકર્સ સાથે જોડાય છે.
આકૃતિ 4. ડિઝાઇન સિમ્યુલેશન ફ્લો

1. Synopsys simulator ફોલ્ડર પર જાઓ અને VCS પસંદ કરો.
2. સિમ્યુલેશન સ્ક્રિપ્ટ ચલાવો.
   સ્ત્રોત vcs_sim.sh
3. સ્ક્રિપ્ટ ક્વાર્ટસ TLG કરે છે, સિમ્યુલેટરમાં ટેસ્ટબેન્ચને કમ્પાઇલ કરે છે અને ચલાવે છે.
4. પરિણામનું વિશ્લેષણ કરો.
   સ્ત્રોત અને સિંક SRC સરખામણી સાથે સફળ સિમ્યુલેશન સમાપ્ત થાય છે.

1.5. ડિઝાઇનનું સંકલન અને અનુકરણ
આકૃતિ 5. ડિઝાઇનનું સંકલન અને અનુકરણ

હાર્ડવેર એક્સ પર પ્રદર્શન પરીક્ષણ કમ્પાઇલ અને ચલાવવા માટેampડિઝાઇન માટે, આ પગલાં અનુસરો:

1. ખાતરી કરો કે હાર્ડવેર exampલે ડિઝાઇન જનરેશન પૂર્ણ થયું.
2. Intel Quartus Prime Pro Edition સોફ્ટવેર લોંચ કરો અને ઓપન કરો /quartus/agi_dp_demo.qpf.
3. પ્રોસેસિંગ પર ક્લિક કરો ➤ સંકલન શરૂ કરો.
4. સંકલન પૂર્ણ થાય ત્યાં સુધી રાહ જુઓ.

નોંધ: ડિઝાઇન ભૂતપૂર્વample વિધેયાત્મક રીતે પ્રારંભિક ડિઝાઇન એક્સampઆ ક્વાર્ટસ પ્રકાશનમાં હાર્ડવેર પર લે છે.
સંબંધિત માહિતી
Intel Agilex I-Series FPGA ડેવલપમેન્ટ કીટ વપરાશકર્તા માર્ગદર્શિકા

1.6. ડિસ્પ્લેપોર્ટ ઇન્ટેલ એફપીજીએ આઇપી ડિઝાઇન એક્સampલે પરિમાણો
કોષ્ટક 2. ડિસ્પ્લેપોર્ટ ઇન્ટેલ એફપીજીએ આઇપી ડિઝાઇન એક્સampઇન્ટેલ એજિલેક્સ એફ-ટાઇલ ઉપકરણ માટેના પરિમાણો

પરિમાણ	મૂલ્ય	વર્ણન
ઉપલબ્ધ ડિઝાઇન એક્સample
ડિઝાઇન પસંદ કરો	• કોઈ નહીં • ડિસ્પ્લેપોર્ટ SST સમાંતર પીસીઆર વિના લૂપબેક	ડિઝાઇન ભૂતપૂર્વ પસંદ કરોampLE પેદા કરવા માટે. • કોઈ નહીં: કોઈ ડિઝાઇન નથીample વર્તમાન પરિમાણ પસંદગી માટે ઉપલબ્ધ છે • PCR વિના ડિસ્પ્લેપોર્ટ SST સમાંતર લૂપબેક: આ ડિઝાઇન ભૂતપૂર્વampજ્યારે તમે વિડિયો ઇનપુટ ઇમેજ પોર્ટ પેરામીટરને સક્ષમ કરો ત્યારે પિક્સેલ ક્લોક રિકવરી (પીસીઆર) મોડ્યુલ વિના ડિસ્પ્લેપોર્ટ સિંકથી ડિસ્પ્લેપોર્ટ સ્ત્રોત સુધી સમાંતર લૂપબેક દર્શાવે છે.
ડિઝાઇન Example Files
અનુકરણ	ચાલું બંધ	જરૂરી જનરેટ કરવા માટે આ વિકલ્પ ચાલુ કરો fileસિમ્યુલેશન ટેસ્ટબેન્ચ માટે s.
સંશ્લેષણ	ચાલું બંધ	જરૂરી જનરેટ કરવા માટે આ વિકલ્પ ચાલુ કરો fileઇન્ટેલ ક્વાર્ટસ પ્રાઇમ સંકલન અને હાર્ડવેર ડિઝાઇન માટે.
જનરેટેડ એચડીએલ ફોર્મેટ
જનરેટ કરો File ફોર્મેટ	વેરીલોગ, વીએચડીએલ	જનરેટ કરેલ ડિઝાઇન એક્સ માટે તમારું મનપસંદ HDL ફોર્મેટ પસંદ કરોample fileસેટ નોંધ: આ વિકલ્પ ફક્ત જનરેટ કરેલ ટોચના સ્તરના IP માટે ફોર્મેટ નક્કી કરે છે files બીજા બધા files (દા.તample testbenches અને ટોચનું સ્તર files હાર્ડવેર નિદર્શન માટે) વેરિલોગ HDL ફોર્મેટમાં છે.
લક્ષ્ય વિકાસ કીટ
બોર્ડ પસંદ કરો	• કોઈ ડેવલપમેન્ટ કીટ નથી • Intel Agilex I-Series વિકાસ કીટ	લક્ષિત ડિઝાઇન ભૂતપૂર્વ માટે બોર્ડ પસંદ કરોample • કોઈ ડેવલપમેન્ટ કિટ નથી: આ વિકલ્પ ડિઝાઇન એક્સ માટેના તમામ હાર્ડવેર પાસાઓને બાકાત રાખે છેample IP કોર તમામ પિન અસાઇનમેન્ટને વર્ચ્યુઅલ પિન પર સેટ કરે છે. • Intel Agilex I-Series FPGA ડેવલપમેન્ટ કિટ: આ વિકલ્પ આ ડેવલપમેન્ટ કિટ પરના ઉપકરણ સાથે મેળ કરવા માટે આપમેળે પ્રોજેક્ટના લક્ષ્ય ઉપકરણને પસંદ કરે છે. જો તમારા બોર્ડ રિવિઝનમાં અલગ ઉપકરણ પ્રકાર હોય તો તમે ચેન્જ ટાર્ગેટ ડિવાઇસ પેરામીટરનો ઉપયોગ કરીને લક્ષ્ય ઉપકરણ બદલી શકો છો. IP કોર વિકાસ કીટ અનુસાર તમામ પિન સોંપણીઓ સેટ કરે છે. નોંધ: પ્રારંભિક ડિઝાઇન Example આ ક્વાર્ટસ પ્રકાશનમાં હાર્ડવેર પર કાર્યાત્મક રીતે ચકાસાયેલ નથી. • કસ્ટમ ડેવલપમેન્ટ કિટ: આ વિકલ્પ ડિઝાઈનને પરવાનગી આપે છેampઇન્ટેલ FPGA સાથે તૃતીય-પક્ષ વિકાસ કીટ પર પરીક્ષણ કરવામાં આવશે. તમારે તમારા પોતાના પર પિન સોંપણીઓ સેટ કરવાની જરૂર પડી શકે છે.
	લક્ષ્ય ઉપકરણ
લક્ષ્ય ઉપકરણ બદલો	ચાલું બંધ	આ વિકલ્પ ચાલુ કરો અને ડેવલપમેન્ટ કીટ માટે પસંદગીનું ઉપકરણ પ્રકાર પસંદ કરો.

સમાંતર લૂપબેક ડિઝાઇન Exampલેસ

ડિસ્પ્લેપોર્ટ ઇન્ટેલ FPGA IP ડિઝાઇન ભૂતપૂર્વampસ્થિર દરે પિક્સેલ ક્લોક રિકવરી (પીસીઆર) મોડ્યુલ વિના ડિસ્પ્લેપોર્ટ આરએક્સ ઇન્સ્ટન્સથી ડિસ્પ્લેપોર્ટ ટીએક્સ ઇન્સ્ટન્સમાં સમાંતર લૂપબેક દર્શાવે છે.
કોષ્ટક 3. ડિસ્પ્લેપોર્ટ ઇન્ટેલ એફપીજીએ આઇપી ડિઝાઇન એક્સampઇન્ટેલ એજીલેક્સ એફ-ટાઇલ ઉપકરણ માટે le

ડિઝાઇન Example	હોદ્દો	ડેટા દર	ચેનલ મોડ	લૂપબેક પ્રકાર
PCR વગર ડિસ્પ્લેપોર્ટ SST સમાંતર લૂપબેક	ડિસ્પ્લેપોર્ટ SST	એચબીઆર 3	સિમ્પ્લેક્સ	PCR વગર સમાંતર

2.1. ઇન્ટેલ એજિલેક્સ એફ-ટાઇલ ડિસ્પ્લેપોર્ટ SST સમાંતર લૂપબેક ડિઝાઇન સુવિધાઓ
SST સમાંતર લૂપબેક ડિઝાઇન ભૂતપૂર્વampલેસ સ્થિર દરે Pixel Clock Recovery (PCR) વગર ડિસ્પ્લેપોર્ટ સિંકથી ડિસ્પ્લેપોર્ટ સ્ત્રોત પર એક જ વિડિયો સ્ટ્રીમનું ટ્રાન્સમિશન દર્શાવે છે.

આકૃતિ 6. Intel Agilex F-tile DisplayPort SST PCR વગર સમાંતર લૂપબેક

• આ વેરિઅન્ટમાં, ડિસ્પ્લેપોર્ટ સ્ત્રોતનું પરિમાણ, TX_SUPPORT_IM_ENABLE, ચાલુ છે અને વિડિઓ ઇમેજ ઇન્ટરફેસનો ઉપયોગ થાય છે.
• ડિસ્પ્લેપોર્ટ સિંક GPU જેવા બાહ્ય વિડિયો સ્ત્રોતમાંથી વિડિયો અને અથવા ઑડિયો સ્ટ્રીમિંગ મેળવે છે અને તેને સમાંતર વિડિયો ઇન્ટરફેસમાં ડીકોડ કરે છે.
• ડિસ્પ્લેપોર્ટ સિંક વિડિયો આઉટપુટ સીધા ડિસ્પ્લેપોર્ટ સોર્સ વિડિયો ઈન્ટરફેસને ચલાવે છે અને મોનિટર પર ટ્રાન્સમિટ કરતા પહેલા ડિસ્પ્લેપોર્ટ મુખ્ય લિંક પર એન્કોડ કરે છે.
• IOPLL ડિસ્પ્લેપોર્ટ સિંક અને સોર્સ વિડિયો ઘડિયાળો બંનેને નિશ્ચિત આવર્તન પર ચલાવે છે.
• જો ડિસ્પ્લેપોર્ટ સિંક અને સ્ત્રોતનું MAX_LINK_RATE પરિમાણ HBR3 પર ગોઠવેલું હોય અને PIXELS_PER_CLOCK ક્વાડ પર ગોઠવેલું હોય, તો વિડિયો ઘડિયાળ 300Kp8 પિક્સેલ રેટ (30/1188 = 4 MHz)ને સપોર્ટ કરવા માટે 297 MHz પર ચાલે છે.

2.2. ક્લોકિંગ સ્કીમ
ક્લોકિંગ સ્કીમ ડિસ્પ્લેપોર્ટ ઇન્ટેલ એફપીજીએ આઇપી ડિઝાઇન એક્સમાં ઘડિયાળના ડોમેન્સનું વર્ણન કરે છે.ample
આકૃતિ 7. ઇન્ટેલ એજીલેક્સ એફ-ટાઇલ ડિસ્પ્લેપોર્ટ ટ્રાન્સસીવર ક્લોકિંગ સ્કીમ

કોષ્ટક 4. ક્લોકિંગ સ્કીમ સિગ્નલ્સ

ડાયાગ્રામમાં ઘડિયાળ	વર્ણન
SysPLL refclk	એફ-ટાઇલ સિસ્ટમ પીએલએલ સંદર્ભ ઘડિયાળ જે તે આઉટપુટ આવર્તન માટે સિસ્ટમ પીએલએલ દ્વારા વિભાજિત કરી શકાય તેવી કોઈપણ ઘડિયાળ આવર્તન હોઈ શકે છે. આ ડિઝાઇનમાં ભૂતપૂર્વample, system_pll_clk_link અને rx/tx refclk_link સમાન SysPLL refclk શેર કરી રહ્યું છે જે 150Mhz છે. તે ફ્રી ચાલી રહેલ ઘડિયાળ હોવી જોઈએ જે સંબંધિત આઉટપુટ પોર્ટને DisplayPort Phy Top સાથે કનેક્ટ કરતા પહેલા સમર્પિત ટ્રાન્સસીવર સંદર્ભ ઘડિયાળ પિનથી સંદર્ભ અને સિસ્ટમ PLL ઘડિયાળો આઈપીના ઇનપુટ ક્લોક પોર્ટ સાથે જોડાયેલ હોય.
system_pll_clk_link	તમામ ડિસ્પ્લેપોર્ટ રેટને સપોર્ટ કરવા માટે ન્યૂનતમ સિસ્ટમ PLL આઉટપુટ આવર્તન 320Mhz છે. આ ડિઝાઇન ભૂતપૂર્વample 900 Mhz (ઉચ્ચતમ) આઉટપુટ આવર્તનનો ઉપયોગ કરે છે જેથી SysPLL refclk ને rx/tx refclk_link સાથે શેર કરી શકાય જે 150 Mhz છે.
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR અને Tx PLL લિંક refclk જે તમામ ડિસ્પ્લેપોર્ટ ડેટા રેટને સપોર્ટ કરવા માટે 150 Mhz પર નિશ્ચિત છે.
rx_ls_clkout/tx ક્લકઆઉટ છે	ડિસ્પ્લેપોર્ટ લિંક સ્પીડ ક્લોક ટુ ક્લોક ડિસ્પ્લેપોર્ટ આઇપી કોર. ડેટા રેટની સમકક્ષ ફ્રીક્વન્સી સમાંતર ડેટા પહોળાઈ દ્વારા વિભાજીત થાય છે. Exampલે: આવર્તન = ડેટા દર/ડેટા પહોળાઈ = 8.1G (HBR3) / 40bits = 202.5 Mhz

2.3. સિમ્યુલેશન ટેસ્ટબેન્ચ
સિમ્યુલેશન ટેસ્ટબેન્ચ ડિસ્પ્લેપોર્ટ TX સીરીયલ લૂપબેકને RX પર સિમ્યુલેટ કરે છે.
આકૃતિ 8. ડિસ્પ્લેપોર્ટ ઇન્ટેલ એફપીજીએ આઇપી સિમ્પ્લેક્સ મોડ સિમ્યુલેશન ટેસ્ટબેન્ચ બ્લોક ડાયાગ્રામ

કોષ્ટક 5. ટેસ્ટબેન્ચ ઘટકો

ઘટક	વર્ણન
વિડિઓ પેટર્ન જનરેટર	આ જનરેટર કલર બાર પેટર્ન બનાવે છે જેને તમે રૂપરેખાંકિત કરી શકો છો. તમે વિડિયો ફોર્મેટના સમયને પરિમાણિત કરી શકો છો.
ટેસ્ટબેન્ચ નિયંત્રણ	આ બ્લોક સિમ્યુલેશનના પરીક્ષણ ક્રમને નિયંત્રિત કરે છે અને TX કોર માટે જરૂરી ઉત્તેજના સંકેતો જનરેટ કરે છે. ટેસ્ટબેન્ચ કંટ્રોલ બ્લોક સરખામણી કરવા માટે સ્ત્રોત અને સિંક બંનેમાંથી CRC મૂલ્ય પણ વાંચે છે.
RX લિંક સ્પીડ ક્લોક ફ્રીક્વન્સી ચેકર	આ તપાસનાર ચકાસે છે કે શું RX ટ્રાન્સસીવર પુનઃપ્રાપ્ત થયેલ ઘડિયાળની આવર્તન ઇચ્છિત ડેટા દર સાથે મેળ ખાય છે.
TX લિંક સ્પીડ ક્લોક ફ્રીક્વન્સી ચેકર	આ તપાસનાર ચકાસે છે કે શું TX ટ્રાન્સસીવર પુનઃપ્રાપ્ત થયેલ ઘડિયાળ આવર્તન ઇચ્છિત ડેટા દર સાથે મેળ ખાય છે.

સિમ્યુલેશન ટેસ્ટબેન્ચ નીચેની ચકાસણી કરે છે:
કોષ્ટક 6. ટેસ્ટબેન્ચ ચકાસણી

ટેસ્ટ માપદંડ	ચકાસણી
• ડેટા રેટ HBR3 પર લિંક તાલીમ • ડીપી સ્ટેટસ TX અને RX લિંક સ્પીડ ફ્રીક્વન્સી બંનેને સેટ કરે છે અને માપે છે કે કેમ તે તપાસવા માટે DPCD રજિસ્ટર વાંચો.	TX અને RX ટ્રાન્સસીવરમાંથી લિંક સ્પીડ ઘડિયાળના આવર્તન આઉટપુટને માપવા માટે ફ્રીક્વન્સી ચેકરને એકીકૃત કરે છે.
• TX થી RX સુધી વિડિઓ પેટર્ન ચલાવો. • સ્ત્રોત અને સિંક બંને માટે CRC ચકાસો કે શું તેઓ મેળ ખાય છે	• વિડિયો પેટર્ન જનરેટ કરવા માટે ડિસ્પ્લેપોર્ટ સોર્સ સાથે વિડિયો પેટર્ન જનરેટરને જોડે છે. • ટેસ્ટબેન્ચ કંટ્રોલ આગળ ડીપીટીએક્સ અને ડીપીઆરએક્સ રજિસ્ટરમાંથી સોર્સ અને સિંક સીઆરસી બંને વાંચે છે અને બંને સીઆરસી મૂલ્યો સમાન છે તેની ખાતરી કરવા માટે સરખામણી કરે છે. નોંધ: CRC ની ગણતરી કરવામાં આવી છે તેની ખાતરી કરવા માટે, તમારે સપોર્ટ CTS ટેસ્ટ ઓટોમેશન પેરામીટરને સક્ષમ કરવું આવશ્યક છે.

ડિસ્પ્લેપોર્ટ ઇન્ટેલ માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ

Agilex F-tile FPGA IP ડિઝાઇન Example વપરાશકર્તા માર્ગદર્શિકા

દસ્તાવેજ સંસ્કરણ	ઇન્ટેલ ક્વાર્ટસ પ્રાઇમ વર્ઝન	IP સંસ્કરણ	ફેરફારો
2021.12.13	21.4	21.0.0	પ્રારંભિક પ્રકાશન.

ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના FPGA અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે, પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.
*અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
ISO 9001: 2015 નોંધાયેલ

ઑનલાઇન સંસ્કરણ
પ્રતિસાદ મોકલો
UG-20347
ID: 709308
સંસ્કરણ: 2021.12.13

દસ્તાવેજો / સંસાધનો

ઇન્ટેલ ડિસ્પ્લેપોર્ટ એજીલેક્સ એફ-ટાઇલ એફપીજીએ આઇપી ડિઝાઇન એક્સample [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા ડિસ્પ્લેપોર્ટ એજીલેક્સ એફ-ટાઈલ એફપીજીએ આઈપી ડિઝાઇન એક્સample, DisplayPort Agilex, F-Tile FPGA IP ડિઝાઇન Example, F-Tile FPGA IP ડિઝાઇન, FPGA IP ડિઝાઇન Example, IP ડિઝાઇન Example, IP ડિઝાઇન, UG-20347, 709308

સંદર્ભો

• વપરાશકર્તા માર્ગદર્શિકા