DisplayPort Agilex F-Tile FPGA IP ڈیزائن Example
یوزر گائیڈ
Intel® Quartus® Prime Design Suite کے لیے اپ ڈیٹ کیا گیا: 21.4
IP ورژن: 21.0.0

ڈسپلے پورٹ انٹیل ایف پی جی اے آئی پی ڈیزائن سابقampکوئیک اسٹارٹ گائیڈ

DisplayPort Intel® FPGA IP ڈیزائن سابقamples for Intel Agilex™ F-ٹائل ڈیوائسز میں ایک نقلی ٹیسٹ بینچ اور ایک ہارڈویئر ڈیزائن ہے جو کمپلیشن اور ہارڈویئر ٹیسٹنگ کو سپورٹ کرتا ہے۔
DisplayPort Intel FPGA IP مندرجہ ذیل ڈیزائن پیش کرتا ہے۔amples:

• مستحکم شرح پر پکسل کلاک ریکوری (PCR) ماڈیول کے بغیر ڈسپلے پورٹ SST متوازی لوپ بیک

جب آپ ایک ڈیزائن تیار کرتے ہیں۔ample، پیرامیٹر ایڈیٹر خود بخود تخلیق کرتا ہے۔ fileہارڈ ویئر میں ڈیزائن کو نقل کرنے، مرتب کرنے اور جانچنے کے لیے ضروری ہے۔
نوٹ: Intel Quartus® Prime 21.4 سافٹ ویئر ورژن صرف ابتدائی ڈیزائن Ex کو سپورٹ کرتا ہے۔ampتخروپن، ترکیب، تالیف، اور وقت کے تجزیہ کے مقاصد کے لیے۔ ہارڈ ویئر کی فعالیت مکمل طور پر تصدیق شدہ نہیں ہے۔
شکل 1. ترقی Stages

متعلقہ معلومات

• ڈسپلے پورٹ انٹیل ایف پی جی اے آئی پی یوزر گائیڈ
• Intel Quartus Prime Pro ایڈیشن میں منتقل ہو رہا ہے۔

1.1 ڈائرکٹری کا ڈھانچہ
شکل 2. ڈائرکٹری کا ڈھانچہ

جدول 1. ڈیزائن Exampلی اجزاء

فولڈرز	Files
rtl/core	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX بلڈنگ بلاک)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX بلڈنگ بلاک)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2 ہارڈ ویئر اور سافٹ ویئر کی ضروریات
انٹیل مندرجہ ذیل ہارڈ ویئر اور سافٹ ویئر کو ڈیزائن کی جانچ کے لیے استعمال کرتا ہے۔ampلی:
ہارڈ ویئر

• Intel Agilex I-Series ڈویلپمنٹ کٹ

سافٹ ویئر

• انٹیل کوارٹس پرائم
• Synopsys* VCL سمیلیٹر

1.3 ڈیزائن تیار کرنا
انٹیل کوارٹس پرائم سافٹ ویئر میں ڈسپلے پورٹ انٹیل ایف پی جی اے آئی پی پیرامیٹر ایڈیٹر کا استعمال کریںample
شکل 3. ڈیزائن کا بہاؤ پیدا کرنا

1. ٹولز ➤ IP کیٹلاگ کو منتخب کریں، اور ٹارگٹ ڈیوائس فیملی کے طور پر Intel Agilex F-tile کو منتخب کریں۔
   نوٹ: ڈیزائن سابقample صرف Intel Agilex F-tile آلات کو سپورٹ کرتا ہے۔
2. IP کیٹلاگ میں، DisplayPort Intel FPGA IP کو تلاش کریں اور ڈبل کلک کریں۔ نئی آئی پی ویری ایشن ونڈو ظاہر ہوتی ہے۔
3. اپنی مرضی کے مطابق آئی پی کی مختلف حالتوں کے لیے ایک اعلیٰ سطحی نام کی وضاحت کریں۔ پیرامیٹر ایڈیٹر IP تغیرات کی ترتیبات کو a میں محفوظ کرتا ہے۔ file نامزد .ip
4. آپ ڈیوائس فیلڈ میں ایک مخصوص Intel Agilex F-tile ڈیوائس منتخب کر سکتے ہیں، یا پہلے سے طے شدہ Intel Quartus Prime سافٹ ویئر ڈیوائس کا انتخاب رکھ سکتے ہیں۔
5. ٹھیک ہے پر کلک کریں۔ پیرامیٹر ایڈیٹر ظاہر ہوتا ہے۔
6. TX اور RX دونوں کے لیے مطلوبہ پیرامیٹرز کو ترتیب دیں۔
7. ڈیزائن سابق پرampلی ٹیب پر، پی سی آر کے بغیر ڈسپلے پورٹ SST متوازی لوپ بیک کو منتخب کریں۔
8. ٹیسٹ بینچ تیار کرنے کے لیے سمولیشن کو منتخب کریں، اور ہارڈ ویئر ڈیزائن سابقہ ​​بنانے کے لیے ترکیب کو منتخب کریں۔ample آپ کو ان میں سے کم از کم ایک آپشن کا انتخاب کرنا چاہیے تاکہ ڈیزائن ایکس تیار کیا جا سکے۔ample files اگر آپ دونوں کو منتخب کرتے ہیں تو جنریشن کا وقت زیادہ ہوتا ہے۔
9. جنریٹ ایکس پر کلک کریں۔ampلی ڈیزائن.

1.4 ڈیزائن کی نقالی
DisplayPort Intel FPGA IP ڈیزائن سابقample testbench ایک سیریل لوپ بیک ڈیزائن کو TX مثال سے RX مثال میں نقل کرتا ہے۔ ایک اندرونی ویڈیو پیٹرن جنریٹر ماڈیول ڈسپلے پورٹ TX مثال چلاتا ہے اور RX مثال کا ویڈیو آؤٹ پٹ ٹیسٹ بینچ میں CRC چیکرس سے جڑتا ہے۔
شکل 4. ڈیزائن سمولیشن فلو

1. Synopsys simulator فولڈر میں جائیں اور VCS کو منتخب کریں۔
2. نقلی اسکرپٹ چلائیں۔
   ماخذ vcs_sim.sh
3. اسکرپٹ Quartus TLG کو انجام دیتا ہے، سمیلیٹر میں ٹیسٹ بینچ کو مرتب اور چلاتا ہے۔
4. نتیجہ کا تجزیہ کریں۔
   ایک کامیاب تخروپن ماخذ اور سنک SRC موازنہ کے ساتھ ختم ہوتا ہے۔

1.5 ڈیزائن کو مرتب کرنا اور نقل کرنا
شکل 5. ڈیزائن کو مرتب کرنا اور اس کی نقل کرنا

ہارڈ ویئر سابق پر ایک مظاہرہ ٹیسٹ مرتب کرنے اور چلانے کے لیےampڈیزائن، ان اقدامات پر عمل کریں:

1. ہارڈ ویئر سابق کو یقینی بنائیںampلی ڈیزائن جنریشن مکمل ہو گئی ہے۔
2. Intel Quartus Prime Pro Edition سافٹ ویئر لانچ کریں اور کھولیں۔ /quartus/agi_dp_demo.qpf۔
3. پروسیسنگ پر کلک کریں ➤ تالیف شروع کریں۔
4. تالیف مکمل ہونے تک انتظار کریں۔

نوٹ: ڈیزائن سابقample عملی طور پر ابتدائی ڈیزائن سابق کی تصدیق نہیں کرتا ہے۔ampاس کوارٹس ریلیز میں ہارڈ ویئر پر۔
متعلقہ معلومات
Intel Agilex I-Series FPGA ڈویلپمنٹ کٹ یوزر گائیڈ

1.6. DisplayPort Intel FPGA IP ڈیزائن Exampپیرامیٹرز
ٹیبل 2۔ ڈسپلے پورٹ انٹیل ایف پی جی اے آئی پی ڈیزائن سابقampانٹیل ایجیلیکس ایف ٹائل ڈیوائس کے لیے پیرامیٹرز

پیرامیٹر	قدر	تفصیل
دستیاب ڈیزائن سابقample
ڈیزائن منتخب کریں۔	• کوئی نہیں۔ • ڈسپلے پورٹ SST متوازی پی سی آر کے بغیر لوپ بیک	سابق ڈیزائن کو منتخب کریں۔ampپیدا کیا جائے گا. • کوئی نہیں: کوئی ڈیزائن سابق نہیں۔ample موجودہ پیرامیٹر کے انتخاب کے لیے دستیاب ہے۔ • PCR کے بغیر ڈسپلے پورٹ SST متوازی لوپ بیک: یہ ڈیزائن سابقample جب آپ ویڈیو ان پٹ امیج پورٹ پیرامیٹر کو فعال کرتے ہیں تو Pixel Clock Recovery (PCR) ماڈیول کے بغیر DisplayPort سنک سے DisplayPort سورس تک متوازی لوپ بیک کا مظاہرہ کرتا ہے۔
ڈیزائن سابقample Files
تخروپن	کبھی کبھی	ضروری پیدا کرنے کے لیے اس آپشن کو آن کریں۔ files تخروپن ٹیسٹ بینچ کے لیے۔
ترکیب	کبھی کبھی	ضروری پیدا کرنے کے لیے اس آپشن کو آن کریں۔ fileانٹیل کوارٹس پرائم تالیف اور ہارڈویئر ڈیزائن کے لیے۔
تیار کردہ HDL فارمیٹ
پیدا کریں۔ File فارمیٹ	ویریلوگ، وی ایچ ڈی ایل	تیار کردہ ڈیزائن سابق کے لیے اپنا پسندیدہ HDL فارمیٹ منتخب کریں۔ample fileسیٹ نوٹ: یہ اختیار صرف تیار کردہ ٹاپ لیول آئی پی کے فارمیٹ کا تعین کرتا ہے۔ files دیگر تمام files (مثال کے طور پرampلی ٹیسٹ بینچز اور ٹاپ لیول fileہارڈ ویئر کے مظاہرے کے لیے) ویریلوگ ایچ ڈی ایل فارمیٹ میں ہیں۔
ٹارگٹ ڈویلپمنٹ کٹ
بورڈ منتخب کریں۔	• کوئی ترقیاتی کٹ نہیں۔ • Intel Agilex I-Series ڈویلپمنٹ کٹ	ٹارگٹڈ ڈیزائن کے لیے بورڈ منتخب کریں۔ample • کوئی ڈیولپمنٹ کٹ نہیں: یہ آپشن ڈیزائن سابق کے لیے ہارڈ ویئر کے تمام پہلوؤں کو خارج کرتا ہے۔ample IP کور تمام پن اسائنمنٹس کو ورچوئل پن پر سیٹ کرتا ہے۔ • Intel Agilex I-Series FPGA ڈویلپمنٹ کٹ: یہ آپشن خود بخود پروجیکٹ کے ٹارگٹ ڈیوائس کا انتخاب کرتا ہے تاکہ اس ڈویلپمنٹ کٹ پر موجود ڈیوائس سے مماثل ہو۔ اگر آپ کے بورڈ کی نظرثانی میں ڈیوائس کی مختلف قسم ہے تو آپ ٹارگٹ ڈیوائس پیرامیٹر کو تبدیل کر کے ٹارگٹ ڈیوائس کو تبدیل کر سکتے ہیں۔ آئی پی کور تمام پن اسائنمنٹس کو ڈیولپمنٹ کٹ کے مطابق سیٹ کرتا ہے۔ نوٹ: ابتدائی ڈیزائن سابقample اس کوارٹس ریلیز میں ہارڈ ویئر پر فعال طور پر تصدیق شدہ نہیں ہے۔ • کسٹم ڈویلپمنٹ کٹ: یہ آپشن ڈیزائن کی اجازت دیتا ہے۔ampانٹیل ایف پی جی اے کے ساتھ تھرڈ پارٹی ڈیولپمنٹ کٹ پر ٹیسٹ کیا جائے گا۔ آپ کو اپنے طور پر پن اسائنمنٹس سیٹ کرنے کی ضرورت پڑسکتی ہے۔
	ٹارگٹ ڈیوائس
ٹارگٹ ڈیوائس کو تبدیل کریں۔	کبھی کبھی	اس آپشن کو آن کریں اور ڈویلپمنٹ کٹ کے لیے ترجیحی ڈیوائس ویرینٹ کو منتخب کریں۔

متوازی لوپ بیک ڈیزائن Examples

DisplayPort Intel FPGA IP ڈیزائن سابقamples مستحکم شرح پر پکسل کلاک ریکوری (PCR) ماڈیول کے بغیر DisplayPort RX مثال سے DisplayPort TX مثال کے متوازی لوپ بیک کا مظاہرہ کرتا ہے۔
ٹیبل 3۔ ڈسپلے پورٹ انٹیل ایف پی جی اے آئی پی ڈیزائن سابقample Intel Agilex F-tile ڈیوائس کے لیے

ڈیزائن سابقample	عہدہ	ڈیٹا کی شرح	چینل وضع	لوپ بیک کی قسم
PCR کے بغیر ڈسپلے پورٹ SST متوازی لوپ بیک	ڈسپلے پورٹ ایس ایس ٹی	ایچ بی آر 3۔	سمپلیکس	پی سی آر کے بغیر متوازی

2.1 Intel Agilex F-tile DisplayPort SST متوازی لوپ بیک ڈیزائن کی خصوصیات
SST متوازی لوپ بیک ڈیزائن سابقamples ڈسپلے پورٹ سنک سے ڈسپلے پورٹ سورس تک بغیر پکسل کلاک ریکوری (PCR) کے ایک ہی ویڈیو اسٹریم کو مستحکم شرح پر منتقل کرنے کا مظاہرہ کرتا ہے۔

پی سی آر کے بغیر انٹیل ایجیلیکس ایف ٹائل ڈسپلے پورٹ ایس ایس ٹی متوازی لوپ بیک

• اس ویرینٹ میں، ڈسپلے پورٹ سورس کا پیرامیٹر، TX_SUPPORT_IM_ENABLE، آن ہوتا ہے اور ویڈیو امیج انٹرفیس استعمال ہوتا ہے۔
• ڈسپلے پورٹ سنک بیرونی ویڈیو سورس جیسے GPU سے ویڈیو اور یا آڈیو سٹریمنگ وصول کرتا ہے اور اسے متوازی ویڈیو انٹرفیس میں ڈی کوڈ کرتا ہے۔
• ڈسپلے پورٹ سنک ویڈیو آؤٹ پٹ براہ راست ڈسپلے پورٹ سورس ویڈیو انٹرفیس کو چلاتا ہے اور مانیٹر پر منتقل کرنے سے پہلے ڈسپلے پورٹ مین لنک پر انکوڈ کرتا ہے۔
• IOPLL ڈسپلے پورٹ سنک اور سورس ویڈیو کلاک دونوں کو ایک مقررہ فریکوئنسی پر چلاتا ہے۔
• اگر ڈسپلے پورٹ سنک اور سورس کا MAX_LINK_RATE پیرامیٹر HBR3 پر کنفیگر کیا گیا ہے اور PIXELS_PER_CLOCK کواڈ پر کنفیگر کیا گیا ہے، تو ویڈیو کلاک 300Kp8 پکسل ریٹ (30/1188 = 4 MHz) کو سپورٹ کرنے کے لیے 297 MHz پر چلتی ہے۔

2.2 کلاکنگ اسکیم
کلاکنگ اسکیم ڈسپلے پورٹ انٹیل ایف پی جی اے آئی پی ڈیزائن میں کلاک ڈومینز کی وضاحت کرتی ہے۔ample
تصویر 7. انٹیل ایجیلیکس ایف ٹائل ڈسپلے پورٹ ٹرانسیور کلاکنگ اسکیم

ٹیبل 4. کلاکنگ اسکیم سگنلز

ڈایاگرام میں گھڑی	تفصیل
SysPLL refclk	F-ٹائل سسٹم PLL حوالہ گھڑی جو کوئی بھی گھڑی کی فریکوئنسی ہو سکتی ہے جو اس آؤٹ پٹ فریکوئنسی کے لیے سسٹم PLL کے ذریعے قابل تقسیم ہے۔ اس ڈیزائن میں سابقample، system_pll_clk_link اور rx/tx refclk_link ایک ہی SysPLL refclk کا اشتراک کر رہے ہیں جو 150Mhz ہے۔ متعلقہ آؤٹ پٹ پورٹ کو DisplayPort Phy Top سے منسلک کرنے سے پہلے یہ ایک مفت چلنے والی گھڑی ہونی چاہیے جو کہ ایک وقف شدہ ٹرانسیور ریفرنس کلاک پن سے ان پٹ کلاک پورٹ آف ریفرنس اور سسٹم PLL کلاک آئی پی سے منسلک ہو۔
system_pll_clk_link	تمام ڈسپلے پورٹ کی شرح کو سپورٹ کرنے کے لیے کم از کم سسٹم PLL آؤٹ پٹ فریکوئنسی 320Mhz ہے۔ یہ ڈیزائن سابقample 900 Mhz (سب سے زیادہ) آؤٹ پٹ فریکوئنسی استعمال کرتا ہے تاکہ SysPLL refclk کو rx/tx refclk_link کے ساتھ شیئر کیا جا سکے جو کہ 150 میگاہرٹز ہے۔
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR اور Tx PLL لنک refclk جو تمام ڈسپلے پورٹ ڈیٹا کی شرح کو سپورٹ کرنے کے لیے 150 میگاہرٹز پر طے کیا گیا ہے۔
rx_ls_clkout/tx clkout ہے۔	ڈسپلے پورٹ لنک سپیڈ کلاک ٹو کلاک ڈسپلے پورٹ IP کور۔ متوازی ڈیٹا کی چوڑائی کے حساب سے ڈیٹا ریٹ کی تقسیم کے برابر فریکوئنسی۔ Exampلی: تعدد = ڈیٹا کی شرح / ڈیٹا کی چوڑائی = 8.1G (HBR3) / 40 بٹس = 202.5 میگاہرٹز

2.3۔ نقلی ٹیسٹ بینچ
سمولیشن ٹیسٹ بینچ ڈسپلے پورٹ TX سیریل لوپ بیک کو RX پر نقل کرتا ہے۔
شکل 8. ڈسپلے پورٹ انٹیل ایف پی جی اے آئی پی سمپلیکس موڈ سمولیشن ٹیسٹ بینچ بلاک ڈایاگرام

ٹیبل 5. ٹیسٹ بینچ کے اجزاء

جزو	تفصیل
ویڈیو پیٹرن جنریٹر	یہ جنریٹر کلر بار پیٹرن تیار کرتا ہے جسے آپ ترتیب دے سکتے ہیں۔ آپ ویڈیو فارمیٹ ٹائمنگ کو پیرامیٹرائز کر سکتے ہیں۔
ٹیسٹ بینچ کنٹرول	یہ بلاک نقلی کی جانچ کی ترتیب کو کنٹرول کرتا ہے اور TX کور کے لیے ضروری محرک سگنل پیدا کرتا ہے۔ ٹیسٹ بینچ کنٹرول بلاک موازنہ کرنے کے لیے سورس اور سنک دونوں سے CRC ویلیو بھی پڑھتا ہے۔
RX لنک سپیڈ کلاک فریکوئنسی چیکر	یہ چیکر تصدیق کرتا ہے کہ آیا RX ٹرانسیور بازیافت گھڑی کی فریکوئنسی مطلوبہ ڈیٹا کی شرح سے ملتی ہے۔
TX لنک سپیڈ کلاک فریکوئنسی چیکر	یہ چیکر تصدیق کرتا ہے کہ آیا TX ٹرانسیور بازیافت گھڑی کی فریکوئنسی مطلوبہ ڈیٹا کی شرح سے ملتی ہے۔

نقلی ٹیسٹ بینچ درج ذیل تصدیقات کرتا ہے:
ٹیبل 6۔ ٹیسٹ بینچ کی تصدیق

ٹیسٹ کا معیار	تصدیق
• ڈیٹا ریٹ HBR3 پر لنک ٹریننگ • یہ چیک کرنے کے لیے DPCD رجسٹر پڑھیں کہ آیا DP سٹیٹس TX اور RX لنک سپیڈ فریکوئنسی دونوں کو سیٹ اور پیمائش کرتا ہے۔	TX اور RX ٹرانسیور سے لنک سپیڈ کلاک کی فریکوئنسی آؤٹ پٹ کی پیمائش کرنے کے لیے فریکوئینسی چیکر کو مربوط کرتا ہے۔
• TX سے RX تک ویڈیو پیٹرن چلائیں۔ • سورس اور سنک دونوں کے لیے CRC کی تصدیق کریں کہ آیا وہ مماثل ہیں۔	• ویڈیو پیٹرن بنانے کے لیے ویڈیو پیٹرن جنریٹر کو ڈسپلے پورٹ سورس سے جوڑتا ہے۔ • ٹیسٹ بینچ کنٹرول اس کے بعد DPTX اور DPRX رجسٹروں سے سورس اور سنک CRC دونوں کو پڑھتا ہے اور اس بات کو یقینی بنانے کے لیے موازنہ کرتا ہے کہ دونوں CRC قدریں ایک جیسی ہیں۔ نوٹ: یہ یقینی بنانے کے لیے کہ CRC کا حساب لگایا گیا ہے، آپ کو سپورٹ CTS ٹیسٹ آٹومیشن پیرامیٹر کو فعال کرنا چاہیے۔

ڈسپلے پورٹ انٹیل کے لیے دستاویز پر نظر ثانی کی تاریخ

Agilex F-tile FPGA IP ڈیزائن Exampلی یوزر گائیڈ

دستاویز کا ورژن	انٹیل کوارٹس پرائم ورژن	IP ورژن	تبدیلیاں
2021.12.13	21.4	21.0.0	ابتدائی رہائی۔

انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں. Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ Intel اپنی FPGA اور سیمی کنڈکٹر مصنوعات کی کارکردگی کو Intel کی معیاری وارنٹی کے مطابق موجودہ تصریحات کی ضمانت دیتا ہے، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلیاں کرنے کا حق محفوظ رکھتا ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر واضح طور پر اتفاق کیا گیا ہو۔ انٹیل کے صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔
*دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔
ISO 9001: 2015 رجسٹرڈ

آن لائن ورژن
تاثرات بھیجیں۔
یو جی 20347
ID: 709308
ورژن: 2021.12.13

دستاویزات / وسائل

intel DisplayPort Agilex F-Tile FPGA IP ڈیزائن Example [پی ڈی ایف] یوزر گائیڈ DisplayPort Agilex F-Tile FPGA IP ڈیزائن Example, DisplayPort Agilex, F-Tile FPGA IP Design Example، F-Tile FPGA IP ڈیزائن، FPGA IP ڈیزائن Exampلی، آئی پی ڈیزائن سابقample, IP Design, UG-20347, 709308

حوالہ جات

• صارف دستی