DisplayPort Agilex F-Tile FPGA IP Design Example
Rehbera bikaranînê
Ji bo Intel® Quartus® Prime Design Suite hatî nûve kirin: 21.4
Guhertoya IP: 21.0.0

DisplayPort Intel FPGA IP Design Example Rêbernameya Destpêka Bilez

Sêwirana IP-ya DisplayPort Intel® FPGA exampLezên ji bo cîhazên Intel Agilex™ F-tile stûnek testê ya simulator û sêwirana hardware ya ku berhevkirin û ceribandina hardware piştgirî dike vedihewîne.
DisplayPort Intel FPGA IP-ya sêwirana jêrîn pêşkêşî dikeamples:

• DisplayPort SST vekêşana paralel bêyî modulek Pixel Clock Recovery (PCR) bi rêjeya statîk

Dema ku hûn sêwiranek berê diafirîninamplê, edîtorê parametreyê bixweber diafirîne fileJi bo simulasyon, berhevkirin û ceribandina sêwiranê di hardware de pêdivî ye.
Not: Guhertoya nermalava Intel Quartus® Prime 21.4 tenê Sêwirana Pêşîn Example ji bo mebestên analîzkirina Simulasyon, Sentez, Berhevkirin, û Demjimêr. Karbidestiya hardware bi tevahî nayê verast kirin.
Wêne 1. Pêşveçûn Stages

Information Related

• Rêbernameya bikarhêner a DisplayPort Intel FPGA IP
• Koçberî Intel Quartus Prime Pro Edition

1.1. Structure Directory
Figure 2. Structure Directory

Tablo 1. Design Example Components

Folders	Files
rtl / bingehîn	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((Bloka avakirina DP PMA UX)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((Bloka avakirina DP PMA UX)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. Pêdiviyên Hardware û Nermalavê
Intel ji bo ceribandina sêwirana berê hardware û nermalava jêrîn bikar tîneample:
Hardware

• Kit Pêşveçûna Intel Agilex I-Series

Software

• Intel Quartus Serokwezîr
• Synopsys * VCL Simulator

1.3. Hilberîna Sêwiranê
Di nermalava Intel Quartus Prime de edîtorê parametreya IP-ya DisplayPort Intel FPGA bikar bînin da ku sêwiranê biafirîninample.
Wêne 3. Çêkirina Herikîna Dîzaynê

1. Amûrên ➤ Kataloga IP-ê hilbijêrin, û Intel Agilex F-tile wekî malbata cîhaza armanc hilbijêrin.
   Nîşe: Sêwirana berêampLe tenê amûrên Intel Agilex F-tile piştgirî dike.
2. Di Kataloga IP-ê de, li DisplayPort Intel FPGA IP-yê bibînin û du caran bikirtînin. Paceya Guhertina IP-ya Nû xuya dike.
3. Ji bo guhertoya IP-ya xweya xwerû navek asta jorîn diyar bikin. Edîtorê parametreyê mîhengên guhertoya IP-ê di a file bi nav kirin .ip.
4. Hûn dikarin di qada Device de amûrek taybetî ya Intel Agilex F-tile hilbijêrin, an jî hilbijarka nermalava xwerû ya Intel Quartus Prime bihêlin.
5. OK bitikîne. Edîtorê parametreyê xuya dike.
6. Parametreyên xwestî hem ji bo TX hem jî RX mîheng bikin
7. Li ser Design Example tabê, DisplayPort SST Parallel Loopback Bê PCR hilbijêrin.
8. Ji bo hilberandina beşê testê Simulation hilbijêrin, û ji bo ku sêwirana hardware-yê çêbike, Synthesis hilbijêrinample. Pêdivî ye ku hûn bi kêmanî yek ji van vebijarkan hilbijêrin da ku sêwirana berê biafirîninample files. Ger hûn herduyan hilbijêrin, dema nifş dirêjtir e.
9. Bikirtînin Generate Example Design.

1.4. Simulating The Design
Sêwirana IP-ya DisplayPort Intel FPGA example testbench sêwiranek loopback ya serial ji mînakek TX heya mînakek RX simul dike. Modulek çêkerê nimûneya vîdyoyê ya hundurîn mînaka DisplayPort TX ajot dike û derana vîdyoya mînaka RX bi kontrolên CRC-ê yên di beşê testê de ve girêdayî ye.
Figure 4. Simulation Flow Design

1. Herin peldanka simulatorê Synopsys û VCS hilbijêrin.
2. Skrîpta simulasyonê bixebite.
   Çavkanî vcs_sim.sh
3. Skrîpt Quartus TLG pêk tîne, di simulatorê de beşê testê berhev dike û dimeşîne.
4. Encamê analîz bikin.
   Simulasyonek serketî bi berhevdana Source û Sink SRC bi dawî dibe.

1.5. Berhevkirin û Simulasyona Sêwiranê
Xiflteya 5. Berhevkirin û Teşwîqkirina Dîzaynê

Ji bo berhevkirin û meşandina ceribandinek xwenîşandanê li ser hardware example design, van gavan bişopînin:

1. Piştrast bike hardware example nifşê sêwiranê temam e.
2. Nermalava Intel Quartus Prime Pro Edition dest pê bikin û vekin /quartus/agi_dp_demo.qpf.
3. Pêvajoyê bikirtînin ➤ Berhevkirinê dest pê bikin.
4. Li bendê bin ku Berhevkirin biqede.

Not: The design example bi fonksiyonel Sêwirana Pêşîn verast nake Example ser hardware di vê serbestberdana Quartus.
Information Related
Intel Agilex I-Series FPGA Pêşveçûna Kit Rêbernameya Bikarhêner

1.6. DisplayPort Intel FPGA IP Design Example Parametreyên
Tablo 2. DisplayPort Intel FPGA IP Design ExampParametreyên ji bo Amûra F-tile ya Intel Agilex

Parametre	Giranî	Terîf
Available Design Example
Design Design	• Tune • DisplayPort SST Parallel Loopback bêyî PCR	Sêwirana berê hilbijêrinample bê çêkirin. • Tune: No design example ji bo hilbijartina parametreya heyî heye • DisplayPort SST Loopback Parallel bê PCR: Ev sêwirandin exampdema ku hûn Parametra Porta Wêne ya Ketina Vîdyoyê Çalak bikin, vegerandina paralel ji sink DisplayPort ber bi çavkaniya DisplayPort ve bêyî modulek Pixel Clock Recovery (PCR) nîşan dide.
Design Example Files
Simulasyon	Vekirî, Vekirî	Vê vebijarkê vekin da ku ya pêwîst çêbike files ji bo testa simulasyonê.
Synthesis	Vekirî, Vekirî	Vê vebijarkê vekin da ku ya pêwîst çêbike files ji bo berhevkirin û sêwirana hardware ya Intel Quartus Prime.
Forma HDL-ê hatî çêkirin
Xûlqkirin File Çap	Verilog, VHDL	Ji bo sêwirana çêkirî berê formata xweya HDL ya bijare hilbijêrinample filedanîn. Not: Ev vebijark tenê ji bo IP-ya asta jorîn a hatî hilberandin formatê diyar dike files. Hemû yên din files (mînak mînakample testbenches û asta jorîn files ji bo pêşandana hardware) di formata Verilog HDL de ne.
Target Development Kit
Lijneya Hilbijêre	• Kit Pêşveçûn tune • Intel Agilex I-Series Pêşveçûn Kit	Ji bo sêwirana armancdar berê panelê hilbijêrinample. • No Kit Pêşveçûn: Ev vebijêrk hemû aliyên hardware ji bo design example. Naveroka IP-yê hemî peywirên pin li ser pinên virtual saz dike. • Kit Pêşveçûna FPGA ya Intel Agilex I-Series: Ev vebijark bixweber amûra armancê ya projeyê hildibijêre da ku amûrê li ser vê kîta pêşkeftinê li hev bike. Heke guhertoya panela we guhertoyek cîhazek cûda hebe hûn dikarin amûrê armanc bi karanîna Parametra Guhertina Amûra Target biguhezînin. Navê IP-yê hemî peywirên pin li gorî kîta pêşkeftinê saz dike. Not: Design Preliminary ExampLe di vê serbestberdana Quartus de li ser hardware bi fonksiyonel nayê verast kirin. • Kit Pêşveçûna Xweser: Ev vebijark destûrê dide sêwirana exampLe bi Intel FPGA re li ser kîtek pêşkeftinê ya sêyemîn were ceribandin. Dibe ku hûn hewce ne ku peywirên pin li ser xwe bicîh bikin.
	Amûra Target
Amûra Armancê biguherînin	Vekirî, Vekirî	Vê vebijarkê vekin û guhertoya cîhaza bijare ji bo kîta pêşkeftinê hilbijêrin.

Parallel Loopback Design Examples

Sêwirana IP-ya DisplayPort Intel FPGA exampEw ji mînaka DisplayPort RX heya mînaka DisplayPort TX bêyî modulek Pixel Clock Recovery (PCR) bi rêjeya statîk ve paşvekêşana paralel nîşan didin.
Tablo 3. DisplayPort Intel FPGA IP Design Example ji bo Intel Agilex F-tile Device

Design Example	Navnîşan	Rêjeya Daneyê	Moda Kanalê	Cureyê Loopback
DisplayPort SST loopback paralel bêyî PCR	DisplayPort SST	HBR3	Simplex	Parallel bêyî PCR

2.1. Taybetmendiyên Sêwirana Parallel Loopback ya Intel Agilex F-tile DisplayPort SST
Sêwirana loopbacka paralel a SST-ê exampEw veguheztina vîdyoyek yekane ji singa DisplayPort ber bi çavkaniya DisplayPort ve bêyî Recovery Clock Pixel (PCR) bi rêjeya statîk nîşan didin.

Figure 6. Intel Agilex F-tile DisplayPort SST Parallel Loopback bê PCR

• Di vê guhertoyê de, pîvana çavkaniya DisplayPort, TX_SUPPORT_IM_ENABLE, tê veguheztin û pêwendiya wêneya vîdyoyê tê bikar anîn.
• Avêtina DisplayPort vîdyoyê û an jî weşana deng ji çavkaniya vîdyoya derveyî ya wekî GPU distîne û wê di navgîniya vîdyoya paralel de deşîfre dike.
• Hilberîna vîdyoya sink DisplayPort rasterast pêwendiya vîdyoya çavkaniya DisplayPort dimeşîne û berî ku ji çavdêriyê re veguhezîne girêdana sereke ya DisplayPort kod dike.
• IOPLL hem sink DisplayPort û hem jî demjimêrên vîdyoyê yên çavkaniyê bi frekansek sabît dimeşîne.
• Ger DisplayPort sink û pîvana MAX_LINK_RATE ya çavkaniyê li HBR3-ê were mîheng kirin û PIXELS_PER_CLOCK wekî Quad were mîheng kirin, demjimêra vîdyoyê li 300 MHz dixebite ku rêjeya pixelê 8Kp30 piştgirî bike (1188/4 = 297 MHz).

2.2. Clocking Scheme
Pîlana demjimêrê qadên demjimêrê yên di sêwirana IP-ya DisplayPort Intel FPGA-ê de berê nîşan dide.ample.
Wêne 7. Plana demjimêrê ya Intel Agilex F-tile DisplayPort Transceiver

Table 4. Clocking Scheme Signals

Saet di diagramê de	Terîf
SysPLL refclk	Saeta referansê ya F-tile System PLL ku dikare bibe her frekansa demjimêrê ya ku ji bo wê frekansa derketinê ji hêla Pergalê PLL ve tê dabeş kirin. Di vê sêwiranê de example, system_pll_clk_link û rx/tx refclk_link heman refclk SysPLL ya ku 150Mhz e parve dike. Pêdivî ye ku ew demjimêrek xebitandinê ya belaş be ku ji pinek demjimêra referansa veguhezkarê veqetandî bi porta demjimêra têketinê ya Reference û Sîstema PLL Saet IP-yê ve girêdayî ye, berî ku porta derketinê ya têkildar bi DisplayPort Phy Top ve girêbide.
system_pll_clk_link	Rêjeya herî kêm a Pergala PLL-ê ya derketinê ya ku hemî rêjeya DisplayPort piştgirî dike 320Mhz e. Ev sêwirandin example frekansa derketinê 900 Mhz (herî bilind) bikar tîne da ku SysPLL refclk bi rx/tx refclk_link ku 150 Mhz e re were parve kirin.
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR û Tx PLL Link refclk ku li 150 Mhz rast kirin da ku hemî rêjeya daneya DisplayPort piştgirî bike.
rx_ls_clkout/tx klout e	Demjimêra Lezgîniya Girêdana DisplayPort ji bo demjimêra bingeha IP-ya DisplayPort. Frequency hevwateya Rêjeya Daneyê bi firehiya daneya paralel ve dabeş dibe. Example: Frequency = rêjeya daneyê / firehiya daneyê = 8.1G (HBR3) / 40bit = 202.5 ​​Mhz

2.3. Simulation Testbench
Bûka testa simulasyonê lûpbacka rêzê ya DisplayPort TX li RX simul dike.
Wêneyê 8. Dîagrama Block Bench Testbench Simulation Mode Simplex DisplayPort Intel FPGA

Table 5. Components Testbench

Perçe	Terîf
Generatorê Patterna Vîdyoyê	Ev jenerator qalibên barê rengîn ên ku hûn dikarin mîheng bikin çêdike. Hûn dikarin wextê formata vîdyoyê parametre bikin.
Testbench Control	Ev blok rêzika ceribandinê ya simulasyonê kontrol dike û îşaretên stimulusê yên pêwîst ji bingeha TX re çêdike. Bloka kontrolê ya testbench di heman demê de nirxa CRC hem ji çavkaniyê û hem jî ji sincê dixwîne da ku berhevokan bike.
RX Link Speed ​​Clock Kontrolkerê Frequency	Ev kontrolker rast dike ka gelo transceiver RX-ya ku frekansa demjimêrê hatî vegerandin bi rêjeya daneya xwestî re têkildar e.
TX Link Speed ​​Clock Checker Frequency	Ev kontrolker piştrast dike ka transceiver TX ya ku frekansa demjimêrê hatî vegerandin bi rêjeya daneya xwestî re têkildar e.

Testbenchê simulasyonê verastkirinên jêrîn dike:
Table 6. Verifications Testbench

Krîterên Testê	Tesdîq
• Perwerdehiya Girêdana li Daneyên Rêjeya HBR3 • Qeydên DPCD bixwînin da ku hûn kontrol bikin ka Rewşa DP-ê hem frekansa Leza Girêdana TX û RX destnîşan dike û dipîve.	Kontrolkera Frekansê tevdigere da ku hilberîna frekansa demjimêra Link Speed ​​ji transceiver TX û RX bipîve.
• Nimûneya vîdyoyê ji TX heta RX bimeşîne. • CRC-ê hem ji bo çavkanî û hem jî ji bo sincê verast bikin da ku kontrol bikin ka ew li hev dikin	• Afirînerê nimûneya vîdyoyê bi Çavkaniya DisplayPort ve girêdide da ku şêwaza vîdyoyê çêbike. • Kontrola Testbench paşê hem Çavkanî û hem jî Sink CRC ji qeydên DPTX û DPRX dixwîne û berhev dike da ku her du nirxên CRC wekhev in. Not: Ji bo ku CRC were hesibandin, divê hûn Parametreya Otomasyona testa Piştgiriya CTS çalak bikin.

Dîroka Guhertoya Belge ji bo DisplayPort Intel

Agilex F-tile FPGA IP Design Example Rêbernameya Bikarhêner

Guhertoya Belgeyê	Guhertoya Serokwezîrê Intel Quartus	Guhertoya IP	Changes
2021.12.13	21.4	21.0.0	Serbestberdana destpêkê.

Pargîdaniya Intel. Hemû maf parastî ne. Intel, logoya Intel, û nîşaneyên din ên Intel marqeyên Intel Corporation an pargîdaniyên wê ne. Intel garantiya performansa FPGA û hilberên xwe yên nîvconductor li gorî taybetmendiyên heyî li gorî garantiya standard a Intel digire, lê mafê ku di her kêliyê de bêyî agahdarî di her hilber û karûbaran de biguhezîne digire. Intel ti berpirsiyarî an berpirsiyariya ku ji serîlêdan an karanîna ti agahdarî, hilber, an karûbarê ku li vir hatî diyar kirin çêdibe, ji bilî ku bi eşkere bi nivîskî ji hêla Intel ve hatî pejirandin. Ji xerîdarên Intel re tê şîret kirin ku berî ku xwe bispêrin agahdariya hatî weşandin û berî ku emrê hilber an karûbaran bidin, guhertoya herî dawî ya taybetmendiyên cîhazê bistînin.
*Dibe ku nav û marqeyên din wekî milkê kesên din werin îdîakirin.
ISO 9001: 2015 Qeydkirî

Version
Send Feedback
UG-20347
Nasname: 709308
Awa: 2021.12.13

Belge / Çavkanî

intel DisplayPort Agilex F-Tile FPGA IP Design Example [pdf] Rehbera bikaranînê DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-Tile FPGA IP Design, FPGA IP Design Example, IP Design Example, IP Design, UG-20347, 709308

Çavkanî

• Manual Bikarhêner