DisplayPort Agilex F-Tile FPGA IP Tasarım Example
Kullanıcı Kılavuzu
Intel® Quartus® Prime Design Suite için güncellendi: 21.4
IP Sürümü: 21.0.0
DisplayPort Intel FPGA IP Tasarım ExampHızlı Başlangıç Kılavuzu
Ex DisplayPort Intel® FPGA IP tasarımıampIntel Agilex™ F-tile aygıtları için dosyalar, simülasyonlu bir test tezgahına ve derleme ile donanım testini destekleyen bir donanım tasarımına sahiptir.
DisplayPort Intel FPGA IP, aşağıdaki tasarımı sunar:ampŞunlar:
- Statik hızda Piksel Saat Kurtarma (PCR) modülü olmadan DisplayPort SST paralel geri döngü
Eski bir tasarım oluşturduğunuzdaample, parametre düzenleyici otomatik olarak oluşturur filetasarımı donanımda simüle etmek, derlemek ve test etmek için gereklidir.
Not: Intel Quartus® Prime 21.4 yazılım sürümü yalnızca Preliminary Design Ex'i desteklerampSimülasyon, Sentez, Derleme ve Zamanlama analizi amaçları için dosya. Donanım işlevselliği tam olarak doğrulanmamıştır.
Şekil 1. Geliştirme Stages
İlgili Bilgiler
- DisplayPort Intel FPGA IP Kullanım Kılavuzu
- Intel Quartus Prime Pro Edition'a Geçiş
1.1. Dizin Yapısı
Şekil 2. Dizin Yapısı
Tablo 1. Tasarım Örn.ample Bileşenleri
| Klasörler | Files |
| rtl/çekirdek | dp_core.ip |
| dp_rx.ip | |
| dp_tx.ip | |
| rtl/rx_phy | dp_gxb_rx/ ((DP PMA UX yapı taşı) |
| dp_rx_data_fifo.ip | |
| rx_top_phy.sv | |
| rtl/tx_phy | dp_gxb_rx/ ((DP PMA UX yapı taşı) |
| dp_tx_data_fifo.ip | |
| dp_tx_data_fifo.ip |
1.2. Donanım ve Yazılım Gereksinimleri
Intel, eski tasarımı test etmek için aşağıdaki donanım ve yazılımı kullanıramptarih:
Donanım
- Intel Agilex I-Serisi Geliştirme Kiti
Yazılım
- Intel Quartus Prime
- Özet* VCL Simülatörü
1.3. Tasarımın Oluşturulması
Ex tasarımını oluşturmak için Intel Quartus Prime yazılımındaki DisplayPort Intel FPGA IP parametre düzenleyicisini kullanın.ampley.
Şekil 3. Tasarım Akışını Oluşturma
- Araçlar ➤ IP Kataloğu'nu seçin ve hedef aygıt ailesi olarak Intel Agilex F-tile'yi seçin.
Not: Tasarım eskiample yalnızca Intel Agilex F-tile aygıtlarını destekler. - IP Katalogunda, DisplayPort Intel FPGA IP'yi bulun ve çift tıklayın. Yeni IP Varyasyonu penceresi görünür.
- Özel IP varyasyonunuz için bir üst düzey ad belirtin. Parametre düzenleyici, IP varyasyon ayarlarını bir file adlı .ip.
- Aygıt alanında belirli bir Intel Agilex F-tile aygıtı seçebilir veya varsayılan Intel Quartus Prime yazılım aygıtı seçimini koruyabilirsiniz.
- Tamam'ı tıklayın. Parametre düzenleyici görünür.
- Hem TX hem de RX için istenen parametreleri yapılandırın
- Tasarım Örneği Üzerineampsekmesinde, PCR Olmadan DisplayPort SST Parallel Loopback'i seçin.
- Test ortamını oluşturmak için Simülasyon'u seçin ve eski donanım tasarımını oluşturmak için Sentez'i seçin.ample. Ex tasarımını oluşturmak için bu seçeneklerden en az birini seçmelisiniz.ample fileS. Her ikisini de seçerseniz, oluşturma süresi daha uzun olur.
- Eski Oluştur'u tıklayınampTasarım.
1.4. Tasarımın Simüle Edilmesi
DisplayPort Intel FPGA IP tasarımı eskiample testbench, bir TX örneğinden bir RX örneğine bir seri geri döngü tasarımını simüle eder. Dahili bir video modeli oluşturucu modülü, DisplayPort TX bulut sunucusunu çalıştırır ve RX bulut sunucusu video çıkışı, test tezgahındaki CRC denetleyicilerine bağlanır.
Şekil 4. Tasarım Simülasyon Akışı
- Synopsys simulator klasörüne gidin ve VCS'yi seçin.
- Simülasyon betiğini çalıştırın.
Kaynak vcs_sim.sh - Betik, Quartus TLG'yi gerçekleştirir, simülatörde testbench'i derler ve çalıştırır.
- Sonucu analiz edin.
Başarılı bir simülasyon, Kaynak ve Havuz SRC karşılaştırması ile sona erer.
1.5. Tasarımın Derlenmesi ve Simülasyonu
Şekil 5. Tasarımın Derlenmesi ve Simüle Edilmesi
Eski donanım üzerinde bir gösteri testi derlemek ve çalıştırmak içinample tasarım, şu adımları izleyin:
- Donanım eski olduğundan emin olunample tasarım üretimi tamamlandı.
- Intel Quartus Prime Pro Edition yazılımını başlatın ve açın /quartus/agi_dp_demo.qpf.
- İşleme ➤ Derlemeyi Başlat'a tıklayın.
- Derleme tamamlanana kadar bekleyin.
Not: tasarım eskiample, Ön Tasarım Ex'i işlevsel olarak doğrulamazampBu Quartus sürümündeki donanımla ilgili dosya.
İlgili Bilgiler
Intel Agilex I-Serisi FPGA Geliştirme Kiti Kullanım Kılavuzu
1.6. DisplayPort Intel FPGA IP Tasarım ExampParametreler
Tablo 2. DisplayPort Intel FPGA IP Design Example Intel Agilex F-tile Aygıtı için Parametreler
| Parametre | Değer | Tanım |
| Mevcut Tasarım Example | ||
| Tasarım Seçin | • Yok • DisplayPort SST Paralel PCR olmadan geri döngü | Eski tasarımı seçinampoluşturulacak le. • Yok: Eski tasarım yokample geçerli parametre seçimi için kullanılabilir • PCR'siz DisplayPort SST Paralel Geri Döngü: Bu tasarım eskiampVideo Giriş Görüntü Bağlantı Noktasını Etkinleştir parametresini açtığınızda, bir Piksel Saat Kurtarma (PCR) modülü olmadan DisplayPort havuzundan DisplayPort kaynağına paralel geri döngüyü gösterir. |
| Tasarım Eskiample Files | ||
| Simülasyon | Açık, kapalı | Gerekli olanı oluşturmak için bu seçeneği açın. fileSimülasyon test tezgahı için s. |
| Sentez | Açık, kapalı | Gerekli olanı oluşturmak için bu seçeneği açın. fileIntel Quartus Prime derlemesi ve donanım tasarımı için. |
| Oluşturulan HDL Biçimi | ||
| Oluştur File Biçim | Verilog, VHDL | Oluşturulan tasarım için tercih ettiğiniz HDL formatını seçin.ample fileayarlamak. Not: Bu seçenek yalnızca oluşturulan üst düzey IP'nin biçimini belirler. files. Diğer tüm files (örn.ample testbenches ve üst seviye filedonanım gösterimi için) Verilog HDL biçimindedir. |
| Hedef Geliştirme Kiti | ||
| Pano Seç | • Geliştirme Kiti Yok • Intel Agilex I-Serisi Geliştirme Kiti | Hedeflenen tasarım için panoyu seçinampley. • Geliştirme Kiti Yok: Bu seçenek, eski tasarım için tüm donanım unsurlarını hariç tutar.ample. IP çekirdeği, tüm pin atamalarını sanal pinlere ayarlar. • Intel Agilex I-Serisi FPGA Geliştirme Kiti: Bu seçenek, projenin hedef aygıtını bu geliştirme kitindeki aygıtla eşleştirmek için otomatik olarak seçer. Kart revizyonunuz farklı bir cihaz varyantına sahipse, Hedef Cihazı Değiştir parametresini kullanarak hedef cihazı değiştirebilirsiniz. IP çekirdeği, tüm pin atamalarını geliştirme kitine göre ayarlar. Not: Ön Tasarım Example, bu Quartus sürümünde donanım üzerinde işlevsel olarak doğrulanmamıştır. • Özel Geliştirme Kiti: Bu seçenek, tasarımın eskiampDosya, Intel FPGA içeren bir üçüncü taraf geliştirme kiti üzerinde test edilecek. Pim atamalarını kendi başınıza ayarlamanız gerekebilir. |
| Hedef cihaz | ||
| Hedef Cihazı Değiştir | Açık, kapalı | Bu seçeneği etkinleştirin ve geliştirme kiti için tercih edilen cihaz varyantını seçin. |
Paralel Geri Döngü Tasarımı Örn.amples
DisplayPort Intel FPGA IP tasarımı eskiampdosyalar, DisplayPort RX örneğinden DisplayPort TX örneğine, Pixel Clock Recovery (PCR) modülü olmadan statik hızda paralel geri döngüyü gösterir.
Tablo 3. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-tile Aygıtı için dosya
| Tasarım Eskiample | Tanımlama | Veri Oranı | Kanal Modu | Geri Döngü Türü |
| PCR olmadan DisplayPort SST paralel geri döngü | DisplayPort SST'si | HBR3 | Simpleks | PCR olmadan paralel |
2.1. Intel Agilex F-tile DisplayPort SST Paralel Geri Döngü Tasarım Özellikleri
SST paralel geridöngü tasarımı eskiampdosyalar, tek bir video akışının DisplayPort havuzundan DisplayPort kaynağına Pixel Clock Recovery (PCR) olmadan statik hızda iletimini gösterir.
Şekil 6. PCR'siz Intel Agilex F-tile DisplayPort SST Paralel Loopback
- Bu varyantta, DisplayPort kaynağının TX_SUPPORT_IM_ENABLE parametresi açılır ve video görüntü arabirimi kullanılır.
- DisplayPort havuzu, GPU gibi harici video kaynağından video ve/veya ses akışını alır ve bunun kodunu paralel video arabiriminde çözer.
- DisplayPort havuz video çıkışı, DisplayPort kaynak video arabirimini doğrudan çalıştırır ve monitöre iletmeden önce DisplayPort ana bağlantısını kodlar.
- IOPLL, hem DisplayPort havuzunu hem de kaynak video saatlerini sabit bir frekansta çalıştırır.
- DisplayPort havuzu ve kaynağının MAX_LINK_RATE parametresi HBR3 olarak ve PIXELS_PER_CLOCK Dörtlü olarak yapılandırılırsa, video saati 300Kp8 piksel hızını (30/1188 = 4 MHz) desteklemek için 297 MHz'de çalışır.
2.2. Saatleme Şeması
Saatleme şeması, Ex DisplayPort Intel FPGA IP tasarımındaki saat etki alanlarını gösterir.ampley.
Şekil 7. Intel Agilex F-tile DisplayPort Alıcı-verici saatleme şeması
Tablo 4. Saatleme Şeması Sinyalleri
| Diyagramdaki saat | Tanım |
| SysPLL refclk | Söz konusu çıkış frekansı için Sistem PLL tarafından bölünebilen herhangi bir saat frekansı olabilen F-tile System PLL referans saati. Bu tasarımda eskiample, system_pll_clk_link ve rx/tx refclk_link, 150Mhz olan aynı SysPLL refclk'yi paylaşıyor. İlgili çıkış bağlantı noktasını DisplayPort Phy Top'a bağlamadan önce, özel bir alıcı-verici referans saat piminden Referans ve Sistem PLL Saatler IP'sinin giriş saat bağlantı noktasına bağlanan, serbest çalışan bir saat olmalıdır. |
| sistem_pll_clk_bağlantısı | Tüm DisplayPort hızlarını desteklemek için minimum Sistem PLL çıkış frekansı 320Mhz'dir. Bu tasarım eskiample, 900 Mhz (en yüksek) çıkış frekansını kullanır, böylece SysPLL refclk, 150 Mhz olan rx/tx refclk_link ile paylaşılabilir. |
| rx_cdr_refclk_bağlantısı/tx_pll_refclk_bağlantısı | Tüm DisplayPort veri hızlarını desteklemek için 150 Mhz'ye sabitlenen Rx CDR ve Tx PLL Link refclk. |
| rx_ls_clkout/tx Kapatıldı | DisplayPort Bağlantı Hızı DisplayPort IP çekirdeğini izlemek için saat. Veri Hızına eşdeğer frekans, paralel veri genişliğine bölünür. Examptarih: Frekans = veri hızı/veri genişliği = 8.1G (HBR3) / 40 bit = 202.5 Mhz |
2.3. Simülasyon Test Tezgahı
Simülasyon test tezgahı, DisplayPort TX seri geri döngüsünü RX'e simüle eder.
Şekil 8. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench Blok Diyagramı
Tablo 5. Test Bench Bileşenleri
| Bileşen | Tanım |
| Video Modeli Oluşturucu | Bu oluşturucu, yapılandırabileceğiniz renk çubuğu desenleri üretir. Video biçimi zamanlamasını parametrelendirebilirsiniz. |
| Test Tezgahı Kontrolü | Bu blok, simülasyonun test sırasını kontrol eder ve TX çekirdeğine gerekli uyaran sinyallerini üretir. Testbench kontrol bloğu, karşılaştırma yapmak için hem kaynaktan hem de alıcıdan gelen CRC değerini de okur. |
| RX Bağlantı Hızı Saat Frekans Denetleyicisi | Bu denetleyici, RX alıcı-vericinin kurtarılan saat frekansının istenen veri hızıyla eşleşip eşleşmediğini doğrular. |
| TX Bağlantı Hızı Saat Frekans Denetleyicisi | Bu denetleyici, TX alıcı-vericinin kurtarılan saat frekansının istenen veri hızıyla eşleşip eşleşmediğini doğrular. |
Simülasyon test tezgahı aşağıdaki doğrulamaları yapar:
Tablo 6. Test Bench Doğrulamaları
| Test Kriterleri | Doğrulama |
| • HBR3 Veri Hızında Bağlantı Eğitimi • DP Durumunun hem TX hem de RX Bağlantı Hızı frekansını ayarlayıp ölçmediğini kontrol etmek için DPCD kayıtlarını okuyun. | TX ve RX alıcı-vericiden Bağlantı Hızı saatinin frekans çıkışını ölçmek için Frekans Denetleyiciyi entegre eder. |
| • Video modelini TX'den RX'e çalıştırın. • Eşleşip eşleşmediklerini kontrol etmek için hem kaynak hem de havuz için CRC'yi doğrulayın | • Video modelini oluşturmak için video modeli oluşturucuyu DisplayPort Kaynağına bağlar. • Testbench kontrolü daha sonra DPTX ve DPRX kayıtlarından hem Source hem de Sink CRC'yi okur ve her iki CRC değerinin aynı olduğundan emin olmak için karşılaştırır. Not: CRC'nin hesaplandığından emin olmak için Support CTS test otomasyonu parametresini etkinleştirmelisiniz. |
DisplayPort Intel için Belge Revizyon Geçmişi
Agilex F-döşeme FPGA IP Tasarım ExampKullanıcı Kılavuzu
| Belge Sürümü | Intel Quartus Prime Sürümü | IP Sürümü | Değişiklikler |
| 2021.12.13 | 21.4 | 21.0.0 | İlk sürüm. |
Intel Kurumu. Her hakkı saklıdır. Intel, Intel logosu ve diğer Intel markaları, Intel Corporation'ın veya yan kuruluşlarının ticari markalarıdır. Intel, FPGA ve yarı iletken ürünlerinin performansını Intel'in standart garantisine uygun olarak mevcut spesifikasyonlara göre garanti eder, ancak herhangi bir zamanda önceden haber vermeksizin herhangi bir ürün ve hizmette değişiklik yapma hakkını saklı tutar. Intel, Intel tarafından yazılı olarak açıkça kabul edilmedikçe, burada açıklanan herhangi bir bilgi, ürün veya hizmetin uygulanmasından veya kullanılmasından kaynaklanan hiçbir sorumluluk veya yükümlülük kabul etmez. Intel müşterilerine, yayınlanan herhangi bir bilgiye güvenmeden ve ürün ya da hizmet siparişi vermeden önce aygıt özelliklerinin en son sürümünü edinmeleri önerilir.
*Diğer isimler ve markalar başkalarının mülkiyetinde olabilir.
ISO 9001: 2015 Kayıtlı
Çevrimiçi sürüm
Geri bildirim gönder
UG-20347
İD: 709308
Sürüm: 2021.12.13
Belgeler / Kaynaklar
 | Intel DisplayPort Agilex F-Tile FPGA IP Tasarım Example [pdf] Kullanıcı Kılavuzu DisplayPort Agilex F-Tile FPGA IP Tasarım Example, DisplayPort Agilex, F-Tile FPGA IP Tasarım Örn.ample, F-Tile FPGA IP Tasarımı, FPGA IP Tasarımı Example, IP Tasarım Example, IP Tasarımı, UG-20347, 709308 |
