AN 824 FPGA SDK fyrir OpenCL Board
Stuðningspakki gólfplan
Notendahandbók

 Intel® FPGA SDK fyrir OpenCL ™ stjórnarstuðningspakki Fínstillingarleiðbeiningar fyrir gólfplan
Intel/® FPGA SDK fyrir OpenCL™ Board Support Package (BSP) Floorplan Optimization Guide veitir gólfskipulagsleiðbeiningar fyrir OpenCL) BSP. Það veitir einnig leiðbeiningar um hvernig þú getur aflað grunnfræsins með bestu meðalhámarksnotkunartíðni og metið skilvirkni BSP auðlindanýtingar.
Þetta skjal gerir ráð fyrir að þú þekkir OpenCL(2) hugtök eins og lýst er í OpenCL Specification útgáfu 1.0 af Khronos Group.

OpenCL BSP safnflæði
OpenCL BSP styður eftirfarandi gerðir af samsetningarflæði:

• Flat samantekt [–bsp-flow flat]: Framkvæmir flata samantekt á allri hönnuninni (BSP ásamt kjarnamynduðum vélbúnaði).
• Base compile [–bsp-flow base]: Framkvæmir grunnsöfnun með því að nota LogicLock takmarkanir frá base.qsf file. Markmið kjarnaklukkunnar er slakað þannig að BSP vélbúnaðurinn hefur meira frelsi til að mæta tímasetningu. Base.qar gagnagrunnur er búinn til til að varðveita BSP vélbúnaðinn, sem er kyrrstæða svæðið.
• Flytja inn samantekt [ ]: Endurheimtir tímasetningar lokaða kyrrstöðusvæðið úr base.qar gagnagrunninum og safnar aðeins saman kjarnanum sem myndaður er vélbúnaður. Það eykur einnig kjarnaklukkumarkmiðið til að fá bestu hámarksnotkunartíðni kjarna (fmax).

OpenCL BSP Floorplan skipting
OpenCL BSP gólfplan er aðallega skipt í eftirfarandi tvö svæði:

• Static svæði: Táknar svæðið sem hefur BSP tengdan vélbúnað sem er kyrrstæður. Tímasetningin er lokuð fyrir þetta svæði meðan á grunnsöfnun stendur. Almennt séð er markmiðið að lágmarka flísaauðlindina sem þetta svæði notar til að loka tímasetningu.
• Kjarnasvæði: Táknar svæði endurstillingar að hluta (PR) sem er frátekið fyrir freeze_wrapper_inst|kernel_system_inst einingu, sem inniheldur kjarnann. Almennt séð er markmiðið að geyma spónaauðlindir að hámarki fyrir þetta svæði.

1. Intel FPGA SDK fyrir OpenCL er byggt á útgefinni Khronos forskrift og hefur staðist Khronos samræmisprófunarferlið. Núverandi samræmisstaða er að finna á www.khronos.org/conformance.
2. OpenCL og OpenCL lógóið eru vörumerki Apple Inc. og notuð með leyfi Khronos Group™.

Intel Corporation. Allur réttur áskilinn. Intel, Intel lógóið og önnur Intel merki eru vörumerki Intel Corporation eða dótturfélaga þess. Intel ábyrgist frammistöðu FPGA- og hálfleiðaravara sinna samkvæmt gildandi forskriftum í samræmi við staðlaða ábyrgð Intel, en áskilur sér rétt til að gera breytingar á hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara. Intel tekur enga ábyrgð eða ábyrgð sem stafar af notkun eða notkun á neinum upplýsingum, vöru eða þjónustu sem lýst er hér nema sérstaklega hafi verið samið skriflega af Intel. Viðskiptavinum Intel er bent á að fá nýjustu útgáfuna af tækjaforskriftum áður en þeir treysta á birtar upplýsingar og áður en þeir panta vörur eða þjónustu.
*Önnur nöfn og vörumerki geta verið eign annarra.

Leiðbeiningar um OpenCL BSP gólfskipulag

• Byrjaðu með flatri samantekt til að skilja hvar allir helstu þættir BSP eru settir á náttúrulegan hátt (sérstaklega IP blokkir með I/O tengingum eins og PCIe eða DDR). Á meðan þú hannar BSP gætirðu þurft að íhuga að koma á lagnakerfitages á milli IPs til að loka tímasetningu. Þú ættir fyrst að keyra flata samsetningu fræsópunar til að bera kennsl á endurteknar bilunarslóðir og reyna síðan að laga þær.
  Ábending: — Góð lokunartíðni á tíma samanborið við slétta söfnunarsóp mun hafa meiri líkur á að loka tímasetningu grunnsamsetningar.
  — Ef þú sérð stöðugar bilanir í mm_interconnect* (íhluti bætt við af Qsys), opnaðu þá kerfið með Qsys Interconnect viewer og athugaðu hversu flókið samtengingin er biluð. Þú getur bætt við pípulagnir flipflops í viewer að bæta tímasetningu. Ef þú getur samt ekki tekið á málinu gætirðu þurft að brjóta niður mikilvægu slóðina mm_interconnect* með því að bæta við Avalon leiðslubrúum.
• Meðan á grunnsamsetningu stendur, byrjaðu með LogicLock á kjarnasvæðinu sem inniheldur freeze_wrapper_inst|kernel_system_inst. Án annarra takmarkana getur Intel Quartus Prime sett BSP vélbúnaðinn frjálslega á kyrrstæða svæði flíssins sem eftir er. Notaðu flata þýðingu og flís skipuleggjandi til að bera kennsl á stærð og staðsetningu BSP vélbúnaðarins, svo sem PCIe og DDR. Pantaðu síðan kjarnasvæðið með því að nota LogicLock á meðan þú forðast helstu klasasvæði BSP vélbúnaðarins.
  Ábending: Ef flísafjölskyldan sem notuð er er sú sama og viðmiðunarvettvangurinn og ef BSP íhlutirnir eru svipaðir gæti verið fljótlegra að byrja með LogicLock svæðin fyrir freeze_wrapper_inst|kernel_system_inst sem er sendur með OpenCL tilvísunar BSP og vinna í gegnum bilanir.
• Þú gætir bætt eftirfarandi viðbótarhlutum við BSP þinn:
  — Minnisbankar: Ef þú bætir við fleiri minnisbönkum ættirðu að auðkenna staðsetningu I/O banka þar sem þú gætir þurft að bæta við leiðslubrúum til að mæta tímasetningu.
  — I/O rásir: Þú getur bætt við I/O rásum eins og myndbandi, Ethernet eða raðviðmóti. Ef þú bætir við I/O rásum ættirðu að auðkenna I/O bankastaðsetninguna þar sem þú gætir þurft að beita nýjum LogicLock svæðum fyrir leiðslur ef tímasetning lokunar er erfið.
  Ábending: Ef þú þarft að bæta við leiðslubrýr (tdample, vegna mikilla tafa á beina sem veldur bilun í tímasetningu), þá skaltu íhuga leiðarfjarlægð frá uppruna til áfangastaðarrökfræði í flísinni og losa um pláss sem er frátekið fyrir kjarnasvæðið.
• Fylgdu þessum almennu leiðbeiningum þegar þú pantar LogicLock svæði fyrir kjarnann:
  — Reyndu að setja alla DSP dálka í kernel_system nema þess sé krafist af BSP.
  — Reyndu að taka frá fleiri auðlindir fyrir kernel_system.
  — Reyndu að halda fjölda haka á kjarnasvæðinu í lágmarki.
  Eftirfarandi mynd sýnir hak sem var bætt við til að setja leiðslubrú á milli PCIe og DDR banka.

Mynd 1. OpenCL BSP gólfplan fyrir Intel Arria® 10 GX í 17.0 útgáfunni

Leiðbeiningar um hámarksnotkunartíðni
Hámarksnotkunartíðni (fmax) sem náðst er með kjarna fer að miklu leyti eftir FPGA hraða þar sem flestar IP-tölur ættu nú þegar að vera fínstilltar. Hins vegar gæti verið einhver fmax tap eftir BSP gólfplaninu. Til dæmisample, venjulega hefur fjöldi klippinga í kjarnasvæði BSP áhrif á kjarna fmax.
Eins og sýnt er á eftirfarandi mynd, til að fá besta grunnfræið sem gefur besta meðaltal fmax:

1. Framkvæmdu fræsóp á grunnsöfnuninni í stað þess að velja fyrsta grunnfræið sem uppfyllir tímasetninguna.
2. Framkvæmdu innflutningssöfnun (með því að nota nokkra kjarna úr tdample designs) á öllum grunnfræjunum sem fara yfir.
3. Reiknaðu meðaltal fmax fyrir öll grunnfræ.
4. Veldu grunnfræið sem gefur hæsta meðaltal fmax.
   Grunnfræið með besta meðaltal fmax er góður kandídat til útgáfu með BSP. Ef þú ákveður að fylgja annarri nálgun en ráðlögðum skrefum gætirðu fylgst með 5-10% breytingum á fmax kjarnainnflutningssamsetningarferlisins.

Mynd 2. Að bera kennsl á besta grunnfræið

• Til að skilja hversu hratt kjarninn getur keyrt án takmarkana á grunnplani:
  1. Framkvæmdu flata samantekt á kjarnanum og fylgdu fmax.
  2. Framkvæmdu innflutningssöfnun á sama kjarna og fylgdu fmax.
  3. Bera saman fmax niðurstöður.
  Vegna takmarkana á grunnskipulagi er innflutningssamsetning fmax alltaf lægri en flatsamsetning fmax. Til að forðast fræ hávaða skaltu setja saman kjarnann með fleiri grunnfræjum og íhuga meðaltal fmax á meðan þú berð saman fmax niðurstöður.
• Aldrei bera saman kjarna fmax úr grunnsöfnun við flata eða innflutningssamsetningu. Kjarnaklukkumarkmiðin eru slakuð við grunnsöfnun og þess vegna muntu aldrei ná góðum árangri.
• Fylgstu með mikilvægu slóð kjarnaklukkunnar í grunn- eða innflutningssamsetningu. Ef mikilvæga slóðin er að fara frá kjarnanum til kyrrstæða svæðisins í gólfplaninu, breyttu gólfplaninu eða keyrðu nokkur grunnfræ í viðbót til að forðast þessa mikilvægu leið.

Leiðbeiningar um mat á skilvirkni BSP auðlindanýtingar

Því hærra sem auðlindanýtingaprósentan ertage, því betri er svæðisnýtingin á kyrrstöðu svæði BSP þinnar. Hátt auðlindanýtingarhlutfalltage gefur einnig til kynna að fleiri auðlindir séu tiltækar fyrir kjarnasvæðið.
Fylgdu skrefunum hér að neðan til að reikna út auðlindanýtingarprósentutage af BSP þínum:

1. Fáðu gildi fyrir allar auðlindir í FPGA frá top.fit.rpt eða base.fit.rpt sem er fáanlegt undir Skiptingatölfræði hluta Fitter skýrslunnar.
2. Dragðu frá gildinu fyrir „freeze_wrapper_inst|kernel_system_inst“ (kjarnasvæði).

Ábending:
Einbeittu þér meira að gildum aðlögunarrökfræðieiningarinnar (ALM) en á gildum annarra auðlinda. Tryggja að auðlindanýtingarprósentatage fyrir ALM er nær OpenCL tilvísun BSP. Mjög hátt hlutfalltage fyrir ALM gæti leitt til þrengslna, sem getur aukið samantektartímann og komið á leiðarþrengslum í flóknum kjarna. Hins vegar geturðu alltaf aukið eða minnkað kyrrstæða svæðissvæðið og fylgst með samantektartímanum og fmax.
Eftirfarandi tafla endurspeglar OpenCL BSP auðlindanýtingu Arria ® 10 GX tækja í 17.0 útgáfunni.

Tafla 1.
OpenCL BSP auðlindanýting IntelArria 10 GX tækja í 17.0 útgáfunni

	Samtals í boði	Frátekið fyrir kjarna	Í boði fyrir BSP	Notað af BSP	0/0
ALM	427200	393800	33400	23818.	71,%
Skrár	1708800	1575200	133600	38913	29,%
M2Í lagi	2713	2534	179	134	75,%
DSP	1518	1518	0	0	N/A

Athugaðu að gólfskipulagið er framkvæmt á þann hátt að kyrrstæða svæðið mun ekki hafa neina DSP blokkir.

Endurskoðunarsaga skjala

Tafla 2.
Endurskoðunarsaga Intel FPGA SDK fyrir OpenCL Board Support Package Floorplan Optimization Guide

Dagsetning	Útgáfa	Breytingar
ágúst-17		Upphafleg útgáfa.

Netútgáfa
Sendu athugasemdir
ID: 683312
AN-824
Útgáfa: 2017.08.08
AN 824: Intel® FPGA SDK fyrir OpenCL™ borð
Leiðbeiningar um fínstillingu gólfáætlunar fyrir stuðningspakka

Skjöl / auðlindir

intel AN 824 FPGA SDK fyrir OpenCL Board Support Package Floorplan [pdfNotendahandbók AN 824 FPGA SDK fyrir OpenCL Board Stuðningspakka Gólfskipulag, AN 824, FPGA SDK fyrir OpenCL Board Stuðningspakka Gólfskipulag, OpenCL Board Stuðningspakki Gólfskipulag, Stuðningspakka Gólfskipulag, Stuðningspakka Gólfskipulag, Pakka gólfplan, Gólfskipulag

Heimildir

• Notendahandbók