Одбор за развој на AX7203 FPGA

Информации за производот

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Верзија	Рев 1.2
Датум	2023-02-23
Ослободување од	Рејчел Џоу
Опис	Прво издание

Дел 1: Вовед одбор за развој на FPGA

Развојната плочка AX7203 FPGA е основна плоча + носач
табла платформа која овозможува удобен секундарен развој
користејќи ја основната табла. Користи интер-табла со голема брзина
конектор помеѓу основната плоча и носачката плоча.

Носачката плоча AX7203 обезбедува различни периферни интерфејси,
вклучувајќи:

• 1 интерфејс PCIex4
• 2 гигабитни етернет интерфејси
• 1 HDMI излез интерфејс
• 1 HDMI влез интерфејс
• 1 Uart интерфејс
• 1 слот за SD картичка
• XADC конектор интерфејс (не е стандардно инсталиран)
• Двонасочно заглавие за проширување со 2 пински
• Некои клучеви
• LED
• EEPROM коло

Дел 2: AC7200 Core Board Вовед

Основната плоча AC7200 е базирана на XILINX's ARTIX-7 series 200T
AC7200-2FGG484I. Тоа е основна плоча со високи перформанси погодна за
брза комуникација на податоци, обработка на видео слики и
прибирање податоци со голема брзина.

Главните карактеристики на основната плоча AC7200 вклучуваат:

• Две парчиња MICRON's MT41J256M16HA-125 DDR3 чипови со
  капацитет од 4 Gbit секој, обезбедувајќи 32-битна ширина на магистралата за податоци и до
  25 Gb пропусен опсег на податоци за читање/запишување помеѓу FPGA и DDR3.
• 180 стандардни IO порти од 3.3V ниво
• 15 стандардни IO порти од 1.5V ниво
• 4 пара GTP диференцијални сигнали со голема брзина RX/TX
• Еднаква должина и диференцијална обработка на рутирање помеѓу
  FPGA чип и интерфејс
• Компактна големина од 45*55 (мм)

Упатство за употреба на производот

За да го користите ARTIX-7 FPGA Development Board AX7203, следете ги овие
чекори:

1. Поврзете ја основната табла и носачката плоча со помош на големата брзина
   меѓутабла конектор.
2. Доколку е потребно, инсталирајте го интерфејсот XADC користејќи го дадениот
   конектор.
3. Поврзете ги саканите периферни уреди со достапните интерфејси
   таблата на носачот, како што се уредите PCIex4, Gigabit Ethernet
   уреди, HDMI уреди, Uart уреди, SD-картички или надворешни
   заглавија за проширување.
4. Вклучете ја развојната табла користејќи соодветна моќност
   снабдување.

Одбор за развој на ARTIX-7 FPGA
AX7203
Упатство за употреба

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Запис за верзија

Верзија Rev 1.2

Датум 2023-02-23

Издание од Рејчел Џоу

Опис Прво издание

www.alinx.com

2/57

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Содржина
Запис за верзија …………………………………………………………………………………………2 Дел 1: Вовед одбор за развој на FPGA …………………………… ……………… 6 Дел 2: AC7200 Core Board Вовед …………………………………………………..9
Дел 2.1: FPGA Чип …………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… …………..10 Дел 2.2: 12 Mhz Активен диференцијален часовник ……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………….. 2.3 Дел 200: 12 Mhz Активен диференцијален кристал …………………………………….. 2.4 Дел 148.5: DDR13 DRAM ………………………………………………………………………………………………2.5 Дел 3: QSPI Flash ……………………………………………… ………………………………15 Дел 2.6: LED светло на основната плоча …………………………………………………. 19 Дел 2.7: Копче за ресетирање ……………………………………………………………………… 21 Дел 2.8: ЈTAG Интерфејс ………………………………………………………………… 23 Дел 2.10: Интерфејс за напојување на основната плоча …………………………………. 24 Дел 2.11: Конектори од одбор до табла ……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… …………25 Дел 2.12: Структурен дијаграм ………………………………………………………………..32 Дел 2.13: Носачка табла ……………………………………… …………………………………………. дел 33: PCIe x3 интерфејс …………………………………………………………………………….. 34 Дел 3.1: HDMI излезен интерфејс ……………………………………………… ………….34 Дел 3.2: HDMI влезен интерфејс ……………………………………………………………………………35 Дел 3.3: Слот за SD картичка ………………………………… ……………………………………… 4 Дел 38: USB кон сериска порта ………………………………………………………………………………………………… ………………………………………………………………….3.4 Дел 40: Заглавие за проширување ………………………………………………………………… 3.5 Дел 42: ЈTAG Интерфејс ……………………………………………………………. 51

www.alinx.com

3/57

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 3.11: XADC интерфејс (не е инсталиран стандардно) ………………………….. 52 Дел 3.12: копчиња ………………………………………………………………………… …………53 Дел 3.13: LED светло…………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… ………………………………………54

www.alinx.com

4/57

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Оваа платформа за развој на ARTIX-7 FPGA (Модул: AX7203) го усвојува режимот на основна плоча + носачка плоча, што е погодно за корисниците да ја користат основната плоча за секундарен развој.
Во дизајнот на носачката плоча, имаме проширено богатство на интерфејси за корисниците, како што се 1 интерфејс PCIex4, 2 гигабитни етернет интерфејси, 1 интерфејс за излез HDMI, 1 интерфејс за влез HDMI, интерфејс Uart, слот за SD картичка итн. Ги задоволува барањата на корисникот за PCIe размена на податоци со голема брзина, обработка на видео пренос и индустриска контрола. Тоа е „разноврсна“ платформа за развој на ARTIX-7 FPGA. Овозможува можност за брз видео пренос, предвалидација и пост-апликација на мрежна и оптичка комуникација и обработка на податоци. Овој производ е многу погоден за студенти, инженери и други групи ангажирани во развојот на ARTIX-7FPGA.

www.alinx.com

5/57

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 1: Вовед одбор за развој на FPGA
Целата структура на развојната табла AX7203 FPGA е наследена од нашиот конзистентен модел на основна плоча + носачка плоча. Помеѓу основната плоча и носечката плоча се користи меѓуплочки конектор со голема брзина.
Основната табла е главно составена од FPGA + 2 DDR3 + QSPI FLASH, која ги презема функциите за обработка на податоци со голема брзина и складирање на FPGA, брзо читање и пишување податоци помеѓу FPGA и два DDR3, ширината на битот на податоци е 32 бита, а пропусниот опсег на целиот систем е до 25Gb. /s (800M*32bit); Двата DDR3 капацитети се до 8 Gbit, што ја задоволува потребата за високи бафери за време на обработката на податоците. Избраниот FPGA е чипот XC7A200T од серијата ARTIX-7 на XILINX, во пакетот BGA 484. Фреквенцијата на комуникација помеѓу XC7A200T и DDR3 достигнува 400 Mhz, а брзината на пренос на податоци е 800 Mhz, што целосно ги задоволува потребите за високо-канална обработка на податоци со голема брзина. Дополнително, XC7A200T FPGA располага со четири GTP брзи примопредаватели со брзини до 6.6 Gb/s по канал, што го прави идеален за комуникации со оптички влакна и PCIe податочни комуникации.
Носачката плоча AX7203 го проширува својот богат периферен интерфејс, вклучувајќи 1 интерфејс PCIex4, 2 гигабитни етернет интерфејси, 1 интерфејс за излез HDMI, 1 интерфејс за влез HDMI, 1 интерфејс Uart, 1 слот за SD картичка, интерфејс за конектор XADC, 2-насочно проширување со 40 пински заглавие, некои копчиња, LED и EEPROM коло.

www.alinx.com

6/57

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Слика 1-1-1: Шематски дијаграм на AX7203 Преку овој дијаграм, можете да ги видите интерфејсите и функциите што ги содржи одборот за развој на AX7203 FPGA: Artix-7 FPGA основна плоча
Основната плоча се состои од XC7A200T + 8Gb DDR3 + 128Mb QSPI FLASH. Постојат два високопрецизни Sitime LVDS диференцијални кристали, еден на 200 MHz, а другиот на 125 MHz, обезбедувајќи стабилен влез на часовникот за FPGA системите и GTP модулите. 1-канален PCIe x4 интерфејс Поддржува PCI Express 2.0 стандард, обезбедува PCIe x4 интерфејс за пренос на податоци со голема брзина, стапка на комуникација со еден канал до 5 GBaud 2-канален Gigabit Ethernet интерфејс RJ-45 Интерфејс Gigabit Ethernet интерфејс чипот користи Micrel's KSZ9031RPHNX Ether да обезбеди мрежни комуникациски услуги на корисниците.

www.alinx.com

7/57

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Чипот KSZ9031RNX поддржува мрежни стапки на пренос од 10/100/1000 Mbps; целосно дуплекс и прилагодлив. 1-канален HDMI излезен интерфејс Чипот за кодирање SIL9134 HDMI на Silion Image е избран да поддржува излез до 1080P@60Hz и да поддржува 3D излез. 1-канален HDMI влезен интерфејс Избран е чип за декодер за HDMI SIL9013 на Silion Image, кој поддржува влез до 1080P@60Hz и поддржува излез на податоци во различни формати. 1-канален Uart до USB интерфејс 1 Uart кон USB интерфејс за комуникација со компјутерот за дебагирање на корисникот. Чипот за сериска порта е USB-UAR чипот на Silicon Labs CP2102GM, а USB-интерфејсот е MINI USB-интерфејсот. Држач за микро SD-картичка Држач за микро SD-картичка со 1 приклучок, поддршка за SD режим и режим SPI EEPROM Вграден IIC интерфејс EEPROM 24LC04 Двонасочна порта за проширување со 2 пински Двонасочна порта за проширување на теренот од 40 милиметри може да се поврзе со различни ALINX модули (двогледна камера, TFT LCD екран, AD модул со голема брзина итн.). Приклучокот за проширување содржи 2 канално напојување од 40V, 2.54 канално напојување од 1V, тринасочно заземјување, 5 порта за IO. ЈTAG Интерфејс Стандарден 10-пински растојание од 0.1 инчи JTAG порти за преземање и дебагирање на програмата FPGA. клучеви 2 клучеви; 1 клуч за ресетирање (на основната плоча) LED светло 5 кориснички LED диоди (1 на основната плоча и 4 на таблата за носач)

www.alinx.com

8/57

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 2: AC7200 Core Board Вовед
AC7200 (модел на основна плоча, истиот подолу) основна плоча FPGA, таа се заснова на XILINX's ARTIX-7 series 200T AC7200-2FGG484I. Тоа е основна плоча со високи перформанси со голема брзина, висок пропусен опсег и висок капацитет. Погоден е за комуникација со податоци со голема брзина, обработка на видео слики, брзо стекнување податоци итн.
Оваа основна плоча AC7200 користи две парчиња MICRON's MT41J256M16HA-125 DDR3 чип, секој DDR има капацитет од 4 Gbit; два DDR чипови се комбинираат во 32-битна ширина на магистралата за податоци, а пропусниот опсег на податоци за читање/запишување помеѓу FPGA и DDR3 е до 25 Gb; таквата конфигурација може да ги задоволи потребите за обработка на податоци со висок пропусен опсег.
Јадрената плоча AC7200 проширува 180 стандардни IO порти од 3.3V ниво, 15 стандардни IO порти од 1.5V ниво и 4 пара GTP диференцијални сигнали со голема брзина RX/TX. За корисниците на кои им треба многу IO, оваа основна плоча ќе биде добар избор. Покрај тоа, рутирањето помеѓу чипот FPGA и интерфејсот е еднаква на должина и диференцијална обработка, а големината на основната плоча е само 45*55 (мм), што е многу погодно за секундарен развој.

www.alinx.com

9/57

ARTIX-7 FPGA Development Board AX7203 Упатство за употреба AC7200 Core Board (предна View)

AC7200 Core Board (задна View)
Дел 2.1: FPGA чип
Како што споменавме погоре, моделот FPGA што го користиме е AC7200-2FGG484I, кој припаѓа на серијата Artix-7 на Xilinx. Оценката за брзина е 2, а температурната оценка е индустриска оценка. Овој модел е пакет FGG484 со 484 пинови. Правила за именување на чипови Xilinx ARTIX-7 FPGA како подолу

Дефиниција на специфичен модел на чип на серијата ARTIX-7

www.alinx.com

10 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

FPGA чип на одборот Главните параметри на FPGA чипот AC7200 се како што следува

Име на логички ќелии
Парчиња CLB флип-флопови Блокирајте RAMkb DSP парчиња
PCIe Gen2 XADC
Степен на брзина на GTP трансивер
Степен на температура

Специфични параметри 215360 33650 269200 13140 740 1
1 XADC,12bit, 1Mbps AD 4 GTP6.6Gb/s max -2 Индустриски

FPGA систем за напојување Artix-7 FPGA напојувања се V , CCINT V , CCBRAM V , CCAUX VCCO, VMGTAVCC и V . MGTAVTT VCCINT е јадрото FPGA за напојување, кое треба да се поврзе на 1.0V; VCCBRAM е пин за напојување на FPGA блок RAM меморија, поврзете се на 1.0V; VCCAUX е FPGA помошен пин за напојување, поврзете 1.8V; VCCO е томtagе од

www.alinx.com

11 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
секоја БАНКА на FPGA, вклучувајќи ги BANK0, BANK13~16, BANK34~35. На основната плоча AC7200 FPGA, BANK34 и BANK35 треба да се поврзат со DDR3, т.tagПриклучокот на БАНКА е 1.5V, а волtage на друга БАНКА е 3.3V. VCCO на BANK15 и BANK16 се напојува со LDO и може да се смени со замена на LDO чипот. VMGTAVCC е снабдување voltage на FPGA внатрешен GTP трансивер, поврзан на 1.0V; VMGTAVTT е завршниот томtage на GTP примопредавател, поврзан на 1.2V.
Системот Artix-7 FPGA бара секвенцата за вклучување да се напојува со VCCINT, потоа VCCBRAM, потоа VCCAUX и на крајот VCCO. Ако VCCINT и VCCBRAM имаат ист томtagд, тие можат да се напојуваат во исто време. Редоследот на моќта outages е обратна. Редоследот на вклучување на GTP трансиверот е VCCINT, потоа VMGTAVCC, па VMGTAVTT. Ако VCCINT и VMGTAVCC имаат ист томtagд, тие можат да се напојуваат во исто време. Редоследот на исклучување е токму спротивна од низата за вклучување.
Дел 2.2: Активен диференцијален кристал
Јадрената плоча AC7200 е опремена со два активни диференцијални кристали Sitime, едниот е 200 MHz, моделот е SiT9102-200.00 MHz, главниот системски часовник за FPGA и се користи за генерирање на контролен часовник DDR3; другиот е 125MHz, моделот е SiT9102 -125MHz, влез за референтен часовник за GTP примопредаватели.
Дел 2.3: Активен диференцијален часовник од 200 Mhz
G1 на Слика 3-1 е 200M активниот диференцијален кристал кој го обезбедува изворот на часовникот на системот за развојна табла. Кристалниот излез е поврзан со глобалниот часовник BANK34 MRCC (R4 и T4) на FPGA. Овој диференцијален часовник од 200 Mhz може да се користи за да се придвижи корисничката логика во FPGA. Корисниците можат да ги конфигурираат PLL и DCM во FPGA за да генерираат часовници со различни фреквенции.

www.alinx.com

12 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Шема на активни диференцијални кристали од 200 Mhz

Активен диференцијален кристал од 200 Mhz на основната плоча

Доделување на иглички на диференцијален часовник од 200 Mhz
Име на сигналот SYS_CLK_P SYS_CLK_N

FPGA PIN R4 T4

Дел 2.4: Активен диференцијален кристал 148.5 Mhz
G2 е активниот диференцијален кристал од 148.5 Mhz, кој е референтен влезен часовник што се обезбедува на GTP модулот во FPGA. Излезот на кристалот е поврзан со пиновите на часовникот GTP BANK216 MGTREFCLK0P (F6) и MGTREFCLK0N (E6) на FPGA.

www.alinx.com

13 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Шема на активни диференцијални кристали од 148.5 Mhz

Активен диференцијален кристал од 1148.5 Mhz на основната плоча

Доделување на иглички на диференцијален часовник од 125 Mhz

Нето име

FPGA PIN

MGT_CLK0_P

F6

MGT_CLK0_N

E6

www.alinx.com

14 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Дел 2.5: DDR3 DRAM

Основната плоча FPGA AC7200 е опремена со два Micron 4Gbit (512MB) DDR3 чипови, модел MT41J256M16HA-125 (компатибилен со MT41K256M16HA-125). DDR3 SDRAM има максимална работна брзина од 800 MHz (стапка на податоци 1600 Mbps). Меморискиот систем DDR3 е директно поврзан со меморискиот интерфејс на BANK 34 и BANK35 на FPGA. Специфичната конфигурација на DDR3 SDRAM е прикажана во Табела 4-1.

Бит број U5, U6

Чип модел MT41J256M16HA-125

Капацитет 256M x 16bit

Фабрички микрон

Конфигурација на DDR3 SDRAM

Хардверскиот дизајн на DDR3 бара строго разгледување на интегритетот на сигналот. Целосно го разгледавме соодветниот отпорник/отпорност на терминалот, контролата на импедансата на трагата и контролата на должината на трагата во дизајнот на колото и дизајнот на ПХБ за да обезбедиме голема брзина и стабилна работа на DDR3.

Шема на DDR3 DRAM

www.alinx.com

15 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

DDR3 на основната плоча

Доделување на пиновите за DDR3 DRAM:

Нето име

Име на FPGA PIN

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

B1

DDR3_DQ [7]

IO_L4P_T0_35

E2

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

H3

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

G3

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

H2

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

H5

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

J1

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

J5

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

K1

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

H4

DDR3_DQ [16]

IO_L18N_T2_35

L4

DDR3_DQ [17]

IO_L16P_T2_35

M3

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

L3

DDR3_DQ [19]

IO_L17N_T2_35

J6

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

K3

DDR3_DQ [21]

IO_L17P_T2_35

K6

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

J4

DDR3_DQ [23]

IO_L18P_T2_35

L5

DDR3_DQ [24]

IO_L20N_T3_35

P1

DDR3_DQ [25]

IO_L19P_T3_35

N4

DDR3_DQ [26]

IO_L20P_T3_35

R1

DDR3_DQ [27]

IO_L22N_T3_35

N2

DDR3_DQ [28]

IO_L23P_T3_35

M6

DDR3_DQ [29]

IO_L24N_T3_35

N5

DDR3_DQ [30]

IO_L24P_T3_35

P6

DDR3_DQ [31]

IO_L22P_T3_35

P2

DDR3_DM0

IO_L4N_T0_35

D2

DDR3_DM1

IO_L8N_T1_AD14N_35

G2

DDR3_DM2

IO_L16N_T2_35

M2

DDR3_DM3

IO_L23N_T3_35

M5

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

U3

www.alinx.com

17 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_BA[2] DDR3_RA DDR0_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Дел 2.6: QSPI Flash

Основната плоча FPGA AC7200 е опремена со еден 128MBit QSPI FLASH, а моделот е W25Q256FVEI, кој користи 3.3V CMOS voltagе стандард. Поради неиспарливиот карактер на QSPI FLASH, може да се користи како уред за подигање за системот за складирање на сликата за подигање на системот. Овие слики главно вклучуваат FPGA бит files, код на апликацијата ARM, код на основна апликација и други кориснички податоци fileс. Прикажани се специфичните модели и сродните параметри на QSPI FLASH.

Позиција U8

Модел N25Q128

Капацитет 128M Bit

Фабрика Numonyx

QSPI FLASH Спецификација
QSPI FLASH е поврзан со наменските пинови на BANK0 и BANK14 на FPGA чипот. Пинот на часовникот е поврзан со CCLK0 на BANK0, а другите сигнали за избор на податоци и чип се поврзани со пиновите D00~D03 и FCS на BANK14 соодветно. Ја прикажува хардверската врска на QSPI Flash.

Шематски распоред на QSPI Flash QSPI Flash пинови:

www.alinx.com

19 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Нето име QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA PIN Име CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

QSPI на Основниот одбор

www.alinx.com

20 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 2.7: LED светло на основната плоча
Има 3 црвени LED светла на основната плоча AC7200 FPGA, од кои едното е индикаторското светло за напојување (PWR), едното е LED светлото за конфигурација (ГОТОВО) и едното е LED светлото за корисникот. Кога основната плоча се напојува, индикаторот за напојување ќе светне; кога ќе се конфигурира FPGA, ќе светне сијаличката за конфигурација. Корисничката LED светилка е поврзана со IO на BANK34, корисникот може да го контролира вклучувањето и исклучувањето на светлото преку програмата. Кога IO voltage поврзана со корисничката LED е висока, корисничката LED е исклучена. Кога врската IO волtage е ниска, корисничката LED ќе светне. Шематскиот дијаграм на хардверската врска со LED светло е прикажан:

LED светла на основната плоча Шема

LED светла на основната плоча Кориснички LED диоди Доделување пинови

Име на сигналот LED1

Име на пин FPGA IO_L15N_T2_DQS_34

FPGA Пин број W5

Опис Корисничка LED

www.alinx.com

21 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 2.8: Копче за ресетирање
Има копче за ресетирање на основната плоча AC7200 FPGA. Копчето за ресетирање е поврзано со нормалната IO на BANK34 на FPGA чипот. Корисникот може да го користи ова копче за ресетирање за да ја иницијализира програмата FPGA. Кога ќе се притисне копчето во дизајнот, сигналот voltage влезот во IO е низок, а сигналот за ресетирање е валиден; кога копчето не е притиснато, влезот на сигналот до IO е висок. Шематскиот дијаграм на поврзувањето на копчето за ресетирање е прикажан:

Шема на копче за ресетирање

Копче за ресетирање на доделувањето на пиновите на копчето за ресетирање на Core Board

Име на сигналот RESET_N

Име на пин ZYNQ IO_L17N_T2_34

ZYNQ Пин број T6

Опис Ресетирање на системот FPGA

www.alinx.com

22 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 2.9: ЈTAG Интерфејс
TheTAG тест штекерот J1 е резервиран на основната плоча AC7200 за JTAG преземање и дебагирање кога основната плоча се користи сама. Сликата е шематски дел од ЈTAG порта, која вклучува TMS, TDI, TDO, TCK. , GND, +3.3V овие шест сигнали.

JTAG Шема на интерфејс ЈTAG интерфејсот J1 на основната плоча AC7200 FPGA користи 6-пински 2.54 мм на теренот за тестирање дупка со еден ред. Ако треба да го користите ЈTAG поврзување со дебагирање на основната плоча, треба да залемете 6-пински заглавие на пиновите со еден ред. покажува ЈTAG интерфејс J1 на основната плоча AC7200 FPGA.
JTAG Интерфејс на основната плоча

www.alinx.com

23 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 2.10: Моќен интерфејс на основната плоча
За да може основната плоча AC7200 FPGA да работи сама, основната плоча е резервирана со интерфејсот за напојување 2PIN (J3). Кога корисникот ја напојува основната плоча преку 2PIN интерфејс за напојување (J3), таа не може да се напојува преку носачката плоча. Во спротивно, може да дојде до моментален конфликт.
Моќен интерфејс на основната плоча

www.alinx.com

24 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 2.11: Конектори од одбор до табла
Основната плоча има вкупно четири конектори со голема брзина од таблата до плочата. Основната плоча користи четири 80-пински меѓуплочки конектори за поврзување со носачката плоча. Приклучокот за IO на FPGA е поврзан со четирите конектори со диференцијално рутирање. Растојанието на пиновите на конекторите е 0.5 мм, вметнете ги конекторите на таблата до таблата на носачот за пренос на податоци со голема брзина.
Основната плоча има вкупно четири конектори со голема брзина од таблата до плочата. Основната плоча користи четири 80-пински меѓуплочки конектори за поврзување со носачката плоча. Приклучокот за IO на FPGA е поврзан со четирите конектори со диференцијално рутирање. Растојанието на пиновите на конекторите е 0.5 мм, вметнете ги конекторите на таблата до таблата на носачот за пренос на податоци со голема брзина.

Конектори од одбор до табла CON1 Конектори од 80 пински табла на табла CON1, кои се користат за поврзување
со напојувањето VCCIN (+5V) и заземјување на носачката плоча, продолжете ги нормалните IO на FPGA. Овде треба да се забележи дека 15 пинови на CON1 се поврзани на IO портот на BANK34, бидејќи конекцијата BANK34 е поврзана со DDR3. Затоа, тtagСтандардот на сите IO на оваа БАНКА34 е 1.5V. Пин Доделување на табла на конекторите на плочата CON1

CON1 Пин PIN1 PIN3 PIN5 PIN7 PIN9

Име на сигналот
VCCIN VCCIN VCCIN VCCIN GND

FPGA Пин Voltagд Ниво

–

+5 V

–

+5 V

–

+5 V

–

+5 V

–

Земјата

CON1 Пин PIN2 PIN4 PIN6 PIN8 PIN10

Име на сигналот
VCCIN VCCIN VCCIN VCCIN
ГНД

FPGA Пин Voltagд Ниво

–

+5 V

–

+5 V

–

+5 V

–

+5 V

–

Земјата

www.alinx.com

25 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PINXNUMX PINXNUMX PINXNUMX PINXNUMX

NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_P18_V34 XADC_VP NC NC GND B19_L34_N B19_L16_P B1_L16_N B1_L16_P GND B4_L16_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 1.5V 1.5V Заземјување 1.5V 1.5V 1.5V 1.5V Заземјување ADC ADC Земјата 3.3V 3.3V 3.3V 3.3V Заземјување

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PINXNUMX PINXNUMX PINXNUMX PINXNUMX

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N GND34_P21_N L34_N GND NC B21_L34 B22_L34_P B22_L34_N GND NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 -

Заземјување 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 1.5V 1.5V Заземјување 1.5V 1.5V 1.5V 1.5V XNUMXV Заземјување

U7

1.5V

W9

1.5V

Y9

1.5V

–

Земјата

–

–

–

–

–

–

–

–

–

Земјата

–

–

www.alinx.com

26 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Конектори од одбор до табла CON2 Заглавието на женското поврзување со 80 пинови CON2 се користи за продолжување на нормалата
IO на BANK13 и BANK14 на FPGA. волtagСтандардите на двете БАНКИ се 3.3V. Пин Доделување на табла на конекторите на плочата CON2

CON1 Пин

Име на сигналот

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

ПИН9

ГНД

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

ПИН19

ГНД

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

ПИН29

ГНД

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

ПИН39

ГНД

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA пин W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

Voltage Ниво 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V3.3.V3.3.

CON1 PIN PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48

Име на сигналот
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGA Пин Voltage

Ниво

V17

3.3V

W17

3.3V

U15

3.3V

V15

3.3V

–

Земјата

AB21

3.3V

AB22

3.3V

AA21

3.3V

AA20

3.3V

–

Земјата

AB20

3.3V

AA19

3.3V

AA18

3.3V

AB18

3.3V

–

Земјата

Т20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

Земјата

Т21

3.3V

U21

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

27 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V 3.3V

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V 3.3V

Конектори од одбор до табла CON3 80-пинскиот конектор CON3 се користи за продолжување на нормалната IO на
BANK15 и BANK16 на FPGA. Покрај тоа, четворица ЈTAG сигналите се исто така поврзани со носачката плоча преку конекторот CON3. волtagСтандардите на BANK15 и BANK16 може да се прилагодат со LDO чип. Стандардното инсталирано LDO е 3.3V. Ако сакате да емитувате други стандардни нивоа, можете да го замените со соодветен LDO. Пин Доделување на табла на конекторите на плочата CON3

CON1 PIN PIN1 PIN3 PIN5 PIN7

Име на сигналот
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA пин J16 F15 G17 G18

Voltagд Ниво

CON1 Пин

3.3V PIN2

3.3V PIN4

3.3V PIN6

3.3V

ПИН8

Име на сигналот
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGA Пин Voltagд Ниво

М17

3.3V

F21

3.3V

A21

3.3V

B21

3.3V

www.alinx.com

28 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN ИН57

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
К13 К14 М13 Л13
L19 L20 K17 J17 L16 K16 L14 L15 M15

Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN ИН58

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
К19 К18 М21 Л21
N20 M20 N19 N18
М18

Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V

www.alinx.com

29 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

PIN73 B15_L24_N

М16

3.3V

PIN74 B15_L16_N

L18

3.3V

ПИН75

NC

–

ПИН76

NC

–

PIN77 FPGA_TCK

V12

3.3V

ПИН78

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

U13

3.3V

PIN80 FPGA_TMS

Т13

3.3V

Конектори од одбор до табла CON4 80-пинскиот конектор CON4 се користи за продолжување на нормалниот IO и GTP
брзи податоци и такт сигнали на FPGA BANK16. волtagСтандардот на IO-портата на BANK16 може да се прилагоди со LDO чип. Стандардното инсталирано LDO е 3.3V. Ако корисникот сака да емитува други стандардни нивоа, може да се замени со соодветно LDO. Сигналите за податоци и часовникот со голема брзина на GTP се строго диференцијални насочени на основната плоча. Линиите за податоци се еднакви по должина и се чуваат на одреден интервал за да се спречат пречки во сигналот. Пин Доделување на табла на конекторите на плочата CON4

CON1 PIN PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29

Име на сигналот
NC NC

FPGA Пин Voltagе Ниво -
–

CON1 Пин NC NC

NC

–

NC

NC

–

NC

GND NC

–

PIN10 за заземјување

–

ПИН12

NC

–

ПИН14

ГНД

–

PIN16 за заземјување

MGT_TX3_P

D7 Диференцијален PIN18

MGT_TX3_N

C7 Диференцијален PIN20

ГНД

–

PIN22 за заземјување

MGT_RX3_P D9 Диференцијален PIN24

MGT_RX3_N

C9 Диференцијален PIN26

ГНД

– Земјата

ПИН28

MGT_TX1_P

D5 Диференцијален PIN30

Име на сигнал FPGA Пин Voltage

Ниво

–

NC

–

NC

–

NC

–

NC

ГНД

–

Земјата

MGT_TX2_P

Б6 Диференцијал

MGT_TX2_N

А6 диференцијал

ГНД

–

Земјата

MGT_RX2_P

Б10 Диференцијал

MGT_RX2_N

А10 диференцијал

ГНД

–

Земјата

MGT_TX0_P

Б4 Диференцијал

MGT_TX0_N

А4 диференцијал

ГНД

–

Земјата

MGT_RX0_P

Б8 Диференцијал

www.alinx.com

30 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 -

Диференцијална основа
Диференцијален диференцијален
Заземјување 3.3V 3.3V 3.3V 3.3V
Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V Заземјување 3.3V 3.3V 3.3V 3.3V

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

А8 диференцијал

–

Земјата

F10 Диференцијал

Е10 диференцијал

–

Земјата

F16

3.3V

Е17

3.3V

C14

3.3V

C15

3.3V

–

Земјата

A13

3.3V

A14

3.3V

D17

3.3V

C17

3.3V

–

Земјата

Е19

3.3V

D19

3.3V

B20

3.3V

A20

3.3V

–

Земјата

F19

3.3V

F20

3.3V

C22

3.3V

B22

3.3V

–

www.alinx.com

31 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 2.12: Напојување
AC7200 FPGA Основната плоча се напојува со DC5V преку носачка плоча и се напојува со интерфејсот J3 кога се користи самостојно. Внимавајте да не напојувате со J3 интерфејсот и носачот истовремено за да избегнете оштетување. Дијаграмот за дизајнирање на напојување на таблата е прикажан во.

Шема за напојување на основната плоча

Развојната плочка се напојува со +5V и се претвора во +3.3V, +1.5V, +1.8V, +1.0V четиринасочно напојување преку четири DC/DC чип за напојување TLV62130RGT. Излезната струја може да биде до 3А по канал. VCCIO е генериран од еден LDOSPX3819M5-3-3. VCCIO главно ги снабдува со електрична енергија BANK15 и BANK16 на FPGA. Корисниците можат да го променат IO на BANK15,16 во различни voltagе стандарди со замена на нивниот LDO чип. 1.5V Ги генерира VTT и VREF voltagе потребно од DDR3 преку TPS51200 на TI. Напојувањето од 1.8 V MGTAVTT MGTAVCC за GTP трансиверот е генерирано од чипот TPS74801 на TI. Функциите на секоја дистрибуција на енергија се прикажани во следната табела:

www.alinx.com

32 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Напојување +1.0V +1.8V +3.3V +1.5V
VREF,VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX (+1.8V)

Функција FPGA Core Voltage FPGA помошен волtage, TPS74801 напојување VCCIO на Bank0, Bank13 и Bank14 на FPGA, QSIP FLASH, Clock Crystal DDR3, Bank34 и Bank35 на FPGA
DDR3 FPGA Bank15, Bank16 GTP трансивер банка216 од FPGA GTP трансивер банка216 од FPGA

Бидејќи напојувањето на Artix-7 FPGA има услов за секвенца на вклучување, во дизајнот на колото, ние дизајниравме според барањата за енергија на чипот, а вклучувањето е 1.0V->1.8V->(1.5 V, 3.3V, VCCIO) и 1.0V-> MGTAVCC -> MGTAVTT, дизајнот на колото за да се обезбеди нормално функционирање на чипот.

Дел 2.13: Структурен дијаграм

www.alinx.com

33 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 3: Носач одбор

Дел 3.1: Носач на табла Вовед
Преку претходното воведување на функцијата, можете да ја разберете функцијата на делот за носечка табла
1-канален PCIe x4 интерфејс за пренос на податоци со голема брзина 2-канален интерфејс 10/100M/1000M Ethernet RJ-45 интерфејс 1-канален HDMI видео влезен интерфејс 1-канален HDMI видео интерфејс излезен интерфејс 1-канален USB Uart интерфејс за комуникација 1 слот за SD-картичка XADA интерфејс EEPROM 2-канални 40-пински порти за проширување JTAG интерфејс за дебагирање 2 независни копчиња 4 кориснички LED светла

www.alinx.com

34 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Дел 3.2: Гигабитен етернет интерфејс

Развојната табла AX7203 FPGA им овозможува на корисниците 2-канални

Гигабитна мрежна комуникациска услуга преку Micrel KSZ9031RNX

Етернет PHY чип. Чипот KSZ9031RNX поддржува 10/100/1000 Mbps

мрежна стапка на пренос и комуницира со FPGA преку GMII

интерфејс. KSZ9031RNX поддржува MDI/MDX адаптација, различна брзина

адаптации, адаптација Master/Slave и поддршка за MDIO автобус за PHY

управување со регистарот.

KSZ9031RNX ќе го открие статусот на ниво на некои специфични IO

да се одреди нивниот режим на работа откако ќе се вклучи. Табелата 3-1-1 го опишува

стандардните информации за поставување откако ќе се вклучи GPHY чипот.

Инструкции за игла за конфигурација

Конфигурациска вредност

PHYAD [2:0] CLK125_MK
SELRGV AN[1:0] RX Delay TX Delay

MDIO/MDC режим PHY адреса 3.3V, 2.5V, 1.5/1.8V волtagд избор Конфигурација за автоматско преговарање
RX часовник 2 секунди одложување TX часовник 2 секунди одложување на изборот на RGMII или GMII

Адреса PHY 011 3.3V
(10/100/1000M) приспособливо одложување на GMII

Табела 3-2-1: Стандардна конфигурациска вредност на чипот PHY

Кога мрежата е поврзана на Gigabit Ethernet, преносот на податоци на FPGA и PHY чипот KSZ9031RNX се доставува преку магистралата GMII, часовникот на преносот е 125 Mhz. Часовникот за примање E_RXC го обезбедува чипот PHY, часовникот за пренос E_GTXC го обезбедува FPGA, а податоците се sampводени на растечкиот раб на часовникот.
Кога мрежата е поврзана на 100M Ethernet, преносот на податоци на FPGA и PHY чипот KSZ9031RNX се доставува преку магистралата GMII, тактот на преносот е 25Mhz. Приемниот часовник E_RXC го обезбедува чипот PHY, часовникот за пренос E_GTXC го обезбедува FPGA, а податоците се

www.alinx.com

35 /

ARTIX-7 FPGA Development Board AX7203 Упатство за употреба sampводени на растечкиот раб на часовникот.
Слика 3-2-1: Шема на Gigabit Ethernet интерфејс

Слика 3-3-2: Gigabit Ethernet интерфејс на таблата Carrier

www.alinx.com

36 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Доделувањата на пиновите на Gigabit Ethernet Chip PHY1 се како што следува

Име на сигналот E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_RES_MDETIO

FPGA пински број E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

Опис PHY1 RGMII преносен часовник
PHY1 Бит за пренос на податоци0 PHY1 бит за пренос на податоци1 PHY1 бит за пренос на податоци2 PHY1 за пренос на податоци бит3 PHY1 пренесување Овозможи сигнал PHY1 RGMII Часовник за примање PHY1 бит за примање податоци0 PHY1 бит за примање податоци1 PHY1 за примање податоци за бит2 PHY1 за управување со податоци Управување со PHY3 Податоци
Сигнал за ресетирање PHY1

Доделувањата на пиновите на Gigabit Ethernet Chip PHY2 се како што следува

Име на сигналот E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_RES_MDETIO

FPGA Пин број A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

Опис PHY2 RGMII преносен часовник
PHY2 Бит за пренос на податоци0 PHY2 бит за пренос на податоци1 PHY2 бит за пренос на податоци2 PHY2 за пренос на податоци бит3 PHY2 пренесување Овозможи сигнал PHY2 RGMII Часовник за примање PHY2 бит за примање податоци0 PHY2 бит за примање податоци1 PHY2 за примање податоци за бит2 PHY2 за управување со податоци Управување со PHY3 Податоци
Сигнал за ресетирање PHY2

www.alinx.com

37 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 3.3: интерфејс PCIe x4
Развојната плоча AX7203 FPGA обезбедува интерфејс PCIe x4 за брз пренос на податоци од индустриско ниво. Интерфејсот на картичката PCIE е во согласност со стандардните електрични спецификации на картичката PCIe и може да се користи директно на слотот x4 PCIe на обичен компјутер.
Сигналите за пренос и примање на интерфејсот PCIe се директно поврзани со GTP трансиверот на FPGA. Четирите канали на TX и RX сигнали се поврзани со FPGA во диференцијални сигнали, а брзината на комуникација со еден канал може да биде до 5G бит пропусен опсег. Референтниот часовник PCIe е обезбеден на плочката за развој на AX7203 FPGA со слотот PCIe на компјутерот со референтна фреквенција на часовникот од 100 Mhz.
Дизајнерскиот дијаграм на интерфејсот PCIe на развојната плочка AX7203 FPGA е прикажан на Слика 3-3-1, каде што сигналот за пренос на TX и сигналот на референтниот часовник CLK се поврзани во режим на спојување со наизменична струја.

Слика 3-3-1: шематски PCIex4

www.alinx.com

38 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Слика 3-3-2: PCIex4 на таблата Carrier

Доделување пинови за интерфејс PCIex4:

Име на сигналот

FPGA пин

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

B8

PCIE_RX1_N

A8

PCIE_RX2_P

B10

PCIE_RX2_N

A10

PCIE_RX3_P

D9

PCIE_RX3_N

C9

PCIE_TX0_P

D5

PCIE_TX0_N

C5

PCIE_TX1_P

B4

PCIE_TX1_N

A4

PCIE_TX2_P

B6

PCIE_TX2_N

A6

PCIE_TX3_P

D7

PCIE_TX3_N

C7

PCIE_CLK_P

F10

PCIE_CLK_N

Е10

Опис PCIE Канал 0 Податоци добиваат позитивен PCIE канал 0 Податоци примаат негативен PCIE канал 1 Податоци примаат позитивен PCIE канал 1 Податоци примаат негативен PCIE Канал 2 Податоци примаат позитивен PCIE канал 2 Податоци примаат негативен PCIE канал 3 Податоци примаат позитивен PCIE канал 3 податоци примаат негативен Канал 0 пренос на податоци позитивен PCIE Канал 0 пренос на податоци негативен PCIE Канал 1 пренос на податоци позитивен PCIE канал 1 пренос на податоци негативен PCIE Канал 2 Пренос на податоци позитивен PCIE Канал 2 Пренос на податоци негативен PCIE Канал 3 пренос на податоци позитивен PCIE Канал 3 пренос на податоци негативен
Референтен часовник PCIE Позитивен Референтен часовник PCIE Негативен

www.alinx.com

39 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 3.4: HDMI излезен интерфејс
Излезен интерфејс HDMI, изберете чип за кодирање SIL9134 HDMI (DVI) на Silion Image, поддршка до излез од 1080P@60Hz, поддршка за 3D излез.
IIC конфигурацискиот интерфејс на SIL9134 е исто така поврзан со IO на FPGA. SIL9134 е иницијализиран и контролиран со програмирање FPGA. Хардверското поврзување на излезниот интерфејс HDMI е прикажано на Слика 3-4-1.

Слика 3-4-1: Шема за излез на HDMI

Слика 3-4-1: HDMI излез на таблата Carrier

www.alinx.com

40 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Доделување пинови за влез HDMI:
Име на сигналот 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D [5] 9134 6_D[9134] 7_D[9134] 8_D[ 9134] 9_D[9134] 10_D[9134] 11_D[9134] 12_D[9134] 13_D[9134] 14_D[9134] 15_D[9134] 16_D[9134] 17_D9134[18_9134] ] 19_D[9134]

FPGA пин J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 M16 L18 M18 N18 N19 M20 N20 L21 M21

www.alinx.com

41 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 3.5: HDMI влезен интерфејс
Излезен интерфејс HDMI, изберете чип за декодер за HDMI SIL9013 на Silion Image, поддржувајте влез до 1080P@60Hz и поддржувајте излез на податоци во различни формати.
IIC конфигурацискиот интерфејс на SIL9013 е поврзан со IO на FPGA. SIL9013 е иницијализиран и контролиран преку програмирање FPGA. Хардверското поврзување на HDMI влезниот интерфејс е прикажано на Слика 3-5-1.

Слика 3-5-1: Шема за влез на HDMI

Слика 3-5-2: Влез HDMI на таблата Carrier

www.alinx.com

42 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Доделување пинови за влез HDMI:
Име на сигналот 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D [5] 9013 6_D[9013] 7_D[9013] 8_D[ 9013] 9_D[9013] 10_D[9013] 11_D[9013] 12_D[9013] 13_D[9013] 14_D[9013] 15_D[9013] 16_D[9013] 17_D9013[18_9013] ] 19_D[9013]

FPG PIN број H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Дел 3.6: Слот за SD картичка
SD-картичката (Secure Digital Memory Card) е мемориска картичка базирана на процесот на полупроводничка флеш меморија. Тој беше завршен во 1999 година со јапонскиот концепт предводен од Panasonic, а учесниците Toshiba и SanDisk од САД спроведоа значителни истражувања и развој. Во 2000 година, овие компании ја лансираа SD Association (Secure Digital Association), која има силна постава и привлече голем број продавачи. Тие вклучуваат IBM, Microsoft, Motorola, NEC, Samsung и други. Водени од овие водечки производители, SD-картичките станаа најкористената мемориска картичка кај дигиталните уреди за широка потрошувачка.
SD-картичката е многу вообичаен уред за складирање. Продолжената SD-картичка поддржува режим SPI и SD режим. SD-картичката што се користи е MicroSD-картичка. Шематскиот дијаграм е прикажан на Слика 3-6-1.

Слика 3-6-1: Шема на SD-картичка

www.alinx.com

44 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Слика 3-6-2: Слот за SD картичка на таблата Carrier

Доделување пинови на слот за SD-картичка:
Име на сигналот SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

SD режим

FPGA PIN AB12 AB11 F14 AA13 AB13 Y13 AA14

Дел 3.7: USB во сериски приклучок
Развојната плочка AX7203 FPGA го вклучува USB-UAR чипот на Silicon Labs CP2102GM. USB интерфејсот користи MINI USB интерфејс. Може да се поврзе на USB-портата на горниот компјутер за сериска комуникација со податоци со USB-кабел. Шематскиот дијаграм на дизајнот на USB Uart коло е прикажан на Слика 3-7-1:

www.alinx.com

45 /

Упатство за употреба ARTIX-7 FPGA Development Board AX7203 Слика 3-7-1: Шематска шема на USB во сериски порти

Слика 3-7-2: USB кон сериски приклучок на таблата Carrier
Два LED индикатори (LED3 и LED4) се поставени за сигналот за сериската порта, а свилениот екран на ПХБ е TX и RX, што покажува дека сериската порта има пренос или прием на податоци, како што е прикажано на следната слика 3-3-3

Слика 3-7-3: Шема на LED индикатори за комуникација со сериски пристаништа

www.alinx.com

46 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Доделување пинови од USB во сериска порта:
Име на сигналот UART1_RXD UART1_TXD

FPGA PIN P20 N15

Дел 3.8: EEPROM 24LC04
Носачот на AX7013 содржи EEPROM, модел 24LC04 и има капацитет од 4Kbit (2*256*8bit). Се состои од два блока од 256 бајти и комуницира преку магистралата IIC. Вградениот EEPROM треба да научи како да комуницира со автобусот IIC. I2C сигналот на EEPROM е поврзан со приклучокот BANK14 IO на страната FPGA. Слика 3-8-1 подолу го прикажува дизајнот на EEPROM

Слика 3-8-1: Шема на EEPROM

Слика 3-8-2: EEPROM на таблата Carrier

www.alinx.com

47 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Доделување на пинови EEPROM
Нето име EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA PIN F13 E14

Дел 3.9: Заглавие за проширување
Плочката на носачот е резервирана со две стандардни порти за проширување со 0.1-пински, J40 и J11, со растојание од 13 инчи, кои се користат за поврзување на ALINX модулите или надворешното коло дизајнирано од корисникот. Приклучокот за проширување има 40 сигнали, од кои 1-канално напојување од 5V, 2-канално напојување од 3.3 V, заземјување со 3 канали и 34 IO. Не поврзувајте директно IO директно со уредот од 5V за да избегнете согорување на FPGA. Ако сакате да поврзете опрема од 5V, треба да поврзете чип за конверзија на ниво.
Отпорник од 33 оми е поврзан во серија помеѓу приклучокот за проширување и FPGA конекцијата за да се заштити FPGA од надворешна јачинаtagе или струја. Колото на експанзионата порта (J11) е прикажано на Слика 3-9-1.

Слика 3-9-1: Шематски заглавие за проширување J11

www.alinx.com

48 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Сликата 3-9-2 ја детализира порта за проширување J4 на носачот. Пин1 и Пин2 на портата за проширување се веќе означени на таблата.

Слика 3-9-2: Заглавие за проширување J11 на таблата Carrier

J11 Доделување пинови на заглавие за проширување

Број на пинови

FPGA пин

Број на пинови

FPGA пин

1

ГНД

2

+5 V

3

P16

4

R17

5

R16

6

P15

7

N17

8

P17

9

U16

10

Т16

11

U17

12

U18

13

P19

14

R19

15

V18

16

V19

17

U20

18

V20

19

AA9

20

AB10

21

AA10

22

AA11

23

W10

24

V10

25

Y12

26

Y11

27

W12

28

W11

29

AA15

30

AB15

31

Y16

32

AA16

33

AB16

34

AB17

35

W14

36

Y14

37

ГНД

38

ГНД

39

+3.3 V

40

+3.3 V

www.alinx.com

49 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Слика 3-9-3: Шематски заглавие за проширување J13
Сликата 3-9-4 ја детализира порта за проширување J13 на носачот. Пин1 и Пин2 на портата за проширување се веќе означени на таблата.

Слика 3-9-4: Заглавие за проширување J13 на таблата за носач

J13 Доделување пинови на заглавие за проширување

Број на пинови

FPGA пин

1

ГНД

3

W16

5

V17

7

U15

Пин број 2 4 6 8

FPGA пин +5V W15 W17 V15

www.alinx.com

50 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

9

AB21

10

AB22

11

AA21

12

AA20

13

AB20

14

AA19

15

AA18

16

AB18

17

Т20

18

Y17

19

W22

20

W21

21

Т21

22

U21

23

Y21

24

Y22

25

W20

26

W19

27

Y19

28

Y18

29

V22

30

U22

31

Т18

32

R18

33

R14

34

P14

35

N13

36

N14

37

ГНД

38

ГНД

39

+3.3 V

40

+3.3 V

Дел 3.10: ЈTAG Интерфејс
А.Ј.TAG интерфејсот е резервиран на носачот на AX7203 FPGA за преземање FPGA програми или фирмвер на FLASH. За да се спречи оштетување на FPGA чипот предизвикано од топло приклучување, се додава заштитна диода на JTAG сигнал за да се осигура дека волtage од сигналот е во опсегот прифатен од FPGA за да се избегне оштетување на FPGA чипот.

Слика 3-10-1: ЈTAG Шема на интерфејс

www.alinx.com

51 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Слика 3-10-2: ЈTAG Интерфејс на таблата на носачот
Внимавајте да не се разменувате кога ЈTAG кабелот е приклучен и исклучен.
Дел 3.11: XADC интерфејс (не е стандардно инсталиран)
Носачката плоча AX7203 има продолжен интерфејс за конектор XADC, а конекторот користи игла со дворедни чекори од 2×8 0.1 инчи. XADC интерфејсот проширува три пара ADC диференцијални влезни интерфејси на 12-битниот 1Msps аналогно-дигитален конвертор на FPGA. Еден пар на диференцијални интерфејси е поврзан со наменскиот диференцијален аналоген влезен канал VP/VN на FPGA, а другите два пара се диференцијално поврзани со помошните аналогни влезни канали (аналоген канал 0 и аналоген канал 9). Слика 3-11-1 покажува филтер против алиасирање дизајниран за три диференцијални XADC влезови.

Слика 3-11-1: Шематски филтер против алиасирање

www.alinx.com

52 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Слика 3-11-2: Шема на XADC конектор

Слика 3-11-3: XADC конектор на таблата Carrier

Доделување на пиновите на XADC

XADC интерфејс

Влез за пин FPGA ampживост

Опис

12 56 910

VP_0: L10 VN_0: M9 AD9P: J15 AD9N: H15 AD0P: H13 AD0N: G13

Врв до врв 1V FPGA-специфичен XADC влезен канал

Врв до врв 1V Врв до врв 1V

Влезен канал 9 на XADC со помош на FPGA (може да се користи како нормален IO)
Влезен канал 0 на XADC со помош на FPGA (може да се користи како нормален IO)

Дел 3.12: клучеви
Носачот на AX7203 FPGA содржи два кориснички клучеви KEY1~KEY2. Сите копчиња се поврзани со нормалната IO на FPGA. Клучот е активен ниско. Кога ќе се притисне копчето, IO влезот voltage на FPGA е ниска. Кога не е притиснато копче, Влезот IO voltage на FPGA е висока. Колото на клучниот дел е прикажано на Слика 3-12-1.

www.alinx.com

53 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203

Слика 3-12-1: шема на клучеви

Слика 3-13-2: Два клуча на таблата Carrier

копчиња Пин Доделување
Нето име KEY1 KEY2

FPGA PIN J21 E13

Дел 3.13: LED светло
Има седум црвени LED диоди на носачот AX7203 FPGA, од кои едната е индикаторот за напојување (PWR), две се индикатори за примање и пренос на податоци USB Uart, а четири се кориснички LED светла (LED1~LED4). Кога плочата е вклучена, индикаторот за напојување ќе светне; Корисничките LED1~LED4 се поврзани со нормалната IO на FPGA. Кога IO voltagЕ поврзана со корисничката LED е конфигурирана на ниско ниво, корисничката LED свети. Кога поврзаниот IO волtage е конфигуриран како високо ниво, корисничката ЛЕР ќе се изгасне. На

www.alinx.com

54 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
шематски дијаграм на корисничките LED диоди хардверско поврзување е прикажано на Слика 3-13-1.

Слика 3-13-1: Шема на корисничките LED диоди

Слика 3-13-2: Корисничките LED диоди на таблата Carrier

Доделување на пинови на кориснички LED светла
Име на сигналот LED1 LED2 LED3 LED4

FPGA PIN B13 C13 D14 D15

Дел 3.14: Напојување
Влезот на енергија волtage на развојната табла AX7203 FPGA е DC12V. Развојната табла исто така поддржува енергија од интерфејсот PCIe и поддржува директно напојување од напојувањето на шасијата ATX (12V).

www.alinx.com

55 /

Упатство за употреба на ARTIX-7 FPGA Development Board AX7203
Слика 3-14-1: Метод за напојување за AX7203 FPGA плоча Плочката носач FPGA го конвертира +12V волtage во +5V, +3.3V, +1.8V и +1.2V четиринасочно напојување преку 4-каналниот DC/DC чип за напојување MP1482. Дополнително, напојувањето +5V на носачот на FPGA ја напојува основната плоча AC7100B FPGA преку конекторот меѓу плочата. Дизајнот на напојувањето на експанзијата е прикажан на Слика 3-14-2.

Слика 3-14-2: Шема за напојување на таблата Carrier

www.alinx.com

56 /

Упатство за употреба ARTIX-7 FPGA Development Board AX7203 Слика 3-14-3: Коло за напојување на таблата Carrier

www.alinx.com

57 /

Документи / ресурси

Одбор за развој на ALINX AX7203 FPGA [pdf] Упатство за користење Одбор за развој на AX7203 FPGA, AX7203, Одбор за развој на FPGA, одбор за развој, одбор

Референци

• Упатство за употреба