AX7203 FPGA विकास बोर्ड

उत्पादन जानकारी

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

संस्करण	Rev १.०
मिति	८००-५५५-०१९९
द्वारा रिलीज	राहेल झोउ
विवरण	पहिलो रिलीज

भाग १: FPGA विकास बोर्ड परिचय

AX7203 FPGA विकास बोर्ड एक कोर बोर्ड + क्यारियर हो
बोर्ड प्लेटफर्म जसले सुविधाजनक माध्यमिक विकासको लागि अनुमति दिन्छ
कोर बोर्ड प्रयोग गर्दै। यसले उच्च-गति अन्तर-बोर्ड प्रयोग गर्दछ
कोर बोर्ड र क्यारियर बोर्ड बीचको कनेक्टर।

AX7203 क्यारियर बोर्डले विभिन्न परिधीय इन्टरफेसहरू प्रदान गर्दछ,
सहित:

• 1 PCIex4 इन्टरफेस
• 2 गिगाबिट इथरनेट इन्टरफेसहरू
• 1 HDMI आउटपुट इन्टरफेस
• 1 HDMI इनपुट इन्टरफेस
• 1 Uart इन्टरफेस
• 1 SD कार्ड स्लट
• XADC कनेक्टर इन्टरफेस (पूर्वनिर्धारित रूपमा स्थापित छैन)
• २-मार्ग 2-पिन विस्तार हेडर
• केही कुञ्जीहरू
• एलईडी
• EEPROM सर्किट

भाग २: AC2 कोर बोर्ड परिचय

AC7200 कोर बोर्ड XILINX को ARTIX-7 श्रृंखला 200T मा आधारित छ
AC7200-2FGG484I। यो एक उच्च प्रदर्शन कोर बोर्ड को लागी उपयुक्त छ
उच्च गति डाटा संचार, भिडियो छवि प्रसंस्करण, र
उच्च गति डाटा अधिग्रहण।

AC7200 कोर बोर्डको मुख्य विशेषताहरू समावेश छन्:

• MICRON को MT41J256M16HA-125 DDR3 चिप्सका दुई टुक्राहरू
  प्रत्येक 4Gbit को क्षमता, 32-बिट डाटा बस चौडाइ र माथि प्रदान गर्दै
  FPGA र DDR25 बीच 3Gb पढ्न/लेखन डाटा ब्यान्डविथ।
• 180V स्तरको 3.3 मानक IO पोर्टहरू
• 15V स्तरको 1.5 मानक IO पोर्टहरू
• GTP उच्च-गति RX/TX भिन्न संकेतहरूको 4 जोडी
• बीच बराबर लम्बाइ र विभेदक प्रशोधन मार्ग
  FPGA चिप र इन्टरफेस
• कम्प्याक्ट साइज ४५*५५ (मिमी)

उत्पादन उपयोग निर्देशन

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोग गर्न, यी पालना गर्नुहोस्
चरणहरू:

1. उच्च-गति प्रयोग गरेर कोर बोर्ड र क्यारियर बोर्ड जडान गर्नुहोस्
   अन्तर-बोर्ड कनेक्टर।
2. आवश्यक भएमा, प्रदान गरिएको प्रयोग गरी XADC इन्टरफेस स्थापना गर्नुहोस्
   कनेक्टर।
3. उपलब्ध इन्टरफेसहरूमा कुनै पनि इच्छित बाह्य उपकरणहरू जडान गर्नुहोस्
   वाहक बोर्ड, जस्तै PCIex4 उपकरणहरू, गिगाबिट इथरनेट
   उपकरणहरू, HDMI उपकरणहरू, Uart उपकरणहरू, SD कार्डहरू, वा बाह्य
   विस्तार हेडरहरू।
4. उपयुक्त शक्ति प्रयोग गरी विकास बोर्डमा पावर
   आपूर्ति।

ARTIX-7 FPGA विकास बोर्ड
AX7203
प्रयोगकर्ता पुस्तिका

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
संस्करण रेकर्ड

संस्करण Rev 1.2

मिति २०२४-१०-१४

राहेल झोउ द्वारा रिलीज

विवरण पहिलो रिलीज

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
सामग्रीको तालिका
संस्करण रेकर्ड ……………………………………………………………………………… २ भाग १: FPGA विकास बोर्ड परिचय ……………………… …………… 2 भाग २: AC1 कोर बोर्ड परिचय ………………………………………………..6
भाग २.१: FPGA चिप ……………………………………………………………… १० भाग २.२: सक्रिय विभेदक क्रिस्टल ……………………………… …………..2.1 भाग 10: 2.2Mhz सक्रिय भिन्नता घडी ………………………………………१२ भाग २.४: १४८.५ मेगाहर्ट्ज सक्रिय विभेदक क्रिस्टल ………………………………. १३ भाग २.५: DDR12 DRAM ……………………………………………………………… १५ भाग २.६: QSPI फ्ल्यास …………………………………… ………………………………१९ भाग २.७: कोर बोर्डमा एलईडी बत्ती ………………………………………………। २१ भाग २.८: रिसेट बटन ……………………………………………………… 2.3 भाग २.९: JTAG इन्टरफेस ……………………………………………………… 23 भाग 2.10: कोर बोर्डमा पावर इन्टरफेस ………………………………। २४ भाग २.११: बोर्ड टु बोर्ड कनेक्टर ……………………………………….. २५ भाग २.१२: बिजुली आपूर्ति ……………………………………………… …………३२ भाग २.१३: संरचना रेखाचित्र ………………………………………………………..३३ भाग ३: क्यारियर बोर्ड ……………………………… ……………………………………… ३४ भाग ३.१: क्यारियर बोर्ड परिचय ……………………………………………… ३४ भाग ३.२: गिगाबिट इथरनेट इन्टरफेस ……………………………………… ३५ भाग ३.३: PCIe x24 इन्टरफेस ……………………………………………………….. ३८ भाग ३.४: HDMI आउटपुट इन्टरफेस ……………………………………… ………….४० भाग ३.५: HDMI इनपुट इन्टरफेस ……………………………………………………… ४२ भाग ३.६: SD कार्ड स्लट …………………………… ……………………………………… ४४ भाग ३.७: USB बाट सिरियल पोर्ट ……………………………………………………….४५ भाग ३.८: EEPROM 2.11LC25 … ……………………………………………………….४७ भाग ३.९: विस्तार हेडर ……………………………………………………… ४८ भाग ३.१०: जेTAG इन्टरफेस ……………………………………………………… ५१

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग 3.11: XADC इन्टरफेस (पूर्वनिर्धारित रूपमा स्थापना गरिएको छैन) ……………………….. ५२ भाग ३.१२: कुञ्जीहरू ……………………………………………………………… …………५३ भाग ३.१३: एलईडी बत्ती……………………………………………………………… ५४ भाग ३.१४: विद्युत आपूर्ति ……………………… ……………………………………५५

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
यो ARTIX-7 FPGA विकास प्लेटफर्म (मोड्युल: AX7203) ले कोर बोर्ड + क्यारियर बोर्ड मोड अपनाउँछ, जुन प्रयोगकर्ताहरूलाई माध्यमिक विकासको लागि कोर बोर्ड प्रयोग गर्नको लागि सुविधाजनक छ।
क्यारियर बोर्डको डिजाइनमा, हामीले प्रयोगकर्ताहरूको लागि 1 PCIex4 इन्टरफेस, 2 Gigabit इथरनेट इन्टरफेस, 1 HDMI आउटपुट इन्टरफेस, 1 HDMI इनपुट इन्टरफेस, Uart इन्टरफेस, SD कार्ड स्लट आदि जस्ता धेरै इन्टरफेसहरू विस्तार गरेका छौं। यसले प्रयोगकर्ताका आवश्यकताहरू पूरा गर्दछ। PCIe उच्च-गति डाटा एक्सचेंज, भिडियो प्रसारण प्रशोधन र औद्योगिक नियन्त्रणको लागि। यो एक "बहुमुखी" ARTIX-7 FPGA विकास प्लेटफर्म हो। यसले उच्च गतिको भिडियो प्रसारण, नेटवर्क र फाइबर कम्युनिकेसन र डाटा प्रोसेसिङको पूर्व-प्रमाणीकरण र पोस्ट-एप्लिकेशनको लागि सम्भावना प्रदान गर्दछ। यो उत्पादन विद्यार्थी, इन्जिनियरहरू र ARTIX-7FPGA विकासमा संलग्न अन्य समूहहरूको लागि धेरै उपयुक्त छ।

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग १: FPGA विकास बोर्ड परिचय
AX7203 FPGA विकास बोर्डको सम्पूर्ण संरचना हाम्रो लगातार कोर बोर्ड + क्यारियर बोर्ड मोडेलबाट प्राप्त भएको हो। एक उच्च गति अन्तर-बोर्ड कनेक्टर कोर बोर्ड र वाहक बोर्ड बीच प्रयोग गरिन्छ।
कोर बोर्ड मुख्यतया FPGA + 2 DDR3 + QSPI FLASH बाट बनेको छ, जसले FPGA को उच्च-गति डेटा प्रशोधन र भण्डारण, FPGA र दुई DDR3 हरू बीच उच्च-गति डेटा पढ्ने र लेख्ने कार्यहरू गर्दछ, डेटा बिट चौडाइ 32 बिट छ, र सम्पूर्ण प्रणालीको ब्यान्डविथ 25Gb सम्म छ। /s(800M*32bit); दुई DDR3 क्षमताहरू 8Gbit सम्म छन्, जसले डाटा प्रोसेसिङको क्रममा उच्च बफरहरूको आवश्यकता पूरा गर्दछ। चयन गरिएको FPGA XILINX को ARTIX-7 श्रृंखलाको XC200A7T चिप हो, BGA 484 प्याकेजमा। XC7A200T र DDR3 बीचको संचार आवृत्ति 400Mhz पुग्छ र डाटा दर 800Mhz छ, जसले उच्च-गति बहु-च्यानल डाटा प्रोसेसिंगको आवश्यकताहरू पूर्ण रूपमा पूरा गर्दछ। थप रूपमा, XC7A200T FPGA ले 6.6Gb/s प्रति च्यानलको गतिमा चार GTP उच्च-स्पीड ट्रान्सीभरहरू समावेश गर्दछ, यसलाई फाइबर-अप्टिक संचार र PCIe डाटा संचारको लागि आदर्श बनाउँछ।
AX7203 क्यारियर बोर्डले 1 PCIex4 इन्टरफेस, 2 गिगाबिट इथरनेट इन्टरफेस, 1 HDMI आउटपुट इन्टरफेस, 1 HDMI इनपुट इन्टरफेस, 1 Uart इन्टरफेस, 1 SD कार्ड स्लट, XADC कनेक्टर इन्टरफेस, XADC कनेक्टर इन्टरफेस, 2-पिन सहित यसको समृद्ध परिधीय इन्टरफेस विस्तार गर्दछ। हेडर, केही कुञ्जीहरू, एलईडी र EEPROM सर्किट।

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

चित्र 1-1-1: AX7203 को योजनाबद्ध रेखाचित्र यस रेखाचित्र मार्फत, तपाईंले AX7203 FPGA विकास बोर्डले समावेश गर्ने इन्टरफेस र कार्यहरू हेर्न सक्नुहुन्छ: Artix-7 FPGA कोर बोर्ड
कोर बोर्डमा XC7A200T + 8Gb DDR3 + 128Mb QSPI FLASH समावेश छ। त्यहाँ दुई उच्च परिशुद्धता Sitime LVDS भिन्न क्रिस्टलहरू छन्, एउटा 200MHz मा र अर्को 125MHz मा, FPGA प्रणाली र GTP मोड्युलहरूको लागि स्थिर घडी इनपुट प्रदान गर्दछ। 1-च्यानल PCIe x4 इन्टरफेसले PCI एक्सप्रेस 2.0 मानकलाई समर्थन गर्दछ, PCIe x4 उच्च-गति डाटा ट्रान्समिशन इन्टरफेस प्रदान गर्दछ, एकल च्यानल संचार दर 5GBaud सम्म 2-च्यानल गिगाबिट इथरनेट इन्टरफेस RJ-45 इन्टरफेस Gigabit इथरनेट इन्टरफेस चिपले MicrelNZPH9031 को प्रयोग गर्दछ। प्रयोगकर्ताहरूलाई नेटवर्क संचार सेवाहरू प्रदान गर्न।

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
KSZ9031RNX चिपले 10/100/1000 Mbps नेटवर्क प्रसारण दरहरू समर्थन गर्दछ; पूर्ण डुप्लेक्स र अनुकूली। १-च्यानल HDMI आउटपुट इन्टरफेस Silion छविको SIL1 HDMI एन्कोडिङ चिप 9134P@1080Hz आउटपुट र 60D आउटपुट समर्थन गर्न चयन गरिएको छ। १-च्यानल HDMI इनपुट इन्टरफेस Silion छविको SIL3 HDMI डिकोडर चिप चयन गरिएको छ, जसले 1P@9013Hz इनपुटलाई समर्थन गर्दछ र विभिन्न ढाँचाहरूमा डेटा आउटपुट समर्थन गर्दछ। 1080-च्यानल Uart देखि USB इन्टरफेस 60 Uart देखि USB इन्टरफेस प्रयोगकर्ता डिबगिङ को लागी कम्प्युटर संग संचार को लागी। सिरियल पोर्ट चिप सिलिकन ल्याब्स CP1GM को USB-UAR चिप हो, र USB इन्टरफेस MINI USB इन्टरफेस हो। माइक्रो SD कार्ड होल्डर 1-पोर्ट माइक्रो SD कार्ड होल्डर, समर्थन SD मोड र SPI मोड EEPROM अनबोर्ड एक IIC इन्टरफेस EEPROM 2102LC1 24-मार्ग 04-पिन विस्तार पोर्ट 2-मार्ग 40-पिन 2mm पिच विस्तार पोर्ट विभिन्न ALINX मा जडान गर्न सकिन्छ। मोड्युलहरू (बाइनोकुलर क्यामेरा, TFT LCD स्क्रिन, उच्च गति एडी मोड्युल, आदि)। विस्तार पोर्टमा 40 च्यानल 2.54V पावर सप्लाई, 1 च्यानल 5V पावर सप्लाई, 2 वे ग्राउन्ड, 3.3 IOs पोर्टहरू छन्। जेTAG इन्टरफेस ए १०-पिन ०.१ इन्च स्पेसिङ मानक JTAG FPGA कार्यक्रम डाउनलोड र डिबगिङका लागि पोर्टहरू। कुञ्जीहरू 2 कुञ्जीहरू; 1 रिसेट कुञ्जी (कोर बोर्डमा) एलईडी लाइट 5 प्रयोगकर्ता एलईडीहरू (1 कोर बोर्डमा र 4 क्यारियर बोर्डमा)

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग २: AC2 कोर बोर्ड परिचय
AC7200 (कोर बोर्ड मोडेल, तल उस्तै) FPGA कोर बोर्ड, यो XILINX को ARTIX-7 श्रृंखला 200T AC7200-2FGG484I मा आधारित छ। यो उच्च गति, उच्च ब्यान्डविथ र उच्च क्षमता संग एक उच्च प्रदर्शन कोर बोर्ड हो। यो उच्च गति डाटा संचार, भिडियो छवि प्रशोधन, उच्च गति डाटा अधिग्रहण, आदि लागि उपयुक्त छ।
यो AC7200 कोर बोर्डले MICRON को MT41J256M16HA-125 DDR3 चिपका दुई टुक्राहरू प्रयोग गर्दछ, प्रत्येक DDR को 4Gbit क्षमता छ; दुई DDR चिपहरू 32-बिट डेटा बस चौडाइमा जोडिएका छन्, र FPGA र DDR3 बीचको पढ्ने/लेख्ने डेटा ब्यान्डविथ 25Gb सम्म छ; यस्तो कन्फिगरेसनले उच्च ब्यान्डविथ डाटा प्रोसेसिङको आवश्यकताहरू पूरा गर्न सक्छ।
AC7200 कोर बोर्डले 180V स्तरको 3.3 मानक IO पोर्टहरू, 15V स्तरको 1.5 मानक IO पोर्टहरू, र GTP उच्च गति RX/TX भिन्नता संकेतहरूको 4 जोडीहरू विस्तार गर्दछ। धेरै IO चाहिने प्रयोगकर्ताहरूको लागि, यो कोर बोर्ड राम्रो विकल्प हुनेछ। यसबाहेक, FPGA चिप र इन्टरफेस बीचको रूटिङ बराबर लम्बाइ र विभेदक प्रशोधन छ, र कोर बोर्ड आकार मात्र 45 * 55 (मिमी) छ, जुन माध्यमिक विकासको लागि धेरै उपयुक्त छ।

www.alinx.com

६.५ / ६.७

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता म्यानुअल AC7200 कोर बोर्ड (अगाडि View)

AC7200 कोर बोर्ड (रियर View)
भाग २: FPGA चिप
माथि उल्लेख गरिए अनुसार, हामीले प्रयोग गर्ने FPGA मोडेल AC7200-2FGG484I हो, जुन Xilinx को Artix-7 श्रृंखलासँग सम्बन्धित छ। गति ग्रेड 2 हो, र तापमान ग्रेड उद्योग ग्रेड हो। यो मोडेल 484 पिन भएको FGG484 प्याकेज हो। Xilinx ARTIX-7 FPGA चिप नामकरण नियमहरू तलको रूपमा

ARTIX-7 श्रृंखला को विशिष्ट चिप मोडेल परिभाषा

www.alinx.com

10 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

बोर्डमा FPGA चिप FPGA चिप AC7200 को मुख्य प्यारामिटरहरू निम्नानुसार छन्

तर्क कक्षहरू नाम दिनुहोस्
स्लाइसहरू CLB फ्लिप-फ्लपहरू ब्लक RAMkb DSP स्लाइसहरू
PCIe Gen2 XADC
GTP ट्रान्सीभर गति ग्रेड
तापमान ग्रेड

विशिष्ट प्यारामिटरहरू 215360 33650 269200 13140 740 1
1 XADC, 12bit, 1Mbps AD 4 GTP6.6Gb/s अधिकतम -2 औद्योगिक

FPGA पावर सप्लाई सिस्टम आर्टिक्स-7 FPGA बिजुली आपूर्तिहरू V, CCINT V, CCBRAM V, CCAUX VCCO, VMGTAVCC र V हुन्। MGTAVTT VCCINT FPGA कोर पावर सप्लाई पिन हो, जसलाई 1.0V मा जडान गर्न आवश्यक छ; VCCBRAM FPGA ब्लक RAM को पावर सप्लाई पिन हो, 1.0V मा जडान गर्नुहोस्; VCCAUX FPGA सहायक पावर सप्लाई पिन हो, 1.8V जडान गर्नुहोस्; VCCO भोल्युम होtagई को

www.alinx.com

11 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
FPGA को प्रत्येक बैंक, BANK0, BANK13~16, BANK34~35 सहित। AC7200 FPGA कोर बोर्डमा, BANK34 र BANK35 DDR3 मा जडान हुन आवश्यक छ, भोल्युमtagबैंकको ई जडान 1.5V छ, र भोल्युमtagअन्य बैंकको e 3.3V हो। BANK15 र BANK16 को VCCO LDO द्वारा संचालित छ, र LDO चिप प्रतिस्थापन गरेर परिवर्तन गर्न सकिन्छ। VMGTAVCC आपूर्ति भोल्युम होtag1.0V मा जडान भएको FPGA आन्तरिक GTP ट्रान्सीभरको e; VMGTAVTT समाप्ति भोल्युम होtag1.2V मा जडान भएको GTP ट्रान्सीभरको e।
Artix-7 FPGA प्रणालीलाई VCCINT, त्यसपछि VCCBRAM, त्यसपछि VCCAUX, र अन्तमा VCCO द्वारा पावर-अप अनुक्रम चलाउन आवश्यक छ। यदि VCCINT र VCCBRAM सँग समान भोल्युम छtagई, तिनीहरू एकै समयमा पावर गर्न सकिन्छ। शक्ति को क्रम outages उल्टो छ। GTP ट्रान्सीभरको पावर-अप अनुक्रम VCCINT, त्यसपछि VMGTAVCC, त्यसपछि VMGTAVTT हो। यदि VCCINT र VMGTAVCC सँग समान मात्रा छtagई, तिनीहरू एकै समयमा पावर गर्न सकिन्छ। पावर-अफ अनुक्रम पावर-अन अनुक्रमको ठीक विपरीत हो।
भाग २.२: सक्रिय विभेदक क्रिस्टल
AC7200 कोर बोर्ड दुई Sitime सक्रिय भिन्नता क्रिस्टलहरू संग सुसज्जित छ, एउटा 200MHz हो, मोडेल SiT9102-200.00MHz हो, FPGA को लागि प्रणाली मुख्य घडी र DDR3 नियन्त्रण घडी उत्पन्न गर्न प्रयोग गरिन्छ; अर्को 125MHz हो, मोडेल SiT9102 -125MHz हो, GTP ट्रान्ससिभरहरूको लागि सन्दर्भ घडी इनपुट।
भाग 2.3: 200Mhz सक्रिय भिन्नता घडी
चित्र 1-3 मा G1 200M सक्रिय भिन्नता क्रिस्टल हो जसले विकास बोर्ड प्रणाली घडी स्रोत प्रदान गर्दछ। क्रिस्टल आउटपुट FPGA को BANK34 ग्लोबल घडी पिन MRCC (R4 र T4) मा जडान गरिएको छ। यो 200Mhz भिन्नता घडी FPGA मा प्रयोगकर्ता तर्क चलाउन प्रयोग गर्न सकिन्छ। प्रयोगकर्ताहरूले विभिन्न फ्रिक्वेन्सीहरूको घडीहरू उत्पन्न गर्न FPGA भित्र PLLs र DCM हरू कन्फिगर गर्न सक्छन्।

www.alinx.com

12 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

200Mhz सक्रिय विभेदक क्रिस्टल योजनाबद्ध

कोर बोर्डमा 200Mhz सक्रिय विभेदक क्रिस्टल

200Mhz विभेदक घडी पिन असाइनमेन्ट
सिग्नल नाम SYS_CLK_P SYS_CLK_N

FPGA PIN R4 T4

भाग 2.4: 148.5Mhz सक्रिय विभेदक क्रिस्टल
G2 148.5Mhz सक्रिय भिन्नता क्रिस्टल हो, जुन FPGA भित्र GTP मोड्युलमा प्रदान गरिएको सन्दर्भ इनपुट घडी हो। क्रिस्टल आउटपुट FPGA को GTP BANK216 घडी पिन MGTREFCLK0P (F6) र MGTREFCLK0N (E6) मा जडान गरिएको छ।

www.alinx.com

13 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

148.5Mhz सक्रिय विभेदक क्रिस्टल योजनाबद्ध

कोर बोर्डमा 1148.5Mhz सक्रिय विभेदक क्रिस्टल

125Mhz विभेदक घडी पिन असाइनमेन्ट

नेट नाम

FPGA पिन

MGT_CLK0_P

F6

MGT_CLK0_N

E6

www.alinx.com

14 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

भाग ३: DDR2.5 DRAM

FPGA कोर बोर्ड AC7200 दुई माइक्रोन 4Gbit (512MB) DDR3 चिप्स, मोडेल MT41J256M16HA-125 (MT41K256M16HA-125 सँग उपयुक्त) संग सुसज्जित छ। DDR3 SDRAM को अधिकतम परिचालन गति 800MHz (डेटा दर 1600Mbps) छ। DDR3 मेमोरी प्रणाली प्रत्यक्ष रूपमा FPGA को BANK 34 र BANK35 को मेमोरी इन्टरफेससँग जोडिएको छ। DDR3 SDRAM को विशिष्ट कन्फिगरेसन तालिका 4-1 मा देखाइएको छ।

बिट नम्बर U5, U6

चिप मोडेल MT41J256M16HA-125

क्षमता 256M x 16bit

कारखाना माइक्रोन

DDR3 SDRAM कन्फिगरेसन

DDR3 को हार्डवेयर डिजाइन सिग्नल अखण्डता को सख्त विचार आवश्यक छ। हामीले DDR3 को उच्च-गति र स्थिर सञ्चालन सुनिश्चित गर्न सर्किट डिजाइन र PCB डिजाइनमा मिल्दो प्रतिरोधक/टर्मिनल प्रतिरोध, ट्रेस प्रतिबाधा नियन्त्रण, र ट्रेस लम्बाइ नियन्त्रणलाई पूर्ण रूपमा विचार गरेका छौं।

DDR3 DRAM योजनाबद्ध

www.alinx.com

15 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

कोर बोर्डमा DDR3

DDR3 DRAM पिन असाइनमेन्ट:

नेट नाम

FPGA पिन नाम

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ [0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

DDR3_DQ [६]

IO_L1P_T0_AD4P_35

B1

DDR3_DQ [६]

IO_L4P_T0_35

E2

DDR3_DQ [६]

IO_L11P_T1_SRCC_35

H3

DDR3_DQ [६]

IO_L11N_T1_SRCC_35

G3

DDR3_DQ [६]

IO_L8P_T1_AD14P_35

H2

DDR3_DQ [६]

IO_L10N_T1_AD15N_35

H5

DDR3_DQ [६]

IO_L7N_T1_AD6N_35

J1

DDR3_DQ [६]

IO_L10P_T1_AD15P_35

J5

DDR3_DQ [६]

IO_L7P_T1_AD6P_35

K1

DDR3_DQ [६]

IO_L12P_T1_MRCC_35

H4

DDR3_DQ [६]

IO_L18N_T2_35

L4

DDR3_DQ [६]

IO_L16P_T2_35

M3

DDR3_DQ [६]

IO_L14P_T2_SRCC_35

L3

DDR3_DQ [६]

IO_L17N_T2_35

J6

DDR3_DQ [६]

IO_L14N_T2_SRCC_35

K3

DDR3_DQ [६]

IO_L17P_T2_35

K6

DDR3_DQ [६]

IO_L13N_T2_MRCC_35

J4

DDR3_DQ [६]

IO_L18P_T2_35

L5

DDR3_DQ [६]

IO_L20N_T3_35

P1

DDR3_DQ [६]

IO_L19P_T3_35

N4

DDR3_DQ [६]

IO_L20P_T3_35

R1

DDR3_DQ [६]

IO_L22N_T3_35

N2

DDR3_DQ [६]

IO_L23P_T3_35

M6

DDR3_DQ [६]

IO_L24N_T3_35

N5

DDR3_DQ [६]

IO_L24P_T3_35

P6

DDR3_DQ [६]

IO_L22P_T3_35

P2

DDR3_DM0

IO_L4N_T0_35

D2

DDR3_DM1

IO_L8N_T1_AD14N_35

G2

DDR3_DM2

IO_L16N_T2_35

M2

DDR3_DM3

IO_L23N_T3_35

M5

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

U3

www.alinx.com

17 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_BA[2] DDR3_BA[0] DDR3_BA[3] DDR3_BA DDR3_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDRXNUMX_CLK_N DDRXNUMX_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

भाग ४: QSPI फ्ल्यास

FPGA कोर बोर्ड AC7200 एक 128MBit QSPI FLASH संग सुसज्जित छ, र मोडेल W25Q256FVEI हो, जसले 3.3V CMOS भोल्युम प्रयोग गर्दछ।tagई मानक। QSPI FLASH को गैर-अस्थिर प्रकृतिको कारणले, यो प्रणालीको बुट छवि भण्डारण गर्न प्रणालीको लागि बुट उपकरणको रूपमा प्रयोग गर्न सकिन्छ। यी छविहरूमा मुख्य रूपमा FPGA बिट समावेश छ files, ARM अनुप्रयोग कोड, कोर अनुप्रयोग कोड र अन्य प्रयोगकर्ता डेटा files QSPI FLASH को विशिष्ट मोडेल र सम्बन्धित प्यारामिटरहरू देखाइएका छन्।

स्थिति U8

मोडेल N25Q128

क्षमता 128M बिट

कारखाना Numonyx

QSPI फ्लैश विशिष्टता
QSPI FLASH FPGA चिपको BANK0 र BANK14 को समर्पित पिनहरूसँग जोडिएको छ। घडीको पिन BANK0 को CCLK0 मा जडान गरिएको छ, र अन्य डेटा र चिप चयन संकेतहरू क्रमशः BANK00 को D03~D14 र FCS पिनहरूसँग जोडिएका छन्। QSPI Flash को हार्डवेयर जडान देखाउँछ।

QSPI फ्ल्यास योजनाबद्ध QSPI फ्ल्यास पिन असाइनमेन्टहरू:

www.alinx.com

19 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

नेट नाम QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA PIN नाम CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

QSPI कोर बोर्डमा

www.alinx.com

20 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग 2.7: कोर बोर्डमा एलईडी लाइट
AC3 FPGA कोर बोर्डमा 7200 रातो LED बत्तीहरू छन्, जसमध्ये एउटा पावर इन्डिकेटर लाइट (PWR), एउटा कन्फिगरेसन LED लाइट (DONE), र एउटा प्रयोगकर्ता LED बत्ती हो। जब कोर बोर्ड संचालित हुन्छ, पावर सूचक उज्यालो हुनेछ; जब FPGA कन्फिगर हुन्छ, कन्फिगरेसन LED उज्यालो हुनेछ। प्रयोगकर्ता LED बत्ती BANK34 को IO मा जडान गरिएको छ, प्रयोगकर्ताले कार्यक्रम द्वारा लाइट अन र अफ नियन्त्रण गर्न सक्नुहुन्छ। जब IO भोल्युमtage प्रयोगकर्तासँग जोडिएको एलईडी उच्च छ, प्रयोगकर्ता एलईडी बन्द छ। जब जडान IO voltage कम छ, प्रयोगकर्ता LED प्रज्वलित हुनेछ। एलईडी लाइट हार्डवेयर जडानको योजनाबद्ध रेखाचित्र देखाइएको छ:

कोर बोर्ड योजनाबद्धमा एलईडी बत्तीहरू

कोर बोर्ड प्रयोगकर्ता LEDs पिन असाइनमेन्टमा एलईडी बत्तीहरू

सिग्नल नाम LED1

FPGA पिन नाम IO_L15N_T2_DQS_34

FPGA पिन नम्बर W5

विवरण प्रयोगकर्ता एलईडी

www.alinx.com

21 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग २.८: रिसेट बटन
AC7200 FPGA कोर बोर्डमा रिसेट बटन छ। रिसेट बटन FPGA चिपको BANK34 को सामान्य IO मा जडान गरिएको छ। प्रयोगकर्ताले FPGA कार्यक्रम प्रारम्भ गर्न यो रिसेट बटन प्रयोग गर्न सक्छ। डिजाइनमा बटन थिच्दा, संकेत भोल्युमtagIO मा e इनपुट कम छ, र रिसेट संकेत मान्य छ; जब बटन थिचिएको छैन, IO मा सिग्नल इनपुट उच्च छ। रिसेट बटन जडानको योजनाबद्ध रेखाचित्र देखाइएको छ:

रिसेट बटन योजनाबद्ध

कोर बोर्ड रिसेट बटन पिन असाइनमेन्टमा रिसेट बटन

सिग्नल नाम RESET_N

ZYNQ पिन नाम IO_L17N_T2_34

ZYNQ पिन नम्बर T6

विवरण FPGA प्रणाली रिसेट

www.alinx.com

22 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग १५: जेTAG इन्टरफेस
द जेTAG परीक्षण सकेट J1 J को लागि AC7200 कोर बोर्डमा आरक्षित छTAG कोर बोर्ड एक्लै प्रयोग गर्दा डाउनलोड र डिबगिङ। चित्र J को योजनाबद्ध भाग होTAG पोर्ट, जसमा TMS, TDI, TDO, TCK समावेश छ। , GND, +3.3V यी छवटा संकेतहरू।

JTAG इन्टरफेस योजनाबद्ध जेTAG AC1 FPGA कोर बोर्डमा इन्टरफेस J7200 ले 6-पिन 2.54mm पिच एकल-पङ्क्ति परीक्षण प्वाल प्रयोग गर्दछ। यदि तपाईंलाई J प्रयोग गर्न आवश्यक छTAG कोर बोर्डमा डिबग गर्न जडान, तपाईंले 6-पिन एकल-पङ्क्ति पिन हेडर सोल्डर गर्न आवश्यक छ। जे देखाउँछTAG AC1 FPGA कोर बोर्डमा इन्टरफेस J7200।
JTAG कोर बोर्डमा इन्टरफेस

www.alinx.com

23 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग २.१०: कोर बोर्डमा पावर इन्टरफेस
AC7200 FPGA कोर बोर्ड एक्लै काम गर्नको लागि, कोर बोर्ड 2PIN पावर इन्टरफेस (J3) संग आरक्षित छ। जब प्रयोगकर्ताले 2PIN पावर इन्टरफेस (J3) मार्फत कोर बोर्डमा पावर आपूर्ति गर्दछ, यसलाई क्यारियर बोर्ड मार्फत पावर गर्न सकिँदैन। अन्यथा, वर्तमान द्वन्द्व हुन सक्छ।
कोर बोर्डमा पावर इन्टरफेस

www.alinx.com

24 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग २.११: बोर्ड टु बोर्ड कनेक्टर्स
कोर बोर्डमा कुल चार उच्च-स्पीड बोर्ड टु बोर्ड कनेक्टरहरू छन्। कोर बोर्डले क्यारियर बोर्डमा जडान गर्न चार 80-पिन अन्तर-बोर्ड कनेक्टरहरू प्रयोग गर्दछ। FPGA को IO पोर्ट विभेदक रूटिङ द्वारा चार कनेक्टरहरूसँग जोडिएको छ। कनेक्टरहरूको पिन स्पेसिङ ०.५ मिमी छ, उच्च-गति डेटा सञ्चारको लागि क्यारियर बोर्डमा बोर्डमा कनेक्टरहरू सम्मिलित गर्नुहोस्।
कोर बोर्डमा कुल चार उच्च-स्पीड बोर्ड टु बोर्ड कनेक्टरहरू छन्। कोर बोर्डले क्यारियर बोर्डमा जडान गर्न चार 80-पिन अन्तर-बोर्ड कनेक्टरहरू प्रयोग गर्दछ। FPGA को IO पोर्ट विभेदक रूटिङ द्वारा चार कनेक्टरहरूसँग जोडिएको छ। कनेक्टरहरूको पिन स्पेसिङ ०.५ मिमी छ, उच्च-गति डेटा सञ्चारको लागि क्यारियर बोर्डमा बोर्डमा कनेक्टरहरू सम्मिलित गर्नुहोस्।

बोर्ड टु बोर्ड कनेक्टर्स CON1 80-पिन बोर्ड टु बोर्ड कनेक्टरहरू CON1, जुन जडान गर्न प्रयोग गरिन्छ।
VCCIN पावर सप्लाई (+5V) र क्यारियर बोर्डमा ग्राउन्ड गरेर, FPGA को सामान्य IOs विस्तार गर्नुहोस्। यहाँ ध्यान दिनु पर्छ कि CON15 को 1 पिनहरू BANK34 को IO पोर्टमा जोडिएका छन्, किनभने BANK34 जडान DDR3 मा जडान गरिएको छ। त्यसैले, भोल्युमtagयस BANK34 को सबै IO को मानक 1.5V छ। बोर्ड जडानकर्ताहरू CON1 लाई बोर्डको पिन असाइनमेन्ट

CON1 पिन PIN1 PIN3 PIN5 PIN7 PIN9

संकेत नाम
VCCIN VCCIN VCCIN VCCIN GND

FPGA पिन भोल्युमtage स्तर

–

+5V

–

+5V

–

+5V

–

+5V

–

जमिन

CON1 पिन PIN2 PIN4 PIN6 PIN8 PIN10

संकेत नाम
VCCIN VCCIN VCCIN VCCIN
GND

FPGA पिन भोल्युमtage स्तर

–

+5V

–

+5V

–

+5V

–

+5V

–

जमिन

www.alinx.com

25 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 ७१

NC NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_N B18_PB34_19 XADC_VN XADC_VP NC NC GND B34_L19_N B16_L1_P B16_L1_N B16_L4_P GND B16_L4_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

ग्राउन्ड 3.3V 3.3V 3.3V 3.3V ग्राउन्ड 3.3V 3.3V 1.5V 1.5V ग्राउन्ड 1.5V 1.5V 1.5V 1.5V ग्राउन्ड ADC ADC ग्राउन्ड 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV ग्राउन्ड

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 ७१

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N GND_L34_P B21_L34_N BL21_34_22_34_22 B34_L25_N GND NC B34_L24 B34_L24_P BXNUMX_LXNUMX_N GND NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

3.3V 3.3V ग्राउन्ड 3.3V 3.3V 3.3V 3.3V ग्राउन्ड 3.3V 3.3V 1.5V 1.5V ग्राउन्ड 1.5V 1.5V 1.5V 1.5V ग्राउन्ड

U7

1.5V

W9

1.5V

Y9

1.5V

–

जमिन

–

–

–

–

–

–

–

–

–

जमिन

–

–

www.alinx.com

26 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

बोर्ड टु बोर्ड कनेक्टरहरू CON2 80-पिन महिला जडान हेडर CON2 लाई सामान्य विस्तार गर्न प्रयोग गरिन्छ।
FPGA को BANK13 र BANK14 को IO। भोल्युमtagदुबै बैंकहरूको e मापदण्डहरू 3.3V छन्। बोर्ड जडानकर्ताहरू CON2 लाई बोर्डको पिन असाइनमेन्ट

CON1 पिन

संकेत नाम

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

पिन १

GND

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

पिन १

GND

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

पिन १

GND

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

पिन १

GND

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA पिन W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

भोल्युमtage लेभल 3.3V 3.3V 3.3V 3.3V ग्राउन्ड 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV XNUMXV XNUMXV XNUMXVXNUMX।

CON1 पिन PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48

संकेत नाम
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGA पिन भोल्युमtage

स्तर

V17

3.3V

W17

3.3V

U15

3.3V

V15

3.3V

–

जमिन

AB21

3.3V

AB22

3.3V

AA21

3.3V

AA20

3.3V

–

जमिन

AB20

3.3V

AA19

3.3V

AA18

3.3V

AB18

3.3V

–

जमिन

T20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

जमिन

T21

3.3V

U21

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

27 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

ग्राउन्ड 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V 3.3V

बोर्ड टु बोर्ड कनेक्टर CON3 80-पिन कनेक्टर CON3 को सामान्य IO विस्तार गर्न प्रयोग गरिन्छ।
FPGA को BANK15 र BANK16। साथै, चार जेTAG संकेतहरू पनि CON3 कनेक्टर मार्फत क्यारियर बोर्डमा जोडिएका छन्। भोल्युमtagBANK15 र BANK16 को मानकहरू LDO चिपद्वारा समायोजन गर्न सकिन्छ। पूर्वनिर्धारित स्थापित LDO 3.3V हो। यदि तपाइँ अन्य मानक स्तरहरू आउटपुट गर्न चाहनुहुन्छ भने, तपाइँ यसलाई उपयुक्त LDO संग बदल्न सक्नुहुन्छ। बोर्ड जडानकर्ताहरू CON3 मा बोर्डको पिन असाइनमेन्ट

CON1 पिन PIN1 PIN3 PIN5 PIN7

संकेत नाम
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA पिन J16 F15 G17 G18

भोल्युमtage स्तर

CON1 पिन

3.3V PIN2

3.3V PIN4

3.3V PIN6

3.3V

पिन १

संकेत नाम
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGA पिन भोल्युमtage स्तर

M17

3.3V

F21

3.3V

A21

3.3V

B21

3.3V

www.alinx.com

28 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55IN PIN57IN PIN59 61 PIN63

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V ग्राउन्ड 3.3V 3.3V 3.3V 3.3V 3.3V ग्राउन्ड XNUMXV

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56IN PIN58IN PIN60 62 PIN64

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड ३.३V

www.alinx.com

29 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

PIN73 B15_L24_N

M16

3.3V

PIN74 B15_L16_N

L18

3.3V

पिन १

NC

–

पिन १

NC

–

PIN77 FPGA_TCK

V12

3.3V

पिन १

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

U13

3.3V

PIN80 FPGA_TMS

T13

3.3V

बोर्ड टु बोर्ड कनेक्टर CON4 80-पिन कनेक्टर CON4 लाई सामान्य IO र GTP विस्तार गर्न प्रयोग गरिन्छ।
FPGA BANK16 को उच्च गति डाटा र घडी संकेत। भोल्युमtagBANK16 को IO पोर्टको e मानक LDO चिप द्वारा समायोजित गर्न सकिन्छ। पूर्वनिर्धारित स्थापित LDO 3.3V हो। यदि प्रयोगकर्ताले अन्य मानक स्तरहरू आउटपुट गर्न चाहन्छ भने, यसलाई उपयुक्त LDO द्वारा प्रतिस्थापन गर्न सकिन्छ। GTP को उच्च-गति डेटा र घडी संकेतहरू कोर बोर्डमा कडा रूपमा भिन्नता राउटेड छन्। डाटा लाइनहरू लम्बाइमा बराबर छन् र संकेत हस्तक्षेप रोक्न निश्चित अन्तरालमा राखिएको छ। बोर्ड जडानकर्ताहरू CON4 मा बोर्डको पिन असाइनमेन्ट

CON1 पिन PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29

संकेत नाम
NC NC

FPGA पिन भोल्युमtagई स्तर -
–

CON1 पिन NC NC

NC

–

NC

NC

–

NC

GND NC

–

ग्राउन्ड PIN10

–

पिन १

NC

–

पिन १

GND

–

ग्राउन्ड PIN16

MGT_TX3_P

D7 विभेदक PIN18

MGT_TX3_N

C7 विभेदक PIN20

GND

–

ग्राउन्ड PIN22

MGT_RX3_P D9 विभेदक PIN24

MGT_RX3_N

C9 विभेदक PIN26

GND

- जमीन

पिन १

MGT_TX1_P

D5 विभेदक PIN30

सिग्नल नाम FPGA पिन भोल्युमtage

स्तर

–

NC

–

NC

–

NC

–

NC

GND

–

जमिन

MGT_TX2_P

B6 भिन्नता

MGT_TX2_N

A6 भिन्नता

GND

–

जमिन

MGT_RX2_P

B10 भिन्नता

MGT_RX2_N

A10 भिन्नता

GND

–

जमिन

MGT_TX0_P

B4 भिन्नता

MGT_TX0_N

A4 भिन्नता

GND

–

जमिन

MGT_RX0_P

B8 भिन्नता

www.alinx.com

30 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 –

भिन्नता ग्राउन्ड
भिन्नता भिन्नता
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V
ग्राउन्ड 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 भिन्नता

–

जमिन

F10 भिन्नता

E10 भिन्नता

–

जमिन

F16

3.3V

E17

3.3V

C14

3.3V

C15

3.3V

–

जमिन

A13

3.3V

A14

3.3V

D17

3.3V

C17

3.3V

–

जमिन

E19

3.3V

D19

3.3V

B20

3.3V

A20

3.3V

–

जमिन

F19

3.3V

F20

3.3V

C22

3.3V

B22

3.3V

–

www.alinx.com

31 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग १.८: बिजुली आपूर्ति
AC7200 FPGA कोर बोर्ड क्यारियर बोर्ड मार्फत DC5V द्वारा संचालित छ, र यो एक्लै प्रयोग गर्दा J3 इन्टरफेस द्वारा संचालित छ। कृपया सावधान रहनुहोस् J3 इन्टरफेस र क्यारियर बोर्ड द्वारा एकै समयमा बिजुली आपूर्ति नगर्नुहोस् क्षतिबाट बच्न। बोर्डमा विद्युत आपूर्ति डिजाइन रेखाचित्र देखाइएको छ।

कोर बोर्ड योजनाबद्ध मा पावर आपूर्ति

विकास बोर्ड +5V द्वारा संचालित छ र चार DC/DC पावर सप्लाई चिप TLV3.3RGT मार्फत +1.5V, +1.8V, +1.0V, +62130V चार-तर्फी बिजुली आपूर्तिमा रूपान्तरण गरिएको छ। आउटपुट वर्तमान प्रति च्यानल 3A सम्म हुन सक्छ। VCCIO एउटा LDOSPX3819M5-3-3 द्वारा उत्पन्न गरिएको हो। VCCIO ले मुख्यतया FPGA को BANK15 र BANK16 लाई बिजुली आपूर्ति गर्दछ। प्रयोगकर्ताहरूले BANK15,16 को IO फरक भोल्युममा परिवर्तन गर्न सक्छन्tagतिनीहरूको LDO चिप प्रतिस्थापन गरेर e मापदण्डहरू। 1.5V ले VTT र VREF भोल्युम उत्पन्न गर्दछtagTI को TPS3 मार्फत DDR51200 द्वारा आवश्यक छ। GTP ट्रान्ससिभरको लागि 1.8V पावर सप्लाई MGTAVTT MGTAVCC TI को TPS74801 चिपद्वारा उत्पन्न गरिएको हो। प्रत्येक पावर वितरणको कार्यहरू निम्न तालिकामा देखाइएको छ:

www.alinx.com

32 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

बिजुली आपूर्ति +1.0V +1.8V +3.3V +1.5V
VREF,VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)

प्रकार्य FPGA कोर भोल्युमtage FPGA सहायक भोल्युमtagई, बैंक० को TPS74801 पावर सप्लाई VCCIO, Bank0 र FPGA को Bank13, QSIP FLASH, घडी क्रिस्टल DDR14, Bank3 र FPGA को Bank34
DDR3 FPGA Bank15, Bank16 GTP ट्रान्सीभर बैंक216 को FPGA GTP ट्रान्सीभर बैंक216 FPGA को

किनभने आर्टिक्स-7 FPGA को पावर सप्लाईमा पावर-अन अनुक्रम आवश्यकता छ, सर्किट डिजाइनमा, हामीले चिपको पावर आवश्यकताहरू अनुसार डिजाइन गरेका छौं, र पावर-अन 1.0V->1.8V->(1.5) हो। V, 3.3V, VCCIO) र 1.0V-> MGTAVCC -> MGTAVTT, चिपको सामान्य सञ्चालन सुनिश्चित गर्न सर्किट डिजाइन।

भाग २.१३: संरचना रेखाचित्र

www.alinx.com

33 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग 3: क्यारियर बोर्ड

भाग ३.१: क्यारियर बोर्डको परिचय
अघिल्लो प्रकार्य परिचय मार्फत, तपाईंले क्यारियर बोर्ड भागको प्रकार्य बुझ्न सक्नुहुन्छ
1-च्यानल PCIe x4 उच्च गति डेटा प्रसारण इन्टरफेस 2-च्यानल 10/100M/1000M इथरनेट RJ-45 इन्टरफेस 1-च्यानल HDMI भिडियो इनपुट इन्टरफेस 1-च्यानल HDMI भिडियो आउटपुट इन्टरफेस 1-च्यानल USB Uart संचार इन्टरफेस 1 SD कार्ड इन्टरफेस EEPROM 2-च्यानल 40-पिन विस्तार पोर्ट जेTAG डिबगिङ इन्टरफेस २ स्वतन्त्र कुञ्जी ४ प्रयोगकर्ता एलईडी बत्तीहरू

www.alinx.com

34 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

भाग 3.2: गिगाबिट इथरनेट इन्टरफेस

AX7203 FPGA विकास बोर्डले प्रयोगकर्ताहरूलाई २-च्यानल प्रदान गर्दछ

Micrel KSZ9031RNX मार्फत Gigabit नेटवर्क संचार सेवा

इथरनेट PHY चिप। KSZ9031RNX चिपले 10/100/1000 Mbps लाई समर्थन गर्दछ

नेटवर्क प्रसारण दर र GMII मार्फत FPGA सँग सञ्चार गर्दछ

इन्टरफेस। KSZ9031RNX ले MDI/MDX अनुकूलन, विभिन्न गतिलाई समर्थन गर्दछ

अनुकूलन, मास्टर/स्लेभ अनुकूलन, र PHY को लागि MDIO बसको लागि समर्थन

दर्ता व्यवस्थापन।

KSZ9031RNX ले केहि विशिष्ट IO को स्तर स्थिति पत्ता लगाउनेछ

सक्रिय भएपछि तिनीहरूको काम गर्ने मोड निर्धारण गर्नुहोस्। तालिका ३-१-१ ले वर्णन गर्दछ

GPHY चिप सक्रिय भएपछि पूर्वनिर्धारित सेटअप जानकारी।

कन्फिगरेसन पिन निर्देशनहरू

कन्फिगरेसन मान

PHYAD [2:0] CLK125_EN
SELRGV AN [1:0] RX ढिलाइ TX ढिलाइ

MDIO/MDC मोड PHY ठेगाना 3.3V, 2.5V, 1.5/1.8V भोल्युमtagई चयन स्वत: वार्ता कन्फिगरेसन
RX घडी 2ns ढिलाइ TX घडी 2ns ढिलाइ RGMII वा GMII चयन

PHY ठेगाना 011 3.3V
(10/100/1000M) अनुकूलन ढिलाइ ढिलाइ GMII

तालिका ३-२-१: PHY चिप पूर्वनिर्धारित कन्फिगरेसन मान

जब नेटवर्क गिगाबिट इथरनेटमा जडान हुन्छ, FPGA र PHY चिप KSZ9031RNX को डेटा प्रसारण GMII बस मार्फत सञ्चार गरिन्छ, प्रसारण घडी 125Mhz छ। प्राप्त घडी E_RXC PHY चिप द्वारा प्रदान गरिएको छ, प्रसारण घडी E_GTXC FPGA द्वारा प्रदान गरिएको छ, र डाटा s हो।ampघडीको बढ्दो किनारामा नेतृत्व गरियो।
जब नेटवर्क 100M इथरनेटमा जडान हुन्छ, FPGA र PHY चिप KSZ9031RNX को डेटा प्रसारण GMII बस मार्फत सञ्चार गरिन्छ, प्रसारण घडी 25Mhz छ। प्राप्त घडी E_RXC PHY चिप द्वारा प्रदान गरिएको छ, प्रसारण घडी E_GTXC FPGA द्वारा प्रदान गरिएको छ, र डाटा हो

www.alinx.com

35 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका sampघडीको बढ्दो किनारामा नेतृत्व गरियो।
चित्र ३-२-१: गिगाबिट इथरनेट इन्टरफेस योजनाबद्ध

चित्र ३-३-२: क्यारियर बोर्डमा गिगाबिट इथरनेट इन्टरफेस

www.alinx.com

36 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

गिगाबिट इथरनेट चिप PHY1 पिन असाइनमेन्टहरू निम्नानुसार छन्

संकेत नाम E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_SETIO E1

FPGA पिन नम्बर E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

वर्णन PHY1 RGMII प्रसारण घडी
PHY1 डाटा ट्रान्समिट गर्नुहोस् bit0 PHY1 डाटा ट्रान्समिट गर्नुहोस् bit1 PHY1 डाटा ट्रान्समिट गर्नुहोस् bit2 PHY1 ट्रान्समिट डाटा bit3 PHY1 ट्रान्समिट गर्नुहोस् सिग्नल सक्षम गर्नुहोस् PHY1 RGMII घडी प्राप्त गर्नुहोस् PHY1 डाटा प्राप्त गर्नुहोस् Bit0 PHY1 डाटा प्राप्त गर्नुहोस् Bit1 PHY1 डाटा प्राप्त गर्नुहोस् DaPHY2 डेटा प्राप्त गर्नुहोस् DaPHY1 डेटा प्राप्त गर्नुहोस् मान्य संकेत PHY3 व्यवस्थापन घडी PHY1 व्यवस्थापन डाटा
PHY1 रिसेट सिग्नल

गिगाबिट इथरनेट चिप PHY2 पिन असाइनमेन्टहरू निम्नानुसार छन्

संकेत नाम E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_SETIO E2

FPGA पिन नम्बर A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

वर्णन PHY2 RGMII प्रसारण घडी
PHY2 डाटा ट्रान्समिट गर्नुहोस् bit0 PHY2 डाटा ट्रान्समिट गर्नुहोस् bit1 PHY2 डाटा ट्रान्समिट गर्नुहोस् bit2 PHY2 ट्रान्समिट डाटा bit3 PHY2 ट्रान्समिट गर्नुहोस् सिग्नल सक्षम गर्नुहोस् PHY2 RGMII घडी प्राप्त गर्नुहोस् PHY2 डाटा प्राप्त गर्नुहोस् Bit0 PHY2 डाटा प्राप्त गर्नुहोस् Bit1 PHY2 डाटा प्राप्त गर्नुहोस् DaPHY2 डेटा प्राप्त गर्नुहोस् DaPHY2 डेटा प्राप्त गर्नुहोस् मान्य संकेत PHY3 व्यवस्थापन घडी PHY2 व्यवस्थापन डाटा
PHY2 रिसेट सिग्नल

www.alinx.com

37 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग 3.3: PCIe x4 इन्टरफेस
AX7203 FPGA विकास बोर्डले औद्योगिक-ग्रेड उच्च-गति डेटा स्थानान्तरण PCIe x4 इन्टरफेस प्रदान गर्दछ। PCIE कार्ड इन्टरफेस मानक PCIe कार्ड बिजुली विशिष्टताहरू अनुरूप छ र सीधा सामान्य PC को x4 PCIe स्लटमा प्रयोग गर्न सकिन्छ।
PCIe इन्टरफेसको प्रसारण र प्राप्त संकेतहरू सीधा FPGA को GTP ट्रान्सीभरसँग जोडिएका छन्। TX र RX संकेतहरूका चार च्यानलहरू FPGA सँग भिन्न संकेतहरूमा जडान भएका छन्, र एकल च्यानल सञ्चार दर 5G बिट ब्यान्डविथसम्म हुन सक्छ। PCIe सन्दर्भ घडी AX7203 FPGA विकास बोर्डलाई PC को PCIe स्लटद्वारा 100Mhz को सन्दर्भ घडी आवृत्तिको साथ प्रदान गरिएको छ।
AX7203 FPGA विकास बोर्डको PCIe इन्टरफेसको डिजाइन रेखाचित्र चित्र 3-3-1 मा देखाइएको छ, जहाँ TX ट्रान्समिट सिग्नल र सन्दर्भ घडी CLK सिग्नल AC युग्मित मोडमा जोडिएको छ।

चित्र ३-३-१: PCIex3 योजनाबद्ध

www.alinx.com

38 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

चित्र ३-३-२: क्यारियर बोर्डमा PCIex3

PCIex4 इन्टरफेस पिन असाइनमेन्ट:

संकेत नाम

FPGA पिन

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

B8

PCIE_RX1_N

A8

PCIE_RX2_P

B10

PCIE_RX2_N

A10

PCIE_RX3_P

D9

PCIE_RX3_N

C9

PCIE_TX0_P

D5

PCIE_TX0_N

C5

PCIE_TX1_P

B4

PCIE_TX1_N

A4

PCIE_TX2_P

B6

PCIE_TX2_N

A6

PCIE_TX3_P

D7

PCIE_TX3_N

C7

PCIE_CLK_P

F10

PCIE_CLK_N

E10

विवरण PCIE च्यानल 0 डाटा प्राप्त गर्नुहोस् सकारात्मक PCIE च्यानल 0 डाटा प्राप्त गर्नुहोस् नकारात्मक PCIE च्यानल 1 डाटा प्राप्त गर्नुहोस् सकारात्मक PCIE च्यानल 1 डाटा प्राप्त गर्नुहोस् नकारात्मक PCIE च्यानल 2 डाटा प्राप्त गर्नुहोस् सकारात्मक PCIE च्यानल 2 डाटा प्राप्त गर्नुहोस् नकारात्मक PCIE Channel 3 डाटा प्राप्त गर्नुहोस् नकारात्मक PCIE च्यानल पुन: प्राप्त गर्नुहोस्। IE च्यानल 3 डाटा ट्रान्समिट पोजिटिभ PCIE च्यानल 0 डाटा ट्रान्समिट नेगेटिभ PCIE च्यानल 0 डाटा ट्रान्समिट पोजिटिभ PCIE च्यानल 1 डाटा ट्रान्समिट नेगेटिभ PCIE च्यानल 1 डाटा ट्रान्समिट पोजिटिभ PCIE च्यानल 2 डाटा ट्रान्समिट नेगेटिभ PCIE च्यानल 2 डाटा ट्रान्समिट पॉजिटिभ PCIE च्यानल 3 डाटा ट्रान्समिट पोजिटिभ पीसीआईई च्यानल
PCIE सन्दर्भ घडी सकारात्मक PCIE सन्दर्भ घडी नकारात्मक

www.alinx.com

39 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग 3.4: HDMI आउटपुट इन्टरफेस
HDMI आउटपुट इन्टरफेस, Silion Image को SIL9134 HDMI (DVI) एन्कोडिङ चिप चयन गर्नुहोस्, 1080P@60Hz आउटपुट सम्म समर्थन गर्नुहोस्, 3D आउटपुट समर्थन गर्नुहोस्।
SIL9134 को IIC कन्फिगरेसन इन्टरफेस पनि FPGA को IO सँग जोडिएको छ। SIL9134 प्रारम्भिक र FPGA प्रोग्रामिङद्वारा नियन्त्रण गरिएको छ। HDMI आउटपुट इन्टरफेसको हार्डवेयर जडान चित्र 3-4-1 मा देखाइएको छ।

चित्र ३-४-१: HDMI आउटपुट योजनाबद्ध

चित्र ३-४-१: क्यारियर बोर्डमा HDMI आउटपुट

www.alinx.com

40 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

HDMI इनपुट पिन असाइनमेन्ट:
सिग्नल नाम 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] 9134_D[6_D[9134_D[7_D[9134_D] 8_D[9134] 9_D[9134] 10_D[ 9134] 11_D[9134] 12_D[9134] 13_D[9134] 14_D[9134] 15_D[9134] 16_D[9134] 17_D[9134] 18_D[9134] 19_D[9134] 20_D[9134_D[21_D[9134_D] २२] ९१३४_डी[२३]

FPGA पिन J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 L16 M18 N18 N18 M19 N20 L20 M21

www.alinx.com

41 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग 3.5: HDMI इनपुट इन्टरफेस
HDMI आउटपुट इन्टरफेस, Silion Image को SIL9013 HDMI डिकोडर चिप चयन गर्नुहोस्, 1080P@60Hz इनपुट सम्म समर्थन गर्नुहोस् र विभिन्न ढाँचाहरूमा डेटा आउटपुट समर्थन गर्नुहोस्।
SIL9013 को IIC कन्फिगरेसन इन्टरफेस FPGA को IO सँग जोडिएको छ। SIL9013 प्रारम्भिक र FPGA प्रोग्रामिङ मार्फत नियन्त्रण गरिएको छ। HDMI इनपुट इन्टरफेसको हार्डवेयर जडान चित्र 3-5-1 मा देखाइएको छ।

चित्र ३-५-१: HDMI इनपुट योजनाबद्ध

चित्र ३-५-२: क्यारियर बोर्डमा HDMI इनपुट

www.alinx.com

42 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

HDMI इनपुट पिन असाइनमेन्ट:
सिग्नल नाम 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] 9013_D[6_D[9013_D[7_D[9013_D] 8_D[9013] 9_D[9013] 10_D[ 9013] 11_D[9013] 12_D[9013] 13_D[9013] 14_D[9013] 15_D[9013] 16_D[9013] 17_D[9013] 18_D[9013] 19_D[9013] 20_D[9013_D[21_D[9013_D] २२] ९१३४_डी[२३]

FPG पिन नम्बर H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
भाग 3.6: SD कार्ड स्लट
SD कार्ड (Secure Digital Memory Card) अर्धचालक फ्ल्यास मेमोरी प्रक्रियामा आधारित मेमोरी कार्ड हो। यो 1999 मा जापानी Panasonic नेतृत्वको अवधारणा द्वारा पूरा भएको थियो, र संयुक्त राज्य अमेरिकाको Toshiba र SanDisk सहभागीहरूले पर्याप्त अनुसन्धान र विकास गरे। 2000 मा, यी कम्पनीहरूले एसडी एसोसिएशन (सुरक्षित डिजिटल एसोसिएशन) को सुरुवात गरे, जसको बलियो लाइनअप छ र ठूलो संख्यामा विक्रेताहरूलाई आकर्षित गर्यो। यसमा IBM, Microsoft, Motorola, NEC, Samsung, र अन्य समावेश छन्। यी अग्रणी निर्माताहरू द्वारा संचालित, SD कार्डहरू उपभोक्ता डिजिटल उपकरणहरूमा सबैभन्दा व्यापक रूपमा प्रयोग हुने मेमोरी कार्ड भएको छ।
SD कार्ड एक धेरै सामान्य भण्डारण उपकरण हो। विस्तारित SD कार्डले SPI मोड र SD मोडलाई समर्थन गर्दछ। प्रयोग गरिएको SD कार्ड एक माइक्रोएसडी कार्ड हो। योजनाबद्ध रेखाचित्र चित्र 3-6-1 मा देखाइएको छ।

चित्र ३-६-१: एसडी कार्ड योजनाबद्ध

www.alinx.com

44 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

चित्र ३-६-२: क्यारियर बोर्डमा SD कार्ड स्लट

SD कार्ड स्लट पिन असाइनमेन्ट:
सिग्नल नाम SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

SD मोड

FPGA PIN AB12 AB11 F14 AA13 AB13 Y13 AA14

भाग १०: सिरियल पोर्टमा USB
AX7203 FPGA विकास बोर्डले सिलिकन ल्याब्स CP2102GM को USB-UAR चिप समावेश गर्दछ। USB इन्टरफेसले MINI USB इन्टरफेस प्रयोग गर्दछ। यसलाई USB केबलको साथ सीरियल डाटा संचारको लागि माथिल्लो पीसीको USB पोर्टमा जडान गर्न सकिन्छ। USB Uart सर्किट डिजाइनको योजनाबद्ध रेखाचित्र चित्र 3-7-1 मा देखाइएको छ:

www.alinx.com

45 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता म्यानुअल चित्र 3-7-1: USB देखि क्रमिक पोर्ट योजनाबद्ध

चित्र ३-७-२: क्यारियर बोर्डमा सिरियल पोर्टमा USB
सिरियल पोर्ट सिग्नलका लागि दुई LED सूचकहरू (LED3 र LED4) सेट गरिएका छन्, र PCB मा सिल्कस्क्रिन TX र RX हो, जसले सिरियल पोर्टमा डेटा ट्रान्समिसन वा रिसेप्शन छ भनी सङ्केत गर्छ, निम्न चित्र ३-३-३ मा देखाइएको छ।

चित्र ३-७-३: सिरियल पोर्ट कम्युनिकेशन एलईडी इन्डिकेटरहरू योजनाबद्ध

www.alinx.com

46 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

USB लाई सिरियल पोर्ट पिन असाइनमेन्ट:
संकेत नाम UART1_RXD UART1_TXD

FPGA PIN P20 N15

भाग 3.8: EEPROM 24LC04
AX7013 क्यारियर बोर्डले EEPROM, मोडेल 24LC04 समावेश गर्दछ, र यसको क्षमता 4Kbit (2*256*8bit) छ। यसले दुई 256-बाइट ब्लकहरू समावेश गर्दछ र IIC बस मार्फत सञ्चार गर्दछ। अनबोर्ड EEPROM IIC बससँग कसरी सञ्चार गर्ने भनेर जान्नको लागि हो। EEPROM को I2C सिग्नल FPGA छेउमा रहेको BANK14 IO पोर्टमा जोडिएको छ। तलको चित्र ३-८-१ ले EEPROM को डिजाइन देखाउँछ

चित्र ३-८-१: EEPROM योजनाबद्ध

चित्र ३-८-२: क्यारियर बोर्डमा EEPROM

www.alinx.com

47 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

EEPROM पिन असाइनमेन्ट
नेट नाम EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA पिन F13 E14

भाग ३.९: विस्तार हेडर
क्यारियर बोर्ड दुई 0.1 इन्च स्पेसिङ मानक 40-पिन विस्तार पोर्ट J11 र J13 संग आरक्षित छ, जुन ALINX मोड्युलहरू वा प्रयोगकर्ताद्वारा डिजाइन गरिएको बाह्य सर्किट जडान गर्न प्रयोग गरिन्छ। विस्तार पोर्टमा 40 संकेतहरू छन्, जसमध्ये 1-च्यानल 5V पावर सप्लाई, 2-च्यानल 3.3 V पावर सप्लाई, 3-च्यानल ग्राउन्ड र 34 IOs छन्। FPGA जलाउनबाट बच्न IO लाई सीधै 5V यन्त्रमा जडान नगर्नुहोस्। यदि तपाईं 5V उपकरण जडान गर्न चाहनुहुन्छ भने, तपाईंले स्तर रूपान्तरण चिप जडान गर्न आवश्यक छ।
एक 33 ओम प्रतिरोधक विस्तार पोर्ट र FPGA जडान बीच श्रृंखला मा जोडिएको छ FPGA लाई बाह्य भोल्युमबाट जोगाउन।tage वा वर्तमान। विस्तार पोर्ट (J11) को सर्किट चित्र 3-9-1 मा देखाइएको छ।

चित्र ३-९-१: विस्तार हेडर J3 योजनाबद्ध

www.alinx.com

48 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
चित्र 3-9-2 ले क्यारियर बोर्डमा J4 विस्तार पोर्टको विस्तृत विवरण दिन्छ। विस्तार पोर्टको Pin1 र Pin2 पहिले नै बोर्डमा चिन्ह लगाइएको छ।

चित्र ३-९-२: क्यारियर बोर्डमा विस्तार हेडर J3

J11 विस्तार हेडर पिन असाइनमेन्ट

पिन नम्बर

FPGA पिन

पिन नम्बर

FPGA पिन

1

GND

2

+5V

3

P16

4

R17

5

R16

6

P15

7

N17

8

P17

9

U16

10

T16

11

U17

12

U18

13

P19

14

R19

15

V18

16

V19

17

U20

18

V20

19

AA9

20

AB10

21

AA10

22

AA11

23

W10

24

V10

25

Y12

26

Y11

27

W12

28

W11

29

AA15

30

AB15

31

Y16

32

AA16

33

AB16

34

AB17

35

W14

36

Y14

37

GND

38

GND

39

+3.3V

40

+3.3V

www.alinx.com

49 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

चित्र ३-९-१: विस्तार हेडर J3 योजनाबद्ध
चित्र 3-9-4 ले क्यारियर बोर्डमा J13 विस्तार पोर्टको विस्तृत विवरण दिन्छ। विस्तार पोर्टको Pin1 र Pin2 पहिले नै बोर्डमा चिन्ह लगाइएको छ।

चित्र ३-९-४: क्यारियर बोर्डमा विस्तार हेडर J3

J13 विस्तार हेडर पिन असाइनमेन्ट

पिन नम्बर

FPGA पिन

1

GND

3

W16

5

V17

7

U15

पिन नम्बर 2 १० २ 4 १२

FPGA पिन +5V W15 W17 V15

www.alinx.com

50 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

9

AB21

10

AB22

11

AA21

12

AA20

13

AB20

14

AA19

15

AA18

16

AB18

17

T20

18

Y17

19

W22

20

W21

21

T21

22

U21

23

Y21

24

Y22

25

W20

26

W19

27

Y19

28

Y18

29

V22

30

U22

31

T18

32

R18

33

R14

34

P14

35

N13

36

N14

37

GND

38

GND

39

+3.3V

40

+3.3V

भाग १५: जेTAG इन्टरफेस
AJTAG इन्टरफेस AX7203 FPGA वाहक बोर्डमा FPGA कार्यक्रमहरू वा FLASH मा फर्मवेयर डाउनलोड गर्न आरक्षित छ। तातो प्लगिङको कारणले गर्दा FPGA चिपमा हुने क्षतिलाई रोक्नको लागि, J मा एक सुरक्षा डायोड थपिएको छ।TAG भोल्युम सुनिश्चित गर्न संकेतtagसंकेतको e FPGA चिपको क्षतिबाट बच्न FPGA द्वारा स्वीकृत दायरा भित्र छ।

चित्र ३-१०-१: जेTAG इन्टरफेस योजनाबद्ध

www.alinx.com

51 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
चित्र ३-१०-१: जेTAG क्यारियर बोर्डमा इन्टरफेस
जेTAG केबल प्लग र अनप्लग गरिएको छ।
भाग 3.11: XADC इन्टरफेस (पूर्वनिर्धारित रूपमा स्थापना गरिएको छैन)
AX7203 क्यारियर बोर्डमा विस्तारित XADC कनेक्टर इन्टरफेस छ, र कनेक्टरले 2×8 0.1inch पिच डबल-रो पिन प्रयोग गर्दछ। XADC इन्टरफेसले FPGA को 12-बिट 1Msps एनालग-देखि-डिजिटल कन्भर्टरमा ADC भिन्नता इनपुट इन्टरफेसहरूको तीन जोडी विस्तार गर्दछ। विभेदक इन्टरफेसहरूको एक जोडी FPGA को समर्पित भिन्नता एनालग इनपुट च्यानल VP/VN मा जडान गरिएको छ, र अन्य दुई जोडीहरू सहायक एनालग इनपुट च्यानलहरू (एनालग च्यानल 0 र एनालग च्यानल 9) मा भिन्न रूपमा जोडिएका छन्। चित्र 3-11-1 ले तीन भिन्नता XADC इनपुटहरूको लागि डिजाइन गरिएको एन्टी-अलियासिङ फिल्टर देखाउँछ।

चित्र 3-11-1: एन्टी-एलियासिङ फिल्टर योजनाबद्ध

www.alinx.com

52 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

चित्र 3-11-2: XADC कनेक्टर योजनाबद्ध

चित्र ३-११-३: क्यारियर बोर्डमा XADC कनेक्टर

XADC पिन असाइनमेन्ट

XADC इन्टरफेस

FPGA पिन इनपुट ampलिटुड

विवरण

१३०० ५५६ ८१६

VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13

शिखर देखि शिखर 1V FPGA-विशिष्ट XADC इनपुट च्यानल

पीक टु पीक 1V पीक टु पीक 1V

FPGA-सहयोगित XADC इनपुट च्यानल 9 (सामान्य IO को रूपमा प्रयोग गर्न सकिन्छ)
FPGA-सहयोगित XADC इनपुट च्यानल 0 (सामान्य IO को रूपमा प्रयोग गर्न सकिन्छ)

भाग ३.१२: कुञ्जीहरू
AX7203 FPGA क्यारियर बोर्डमा दुई प्रयोगकर्ता कुञ्जीहरू KEY1~KEY2 समावेश छन्। सबै कुञ्जीहरू FPGA को सामान्य IO मा जडान गरिएका छन्। कुञ्जी सक्रिय कम छ। जब कुञ्जी थिचिन्छ, IO इनपुट भोल्युमtagFPGA को e कम छ। जब कुनै कुञ्जी थिच्दैन, IO इनपुट भोल्युमtagFPGA को e उच्च छ। कुञ्जी भागको सर्किट चित्र 3-12-1 मा देखाइएको छ।

www.alinx.com

53 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका

चित्र ३-१२-१: कुञ्जी योजनाबद्ध

चित्र ३-१३-२: क्यारियर बोर्डमा दुईवटा कुञ्जीहरू

कुञ्जी पिन असाइनमेन्ट
नेट नाम KEY1 KEY2

FPGA PIN J21 E13

भाग ३.१३: एलईडी लाइट
AX7203 FPGA क्यारियर बोर्डमा सातवटा रातो एलईडीहरू छन्, जसमध्ये एउटा पावर इन्डिकेटर (PWR) हो, दुईवटा USB Uart डाटा प्राप्त गर्ने र प्रसारण गर्ने संकेतकहरू हुन्, र चार प्रयोगकर्ताहरू LED बत्तीहरू (LED1~LED4) हुन्। जब बोर्ड सक्रिय हुन्छ, पावर सूचक उज्यालो हुनेछ; प्रयोगकर्ता LED1 ~ LED4 FPGA को सामान्य IO मा जडान गरिएको छ। जब IO भोल्युमtage प्रयोगकर्ता एलईडीसँग जोडिएको निम्न स्तर कन्फिगर गरिएको छ, प्रयोगकर्ता एलईडी बत्तीहरू। जडित IO voltage उच्च स्तरको रूपमा कन्फिगर गरिएको छ, प्रयोगकर्ता एलईडी निभाइनेछ। द

www.alinx.com

54 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
प्रयोगकर्ता LEDs हार्डवेयर जडानको योजनाबद्ध रेखाचित्र चित्र 3-13-1 मा देखाइएको छ।

चित्र 3-13-1: प्रयोगकर्ता LEDs योजनाबद्ध

चित्र 3-13-2: क्यारियर बोर्डमा प्रयोगकर्ता LEDs

प्रयोगकर्ता एलईडी बत्तीहरूको पिन असाइनमेन्ट
सिग्नल नाम LED1 LED2 LED3 LED4

FPGA PIN B13 C13 D14 D15

भाग १.८: बिजुली आपूर्ति
पावर इनपुट भोल्युमtagAX7203 FPGA विकास बोर्ड को e DC12V हो। विकास बोर्डले PCIe इन्टरफेसबाट पावरलाई पनि समर्थन गर्दछ र ATX चेसिस पावर सप्लाई (12V) बाट प्रत्यक्ष बिजुली आपूर्तिलाई समर्थन गर्दछ।

www.alinx.com

55 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता पुस्तिका
चित्र ३-१४-१: AX3 FPGA बोर्डको लागि बिजुली आपूर्ति विधि FPGA क्यारियर बोर्डले +14V भोल्युमलाई रूपान्तरण गर्दछtag5-च्यानल DC/DC पावर सप्लाई चिप MP3.3 मार्फत +1.8V, +1.2V, +4V र +1482V चार-तर्फी बिजुली आपूर्तिमा। थप रूपमा, FPGA क्यारियर बोर्डमा +5V पावर सप्लाईले अन्तर-बोर्ड कनेक्टर मार्फत AC7100B FPGA कोर बोर्डमा पावर आपूर्ति गर्दछ। विस्तारमा विद्युत आपूर्ति डिजाइन चित्र 3-14-2 मा देखाइएको छ।

चित्र ३-१४-२: क्यारियर बोर्डमा पावर सप्लाई योजनाबद्ध

www.alinx.com

56 /

ARTIX-7 FPGA विकास बोर्ड AX7203 प्रयोगकर्ता म्यानुअल चित्र 3-14-3: क्यारियर बोर्डमा विद्युत आपूर्ति सर्किट

www.alinx.com

57 /

कागजातहरू / स्रोतहरू

ALINX AX7203 FPGA विकास बोर्ड [pdf] प्रयोगकर्ता पुस्तिका AX7203 FPGA विकास बोर्ड, AX7203, FPGA विकास बोर्ड, विकास बोर्ड, बोर्ड

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका