ALINX AX7203 FPGA ልማት ቦርድ የተጠቃሚ መመሪያ

ይዘቶች መደበቅ

1 AX7203 FPGA ልማት ቦርድ

2 የምርት መረጃ

2.1 ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

2.2 ክፍል 1: የ FPGA ልማት ቦርድ መግቢያ

2.3 ክፍል 2: AC7200 ኮር ቦርድ መግቢያ

AX7203 FPGA ልማት ቦርድ

የምርት መረጃ

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ሥሪት	ራዕ 1.2
ቀን	2023-02-23
መልቀቅ በ	ራቸል ዡ
መግለጫ	የመጀመሪያ ልቀት

ክፍል 1: የ FPGA ልማት ቦርድ መግቢያ

የ AX7203 FPGA ልማት ቦርድ ኮር ቦርድ + ተሸካሚ ነው።
ምቹ ሁለተኛ ደረጃ እድገትን የሚፈቅድ የቦርድ መድረክ
የኮር ቦርዱን በመጠቀም. ከፍተኛ ፍጥነት ያለው ኢንተር-ቦርድ ይጠቀማል
በኮር ቦርዱ እና በማጓጓዣው ሰሌዳ መካከል ያለው ማገናኛ.

የ AX7203 ድምጸ ተያያዥ ሞደም ቦርድ የተለያዩ ተጓዳኝ በይነገጾችን ያቀርባል ፣
ጨምሮ፡-

1 PCIex4 በይነገጽ

2 Gigabit የኤተርኔት በይነገጾች
1 HDMI የውጤት በይነገጽ

1 HDMI የግቤት በይነገጽ
1 Uart በይነገጽ

1 ኤስዲ ካርድ ማስገቢያ
XADC አያያዥ በይነገጽ (በነባሪ አልተጫነም)

ባለ2-መንገድ 40-ሚስማር ማስፋፊያ ራስጌ
አንዳንድ ቁልፎች

LED
EEPROM ወረዳ

ክፍል 2: AC7200 ኮር ቦርድ መግቢያ

የ AC7200 ኮር ቦርድ በ XILINX's ARTIX-7 ተከታታይ 200T ላይ የተመሰረተ ነው.
AC7200-2FGG484I. ለ ተስማሚ የሆነ ከፍተኛ አፈጻጸም ኮር ቦርድ ነው
ከፍተኛ ፍጥነት ያለው የመረጃ ልውውጥ፣ የቪዲዮ ምስል ሂደት፣ እና
ከፍተኛ ፍጥነት ያለው ውሂብ ማግኘት.

የ AC7200 ኮር ቦርድ ቁልፍ ባህሪያት የሚከተሉትን ያካትታሉ:

ሁለት የማይክሮን MT41J256M16HA-125 DDR3 ቺፕስ ከ
የ 4 ቢት ዳታ አውቶብስ ስፋት እና እስከ ድረስ እያንዳንዳቸው 32Gbit አቅም
በFPGA እና DDR25 መካከል 3Gb የማንበብ/የመፃፍ ዳታ ባንድዊድዝ።
የ 180V ደረጃ 3.3 መደበኛ IO ወደቦች

የ 15V ደረጃ 1.5 መደበኛ IO ወደቦች
4 ጥንድ GTP ባለከፍተኛ ፍጥነት RX/TX ልዩነት ምልክቶች

በመካከላቸው እኩል ርዝመት እና ልዩነት የማቀናበር ሂደት
FPGA ቺፕ እና በይነገጽ
የታመቀ መጠን 45*55(ሚሜ)

የምርት አጠቃቀም መመሪያዎች

ARTIX-7 FPGA Development Board AX7203 ለመጠቀም እነዚህን ይከተሉ
እርምጃዎች፡-

ከፍተኛ ፍጥነት በመጠቀም የኮር ቦርዱን እና ተሸካሚውን ያገናኙ
ኢንተር-ቦርድ አያያዥ.

አስፈላጊ ከሆነ, የቀረበውን በመጠቀም የ XADC በይነገጽን ይጫኑ
ማገናኛ.
ማንኛቸውም የሚፈለጉትን መለዋወጫዎች ካሉት በይነገጾች ጋር ያገናኙ
እንደ PCIex4 መሣሪያዎች ፣ ጊጋቢት ኢተርኔት ያሉ የአገልግሎት አቅራቢዎች ሰሌዳ
መሣሪያዎች፣ HDMI መሣሪያዎች፣ Uart መሣሪያዎች፣ ኤስዲ ካርዶች፣ ወይም ውጫዊ
የማስፋፊያ ራስጌዎች.

ተገቢውን ኃይል በመጠቀም በልማት ሰሌዳው ላይ ኃይል
አቅርቦት.

View Fullscreen

ARTIX-7 FPGA ልማት ቦርድ
AX7203
የተጠቃሚ መመሪያ

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
የስሪት መዝገብ

ሥሪት ራዕ 1.2

ቀን 2023-02-23

የተለቀቀው በ Rachel Zhou

የመጀመሪያ መለቀቅ መግለጫ

www.alinx.com

2 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ማውጫ
ስሪት መዝገብ ....................................................................... ………………… 2 ክፍል 1፡ AC6 ኮር ቦርድ መግቢያ ………………………………………………………………………….2
ክፍል 2.1፡ FPGA ቺፕ ………………………………………………………………………………………………………………… ………………….10 ክፍል 2.2፡ 12Mhz ገባሪ ልዩነት ሰዓት ………………………………………….2.3 ክፍል 200፡ 12Mhz ንቁ ልዩነት ክሪስታል …………………………………………. 2.4 ክፍል 148.5፡ DDR13 ድራም …………………………………………………………………………………………………2.5 ክፍል 3፡ QSPI ፍላሽ ………………………………………… …………………………………15 ክፍል 2.6፡ የ LED መብራት በኮር ሰሌዳ ላይ …………………………………………………………………. 19 ክፍል 2.7፡ ዳግም አስጀምር ቁልፍ …………………………………………………………………………………………………………………………………………………………………TAG በይነገጽ ................................................. 23 ክፍል 2.10፡ የቦርድ ወደ ቦርድ ማያያዣዎች ………………………………….. 24 ክፍል 2.11፡ የኃይል አቅርቦት ………………………………………………… …………25 ክፍል 2.12፡ የመዋቅር ሥዕላዊ መግለጫ …………………………………………………………..32 ክፍል 2.13፡ ተሸካሚ ሰሌዳ ………………………………… …………………………………. 33 ክፍል 3፡ የድምጸ ተያያዥ ሞደም መግቢያ ………………………………………………… 34 ክፍል 3.1፡ Gigabit የኤተርኔት በይነገጽ ………………………………………………………… 34 ክፍል 3.2፡ PCIe x35 በይነገጽ ………………………………………………….. 3.3 ክፍል 4፡ የኤችዲኤምአይ የውጤት በይነገጽ ………………………………………… ………….38 ክፍል 3.4፡ HDMI ግብዓት በይነገጽ ………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… ………………………………………… 40 ክፍል 3.5፡ USB ወደ መለያ ወደብ ………………………………………………………….42 ክፍል 3.6፡ EEPROM 44LC3.7 … ………………………………………………………………….45 ክፍል 3.8፡ የማስፋፊያ ራስጌ ………………………………………………………………………………… 24 ክፍል 04፡47፡ ጄTAG በይነገጽ …………………………………………………………………………. 51

www.alinx.com

3 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 3.11፡ የ XADC በይነገጽ (በነባሪ አልተጫነም) …………………………………. 52 ክፍል 3.12፡ ቁልፎች ………………………………………………………………… ……………… ………………………………………………… 53

www.alinx.com

4 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ይህ ARTIX-7 FPGA ልማት መድረክ (ሞዱል: AX7203) የኮር ቦርድ + ድምጸ ተያያዥ ሞደም ሁነታን ይቀበላል, ይህም ለተጠቃሚዎች ኮር ቦርዱን ለሁለተኛ ደረጃ እድገት ለመጠቀም ምቹ ነው.
በአገልግሎት አቅራቢ ቦርድ ዲዛይን ውስጥ እንደ 1 PCIex4 በይነገጽ ፣ 2 ጊጋቢት ኢተርኔት በይነገጽ ፣ 1 HDMI የውጤት በይነገጽ ፣ 1 HDMI የግቤት በይነገጽ ፣ የ Uart በይነገጽ ፣ የኤስዲ ካርድ ማስገቢያ ወዘተ ለተጠቃሚዎች የበይነገጽ ብዙ አራዝመናል። የተጠቃሚውን መስፈርቶች ያሟላል። ለ PCIe ከፍተኛ ፍጥነት የውሂብ ልውውጥ, የቪዲዮ ማስተላለፊያ ሂደት እና የኢንዱስትሪ ቁጥጥር. እሱ “ሁለገብ” ARTIX-7 FPGA ልማት መድረክ ነው። የኔትወርክ እና የፋይበር ኮሙኒኬሽን እና የውሂብ ሂደትን ለከፍተኛ ፍጥነት የቪዲዮ ማስተላለፍ, ቅድመ-ማረጋገጫ እና ድህረ-ትግበራ እድል ይሰጣል. ይህ ምርት ለተማሪዎች፣ መሐንዲሶች እና ሌሎች በARTIX-7FPGA ልማት ላይ ለተሰማሩ ቡድኖች በጣም ተስማሚ ነው።

www.alinx.com

5 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 1: የ FPGA ልማት ቦርድ መግቢያ
የ AX7203 FPGA ልማት ቦርድ አጠቃላይ መዋቅር ከተከታታይ ኮር ቦርድ + ድምጸ ተያያዥ ሞደም ሞዴል የተወረሰ ነው። በኮር ቦርዱ እና በማጓጓዣ ሰሌዳ መካከል ከፍተኛ ፍጥነት ያለው የኢንተር-ቦርድ ማገናኛ ጥቅም ላይ ይውላል.
የኮር ቦርዱ በዋናነት FPGA + 2 DDR3 + QSPI FLASHን ያቀፈ ሲሆን ይህም የ FPGA ከፍተኛ ፍጥነት መረጃን የማቀናበር እና የማጠራቀሚያ ተግባራትን ያከናውናል, በ FPGA እና በሁለት DDR3 መካከል ከፍተኛ ፍጥነት ያለው ውሂብ ማንበብ እና መጻፍ, የውሂብ ቢት ስፋት 32 ቢት ነው. እና የአጠቃላይ ስርዓቱ የመተላለፊያ ይዘት እስከ 25Gb ነው. / ሰ (800M * 32ቢት); ሁለቱ የ DDR3 አቅሞች እስከ 8Gbit ድረስ ያሉት ሲሆን ይህም በመረጃ ሂደት ወቅት ከፍተኛ ቋት ያለውን ፍላጎት ያሟላል። የተመረጠው FPGA የ XILINX's ARTIX-7 ተከታታይ የ XC200A7T ቺፕ በ BGA 484 ጥቅል ውስጥ ነው። በXC7A200T እና DDR3 መካከል ያለው የግንኙነት ድግግሞሽ 400Mhz ሲደርስ የመረጃው ፍጥነት 800Mhz ሲሆን ይህም ከፍተኛ ፍጥነት ያለው ባለብዙ ቻናል ዳታ ሂደትን ሙሉ በሙሉ ያሟላል። በተጨማሪም፣ XC7A200T FPGA በቻናል እስከ 6.6Gb/s ፍጥነት ያላቸው አራት የጂቲፒ ባለከፍተኛ ፍጥነት ትራንስሴይቨሮች ለፋይበር ኦፕቲክ ኮሙኒኬሽን እና ለ PCIe ዳታ ግንኙነቶች ምቹ ያደርገዋል።
የ AX7203 ድምጸ ተያያዥ ሞደም ቦርዱ 1 PCIex4 በይነገጽን፣ 2 Gigabit Ethernet interfaces፣ 1 HDMI የውጤት በይነገጽ፣ 1 HDMI የግቤት በይነገጽ፣ 1 Uart Interface፣ 1 SD card slot፣ XADC connector interface፣ ባለ 2-መንገድ 40-ሚስማር ማስፋፊያን ጨምሮ የ AXXNUMX አገልግሎት አቅራቢ ቦርዱን ያሰፋዋል። ራስጌ, አንዳንድ ቁልፎች, LED እና EEPROM የወረዳ.

www.alinx.com

6 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ምስል 1-1-1፡ የ AX7203 የመርሃግብር ንድፍ በዚህ ስዕላዊ መግለጫ የ AX7203 FPGA ልማት ቦርድ የያዘውን በይነገጽ እና ተግባራት ማየት ይችላሉ፡ Artix-7 FPGA core board
የኮር ሰሌዳው XC7A200T + 8Gb DDR3 + 128Mb QSPI FLASHን ያካትታል። ለኤፍፒጂኤ ሲስተሞች እና ለጂቲፒ ሞጁሎች የተረጋጋ የሰዓት ግብዓት የሚያቀርቡ ሁለት ከፍተኛ ትክክለኛ የሲታይም LVDS ልዩነት ክሪስታሎች አሉ፣ አንዱ በ200ሜኸ እና ሌላኛው በ125 ሜኸ። ባለ 1-ቻናል PCIe x4 በይነገጽ PCI ኤክስፕረስ 2.0 ደረጃን ይደግፋል፣ PCIe x4 ባለከፍተኛ ፍጥነት የውሂብ ማስተላለፊያ በይነገጽን ይሰጣል፣ ነጠላ ቻናል የመገናኛ ፍጥነት እስከ 5GBaud 2-ቻናል Gigabit Ethernet Interface RJ-45 በይነገጽ የጊጋቢት ኢተርኔት በይነገጽ ቺፕ የሚክሮል KSZ9031RNX ኤተርኔት PHY ቺፕ ይጠቀማል። ለተጠቃሚዎች የአውታረ መረብ ግንኙነት አገልግሎቶችን ለመስጠት.

www.alinx.com

7 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
የ KSZ9031RNX ቺፕ 10/100/1000 ሜጋ ባይት የአውታረ መረብ ማስተላለፊያ ፍጥነትን ይደግፋል; ሙሉ duplex እና የሚለምደዉ. ባለ 1-ቻናል HDMI የውጤት በይነገጽ የሲሊዮን ምስል SIL9134 HDMI ኢንኮዲንግ ቺፕ እስከ 1080P@60Hz ውፅዓት ለመደገፍ እና የ3D ውፅዓትን ለመደገፍ ተመርጧል። ባለ 1-ቻናል ኤችዲኤምአይ የግቤት በይነገጽ የሲሊዮን ምስል SIL9013 HDMI ዲኮደር ቺፕ ተመርጧል፣ ይህም እስከ 1080P@60Hz ግብዓት የሚደግፍ እና የውሂብ ውፅዓትን በተለያዩ ቅርፀቶች ይደግፋል። 1-ቻናል ዩአርት ወደ ዩኤስቢ በይነገጽ 1 ለተጠቃሚ ማረም ከኮምፒዩተር ጋር ለመገናኘት Uart ወደ ዩኤስቢ በይነገጽ። የመለያ ወደብ ቺፕ የሲሊኮን ላብስ CP2102GM የዩኤስቢ-UAR ቺፕ ሲሆን የዩኤስቢ በይነገጽ የ MINI ዩኤስቢ በይነገጽ ነው። የማይክሮ ኤስዲ ካርድ መያዣ 1-ወደብ የማይክሮ ኤስዲ ካርድ መያዣ፣ የ SD ሁነታን እና የ SPI ሁነታን ይደግፉ EEPROM በ IIC በይነገጽ EEPROM 24LC04 ባለ 2-መንገድ ባለ 40-ሚስማር ማስፋፊያ ወደብ ባለ2-መንገድ 40-ሚስማር 2.54ሚሜ የፒች ማስፋፊያ ወደብ ከተለያዩ ALINX ጋር ሊገናኝ ይችላል። ሞጁሎች (ቢኖኩላር ካሜራ፣ TFT LCD ስክሪን፣ ባለከፍተኛ ፍጥነት AD ሞጁል፣ ወዘተ)። የማስፋፊያ ወደብ 1 ቻናል 5V ሃይል አቅርቦት፣ 2 ቻናል 3.3V ሃይል አቅርቦት፣ ባለ 3 መንገድ መሬት፣ 34 IOs ወደብ ይዟል። ጄTAG በይነገጽ A ባለ10-ሚስማር 0.1ኢንች ክፍተት መደበኛ ጄTAG ወደቦች ለ FPGA ፕሮግራም ማውረድ እና ማረም። ቁልፎች 2 ቁልፎች; 1 ዳግም ማስጀመሪያ ቁልፍ (በኮር ቦርዱ ላይ) LED Light 5 የተጠቃሚ LEDs (1 በኮር ቦርዱ ላይ እና 4 በአገልግሎት አቅራቢው ሰሌዳ ላይ)

www.alinx.com

8 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 2: AC7200 ኮር ቦርድ መግቢያ
AC7200 (ኮር ቦርድ ሞዴል, ከታች ተመሳሳይ) FPGA ኮር ቦርድ, በ XILINX's ARTIX-7 ተከታታይ 200T AC7200-2FGG484I ላይ የተመሰረተ ነው. ከፍተኛ ፍጥነት, ከፍተኛ የመተላለፊያ ይዘት እና ከፍተኛ አቅም ያለው ከፍተኛ አፈጻጸም ያለው ኮር ቦርድ ነው. ለከፍተኛ ፍጥነት የውሂብ ግንኙነት, የቪዲዮ ምስል ማቀናበር, ከፍተኛ ፍጥነት ያለው መረጃ ለማግኘት, ወዘተ.
ይህ AC7200 ኮር ቦርድ MICRON MT41J256M16HA-125 DDR3 ቺፕ ሁለት ቁርጥራጮች ይጠቀማል እያንዳንዱ DDR 4Gbit አቅም አለው; ሁለት DDR ቺፖችን ወደ 32-ቢት ዳታ አውቶቡስ ስፋት ይደባለቃሉ እና በ FPGA እና DDR3 መካከል ያለው የማንበብ/የመፃፍ የውሂብ መተላለፊያ ይዘት እስከ 25Gb; እንዲህ ዓይነቱ ውቅር ከፍተኛ የመተላለፊያ ይዘት ውሂብ ሂደት ፍላጎቶችን ሊያሟላ ይችላል.
የAC7200 ኮር ቦርድ 180 መደበኛ IO ወደቦች የ3.3V ደረጃ፣ 15 መደበኛ IO ወደቦች 1.5V ደረጃ እና 4 ጥንድ የጂቲፒ ከፍተኛ ፍጥነት RX/TX ልዩነት ምልክቶችን ያሰፋል። ብዙ አይኦ ለሚያስፈልጋቸው ተጠቃሚዎች ይህ ኮር ቦርድ ጥሩ ምርጫ ይሆናል። ከዚህም በላይ በ FPGA ቺፕ እና በይነገጹ መካከል ያለው መስመር እኩል ርዝመት እና ልዩነት ማቀነባበሪያ ነው, እና የኮር ቦርዱ መጠን 45 * 55 (ሚሜ) ብቻ ነው, ይህም ለሁለተኛ ደረጃ እድገት በጣም ተስማሚ ነው.

www.alinx.com

9 / 57

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ AC7200 ኮር ቦርድ (የፊት ለፊት). View)

AC7200 ኮር ቦርድ (የኋላ View)
ክፍል 2.1: FPGA ቺፕ
ከላይ እንደተጠቀሰው፣ የምንጠቀመው የFPGA ሞዴል AC7200-2FGG484I ነው፣ እሱም የ Xilinx's Artix-7 ተከታታይ ነው። የፍጥነት ደረጃው 2 ነው፣ እና የሙቀት ደረጃው የኢንዱስትሪ ደረጃ ነው። ይህ ሞዴል 484 ፒን ያለው የFGG484 ጥቅል ነው። Xilinx ARTIX-7 FPGA ቺፕ መሰየምን ህጎች ከዚህ በታች

የ ARTIX-7 ተከታታይ ልዩ ቺፕ ሞዴል ፍቺ

www.alinx.com

10 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

የ FPGA ቺፕ በቦርዱ ላይ የ FPGA ቺፕ AC7200 ዋና መለኪያዎች እንደሚከተለው ናቸው

የሎጂክ ሴሎች ስም
ቁርጥራጮች CLB የሚገለባበጥ-flops RAMkb DSP ቁርጥራጮች አግድ
PCIe Gen2 XADC
የጂቲፒ ትራንስሴቨር ፍጥነት ደረጃ
የሙቀት ደረጃ

የተወሰኑ መለኪያዎች 215360 33650 269200 13140 740 1
1 XADC፣12bit፣ 1Mbps AD 4 GTP6.6Gb/s max -2 ኢንዱስትሪያል

የ FPGA የኃይል አቅርቦት ስርዓት Artix-7 FPGA የኃይል አቅርቦቶች V, CCINT V, CCBRAM V, CCAUX VCCO, VMGTAVCC እና V ናቸው. MGTAVTT VCCINT ከ 1.0V ጋር መገናኘት ያለበት የ FPGA ኮር የኃይል አቅርቦት ፒን ነው; VCCBRAM የ FPGA ብሎክ ራም የኃይል አቅርቦት ፒን ነው ፣ ከ 1.0 ቪ ጋር ይገናኙ; VCCAUX የ FPGA ረዳት የኃይል አቅርቦት ፒን ነው, 1.8V ያገናኙ; ቪሲኮ ጥራዝ ነው።tagሠ የ

www.alinx.com

11 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
እያንዳንዱ የFPGA ባንክ፣ BANK0፣ BANK13~16፣ BANK34~35 ጨምሮ። በAC7200 FPGA ኮር ቦርድ ላይ BANK34 እና BANK35 ከ DDR3 ጋር መገናኘት አለባቸው።tagየባንኩ ኢ ግንኙነት 1.5 ቪ ነው, እና ጥራዝtagኢ የሌላ ባንክ 3.3 ቪ ነው። የBANK15 እና BANK16 ቪሲኮ በኤልዲኦ የተጎላበተ ሲሆን የኤልዲኦ ቺፕን በመተካት ሊቀየር ይችላል። VMGTAVCC የአቅርቦት ጥራዝ ነውtagከ 1.0 ቪ ጋር የተገናኘ የ FPGA ውስጣዊ ጂቲፒ አስተላላፊ; VMGTAVTT የማቋረጫ ጥራዝ ነው።tagሠ የ GTP ትራንሴቨር፣ ከ 1.2 ቪ ጋር የተገናኘ።
የአርቲክስ-7 FPGA ስርዓት የኃይል አወጣጥ ቅደም ተከተል በVCCINT፣ ከዚያም VCCBRAM፣ ከዚያም VCCAUX እና በመጨረሻም VCCO እንዲሰራ ይፈልጋል። VCCINT እና VCCBRAM ተመሳሳይ ጥራዝ ካላቸውtagሠ፣ በአንድ ጊዜ ሊሞሉ ይችላሉ። የኃይል ቅደም ተከተል እርስዎtages ተገልብጧል። የጂቲፒ ትራንስሴቨር የኃይል አወጣጥ ቅደም ተከተል VCCINT፣ ከዚያ VMGTAVCC፣ ከዚያ VMGTAVTT ነው። VCCINT እና VMGTAVCC ተመሳሳይ ጥራዝ ካላቸውtagሠ፣ በአንድ ጊዜ ሊሞሉ ይችላሉ። የኃይል ማጥፋት ቅደም ተከተል ከኃይል-ተኮር ቅደም ተከተል ተቃራኒ ነው.
ክፍል 2.2: ንቁ ልዩነት ክሪስታል
የ AC7200 ኮር ቦርድ ሁለት Sitime ንቁ ልዩነት ክሪስታሎች የታጠቁ ነው, አንድ 200MHz ነው, ሞዴሉ SiT9102-200.00MHz ነው, FPGA ለ ሥርዓት ዋና ሰዓት እና DDR3 መቆጣጠሪያ ሰዓት ለማመንጨት ጥቅም ላይ; ሌላው 125MHZ ነው፣ሞዴሉ SiT9102 -125MHz ነው፣የጂቲፒ ትራንስሰቨሮች የማጣቀሻ ሰዓት ግቤት።
ክፍል 2.3: 200Mhz ንቁ ልዩነት ሰዓት
G1 በስእል 3-1 የ 200M ገባሪ ልዩነት ክሪስታል ሲሆን ይህም የእድገት ቦርድ ስርዓት የሰዓት ምንጭን ያቀርባል. የክሪስታል ውፅዓት ከ FPGA BANK34 አለምአቀፍ የሰዓት ፒን MRCC (R4 እና T4) ጋር ተገናኝቷል። ይህ 200Mhz ልዩነት ሰዓት የተጠቃሚውን አመክንዮ በ FPGA ውስጥ ለመንዳት ሊያገለግል ይችላል። ተጠቃሚዎች የተለያዩ ድግግሞሾችን ለማመንጨት PLLs እና DCMsን በFPGA ውስጥ ማዋቀር ይችላሉ።

www.alinx.com

12 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

200Mhz ንቁ ልዩነት ክሪስታል ሼማቲክ

200Mhz ንቁ ልዩነት ክሪስታል በኮር ሰሌዳ ላይ

200Mhz ልዩነት የሰዓት ፒን ምደባ
የምልክት ስም SYS_CLK_P SYS_CLK_N

FPGA ፒን R4 T4

ክፍል 2.4: 148.5Mhz ንቁ ልዩነት ክሪስታል
G2 148.5Mhz ንቁ ልዩነት ክሪስታል ነው፣ እሱም በFPGA ውስጥ ላለው የጂቲፒ ሞጁል የቀረበው የማጣቀሻ ግብዓት ሰዓት ነው። የክሪስታል ውፅዓት ከጂቲፒ BANK216 የሰዓት ፒን MGTREFCLK0P (F6) እና MGTREFCLK0N (E6) የFPGA ጋር ተገናኝቷል።

www.alinx.com

13 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

148.5Mhz ንቁ ልዩነት ክሪስታል ሼማቲክ

1148.5Mhz ንቁ ልዩነት ክሪስታል በኮር ሰሌዳ ላይ

125Mhz ልዩነት የሰዓት ፒን ምደባ

የተጣራ ስም

FPGA ፒን

MGT_CLK0_P

MGT_CLK0_N

www.alinx.com

14 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ክፍል 2.5: DDR3 DRAM

የFPGA ኮር ቦርድ AC7200 ባለሁለት ማይክሮን 4ጂቢት (512ሜባ) DDR3 ቺፕስ፣ ሞዴል MT41J256M16HA-125 (ከMT41K256M16HA-125 ጋር ተኳሃኝ) አለው። የ DDR3 SDRAM ከፍተኛው የስራ ፍጥነት 800ሜኸ (የመረጃ መጠን 1600Mbps) አለው። የ DDR3 ማህደረ ትውስታ ስርዓት በቀጥታ ከ FPGA BANK 34 እና BANK35 ማህደረ ትውስታ በይነገጽ ጋር የተገናኘ ነው. የ DDR3 SDRAM የተወሰነ ውቅር በሰንጠረዥ 4-1 ላይ ይታያል።

ቢት ቁጥር U5,U6

ቺፕ ሞዴል MT41J256M16HA-125

አቅም 256M x 16bit

ፋብሪካ ማይክሮን

DDR3 SDRAM ውቅር

የ DDR3 ሃርድዌር ዲዛይን የሲግናል ታማኝነት ጥብቅ ግምትን ይፈልጋል። የ DDR3 ከፍተኛ ፍጥነት እና የተረጋጋ አሠራር ለማረጋገጥ በሴክዩት ዲዛይን እና በፒሲቢ ዲዛይን ውስጥ የሚዛመደውን ተከላካይ/ተርሚናል የመቋቋም፣ የክትትል እክል መቆጣጠሪያ እና የርዝመት መቆጣጠሪያን ሙሉ በሙሉ ተመልክተናል።

የ DDR3 DRAM መርሐግብር

www.alinx.com

15 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

በኮር ቦርድ ላይ ያለው DDR3

የ DDR3 DRAM ፒን ምደባ፡-

የተጣራ ስም

የ FPGA ፒን ስም

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

DDR3_DQ [7]

IO_L4P_T0_35

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

DDR3_DQ [16]

IO_L18N_T2_35

DDR3_DQ [17]

IO_L16P_T2_35

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

DDR3_DQ [19]

IO_L17N_T2_35

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

DDR3_DQ [21]

IO_L17P_T2_35

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

DDR3_DQ [23]

IO_L18P_T2_35

DDR3_DQ [24]

IO_L20N_T3_35

DDR3_DQ [25]

IO_L19P_T3_35

DDR3_DQ [26]

IO_L20P_T3_35

DDR3_DQ [27]

IO_L22N_T3_35

DDR3_DQ [28]

IO_L23P_T3_35

DDR3_DQ [29]

IO_L24N_T3_35

DDR3_DQ [30]

IO_L24P_T3_35

DDR3_DQ [31]

IO_L22P_T3_35

DDR3_DM0

IO_L4N_T0_35

DDR3_DM1

IO_L8N_T1_AD14N_35

DDR3_DM2

IO_L16N_T2_35

DDR3_DM3

IO_L23N_T3_35

DDR3_A[0]

IO_L11N_T1_SRCC_34

አአ4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

አአ5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

www.alinx.com

17 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A [10] DDR3_A [11] DDR3_A [12] DDR3_A [13] DDR3_A [14] DDR3_BA [0] DDR3_BA[1] DDR3_BA DDR2_CAS DDR3_WE DDR0_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ክፍል 2.6: QSPI ፍላሽ

የ FPGA ኮር ቦርድ AC7200 አንድ ባለ 128 ሜጋ ባይት QSPI ፍላሽ የተገጠመለት ሲሆን ሞዴሉ W25Q256FVEI ነው 3.3V CMOS voltagሠ መደበኛ. በ QSPI FLASH ተለዋዋጭነት ተፈጥሮ ምክንያት የስርዓቱን የማስነሻ ምስል ለማከማቸት እንደ ማስነሻ መሳሪያ ሆኖ ሊያገለግል ይችላል። እነዚህ ምስሎች በዋናነት FPGA ቢትን ያካትታሉ files፣ ARM መተግበሪያ ኮድ፣ የኮር መተግበሪያ ኮድ እና ሌላ የተጠቃሚ ውሂብ fileኤስ. የ QSPI FLASH ልዩ ሞዴሎች እና ተዛማጅ መለኪያዎች ይታያሉ።

አቀማመጥ U8

ሞዴል N25Q128

አቅም 128M ቢት

ፋብሪካ Numonyx

የQSPI ፍላሽ ዝርዝር መግለጫ
QSPI FLASH ከተወሰኑት የ BANK0 እና BANK14 የFPGA ቺፕ ፒን ጋር ተገናኝቷል። የሰዓት ፒን ከ BANK0 CCLK0 ጋር የተገናኘ ሲሆን ሌሎች ዳታ እና ቺፕ ምረጥ ሲግናሎች ከ D00~D03 እና FCS የ BANK14 ፒን ጋር ተያይዘዋል። የQSPI ፍላሽ ሃርድዌር ግንኙነትን ያሳያል።

QSPI Flash Schematic QSPI ፍላሽ ፒን ምደባዎች፡-

www.alinx.com

19 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

የተጣራ ስም QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

የFPGA ፒን ስም CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P / N L12 T19 P22 R22 P21 R21

በኮር ቦርድ ላይ QSPI

www.alinx.com

20 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 2.7: በኮር ቦርድ ላይ የ LED መብራት
በ AC3 FPGA ኮር ቦርድ ላይ 7200 ቀይ የ LED መብራቶች አሉ ከነዚህም አንዱ የኃይል አመልካች መብራት (PWR) ነው፣ አንደኛው የውቅረት LED መብራት (ተከናውኗል) እና አንዱ የተጠቃሚው የ LED መብራት ነው። የኮር ቦርዱ ሲሰራ, የኃይል አመልካች ያበራል; FPGA ሲዋቀር የ LED ውቅር ያበራል። የተጠቃሚው የ LED መብራት ከ BANK34 IO ጋር ተገናኝቷል, ተጠቃሚው በፕሮግራሙ መብራቱን መቆጣጠር ይችላል. መቼ አይኦ ጥራዝtagሠ ከተጠቃሚው ጋር የተገናኘ LED ከፍተኛ ነው, የተጠቃሚው LED ጠፍቷል. መቼ ግንኙነት IO voltage ዝቅተኛ ነው, የተጠቃሚው LED መብራት ይሆናል. የ LED ብርሃን ሃርድዌር ግንኙነት ንድፍ ንድፍ ይታያል:

በኮር ቦርድ ላይ የ LED መብራቶች Schematic

የ LED መብራቶች በኮር ቦርድ ተጠቃሚ LEDs ፒን ምደባ ላይ

የምልክት ስም LED1

የFPGA ፒን ስም IO_L15N_T2_DQS_34

FPGA ፒን ቁጥር W5

መግለጫ የተጠቃሚ LED

www.alinx.com

21 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 2.8: ዳግም አስጀምር አዝራር
በAC7200 FPGA ኮር ሰሌዳ ላይ ዳግም ማስጀመሪያ ቁልፍ አለ። የዳግም ማስጀመሪያ አዝራሩ ከ FPGA ቺፕ BANK34 መደበኛ IO ጋር ተገናኝቷል። ተጠቃሚው የFPGA ፕሮግራሙን ለማስጀመር ይህን ዳግም ማስጀመሪያ ቁልፍ መጠቀም ይችላል። አዝራሩ በንድፍ ውስጥ ሲጫን, ምልክቱ ጥራዝtagሠ ወደ IO ግቤት ዝቅተኛ ነው, እና ዳግም ማስጀመሪያው ምልክት ልክ ነው; አዝራሩ ሳይጫን ሲቀር፣ ወደ IO ያለው የሲግናል ግቤት ከፍተኛ ነው። የዳግም ማስጀመሪያ አዝራሩ ግንኙነት ንድፍ ንድፍ ይታያል፡-

የአዝራር ዳግም አስጀምር መርሐግብር

በኮር ቦርዱ ላይ ዳግም አስጀምር ቁልፍ ፒን ምደባ

የምልክት ስም RESET_N

ZYNQ ፒን ስም IO_L17N_T2_34

ZYNQ ፒን ቁጥር T6

መግለጫ የ FPGA ስርዓት ዳግም ማስጀመር

www.alinx.com

22 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 2.9፡ ጄTAG በይነገጽ
ጄTAG የሙከራ ሶኬት J1 በ AC7200 ኮር ሰሌዳ ላይ ለጄ ተይዟልTAG የኮር ቦርዱ ብቻውን ጥቅም ላይ ሲውል ማውረድ እና ማረም. ምስል የጄTAG ወደብ, ይህም TMS, TDI, TDO, TCK ያካትታል. , GND, + 3.3V እነዚህ ስድስት ምልክቶች.

JTAG የበይነገጽ ንድፍ የጄTAG በይነገጽ J1 በAC7200 FPGA ኮር ቦርድ ባለ 6-ሚስማር 2.54ሚሜ ፒክ ባለ አንድ ረድፍ የሙከራ ቀዳዳ ይጠቀማል። ጄን መጠቀም ከፈለጉTAG በኮር ሰሌዳው ላይ ለማረም ግንኙነት ባለ 6-ሚስማር ባለአንድ ረድፍ ፒን ራስጌ መሸጥ ያስፈልግዎታል። J ያሳያልTAG በይነገጽ J1 በ AC7200 FPGA ኮር ሰሌዳ ላይ።
JTAG በኮር ቦርድ ላይ በይነገጽ

www.alinx.com

23 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 2.10: በኮር ቦርድ ላይ የኃይል በይነገጽ
የ AC7200 FPGA ኮር ቦርድ ብቻውን እንዲሰራ ለማድረግ የኮር ቦርዱ በ2PIN ሃይል በይነገጽ (J3) የተጠበቀ ነው። ተጠቃሚው በ 2PIN power interface (J3) በኩል ለኮር ቦርዱ ሃይልን ሲያቀርብ፣ በአገልግሎት አቅራቢው ቦርዱ ሊሰራ አይችልም። አለበለዚያ, የአሁኑ ግጭት ሊከሰት ይችላል.
በኮር ቦርድ ላይ የኃይል በይነገጽ

www.alinx.com

24 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 2.11: ቦርድ ወደ ቦርድ አያያዦች
የኮር ቦርዱ በአጠቃላይ አራት ከፍተኛ ፍጥነት ያለው ቦርድ ወደ ቦርድ ማገናኛዎች አሉት. የኮር ቦርዱ ከድምጸ ተያያዥ ሞደም ጋር ለመገናኘት አራት ባለ 80-ሚስማር ኢንተር-ቦርድ ማያያዣዎችን ይጠቀማል። የ FPGA አይኦ ወደብ ከአራቱ ማገናኛዎች ጋር በዲፈረንሻል ማዞሪያ ተያይዟል። የማገናኛዎቹ የፒን ክፍተት 0.5 ሚሜ ነው, ለከፍተኛ ፍጥነት የውሂብ ግንኙነት በአገልግሎት አቅራቢው ሰሌዳ ላይ ወደ ቦርድ ማገናኛዎች ያስገቡ.
የኮር ቦርዱ በአጠቃላይ አራት ከፍተኛ ፍጥነት ያለው ቦርድ ወደ ቦርድ ማገናኛዎች አሉት. የኮር ቦርዱ ከድምጸ ተያያዥ ሞደም ጋር ለመገናኘት አራት ባለ 80-ሚስማር ኢንተር-ቦርድ ማያያዣዎችን ይጠቀማል። የ FPGA አይኦ ወደብ ከአራቱ ማገናኛዎች ጋር በዲፈረንሻል ማዞሪያ ተያይዟል። የማገናኛዎቹ የፒን ክፍተት 0.5 ሚሜ ነው, ለከፍተኛ ፍጥነት የውሂብ ግንኙነት በአገልግሎት አቅራቢው ሰሌዳ ላይ ወደ ቦርድ ማገናኛዎች ያስገቡ.

ቦርድ ከቦርድ አያያዦች CON1 ባለ 80-ፒን ቦርድ ከቦርድ ማያያዣዎች CON1 ጋር ለመገናኘት የሚያገለግሉ
በ VCCIN የኃይል አቅርቦት (+ 5V) እና በአገልግሎት አቅራቢው ቦርድ ላይ በመሬት ላይ, የ FPGA መደበኛ አይኦዎችን ያራዝሙ. እዚህ ላይ ልብ ሊባል የሚገባው 15 የ CON1 ፒን ከ IO ወደብ BANK34 ጋር የተገናኘ ነው, ምክንያቱም የ BANK34 ግንኙነት ከ DDR3 ጋር የተገናኘ ነው. ስለዚህ, ጥራዝtagየዚህ BANK34 የሁሉም አይኦዎች ደረጃ 1.5V ነው። የቦርድ ምደባ ለቦርድ ማያያዣዎች CON1

CON1 ፒን ፒን1 ፒን3 ፒን5 ፒን7 ፒን9

የምልክት ስም
VCCIN VCCIN VCCIN VCCIN GND

FPGA ፒን ጥራዝtagሠ ደረጃ

–

+ 5 ቪ

–

+ 5 ቪ

–

+ 5 ቪ

–

+ 5 ቪ

–

መሬት

CON1 ፒን ፒን2 ፒን4 ፒን6 ፒን8 ፒን10

የምልክት ስም
ቪሲሲን ቪሲሲን ቪሲሲን ቪሲሲን
ጂኤንዲ

FPGA ፒን ጥራዝtagሠ ደረጃ

–

+ 5 ቪ

–

+ 5 ቪ

–

+ 5 ቪ

–

+ 5 ቪ

–

መሬት

www.alinx.com

25 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ፒን11 ፒን13 ፒን15 ፒን17 ፒን19 ፒን21 ፒን23 ፒን25 ፒን27 ፒን29 ፒን31 ፒን33 ፒን35 ፒን37 ፒን39 ፒን41 ፒን43 ፒን45 ፒን47 ፒን49 ፒን51 ፒን53 ፒን55 ፒን57 ፒን59 ፒን61 ፒን63 ፒን65 ፒን67 ፒን69 ፒን71

NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_18_L34_P N XADC_VP NC ኤንሲ GND B19_L34_N B19_L16_P B1_L16_N B1_L16_P GND B4_L16_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

መሬት 3.3V 3.3V 3.3V 3.3V መሬት 3.3V 3.3V 1.5V 1.5V Ground 1.5V 1.5V 1.5V 1.5V Ground ADC ADC Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3.

ፒን12 ፒን14 ፒን16 ፒን18 ፒን20 ፒን22 ፒን24 ፒን26 ፒን28 ፒን30 ፒን32 ፒን34 ፒን36 ፒን38 ፒን40 ፒን42 ፒን44 ፒን46 ፒን48 ፒን50 ፒን52 ፒን54 ፒን56 ፒን58 ፒን60 ፒን62 ፒን64 ፒን66 ፒን68 ፒን70 ፒን72

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N GND_B34_L21_34_21_ L34_N GND NC B22_L34 B22_L34_P B25_L34_N GND NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

3.3 ቪ 3.3 ቪ መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ መሬት

1.5 ቪ

–

መሬት

–

መሬት

–

www.alinx.com

26 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ከቦርድ ወደ ቦርድ ማገናኛ CON2 ባለ 80-ሚስማር የሴት ግንኙነት ራስጌ CON2 መደበኛውን ለማራዘም ይጠቅማል
IO የ BANK13 እና BANK14 የFPGA። ጥራዝtagየሁለቱም ባንኮች መመዘኛዎች 3.3 ቪ ናቸው። የቦርድ ምደባ ለቦርድ ማያያዣዎች CON2

CON1 ፒን

የምልክት ስም

ፒን1 B13_L16_P

ፒን3 B13_L16_N

ፒን5 B13_L15_P

ፒን7 B13_L15_N

ፒን 9

ጂኤንዲ

ፒን11 B13_L13_P

ፒን13 B13_L13_N

ፒን15 B13_L12_P

ፒን17 B13_L12_N

ፒን 19

ጂኤንዲ

ፒን21 B13_L11_P

ፒን23 B13_L11_N

ፒን25 B13_L10_P

ፒን27 B13_L10_N

ፒን 29

ጂኤንዲ

ፒን31 B13_L9_N

ፒን33 B13_L9_P

ፒን35 B13_L8_N

ፒን37 B13_L8_P

ፒን 39

ጂኤንዲ

ፒን41 B14_L11_N

ፒን43 B14_L11_P

ፒን45 B14_L14_N

ፒን47 B14_L14_P

FPGA ፒን W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

ጥራዝtagሠ ደረጃ 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ.

CON1 ፒን ፒን2 ፒን4 ፒን6 ፒን8 ፒን10 ፒን12 ፒን14 ፒን16 ፒን18 ፒን20 ፒን22 ፒን24 ፒን26 ፒን28 ፒን30 ፒን32 ፒን34 ፒን36 ፒን38 ፒን40 ፒን42 ፒን44 ፒን46 ፒን48

የምልክት ስም
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGA ፒን ጥራዝtage

ደረጃ

ቪ17

3.3 ቪ

ወ17

3.3 ቪ

U15

3.3 ቪ

ቪ15

3.3 ቪ

–

መሬት

AB21

3.3 ቪ

AB22

3.3 ቪ

አአ21

3.3 ቪ

አአ20

3.3 ቪ

–

መሬት

AB20

3.3 ቪ

አአ19

3.3 ቪ

አአ18

3.3 ቪ

AB18

3.3 ቪ

–

መሬት

T20

3.3 ቪ

Y17

3.3 ቪ

ወ22

3.3 ቪ

ወ21

3.3 ቪ

–

መሬት

T21

3.3 ቪ

U21

3.3 ቪ

Y21

3.3 ቪ

Y22

3.3 ቪ

www.alinx.com

27 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ፒን49 ፒን51 ፒን53 ፒን55 ፒን57 ፒን59 ፒን61 ፒን63 ፒን65 ፒን67 ፒን69 ፒን71 ፒን73 ፒን75 ፒን77 ፒን79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ መሬት 3.3 ቪ 3.3 ቪ.

ፒን50 ፒን52 ፒን54 ፒን56 ፒን58 ፒን60 ፒን62 ፒን64 ፒን66 ፒን68 ፒን70 ፒን72 ፒን74 ፒን76 ፒን78 ፒን80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ

የቦርድ ለቦርድ ማያያዣዎች CON3 ባለ 80-ፒን ማገናኛ CON3 የመደበኛውን አይኦ ለማራዘም ይጠቅማል።
BANK15 እና BANK16 የFPGA በተጨማሪም አራት ጄTAG ሲግናሎች ከድምጸ ተያያዥ ሞደም ቦርድ ጋር በCON3 አያያዥ በኩል ተያይዘዋል። ጥራዝtagየ BANK15 እና BANK16 ደረጃዎች በኤልዲኦ ቺፕ ሊስተካከሉ ይችላሉ። የተጫነው ነባሪው LDO 3.3 ቪ ነው። ሌሎች መደበኛ ደረጃዎችን ለማውጣት ከፈለጉ, ተስማሚ በሆነ LDO መተካት ይችላሉ. የቦርድ ምደባ ለቦርድ ማያያዣዎች CON3

CON1 ፒን ፒን1 ፒን3 ፒን5 ፒን7

የምልክት ስም
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA ፒን J16 F15 G17 G18

ጥራዝtagሠ ደረጃ

CON1 ፒን

3.3 ቪ ፒን2

3.3 ቪ ፒን4

3.3 ቪ ፒን6

3.3 ቪ

ፒን 8

የምልክት ስም
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGA ፒን ጥራዝtagሠ ደረጃ

M17

3.3 ቪ

F21

3.3 ቪ

አ21

3.3 ቪ

ብ21

3.3 ቪ

www.alinx.com

28 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ፒን9 ፒን11 ፒን13 ፒን15 ፒን17 ፒን19 ፒን21 ፒን23 ፒን25 ፒን27 ፒን29 ፒን31 ፒን33 ፒን35 ፒን37 ፒን39 ፒን41 ፒን43 ፒን45 ፒን47 ፒን49 ፒን51 ፒን53 ፒን55 ፒን57 ፒን59 ፒን61 ፒን63 ፒን65 ፒን67 ፒን69 ፒን71

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ መሬት 3.3 ቪ

ፒን10 ፒን12 ፒን14 ፒን16 ፒን18 ፒን20 ፒን22 ፒን24 ፒን26 ፒን28 ፒን30 ፒን32 ፒን34 ፒን36 ፒን38 ፒን40 ፒን42 ፒን44 ፒን46 ፒን48 ፒን50 ፒን52 ፒን54 ፒን56 ፒን58 ፒን60 ፒን62 ፒን64 ፒን66 ፒን68 ፒን70 ፒን72

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ

www.alinx.com

29 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ፒን73 B15_L24_N

M16

3.3 ቪ

ፒን74 B15_L16_N

L18

3.3 ቪ

ፒን 75

–

ፒን 76

–

PIN77 FPGA_TCK

ቪ12

3.3 ቪ

ፒን 78

FPGA_TDI

R13

3.3 ቪ

ፒን79 FPGA_TDO

U13

3.3 ቪ

ፒን80 FPGA_TMS

T13

3.3 ቪ

የቦርድ ለቦርድ ማያያዣዎች CON4 ባለ 80-ፒን አያያዥ CON4 መደበኛውን አይኦ እና ጂቲፒ ለማራዘም ይጠቅማል።
የFPGA BANK16 ከፍተኛ ፍጥነት ያለው መረጃ እና የሰዓት ምልክቶች። ጥራዝtagየ ‹IO› ወደብ የ BANK16 መደበኛ በ LDO ቺፕ ሊስተካከል ይችላል። የተጫነው ነባሪው LDO 3.3 ቪ ነው። ተጠቃሚው ሌሎች መደበኛ ደረጃዎችን ማውጣት ከፈለገ, ተስማሚ በሆነ LDO ሊተካ ይችላል. የጂቲፒ ከፍተኛ ፍጥነት ያለው መረጃ እና የሰዓት ምልክቶች በኮር ቦርዱ ላይ ጥብቅ ልዩነት አላቸው። የመረጃ መስመሮቹ በርዝመታቸው እኩል ናቸው እና የምልክት ጣልቃገብነትን ለመከላከል በተወሰነ የጊዜ ክፍተት ውስጥ ይቀመጣሉ። የቦርድ ምደባ ለቦርድ ማያያዣዎች CON4

CON1 ፒን ፒን1 ፒን3 ፒን5 ፒን7 ፒን9 ፒን11 ፒን13 ፒን15 ፒን17 ፒን19 ፒን21 ፒን23 ፒን25 ፒን27 ፒን29

የምልክት ስም
ኤን.ሲ.ሲ

FPGA ፒን ጥራዝtagኢ ደረጃ -
–

CON1 ፒን ኤንሲ.ሲ

–

ጂኤንዲ ኤንሲ

–

መሬት ፒን10

–

ፒን 12

–

ፒን 14

ጂኤንዲ

–

መሬት ፒን16

MGT_TX3_P

D7 ልዩነት PIN18

MGT_TX3_N

C7 ልዩነት PIN20

ጂኤንዲ

–

መሬት ፒን22

MGT_RX3_P D9 ልዩነት PIN24

MGT_RX3_N

C9 ልዩነት PIN26

ጂኤንዲ

- መሬት

ፒን 28

MGT_TX1_P

D5 ልዩነት PIN30

የሲግናል ስም FPGA ፒን ጥራዝtage

ደረጃ

–

ጂኤንዲ

–

መሬት

MGT_TX2_P

B6 ልዩነት

MGT_TX2_N

A6 ልዩነት

ጂኤንዲ

–

መሬት

MGT_RX2_P

B10 ልዩነት

MGT_RX2_N

A10 ልዩነት

ጂኤንዲ

–

መሬት

MGT_TX0_P

B4 ልዩነት

MGT_TX0_N

A4 ልዩነት

ጂኤንዲ

–

መሬት

MGT_RX0_P

B8 ልዩነት

www.alinx.com

30 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ፒን 31 ፒን 33 ፒን 35 ፒን 37 ፒን39 ፒን41 ፒን 43 ፒን45 ፒን47 ፒን49 ፒን51 ፒን53 ፒን55 ፒን57 ፒን59 ፒን61 ፒን63 ፒን65 ፒን67 ፒን69 ፒን71 ፒን73 ፒን75 ፒን77 ፒን79

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 -

ልዩነት መሬት
ልዩነት ልዩነት
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ
መሬት 3.3 ቪ 3.3 ቪ 3.3 ቪ 3.3 ቪ መሬት 3.3 ቪ 3.3 ቪ.

ፒን 32 ፒን 34 ፒን 36 ፒን 38 ፒን40 ፒን42 ፒን 44 ፒን46 ፒን48 ፒን50 ፒን52 ፒን54 ፒን56 ፒን58 ፒን60 ፒን62 ፒን64 ፒን66 ፒን68 ፒን70 ፒን72 ፒን74 ፒን76 ፒን78 ፒን80

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 ልዩነት

–

መሬት

F10 ልዩነት

E10 ልዩነት

–

መሬት

F16

3.3 ቪ

E17

3.3 ቪ

C14

3.3 ቪ

C15

3.3 ቪ

–

መሬት

አ13

3.3 ቪ

አ14

3.3 ቪ

ዲ17

3.3 ቪ

C17

3.3 ቪ

–

መሬት

E19

3.3 ቪ

ዲ19

3.3 ቪ

ብ20

3.3 ቪ

አ20

3.3 ቪ

–

መሬት

F19

3.3 ቪ

F20

3.3 ቪ

C22

3.3 ቪ

ብ22

3.3 ቪ

–

www.alinx.com

31 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 2.12: የኃይል አቅርቦት
የAC7200 FPGA ኮር ቦርዱ በDC5V በድምጸ ተያያዥ ሞደም የሚሰራ ሲሆን ለብቻው ጥቅም ላይ ሲውል በJ3 በይነገጽ ነው የሚሰራው። እባካችሁ ጉዳት እንዳይደርስባችሁ በአንድ ጊዜ በJ3 በይነገጽ እና በአገልግሎት አቅራቢው ቦርድ ሃይል እንዳታቀርቡ ተጠንቀቁ። በቦርዱ ላይ ያለው የኃይል አቅርቦት ንድፍ ንድፍ በ ውስጥ ይታያል.

በኮር ቦርድ ንድፍ ላይ የኃይል አቅርቦት

የልማት ቦርዱ በ+5V እና በ+3.3V፣+1.5V፣+1.8V፣+1.0V ባለአራት መንገድ የሃይል አቅርቦት በአራት ዲሲ/ዲሲ የሃይል አቅርቦት ቺፕ TLV62130RGT ተቀይሯል። የውጤት ጅረት በአንድ ሰርጥ እስከ 3A ሊደርስ ይችላል። VCCIO የሚመነጨው በአንድ LDOSPX3819M5-3-3 ነው። VCCIO በዋናነት ለ BANK15 እና BANK16 የFPGA ሃይል ያቀርባል። ተጠቃሚዎች የ BANK15,16 IOን ወደ ተለየ ጥራዝ መቀየር ይችላሉtagየ LDO ቺፕን በመተካት e ደረጃዎች. 1.5V VTT እና VREF ጥራዝ ያመነጫል።tagበ DDR3 በTI TPS51200 የሚፈለግ። የ1.8V ሃይል አቅርቦት MGTAVTT MGTAVCC ለጂቲፒ ትራንስሰቨር የሚመነጨው በTI TPS74801 ቺፕ ነው። የእያንዳንዱ የኃይል ማከፋፈያ ተግባራት በሚከተለው ሠንጠረዥ ውስጥ ይታያሉ.

www.alinx.com

32 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

የኃይል አቅርቦት +1.0V +1.8V +3.3V +1.5V
VREF፣VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)

ተግባር FPGA ኮር ጥራዝtagሠ FPGA አጋዥ ጥራዝtagሠ፣ TPS74801 የኃይል አቅርቦት VCCIO of Bank0፣Bank13 እና Bank14 of FPGA፣QSIP FLASH፣ Clock Crystal DDR3፣ Bank34 እና Bank35 of FPGA
DDR3 FPGA Bank15፣ Bank16 GTP Transceiver Bank216 የ FPGA ጂቲፒ አስተላላፊ ባንክ216 የ FPGA

የ Artix-7 FPGA የኃይል አቅርቦት የኃይል-ተከታታይ መስፈርት ስላለው በወረዳው ንድፍ ውስጥ, በቺፑ የኃይል መስፈርቶች መሰረት አዘጋጅተናል, እና የኃይል ማመንጫው 1.0V-> 1.8V-> (1.5) ነው. V, 3.3V, VCCIO) እና 1.0V-> MGTAVCC -> MGTAVTT, የቺፑን መደበኛ አሠራር ለማረጋገጥ የወረዳ ንድፍ.

ክፍል 2.13: የመዋቅር ንድፍ

www.alinx.com

33 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 3፡ ተሸካሚ ሰሌዳ

ክፍል 3.1: ተሸካሚ ቦርድ መግቢያ
በቀደመው ተግባር መግቢያ በኩል የድምጸ ተያያዥ ሞደም ቦርድ ክፍልን ተግባር መረዳት ይችላሉ።
ባለ 1-ቻናል PCIe x4 ባለከፍተኛ ፍጥነት የውሂብ ማስተላለፊያ በይነገጽ 2-ቻናል 10/100M/1000M ኤተርኔት RJ-45 በይነገጽ 1-ቻናል HDMI ቪዲዮ ግብዓት በይነገጽ 1-ቻናል HDMI ቪዲዮ የውጤት በይነገጽ 1-ቻናል USB Uart ግንኙነት በይነገጽ 1 SD ካርድ ማስገቢያ XADA በይነገጽ EEPROM 2-ቻናል 40-ሚስማር ማስፋፊያ ወደቦች ጄTAG ማረም በይነገጽ 2 ገለልተኛ ቁልፎች 4 የተጠቃሚ LED መብራቶች

www.alinx.com

34 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ክፍል 3.2: Gigabit የኤተርኔት በይነገጽ

የ AX7203 FPGA ልማት ቦርድ ለተጠቃሚዎች ባለ 2-ቻናል ያቀርባል

በMirel KSZ9031RNX በኩል የጊጋቢት አውታረ መረብ ግንኙነት አገልግሎት

ኢተርኔት PHY ቺፕ. የ KSZ9031RNX ቺፕ 10/100/1000Mbps ይደግፋል

የአውታረ መረብ ስርጭት ፍጥነት እና ከ FPGA ጋር በጂኤምአይአይ በኩል ይገናኛል።

በይነገጽ. KSZ9031RNX MDI/MDX መላመድን ይደግፋል፣ የተለያየ ፍጥነት

መላመድ፣ Master/Slave adaptation፣ እና ለ MDIO አውቶቡስ ለPHY ድጋፍ

የመመዝገቢያ አስተዳደር.

KSZ9031RNX የአንዳንድ የተወሰኑ አይኦዎችን ደረጃ ሁኔታ ያውቃል

ከበራ በኋላ የስራ ሁኔታቸውን ይወስኑ። ሠንጠረዥ 3-1-1 ይገልፃል።

የ GPHY ቺፕ ከበራ በኋላ ነባሪ የማዋቀር መረጃ።

የማዋቀር ፒን መመሪያዎች

የማዋቀር ዋጋ

PHYAD[2:0] CLK125_EN
SELRGV AN[1:0] RX መዘግየት TX መዘግየት

MDIO/MDC ሁነታ PHY አድራሻ 3.3V፣ 2.5V፣ 1.5/1.8V voltagሠ ምርጫ ራስ-ድርድር ውቅር
RX ሰዓት 2ns መዘግየት TX ሰዓት 2ns መዘግየት RGMII ወይም GMII ምርጫ

PHY አድራሻ 011 3.3 ቪ
(10/100/1000M) የሚለምደዉ መዘግየት መዘግየት GMII

ሠንጠረዥ 3-2-1፡ PHY ቺፕ ነባሪ የውቅር እሴት

አውታረ መረቡ ከጊጋቢት ኢተርኔት ጋር ሲገናኝ የ FPGA እና PHY ቺፕ KSZ9031RNX የመረጃ ስርጭት በGMII አውቶቡስ በኩል ይገናኛል ፣ የማስተላለፊያ ሰዓቱ 125Mhz ነው። የመቀበያ ሰዓት E_RXC የቀረበው በPHY ቺፕ ነው፣ የማስተላለፊያ ሰዓቱ E_GTXC በFPGA ነው የቀረበው እና መረጃው s ነውampበሰዓቱ እየጨመረ ባለው ጠርዝ ላይ ተመርቷል.
አውታረ መረቡ ከ 100M ኤተርኔት ጋር ሲገናኝ የ FPGA እና PHY ቺፕ KSZ9031RNX የመረጃ ስርጭት በጂኤምአይአይ አውቶቡስ በኩል ይገናኛል ፣ የማስተላለፊያ ሰዓቱ 25Mhz ነው። የመቀበያ ሰዓት E_RXC የቀረበው በPHY ቺፕ ነው፣ የማስተላለፊያ ሰዓት E_GTXC በFPGA ነው የቀረበው እና መረጃው

www.alinx.com

35 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ sampበሰዓቱ እየጨመረ ባለው ጠርዝ ላይ ተመርቷል.
ምስል 3-2-1፡ Gigabit Ethernet Interface Schematic

ምስል 3-3-2፡ በአገልግሎት አቅራቢው ሰሌዳ ላይ የጊጋቢት ኢተርኔት በይነገጽ

www.alinx.com

36 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

Gigabit Ethernet Chip PHY1 ፒን ምደባዎች የሚከተሉት ናቸው።

የምልክት ስም E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_MDIO ኢ.

FPGA ፒን ቁጥር E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

መግለጫ PHY1 RGMII ማስተላለፊያ ሰዓት
PHY1 ውሂብ አስተላልፍ bit0 PHY1 አስተላልፍ ውሂብ bit1 PHY1 አስተላልፍ ውሂብ bit2 PHY1 አስተላልፍ ውሂብ PHY3 PHY1 አስተላልፍ PHY1 RGMII ሰዓት ተቀበል PHY1 ውሂብ ተቀበል Bit0 PHY1 ውሂብ Bit1 ተቀበል PHY1 ተቀበል ውሂብ Bit2 PHY1 ተቀበል ውሂብ አስተዳደር PHY3 PHY1 ሲግናል የሚቀበል ውሂብ ውሂብ
PHY1 ሲግናልን ዳግም አስጀምር

Gigabit Ethernet Chip PHY2 ፒን ምደባዎች የሚከተሉት ናቸው።

የምልክት ስም E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_MDIO ኢ.

FPGA ፒን ቁጥር A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

መግለጫ PHY2 RGMII ማስተላለፊያ ሰዓት
PHY2 ውሂብ አስተላልፍ bit0 PHY2 አስተላልፍ ውሂብ bit1 PHY2 አስተላልፍ ውሂብ bit2 PHY2 አስተላልፍ ውሂብ PHY3 PHY2 አስተላልፍ PHY2 RGMII ሰዓት ተቀበል PHY2 ውሂብ ተቀበል Bit0 PHY2 ውሂብ Bit1 ተቀበል PHY2 ተቀበል ውሂብ Bit2 PHY2 ተቀበል ውሂብ አስተዳደር PHY3 PHY2 ሲግናል የሚቀበል ውሂብ ውሂብ
PHY2 ሲግናልን ዳግም አስጀምር

www.alinx.com

37 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 3.3: PCIe x4 በይነገጽ
የ AX7203 FPGA ልማት ቦርድ የኢንዱስትሪ ደረጃ ከፍተኛ ፍጥነት ያለው የውሂብ ማስተላለፍ PCIe x4 በይነገጽ ያቀርባል። የ PCIE ካርድ በይነገጽ ከመደበኛ PCIe ካርድ ኤሌክትሪክ መስፈርቶች ጋር የሚጣጣም እና በተለመደው ፒሲ የ x4 PCIe ማስገቢያ ላይ በቀጥታ ጥቅም ላይ ሊውል ይችላል.
የ PCIe በይነገጽ ማስተላለፊያ እና መቀበያ ምልክቶች በቀጥታ ከ FPGA ጂቲፒ አስተላላፊ ጋር የተገናኙ ናቸው። አራቱ የTX እና RX ሲግናሎች ከ FPGA ጋር የተገናኙት በልዩ ምልክቶች ሲሆን ነጠላ ቻናል የግንኙነት መጠን እስከ 5G ቢት ባንድዊድዝ ሊደርስ ይችላል። የ PCIe ማመሳከሪያ ሰዓት ለ AX7203 FPGA ልማት ቦርድ በፒሲው PCIe ማስገቢያ በ 100Mhz የማመሳከሪያ ድግግሞሽ.
የ AX7203 FPGA ልማት ቦርድ የ PCIe በይነገጽ ንድፍ በስእል 3-3-1 ይታያል፣ የቲኤክስ ማስተላለፊያ ሲግናል እና የማጣቀሻ ሰዓት CLK ሲግናል በAC ጥምር ሁነታ የተገናኙበት።

ምስል 3-3-1: PCIex4 schematic

www.alinx.com

38 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ምስል 3-3-2፡ PCIex4 በአገልግሎት አቅራቢው ሰሌዳ ላይ

PCIex4 በይነገጽ ፒን ምደባ፡-

የምልክት ስም

FPGA ፒን

PCIE_RX0_P

ዲ11

PCIE_RX0_N

C11

PCIE_RX1_P

PCIE_RX1_N

PCIE_RX2_P

ብ10

PCIE_RX2_N

አ10

PCIE_RX3_P

PCIE_RX3_N

PCIE_TX0_P

PCIE_TX0_N

PCIE_TX1_P

PCIE_TX1_N

PCIE_TX2_P

PCIE_TX2_N

PCIE_TX3_P

PCIE_TX3_N

PCIE_CLK_P

F10

PCIE_CLK_N

E10

መግለጫ PCIE ቻናል 0 መረጃ አዎንታዊ PCIE ቻናል ተቀበል 0 ውሂብ አሉታዊ PCIE ቻናል ተቀበል ቻናል 1 ዳታ ማስተላለፊያ ፖዘቲቭ PCIE ቻናል 1 ዳታ ማስተላለፊያ ፖዘቲቭ PCIE ቻናል
PCIE የማጣቀሻ ሰዓት አዎንታዊ PCIE ማጣቀሻ ሰዓት አሉታዊ

www.alinx.com

39 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 3.4: HDMI ውፅዓት በይነገጽ
የ HDMI ውፅዓት በይነገጽ ፣ የ Silion Image's SIL9134 ኤችዲኤምአይ (DVI) ኢንኮዲንግ ቺፕ ይምረጡ ፣ እስከ 1080P@60Hz ውፅዓት ይደግፉ ፣ 3D ውፅዓት ይደግፉ።
የSIL9134 የIIC ውቅር በይነገጽ እንዲሁ ከ FPGA IO ጋር ተገናኝቷል። SIL9134 ተጀምሯል እና በ FPGA ፕሮግራሚንግ ይቆጣጠራል። የኤችዲኤምአይ የውጤት በይነገጽ የሃርድዌር ግንኙነት በስእል 3-4-1 ይታያል።

ምስል 3-4-1፡ HDMI የውጤት መርሐግብር

ምስል 3-4-1፡ HDMI ውፅዓት በአገልግሎት አቅራቢው ሰሌዳ ላይ

www.alinx.com

40 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

የኤችዲኤምአይ ግቤት ፒን ምደባ፡-
የምልክት ስም 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D [1] 9134_D 2_D[9134] 3_D[9134] 4_D[ 9134] 5_D[9134] 6_D[9134] 7_D[9134] 8_D[9134] 9_D [9134] 10_D [9134] 11_D [9134] 12_D[9134] 13] 9134_D[14]

FPGA ፒን J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 M16 L18 M18 N18 N19 M20 N20 L21 M21

www.alinx.com

41 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 3.5: HDMI ማስገቢያ በይነገጽ
የ HDMI ውፅዓት በይነገጽ ፣ የ Silion Image's SIL9013 ኤችዲኤምአይ ዲኮደር ቺፕን ይምረጡ ፣ እስከ 1080P@60Hz ግብዓት ይደግፉ እና የውሂብ ውፅዓት በተለያዩ ቅርፀቶች ይደግፋሉ።
የSIL9013 የIIC ውቅር በይነገጽ ከ FPGA IO ጋር ተገናኝቷል። SIL9013 ተጀምሯል እና ቁጥጥር የተደረገው በFPGA ፕሮግራሚንግ ነው። የኤችዲኤምአይ የግቤት በይነገጽ ሃርድዌር ግንኙነት በስእል 3-5-1 ይታያል።

ምስል 3-5-1፡ HDMI የግቤት እቅድ

ምስል 3-5-2፡ HDMI ግቤት በአገልግሎት አቅራቢው ሰሌዳ ላይ

www.alinx.com

42 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

የኤችዲኤምአይ ግቤት ፒን ምደባ፡-
የምልክት ስም 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D [1] 9013_D 2_D[9013] 3_D[9013] 4_D[ 9013] 5_D[9013] 6_D[9013] 7_D[9013] 8_D[9013] 9_D [9013] 10_D [9013] 11_D [9013] 12_D[9013] 13] 9013_D[14]

FPG ፒን ቁጥር H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ክፍል 3.6: የ SD ካርድ ማስገቢያ
ኤስዲ ካርድ (ደህንነቱ የተጠበቀ ዲጂታል ማህደረ ትውስታ ካርድ) በሴሚኮንዳክተር ፍላሽ ማህደረ ትውስታ ሂደት ላይ የተመሰረተ ማህደረ ትውስታ ካርድ ነው. እ.ኤ.አ. በ1999 የተጠናቀቀው በጃፓን ፓናሶኒክ በሚመራው ፅንሰ-ሀሳብ ሲሆን የዩናይትድ ስቴትስ ተሳታፊዎቹ ቶሺባ እና ሳንዲስክ ከፍተኛ ጥናትና ምርምር አድርገዋል። እ.ኤ.አ. በ 2000 እነዚህ ኩባንያዎች ጠንካራ አሰላለፍ ያለው እና ብዙ ሻጮችን የሳበውን የኤስዲ ማህበር (Secure Digital Association) አቋቋሙ። እነዚህም IBM፣ Microsoft፣ Motorola፣ NEC፣ Samsung እና ሌሎችም ያካትታሉ። በነዚህ መሪ አምራቾች የሚመራ ኤስዲ ካርዶች በተጠቃሚ ዲጂታል መሳሪያዎች ውስጥ በብዛት ጥቅም ላይ የሚውሉት የማስታወሻ ካርዶች ሆነዋል።
ኤስዲ ካርዱ በጣም የተለመደ የማከማቻ መሳሪያ ነው። የተራዘመው ኤስዲ ካርድ የ SPI ሁነታን እና የኤስዲ ሁነታን ይደግፋል። ጥቅም ላይ የዋለው ኤስዲ ካርድ የማይክሮ ኤስዲ ካርድ ነው። የመርሃግብር ንድፍ በስእል 3-6-1 ይታያል.

ምስል 3-6-1፡ የኤስዲ ካርድ እቅድ

www.alinx.com

44 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ምስል 3-6-2፡ የኤስዲ ካርድ ማስገቢያ በአገልግሎት አቅራቢው ሰሌዳ ላይ

የኤስዲ ካርድ ማስገቢያ ፒን ምደባ፡-
የምልክት ስም ኤስዲ_CLK ኤስዲ_ሲኤምዲ ኤስዲ_CD_N ኤስዲ_DAT0 ኤስዲ_DAT1 ኤስዲ_DAT2 ኤስዲ_DAT3

የኤስዲ ሁነታ

FPGA ፒን AB12 AB11 F14 AA13 AB13 Y13 AA14

ክፍል 3.7: USB ወደ ተከታታይ ወደብ
የ AX7203 FPGA ልማት ቦርድ የሲሊኮን ላብስ CP2102GM የUSB-UAR ቺፕ ያካትታል። የዩኤስቢ በይነገጽ የ MINI ዩኤስቢ በይነገጽን ይጠቀማል። በዩኤስቢ ገመድ ለተከታታይ መረጃ ግንኙነት ከላኛው ፒሲ የዩኤስቢ ወደብ ጋር ሊገናኝ ይችላል። የዩኤስቢ Uart ወረዳ ንድፍ ንድፍ በስእል 3-7-1 ይታያል።

www.alinx.com

45 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ ምስል 3-7-1፡ ከዩኤስቢ ወደ ተከታታይ ወደብ ንድፍ

ምስል 3-7-2፡ ዩኤስቢ ወደ ተከታታይ ወደብ በአገልግሎት አቅራቢው ሰሌዳ ላይ
ለተከታታይ ወደብ ሲግናል ሁለት ኤልኢዲ አመላካቾች (LED3 እና LED4) ተቀምጠዋል እና በፒሲቢው ላይ ያለው የሐር ማያ ገጽ TX እና RX ሲሆን ይህም ተከታታይ ወደብ የመረጃ ስርጭት ወይም መቀበያ እንዳለው ያሳያል ፣ በሚከተለው ምስል 3-3-3 ላይ እንደሚታየው

ምስል 3-7-3፡ የመለያ ወደብ ግንኙነት የ LED አመላካቾች መርሐግብር

www.alinx.com

46 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

የዩኤስቢ ወደ ተከታታይ ወደብ ፒን ምደባ፡-
የምልክት ስም UART1_RXD UART1_TXD

FPGA ፒን P20 N15

ክፍል 3.8: EEPROM 24LC04
AX7013 ድምጸ ተያያዥ ሞደም ቦርድ EEPROM, ሞዴል 24LC04 ይዟል, እና 4Kbit (2*256*8ቢት) አቅም አለው. ሁለት ባለ 256 ባይት ብሎኮችን ያቀፈ ሲሆን በ IIC አውቶብስ በኩል ይገናኛል። የቦርዱ EEPROM ከአይአይሲ አውቶቡስ ጋር እንዴት መገናኘት እንዳለቦት መማር ነው። የ EEPROM I2C ምልክት በ FPGA በኩል ካለው የ BANK14 IO ወደብ ጋር ተገናኝቷል. ከታች ያለው ምስል 3-8-1 የ EEPROM ንድፍ ያሳያል

ምስል 3-8-1፡ EEPROM Schematic

ምስል 3-8-2፡ EEPROM በአገልግሎት አቅራቢው ሰሌዳ ላይ

www.alinx.com

47 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

EEPROM ፒን ምደባ
የተጣራ ስም EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA ፒን F13 E14

ክፍል 3.9: የማስፋፊያ ራስጌ
የማጓጓዣ ሰሌዳው በሁለት ባለ 0.1 ኢንች ክፍተት መደበኛ ባለ 40-ሚስማር ማስፋፊያ ወደቦች J11 እና J13 የተያዘ ነው፣ እነዚህም የኤሊንክስ ሞጁሎችን ወይም በተጠቃሚው የተነደፈውን ውጫዊ ዑደት ለማገናኘት ያገለግላሉ። የማስፋፊያ ወደብ 40 ምልክቶች ያሉት ሲሆን ከነዚህም ውስጥ 1-ቻናል 5V ሃይል አቅርቦት፣ 2-ቻናል 3.3 ቮ ሃይል አቅርቦት፣ 3-channle ground እና 34 IOs። FPGA እንዳይቃጠል IO ን በቀጥታ ከ5V መሳሪያ ጋር አያገናኙት። የ 5V መሳሪያዎችን ማገናኘት ከፈለጉ የደረጃ ልወጣ ቺፕ ማገናኘት ያስፈልግዎታል።
የ 33 ohm resistor FPGA ን ከውጭ ቮልዩ ለመከላከል በማስፋፊያ ወደብ እና በ FPGA ግንኙነት መካከል በተከታታይ ተያይዟል.tagሠ ወይም ወቅታዊ. የማስፋፊያ ወደብ (J11) ዑደት በስእል 3-9-1 ይታያል.

ምስል 3-9-1፡ የማስፋፊያ ራስጌ J11 ንድፍ

www.alinx.com

48 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ቁጥር 3-9-2 በአገልግሎት አቅራቢው ቦርድ ላይ ያለውን የJ4 ማስፋፊያ ወደብ በዝርዝር አስቀምጧል። የማስፋፊያ ወደብ ፒን1 እና ፒን2 አስቀድሞ በቦርዱ ላይ ምልክት ተደርጎባቸዋል።

ምስል 3-9-2፡ የማስፋፊያ ራስጌ J11 በአገልግሎት አቅራቢው ሰሌዳ ላይ

J11 የማስፋፊያ ራስጌ ፒን ምደባ

ፒን ቁጥር

FPGA ፒን

ፒን ቁጥር

FPGA ፒን

ጂኤንዲ

+ 5 ቪ

P16

R17

R16

P15

N17

P17

U16

T16

U17

U18

P19

R19

ቪ18

ቪ19

U20

ቪ20

አአ9

AB10

አአ10

አአ11

ወ10

ቪ10

Y12

Y11

ወ12

ወ11

አአ15

AB15

Y16

አአ16

AB16

AB17

ወ14

Y14

ጂኤንዲ

+ 3.3 ቪ

www.alinx.com

49 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ምስል 3-9-3፡ የማስፋፊያ ራስጌ J13 ንድፍ
ቁጥር 3-9-4 በአገልግሎት አቅራቢው ቦርድ ላይ ያለውን የJ13 ማስፋፊያ ወደብ በዝርዝር አስቀምጧል። የማስፋፊያ ወደብ ፒን1 እና ፒን2 አስቀድሞ በቦርዱ ላይ ምልክት ተደርጎባቸዋል።

ምስል 3-9-4፡ የማስፋፊያ ራስጌ J13 በማጓጓዣ ሰሌዳ ላይ

J13 የማስፋፊያ ራስጌ ፒን ምደባ

ፒን ቁጥር

FPGA ፒን

ጂኤንዲ

ወ16

ቪ17

U15

ፒን ቁጥር 2 4 6 8

FPGA ፒን + 5 ቪ W15 W17 V15

www.alinx.com

50 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

AB21

AB22

አአ21

አአ20

AB20

አአ19

አአ18

AB18

T20

Y17

ወ22

ወ21

T21

U21

Y21

Y22

ወ20

ወ19

Y19

Y18

ቪ22

U22

T18

R18

R14

P14

N13

N14

ጂኤንዲ

+ 3.3 ቪ

ክፍል 3.10፡ ጄTAG በይነገጽ
ኤጄTAG የFPGA ፕሮግራሞችን ወይም firmwareን ወደ FLASH ለማውረድ በ AX7203 FPGA ድምጸ ተያያዥ ሞደም ላይ በይነገጽ የተጠበቀ ነው። በሞቃት መሰኪያ ምክንያት በ FPGA ቺፕ ላይ ጉዳት እንዳይደርስ ለመከላከል የመከላከያ ዳይኦድ በጄTAG ቮልዩ መሆኑን ለማረጋገጥ ምልክትtagየ FPGA ቺፕ ጉዳት እንዳይደርስበት የምልክቱ ምልክት በ FPGA ተቀባይነት ባለው ክልል ውስጥ ነው።

ምስል 3-10-1፡ ጄTAG የበይነገጽ ንድፍ

www.alinx.com

51 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ምስል 3-10-2፡ ጄTAG በአገልግሎት አቅራቢው ሰሌዳ ላይ በይነገጽ
ጄ ሲደረግ ትኩስ መለዋወጥ እንዳይሆን ተጠንቀቅTAG ገመዱ ተሰክቷል እና አልተሰካም.
ክፍል 3.11: XADC በይነገጽ (በነባሪ አልተጫነም)
የ AX7203 ድምጸ ተያያዥ ሞደም ቦርድ የተራዘመ የ XADC አያያዥ በይነገጽ አለው፣ እና ማገናኛው ባለ 2 × 8 0.1 ኢንች ፒች ባለ ሁለት ረድፍ ፒን ይጠቀማል። የ XADC በይነገጽ ሶስት ጥንድ የኤዲሲ ልዩነት ግቤት በይነገጾችን ወደ FPGA 12-ቢት 1Msps ከአናሎግ ወደ ዲጂታል መቀየሪያ ይዘልቃል። አንድ ጥንድ ዲፈረንሻል መገናኛዎች ከኤፍፒጂኤው ልዩ ልዩ የአናሎግ ግብዓት ቻናል VP/VN ጋር የተገናኘ ሲሆን የተቀሩት ሁለቱ ጥንዶች ደግሞ ከአናሎግ ቻናል 0 እና አናሎግ ቻናል 9 ጋር የተገናኙ ናቸው። ምስል 3-11-1 ለሶስት ልዩነት XADC ግብዓቶች የተነደፈ ጸረ-አሊያሲንግ ማጣሪያ ያሳያል።

ምስል 3-11-1፡ ጸረ-አልያሲንግ ማጣሪያ ንድፍ

www.alinx.com

52 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ምስል 3-11-2: XADC Connector Schematic

ምስል 3-11-3: የ XADC ማገናኛ በአገልግሎት አቅራቢው ሰሌዳ ላይ

XADC ፒን ምደባ

XADC በይነገጽ

FPGA ፒን ግቤት ampወሬ

መግለጫ

12 56 910

VP_0፡ L10 VN_0፡ M9 AD9P፡ J15 AD9N፡ H15 AD0P፡ H13 AD0N፡ G13

1 ቪ FPGA-ተኮር የXADC ግቤት ሰርጥ እስከ ጫፍ ድረስ

ከ 1 ቪ ጫፍ እስከ ጫፍ 1 ቪ

በFPGA የታገዘ XADC የግቤት ቻናል 9 (እንደ መደበኛ አይኦ መጠቀም ይቻላል)
በFPGA የታገዘ XADC የግቤት ቻናል 0 (እንደ መደበኛ አይኦ መጠቀም ይቻላል)

ክፍል 3.12: ቁልፎች
የ AX7203 FPGA ድምጸ ተያያዥ ሞደም ቦርድ ሁለት የተጠቃሚ ቁልፎች KEY1~KEY2 ይዟል። ሁሉም ቁልፎች ከ FPGA መደበኛ IO ጋር ተገናኝተዋል። ቁልፉ ንቁ ዝቅተኛ ነው። ቁልፉ ሲጫን የ IO ግቤት ቮልtagየ FPGA ዝቅተኛ ነው። ምንም ቁልፍ በማይጫንበት ጊዜ የ IO ግቤት ጥራዝtagየ FPGA ከፍተኛ ነው። የቁልፍ ክፍሉ ዑደት በስእል 3-12-1 ይታያል.

www.alinx.com

53 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ምስል 3-12-1፡ ቁልፍ መርሐግብር

ምስል 3-13-2: በአገልግሎት አቅራቢው ሰሌዳ ላይ ሁለት ቁልፎች

ቁልፎች ፒን ምደባ
የተጣራ ስም KEY1 KEY2

FPGA ፒን J21 E13

ክፍል 3.13: LED ብርሃን
በ AX7203 FPGA ድምጸ ተያያዥ ሞደም ላይ ሰባት ቀይ ኤልኢዲዎች አሉ ከነዚህም አንዱ የኃይል አመልካች (PWR) ሲሆን ሁለቱ የዩኤስቢ ዩአርት ዳታ መቀበያ እና ማስተላለፊያ ጠቋሚዎች ሲሆኑ አራቱ ተጠቃሚዎች የ LED መብራቶች (LED1 ~ LED4) ናቸው። ቦርዱ ሲበራ የኃይል አመልካች ይበራል; የተጠቃሚ LED1 ~ LED4 ከ FPGA መደበኛ IO ጋር ተገናኝተዋል። መቼ አይኦ ጥራዝtagሠ ከተጠቃሚው ጋር የተገናኘ LED በዝቅተኛ ደረጃ ተዋቅሯል ፣ ተጠቃሚው LED ያበራል። መቼ የተገናኘው IO ጥራዝtage እንደ ከፍተኛ ደረጃ የተዋቀረ ነው, የተጠቃሚው LED ይጠፋል. የ

www.alinx.com

54 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
የተጠቃሚው የ LEDs ሃርድዌር ግንኙነት ንድፍ ንድፍ በስእል 3-13-1 ይታያል።

ምስል 3-13-1፡ የተጠቃሚው የ LEDs ንድፍ

ምስል 3-13-2፡ የተጠቃሚው ኤልኢዲዎች በአገልግሎት አቅራቢው ሰሌዳ ላይ

የተጠቃሚ LED መብራቶች ፒን ምደባ
የምልክት ስም LED1 LED2 LED3 LED4

FPGA ፒን B13 C13 D14 D15

ክፍል 3.14: የኃይል አቅርቦት
የኃይል ግቤት ጥራዝtagሠ የ AX7203 FPGA ልማት ቦርድ DC12V ነው። የልማት ሰሌዳው ከ PCIe በይነገጽ ኃይልን ይደግፋል እና ከ ATX chassis የኃይል አቅርቦት (12V) ቀጥተኛ የኃይል አቅርቦትን ይደግፋል.

www.alinx.com

55 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ
ምስል 3-14-1፡ ለ AX7203 FPGA ቦርድ የኃይል አቅርቦት ዘዴ የFPGA ድምጸ ተያያዥ ሞደም ቦርድ የ+12V ቮልዩን ይቀይራልtagሠ ወደ +5V፣ +3.3V፣ +1.8V እና +1.2V ባለአራት መንገድ የኃይል አቅርቦት በ4-ቻናል ዲሲ/ዲሲ የኃይል አቅርቦት ቺፕ MP1482። በተጨማሪም በ FPGA ድምጸ ተያያዥ ሞደም ላይ ያለው የ+5V ሃይል አቅርቦት ለ AC7100B FPGA ኮር ቦርድ በኢንተር-ቦርድ አያያዥ በኩል ይሰጣል። በማስፋፊያ ላይ ያለው የኃይል አቅርቦት ንድፍ በስእል 3-14-2 ይታያል.

ምስል 3-14-2: በአገልግሎት አቅራቢው ቦርድ ላይ የኃይል አቅርቦት እቅድ

www.alinx.com

56 /

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ ምስል 3-14-3፡ በአገልግሎት አቅራቢ ሰሌዳ ላይ የኃይል አቅርቦት ዑደት

www.alinx.com

57 /

ሰነዶች / መርጃዎች

ALINX AX7203 FPGA ልማት ቦርድ [pdf] የተጠቃሚ መመሪያ
AX7203 FPGA ልማት ቦርድ፣ AX7203፣ FPGA ልማት ቦርድ፣ ልማት ቦርድ፣ ቦርድ

ዋቢዎች

የተጠቃሚ መመሪያ

AX7203 FPGA ልማት ቦርድ

የምርት መረጃ

ARTIX-7 FPGA ልማት ቦርድ AX7203 የተጠቃሚ መመሪያ

ክፍል 1: የ FPGA ልማት ቦርድ መግቢያ

ክፍል 2: AC7200 ኮር ቦርድ መግቢያ

የምርት አጠቃቀም መመሪያዎች

ሰነዶች / መርጃዎች

ዋቢዎች

አስተያየት ይስጡ

ምላሽ ሰርዝ