ALINX AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਸਮੱਗਰੀ ਓਹਲੇ

1 AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ

2 ਉਤਪਾਦ ਜਾਣਕਾਰੀ

2.1 ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

2.2 ਭਾਗ 1: FPGA ਵਿਕਾਸ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ

2.3 ਭਾਗ 2: AC7200 ਕੋਰ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ

3 ਉਤਪਾਦ ਵਰਤੋਂ ਨਿਰਦੇਸ਼

3.1 ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

3.1.1 ਹਵਾਲੇ

3.2 ਸੰਬੰਧਿਤ ਪੋਸਟਾਂ

AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ

ਉਤਪਾਦ ਜਾਣਕਾਰੀ

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਸੰਸਕਰਣ	ਰੇਵ ਐਕਸਯੂ.ਐੱਨ.ਐੱਮ.ਐੱਮ.ਐਕਸ
ਮਿਤੀ	2023-02-23
ਦੁਆਰਾ ਜਾਰੀ	ਰਾਖੇਲ ਝੌ
ਵਰਣਨ	ਪਹਿਲੀ ਰੀਲੀਜ਼

ਭਾਗ 1: FPGA ਵਿਕਾਸ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ

AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਇੱਕ ਕੋਰ ਬੋਰਡ + ਕੈਰੀਅਰ ਹੈ
ਬੋਰਡ ਪਲੇਟਫਾਰਮ ਜੋ ਸੁਵਿਧਾਜਨਕ ਸੈਕੰਡਰੀ ਵਿਕਾਸ ਲਈ ਸਹਾਇਕ ਹੈ
ਕੋਰ ਬੋਰਡ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ. ਇਹ ਇੱਕ ਹਾਈ-ਸਪੀਡ ਇੰਟਰ-ਬੋਰਡ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ
ਕੋਰ ਬੋਰਡ ਅਤੇ ਕੈਰੀਅਰ ਬੋਰਡ ਵਿਚਕਾਰ ਕਨੈਕਟਰ।

AX7203 ਕੈਰੀਅਰ ਬੋਰਡ ਵੱਖ-ਵੱਖ ਪੈਰੀਫਿਰਲ ਇੰਟਰਫੇਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ,
ਸਮੇਤ:

1 PCIex4 ਇੰਟਰਫੇਸ

2 ਗੀਗਾਬਾਈਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ
1 HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ

1 HDMI ਇੰਪੁੱਟ ਇੰਟਰਫੇਸ
1 Uart ਇੰਟਰਫੇਸ

1 SD ਕਾਰਡ ਸਲਾਟ
XADC ਕਨੈਕਟਰ ਇੰਟਰਫੇਸ (ਮੂਲ ਰੂਪ ਵਿੱਚ ਸਥਾਪਤ ਨਹੀਂ)

2-ਤਰੀਕੇ ਵਾਲਾ 40-ਪਿੰਨ ਵਿਸਤਾਰ ਹੈਡਰ
ਕੁਝ ਕੁੰਜੀਆਂ

LED
EEPROM ਸਰਕਟ

ਭਾਗ 2: AC7200 ਕੋਰ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ

AC7200 ਕੋਰ ਬੋਰਡ XILINX ਦੀ ARTIX-7 ਸੀਰੀਜ਼ 200T 'ਤੇ ਆਧਾਰਿਤ ਹੈ।
AC7200-2FGG484I. ਇਹ ਇੱਕ ਉੱਚ-ਕਾਰਗੁਜ਼ਾਰੀ ਕੋਰ ਬੋਰਡ ਲਈ ਢੁਕਵਾਂ ਹੈ
ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਸੰਚਾਰ, ਵੀਡੀਓ ਚਿੱਤਰ ਪ੍ਰੋਸੈਸਿੰਗ, ਅਤੇ
ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਪ੍ਰਾਪਤੀ.

AC7200 ਕੋਰ ਬੋਰਡ ਦੀਆਂ ਮੁੱਖ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ:

ਮਾਈਕ੍ਰੋਨ ਦੇ MT41J256M16HA-125 DDR3 ਚਿਪਸ ਦੇ ਦੋ ਟੁਕੜੇ
4Gbit ਹਰੇਕ ਦੀ ਸਮਰੱਥਾ, ਇੱਕ 32-ਬਿੱਟ ਡੇਟਾ ਬੱਸ ਚੌੜਾਈ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ ਅਤੇ ਇਸ ਤੋਂ ਵੱਧ
FPGA ਅਤੇ DDR25 ਵਿਚਕਾਰ 3Gb ਰੀਡ/ਰਾਈਟ ਡਾਟਾ ਬੈਂਡਵਿਡਥ।
180V ਪੱਧਰ ਦੇ 3.3 ਮਿਆਰੀ IO ਪੋਰਟ

15V ਪੱਧਰ ਦੇ 1.5 ਮਿਆਰੀ IO ਪੋਰਟ
GTP ਹਾਈ-ਸਪੀਡ RX/TX ਡਿਫਰੈਂਸ਼ੀਅਲ ਸਿਗਨਲ ਦੇ 4 ਜੋੜੇ

ਦੇ ਵਿਚਕਾਰ ਬਰਾਬਰ ਦੀ ਲੰਬਾਈ ਅਤੇ ਅੰਤਰ ਪ੍ਰੋਸੈਸਿੰਗ ਰੂਟਿੰਗ
FPGA ਚਿੱਪ ਅਤੇ ਇੰਟਰਫੇਸ
45*55 (ਮਿਲੀਮੀਟਰ) ਦਾ ਸੰਖੇਪ ਆਕਾਰ

ਉਤਪਾਦ ਵਰਤੋਂ ਨਿਰਦੇਸ਼

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ, ਇਹਨਾਂ ਦੀ ਪਾਲਣਾ ਕਰੋ
ਕਦਮ:

ਹਾਈ-ਸਪੀਡ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਕੋਰ ਬੋਰਡ ਅਤੇ ਕੈਰੀਅਰ ਬੋਰਡ ਨੂੰ ਕਨੈਕਟ ਕਰੋ
ਅੰਤਰ-ਬੋਰਡ ਕੁਨੈਕਟਰ.

ਜੇ ਲੋੜ ਹੋਵੇ, ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ XADC ਇੰਟਰਫੇਸ ਨੂੰ ਇੰਸਟਾਲ ਕਰੋ
ਕਨੈਕਟਰ
'ਤੇ ਉਪਲਬਧ ਇੰਟਰਫੇਸਾਂ ਨਾਲ ਕਿਸੇ ਵੀ ਲੋੜੀਂਦੇ ਪੈਰੀਫਿਰਲ ਨੂੰ ਕਨੈਕਟ ਕਰੋ
ਕੈਰੀਅਰ ਬੋਰਡ, ਜਿਵੇਂ ਕਿ PCIex4 ਡਿਵਾਈਸਾਂ, ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ
ਡਿਵਾਈਸਾਂ, HDMI ਡਿਵਾਈਸਾਂ, Uart ਡਿਵਾਈਸਾਂ, SD ਕਾਰਡ, ਜਾਂ ਬਾਹਰੀ
ਵਿਸਤਾਰ ਸਿਰਲੇਖ।

ਉਚਿਤ ਸ਼ਕਤੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਵਿਕਾਸ ਬੋਰਡ 'ਤੇ ਪਾਵਰ
ਸਪਲਾਈ

View Fullscreen

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ
AX7203
ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਵਰਜਨ ਰਿਕਾਰਡ

ਸੰਸਕਰਣ Rev 1.2

ਮਿਤੀ 2023-02-23

ਰਾਚੇਲ ਝੌ ਦੁਆਰਾ ਰਿਲੀਜ਼

ਵਰਣਨ ਪਹਿਲੀ ਰੀਲੀਜ਼

www.alinx.com

2/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਵਿਸ਼ਾ - ਸੂਚੀ
ਵਰਜਨ ਰਿਕਾਰਡ ………………………………………………………………………………… 2 ਭਾਗ 1: FPGA ਵਿਕਾਸ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ ……………………… …………… 6 ਭਾਗ 2: AC7200 ਕੋਰ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ ………………………………………………..9
ਭਾਗ 2.1: FPGA ਚਿੱਪ ……………………………………………………………………… 10 ਭਾਗ 2.2: ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ ……………………………… …………..12 ਭਾਗ 2.3: 200Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕਲਾਕ ………………………………………12 ਭਾਗ 2.4: 148.5Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ …………………………….. 13 ਭਾਗ 2.5: DDR3 DRAM ………………………………………………………………………15 ਭਾਗ 2.6: QSPI ਫਲੈਸ਼ …………………………………… ………………………………19 ਭਾਗ 2.7: ਕੋਰ ਬੋਰਡ ਉੱਤੇ LED ਲਾਈਟ ………………………………………. 21 ਭਾਗ 2.8: ਰੀਸੈਟ ਬਟਨ ……………………………………………………………… 22 ਭਾਗ 2.9: ਜੇTAG ਇੰਟਰਫੇਸ …………………………………………………………… 23 ਭਾਗ 2.10: ਕੋਰ ਬੋਰਡ ਉੱਤੇ ਪਾਵਰ ਇੰਟਰਫੇਸ ………………………………. 24 ਭਾਗ 2.11: ਬੋਰਡ ਤੋਂ ਬੋਰਡ ਕਨੈਕਟਰ ……………………………………….. 25 ਭਾਗ 2.12: ਪਾਵਰ ਸਪਲਾਈ ……………………………………………… …………32 ਭਾਗ 2.13: ਢਾਂਚਾ ਚਿੱਤਰ………………………………………………………..33 ਭਾਗ 3: ਕੈਰੀਅਰ ਬੋਰਡ……………………………… ………………………………………. 34 ਭਾਗ 3.1: ਕੈਰੀਅਰ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ ……………………………………………… 34 ਭਾਗ 3.2: ਗੀਗਾਬਾਈਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ …………………………………………… 35 ਭਾਗ 3.3: PCIe x4 ਇੰਟਰਫੇਸ ……………………………………………………….. 38 ਭਾਗ 3.4: HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ……………………………………… ………….40 ਭਾਗ 3.5: HDMI ਇਨਪੁਟ ਇੰਟਰਫੇਸ ………………………………………………………42 ਭਾਗ 3.6: SD ਕਾਰਡ ਸਲਾਟ …………………………… ………………………………… 44 ਭਾਗ 3.7: ਸੀਰੀਅਲ ਪੋਰਟ ਤੋਂ USB……………………………………………………….45 ਭਾਗ 3.8: EEPROM 24LC04 … ……………………………………………………….47 ਭਾਗ 3.9: ਵਿਸਤਾਰ ਸਿਰਲੇਖ ……………………………………………………… 48 ਭਾਗ 3.10: ਜੇTAG ਇੰਟਰਫੇਸ ………………………………………………………. 51

www.alinx.com

3/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 3.11: XADC ਇੰਟਰਫੇਸ (ਮੂਲ ਰੂਪ ਵਿੱਚ ਸਥਾਪਿਤ ਨਹੀਂ) ……………………….. 52 ਭਾਗ 3.12: ਕੁੰਜੀਆਂ ……………………………………………………………… …………53 ਭਾਗ 3.13: LED ਲਾਈਟ ………………………………………………………………… 54 ਭਾਗ 3.14: ਪਾਵਰ ਸਪਲਾਈ ……………………… …………………………………… 55

www.alinx.com

4/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਇਹ ARTIX-7 FPGA ਡਿਵੈਲਪਮੈਂਟ ਪਲੇਟਫਾਰਮ (ਮੋਡਿਊਲ: AX7203) ਕੋਰ ਬੋਰਡ + ਕੈਰੀਅਰ ਬੋਰਡ ਮੋਡ ਨੂੰ ਅਪਣਾਉਂਦਾ ਹੈ, ਜੋ ਉਪਭੋਗਤਾਵਾਂ ਲਈ ਸੈਕੰਡਰੀ ਵਿਕਾਸ ਲਈ ਕੋਰ ਬੋਰਡ ਦੀ ਵਰਤੋਂ ਕਰਨ ਲਈ ਸੁਵਿਧਾਜਨਕ ਹੈ।
ਕੈਰੀਅਰ ਬੋਰਡ ਦੇ ਡਿਜ਼ਾਇਨ ਵਿੱਚ, ਅਸੀਂ ਉਪਭੋਗਤਾਵਾਂ ਲਈ ਬਹੁਤ ਸਾਰੇ ਇੰਟਰਫੇਸਾਂ ਦਾ ਵਿਸਤਾਰ ਕੀਤਾ ਹੈ, ਜਿਵੇਂ ਕਿ 1 PCIex4 ਇੰਟਰਫੇਸ, 2 ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ, 1 HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ, 1 HDMI ਇਨਪੁਟ ਇੰਟਰਫੇਸ, Uart ਇੰਟਰਫੇਸ, SD ਕਾਰਡ ਸਲਾਟ ਆਦਿ। ਇਹ ਉਪਭੋਗਤਾ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦਾ ਹੈ। PCIe ਹਾਈ-ਸਪੀਡ ਡੇਟਾ ਐਕਸਚੇਂਜ, ਵੀਡੀਓ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਪ੍ਰੋਸੈਸਿੰਗ ਅਤੇ ਉਦਯੋਗਿਕ ਨਿਯੰਤਰਣ ਲਈ। ਇਹ ਇੱਕ “ਬਹੁਮੁਖੀ” ARTIX-7 FPGA ਵਿਕਾਸ ਪਲੇਟਫਾਰਮ ਹੈ। ਇਹ ਹਾਈ-ਸਪੀਡ ਵੀਡੀਓ ਟ੍ਰਾਂਸਮਿਸ਼ਨ, ਪੂਰਵ-ਪ੍ਰਮਾਣਿਕਤਾ ਅਤੇ ਨੈਟਵਰਕ ਅਤੇ ਫਾਈਬਰ ਸੰਚਾਰ ਅਤੇ ਡੇਟਾ ਪ੍ਰੋਸੈਸਿੰਗ ਦੀ ਪੋਸਟ-ਐਪਲੀਕੇਸ਼ਨ ਲਈ ਸੰਭਾਵਨਾ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਇਹ ਉਤਪਾਦ ARTIX-7FPGA ਵਿਕਾਸ ਵਿੱਚ ਲੱਗੇ ਵਿਦਿਆਰਥੀਆਂ, ਇੰਜੀਨੀਅਰਾਂ ਅਤੇ ਹੋਰ ਸਮੂਹਾਂ ਲਈ ਬਹੁਤ ਢੁਕਵਾਂ ਹੈ।

www.alinx.com

5/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 1: FPGA ਵਿਕਾਸ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ
AX7203 FPGA ਡਿਵੈਲਪਮੈਂਟ ਬੋਰਡ ਦਾ ਪੂਰਾ ਢਾਂਚਾ ਸਾਡੇ ਇਕਸਾਰ ਕੋਰ ਬੋਰਡ + ਕੈਰੀਅਰ ਬੋਰਡ ਮਾਡਲ ਤੋਂ ਵਿਰਾਸਤ ਵਿੱਚ ਮਿਲਿਆ ਹੈ। ਕੋਰ ਬੋਰਡ ਅਤੇ ਕੈਰੀਅਰ ਬੋਰਡ ਦੇ ਵਿਚਕਾਰ ਇੱਕ ਹਾਈ-ਸਪੀਡ ਇੰਟਰ-ਬੋਰਡ ਕਨੈਕਟਰ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ।
ਕੋਰ ਬੋਰਡ ਮੁੱਖ ਤੌਰ 'ਤੇ FPGA + 2 DDR3 + QSPI ਫਲੈਸ਼ ਦਾ ਬਣਿਆ ਹੁੰਦਾ ਹੈ, ਜੋ FPGA ਦੀ ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਪ੍ਰੋਸੈਸਿੰਗ ਅਤੇ ਸਟੋਰੇਜ, FPGA ਅਤੇ ਦੋ DDR3s ਵਿਚਕਾਰ ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਰੀਡਿੰਗ ਅਤੇ ਰਾਈਟਿੰਗ ਦੇ ਕਾਰਜ ਕਰਦਾ ਹੈ, ਡਾਟਾ ਬਿੱਟ ਚੌੜਾਈ 32 ਬਿੱਟ ਹੈ, ਅਤੇ ਪੂਰੇ ਸਿਸਟਮ ਦੀ ਬੈਂਡਵਿਡਥ 25Gb ਤੱਕ ਹੈ। /s(800M*32bit); ਦੋ DDR3 ਸਮਰੱਥਾ 8Gbit ਤੱਕ ਹੈ, ਜੋ ਕਿ ਡਾਟਾ ਪ੍ਰੋਸੈਸਿੰਗ ਦੌਰਾਨ ਉੱਚ ਬਫਰਾਂ ਦੀ ਲੋੜ ਨੂੰ ਪੂਰਾ ਕਰਦੀ ਹੈ। ਚੁਣਿਆ FPGA XILINX ਦੀ ARTIX-7 ਸੀਰੀਜ਼ ਦੀ XC200A7T ਚਿੱਪ ਹੈ, BGA 484 ਪੈਕੇਜ ਵਿੱਚ। XC7A200T ਅਤੇ DDR3 ਵਿਚਕਾਰ ਸੰਚਾਰ ਫ੍ਰੀਕੁਐਂਸੀ 400Mhz ਤੱਕ ਪਹੁੰਚਦੀ ਹੈ ਅਤੇ ਡਾਟਾ ਰੇਟ 800Mhz ਹੈ, ਜੋ ਹਾਈ-ਸਪੀਡ ਮਲਟੀ-ਚੈਨਲ ਡਾਟਾ ਪ੍ਰੋਸੈਸਿੰਗ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਪੂਰਾ ਕਰਦਾ ਹੈ। ਇਸ ਤੋਂ ਇਲਾਵਾ, XC7A200T FPGA ਵਿੱਚ 6.6Gb/s ਪ੍ਰਤੀ ਚੈਨਲ ਦੀ ਸਪੀਡ ਵਾਲੇ ਚਾਰ GTP ਹਾਈ-ਸਪੀਡ ਟ੍ਰਾਂਸਸੀਵਰ ਹਨ, ਜੋ ਇਸਨੂੰ ਫਾਈਬਰ-ਆਪਟਿਕ ਸੰਚਾਰ ਅਤੇ PCIe ਡਾਟਾ ਸੰਚਾਰ ਲਈ ਆਦਰਸ਼ ਬਣਾਉਂਦੇ ਹਨ।
AX7203 ਕੈਰੀਅਰ ਬੋਰਡ ਆਪਣੇ ਅਮੀਰ ਪੈਰੀਫਿਰਲ ਇੰਟਰਫੇਸ ਦਾ ਵਿਸਤਾਰ ਕਰਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ 1 PCIex4 ਇੰਟਰਫੇਸ, 2 ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ, 1 HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ, 1 HDMI ਇਨਪੁਟ ਇੰਟਰਫੇਸ, 1 Uart ਇੰਟਰਫੇਸ, 1 SD ਕਾਰਡ ਸਲਾਟ, XADC ਕਨੈਕਟਰ ਇੰਟਰਫੇਸ, 2-ਪਿਨ ਐਕਸਪੈਨ. ਸਿਰਲੇਖ, ਕੁਝ ਕੁੰਜੀਆਂ, LED ਅਤੇ EEPROM ਸਰਕਟ।

www.alinx.com

6/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਚਿੱਤਰ 1-1-1: AX7203 ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਇਸ ਚਿੱਤਰ ਰਾਹੀਂ, ਤੁਸੀਂ ਉਹ ਇੰਟਰਫੇਸ ਅਤੇ ਫੰਕਸ਼ਨਾਂ ਨੂੰ ਦੇਖ ਸਕਦੇ ਹੋ ਜੋ AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਵਿੱਚ ਸ਼ਾਮਲ ਹਨ: Artix-7 FPGA ਕੋਰ ਬੋਰਡ
ਕੋਰ ਬੋਰਡ ਵਿੱਚ XC7A200T + 8Gb DDR3 + 128Mb QSPI ਫਲੈਸ਼ ਸ਼ਾਮਲ ਹੈ। ਇੱਥੇ ਦੋ ਉੱਚ-ਸ਼ੁੱਧਤਾ ਵਾਲੇ ਸਿਟਾਈਮ LVDS ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ ਹਨ, ਇੱਕ 200MHz 'ਤੇ ਅਤੇ ਦੂਜਾ 125MHz 'ਤੇ, FPGA ਸਿਸਟਮਾਂ ਅਤੇ GTP ਮੋਡਿਊਲਾਂ ਲਈ ਸਥਿਰ ਘੜੀ ਇਨਪੁਟ ਪ੍ਰਦਾਨ ਕਰਦੇ ਹਨ। 1-ਚੈਨਲ PCIe x4 ਇੰਟਰਫੇਸ PCI ਐਕਸਪ੍ਰੈਸ 2.0 ਸਟੈਂਡਰਡ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ, PCIe x4 ਹਾਈ-ਸਪੀਡ ਡੇਟਾ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਇੰਟਰਫੇਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ, 5GBaud ਤੱਕ ਸਿੰਗਲ ਚੈਨਲ ਸੰਚਾਰ ਦਰ 2-ਚੈਨਲ ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ RJ-45 ਇੰਟਰਫੇਸ ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ ਚਿੱਪ ਮਾਈਕਰਲਜ਼ ਈਥਰਨੈੱਟ ਈਥਰਨੈੱਟ ਈਥਰਨੈੱਟ ਈਥਰਨੈੱਟ 9031 ਈ. XNUMX. ਪੀ.ਐੱਚ.XNUMX. ਉਪਭੋਗਤਾਵਾਂ ਨੂੰ ਨੈਟਵਰਕ ਸੰਚਾਰ ਸੇਵਾਵਾਂ ਪ੍ਰਦਾਨ ਕਰਨ ਲਈ.

www.alinx.com

7/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
KSZ9031RNX ਚਿੱਪ 10/100/1000 Mbps ਨੈੱਟਵਰਕ ਪ੍ਰਸਾਰਣ ਦਰਾਂ ਦਾ ਸਮਰਥਨ ਕਰਦੀ ਹੈ; ਪੂਰਾ ਡੁਪਲੈਕਸ ਅਤੇ ਅਨੁਕੂਲ। 1-ਚੈਨਲ HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ Silion ਚਿੱਤਰ ਦੀ SIL9134 HDMI ਏਨਕੋਡਿੰਗ ਚਿੱਪ ਨੂੰ 1080P@60Hz ਆਉਟਪੁੱਟ ਅਤੇ 3D ਆਉਟਪੁੱਟ ਦਾ ਸਮਰਥਨ ਕਰਨ ਲਈ ਚੁਣਿਆ ਗਿਆ ਹੈ। 1-ਚੈਨਲ HDMI ਇੰਪੁੱਟ ਇੰਟਰਫੇਸ ਸਿਲੀਅਨ ਇਮੇਜ ਦੀ SIL9013 HDMI ਡੀਕੋਡਰ ਚਿੱਪ ਚੁਣੀ ਗਈ ਹੈ, ਜੋ ਕਿ 1080P@60Hz ਇੰਪੁੱਟ ਤੱਕ ਦਾ ਸਮਰਥਨ ਕਰਦੀ ਹੈ ਅਤੇ ਵੱਖ-ਵੱਖ ਫਾਰਮੈਟਾਂ ਵਿੱਚ ਡਾਟਾ ਆਉਟਪੁੱਟ ਦਾ ਸਮਰਥਨ ਕਰਦੀ ਹੈ। 1-ਚੈਨਲ Uart ਤੋਂ USB ਇੰਟਰਫੇਸ 1 Uart ਤੋਂ USB ਇੰਟਰਫੇਸ ਉਪਭੋਗਤਾ ਡੀਬਗਿੰਗ ਲਈ ਕੰਪਿਊਟਰ ਨਾਲ ਸੰਚਾਰ ਲਈ। ਸੀਰੀਅਲ ਪੋਰਟ ਚਿੱਪ ਸਿਲੀਕਾਨ ਲੈਬਜ਼ CP2102GM ਦੀ USB-UAR ਚਿੱਪ ਹੈ, ਅਤੇ USB ਇੰਟਰਫੇਸ MINI USB ਇੰਟਰਫੇਸ ਹੈ। ਮਾਈਕ੍ਰੋ SD ਕਾਰਡ ਧਾਰਕ 1-ਪੋਰਟ ਮਾਈਕ੍ਰੋ SD ਕਾਰਡ ਧਾਰਕ, ਸਮਰਥਨ SD ਮੋਡ ਅਤੇ SPI ਮੋਡ EEPROM ਆਨਬੋਰਡ ਇੱਕ IIC ਇੰਟਰਫੇਸ EEPROM 24LC04 2-ਵੇਅ 40-ਪਿੰਨ ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ 2-ਵੇਅ 40-ਪਿੰਨ 2.54mm ਪਿੱਚ ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ ਨੂੰ ਵੱਖ-ਵੱਖ ਏਲਿਨਕਸ ਨਾਲ ਕਨੈਕਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਮੋਡੀਊਲ (ਦੂਰਬੀਨ ਕੈਮਰਾ, TFT LCD ਸਕਰੀਨ, ਹਾਈ-ਸਪੀਡ AD ਮੋਡੀਊਲ, ਆਦਿ)। ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ ਵਿੱਚ 1 ਚੈਨਲ 5V ਪਾਵਰ ਸਪਲਾਈ, 2 ਚੈਨਲ 3.3V ਪਾਵਰ ਸਪਲਾਈ, 3 ਵੇ ਗਰਾਊਂਡ, 34 IOs ਪੋਰਟ ਸ਼ਾਮਲ ਹਨ। ਜੇTAG ਇੰਟਰਫੇਸ ਏ 10-ਪਿੰਨ 0.1 ਇੰਚ ਸਪੇਸਿੰਗ ਸਟੈਂਡਰਡ ਜੇTAG FPGA ਪ੍ਰੋਗਰਾਮ ਡਾਊਨਲੋਡ ਅਤੇ ਡੀਬੱਗਿੰਗ ਲਈ ਪੋਰਟ। ਕੁੰਜੀਆਂ 2 ਕੁੰਜੀਆਂ; 1 ਰੀਸੈਟ ਕੁੰਜੀ (ਕੋਰ ਬੋਰਡ 'ਤੇ) LED ਲਾਈਟ 5 ਉਪਭੋਗਤਾ LEDs (1 ਕੋਰ ਬੋਰਡ 'ਤੇ ਅਤੇ 4 ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ)

www.alinx.com

8/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 2: AC7200 ਕੋਰ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ
AC7200 (ਕੋਰ ਬੋਰਡ ਮਾਡਲ, ਹੇਠਾਂ ਉਹੀ) FPGA ਕੋਰ ਬੋਰਡ, ਇਹ XILINX ਦੀ ARTIX-7 ਸੀਰੀਜ਼ 200T AC7200-2FGG484I 'ਤੇ ਆਧਾਰਿਤ ਹੈ। ਇਹ ਉੱਚ ਗਤੀ, ਉੱਚ ਬੈਂਡਵਿਡਥ ਅਤੇ ਉੱਚ ਸਮਰੱਥਾ ਵਾਲਾ ਇੱਕ ਉੱਚ-ਪ੍ਰਦਰਸ਼ਨ ਕੋਰ ਬੋਰਡ ਹੈ। ਇਹ ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਸੰਚਾਰ, ਵੀਡੀਓ ਚਿੱਤਰ ਪ੍ਰੋਸੈਸਿੰਗ, ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਪ੍ਰਾਪਤੀ, ਆਦਿ ਲਈ ਢੁਕਵਾਂ ਹੈ।
ਇਹ AC7200 ਕੋਰ ਬੋਰਡ ਮਾਈਕਰੋਨ ਦੀ MT41J256M16HA-125 DDR3 ਚਿੱਪ ਦੇ ਦੋ ਟੁਕੜਿਆਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ, ਹਰੇਕ DDR ਦੀ ਸਮਰੱਥਾ 4Gbit ਹੈ; ਦੋ DDR ਚਿੱਪਾਂ ਨੂੰ 32-ਬਿੱਟ ਡਾਟਾ ਬੱਸ ਚੌੜਾਈ ਵਿੱਚ ਜੋੜਿਆ ਜਾਂਦਾ ਹੈ, ਅਤੇ FPGA ਅਤੇ DDR3 ਵਿਚਕਾਰ ਰੀਡ/ਰਾਈਟ ਡਾਟਾ ਬੈਂਡਵਿਡਥ 25Gb ਤੱਕ ਹੈ; ਅਜਿਹੀ ਸੰਰਚਨਾ ਉੱਚ ਬੈਂਡਵਿਡਥ ਡਾਟਾ ਪ੍ਰੋਸੈਸਿੰਗ ਦੀਆਂ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰ ਸਕਦੀ ਹੈ।
AC7200 ਕੋਰ ਬੋਰਡ 180V ਪੱਧਰ ਦੀਆਂ 3.3 ਸਟੈਂਡਰਡ IO ਪੋਰਟਾਂ, 15V ਪੱਧਰ ਦੀਆਂ 1.5 ਸਟੈਂਡਰਡ IO ਪੋਰਟਾਂ, ਅਤੇ GTP ਹਾਈ ਸਪੀਡ RX/TX ਡਿਫਰੈਂਸ਼ੀਅਲ ਸਿਗਨਲ ਦੇ 4 ਜੋੜਿਆਂ ਦਾ ਵਿਸਤਾਰ ਕਰਦਾ ਹੈ। ਉਹਨਾਂ ਉਪਭੋਗਤਾਵਾਂ ਲਈ ਜਿਨ੍ਹਾਂ ਨੂੰ ਬਹੁਤ ਸਾਰੇ IO ਦੀ ਜ਼ਰੂਰਤ ਹੈ, ਇਹ ਕੋਰ ਬੋਰਡ ਇੱਕ ਵਧੀਆ ਵਿਕਲਪ ਹੋਵੇਗਾ। ਇਸ ਤੋਂ ਇਲਾਵਾ, ਐਫਪੀਜੀਏ ਚਿੱਪ ਅਤੇ ਇੰਟਰਫੇਸ ਦੇ ਵਿਚਕਾਰ ਰੂਟਿੰਗ ਬਰਾਬਰ ਲੰਬਾਈ ਅਤੇ ਅੰਤਰ ਪ੍ਰੋਸੈਸਿੰਗ ਹੈ, ਅਤੇ ਕੋਰ ਬੋਰਡ ਦਾ ਆਕਾਰ ਸਿਰਫ 45 * 55 (ਮਿਲੀਮੀਟਰ) ਹੈ, ਜੋ ਸੈਕੰਡਰੀ ਵਿਕਾਸ ਲਈ ਬਹੁਤ ਢੁਕਵਾਂ ਹੈ.

www.alinx.com

9/57

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ AC7200 ਕੋਰ ਬੋਰਡ (ਸਾਹਮਣੇ) View)

AC7200 ਕੋਰ ਬੋਰਡ (ਰੀਅਰ View)
ਭਾਗ 2.1: FPGA ਚਿੱਪ
ਜਿਵੇਂ ਕਿ ਉੱਪਰ ਦੱਸਿਆ ਗਿਆ ਹੈ, ਸਾਡੇ ਦੁਆਰਾ ਵਰਤੇ ਜਾਣ ਵਾਲਾ FPGA ਮਾਡਲ AC7200-2FGG484I ਹੈ, ਜੋ ਕਿ Xilinx ਦੀ Artix-7 ਸੀਰੀਜ਼ ਨਾਲ ਸਬੰਧਿਤ ਹੈ। ਸਪੀਡ ਗ੍ਰੇਡ 2 ਹੈ, ਅਤੇ ਤਾਪਮਾਨ ਗ੍ਰੇਡ ਉਦਯੋਗ ਗ੍ਰੇਡ ਹੈ. ਇਹ ਮਾਡਲ 484 ਪਿੰਨਾਂ ਵਾਲਾ ਇੱਕ FGG484 ਪੈਕੇਜ ਹੈ। ਹੇਠਾਂ ਦਿੱਤੇ ਅਨੁਸਾਰ Xilinx ARTIX-7 FPGA ਚਿੱਪ ਨਾਮਕਰਨ ਨਿਯਮ

ARTIX-7 ਸੀਰੀਜ਼ ਦੀ ਖਾਸ ਚਿੱਪ ਮਾਡਲ ਪਰਿਭਾਸ਼ਾ

www.alinx.com

10/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

FPGA ਚਿੱਪ ਆਨ ਬੋਰਡ FPGA ਚਿੱਪ AC7200 ਦੇ ਮੁੱਖ ਮਾਪਦੰਡ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਹਨ

ਤਰਕ ਸੈੱਲਾਂ ਨੂੰ ਨਾਮ ਦਿਓ
ਸਲਾਈਸ CLB ਫਲਿੱਪ-ਫਲਾਪ ਬਲਾਕ RAMkb DSP ਸਲਾਈਸ
PCIe Gen2 XADC
GTP ਟ੍ਰਾਂਸਸੀਵਰ ਸਪੀਡ ਗ੍ਰੇਡ
ਤਾਪਮਾਨ ਗ੍ਰੇਡ

ਖਾਸ ਮਾਪਦੰਡ 215360 33650 269200 13140 740 1
1 XADC, 12bit, 1Mbps AD 4 GTP6.6Gb/s ਅਧਿਕਤਮ -2 ਉਦਯੋਗਿਕ

FPGA ਪਾਵਰ ਸਪਲਾਈ ਸਿਸਟਮ Artix-7 FPGA ਪਾਵਰ ਸਪਲਾਈ V, CCINT V, CCBRAM V, CCAUX VCCO, VMGTAVCC ਅਤੇ V ਹਨ। MGTAVTT VCCINT FPGA ਕੋਰ ਪਾਵਰ ਸਪਲਾਈ ਪਿੰਨ ਹੈ, ਜਿਸਨੂੰ 1.0V ਨਾਲ ਕਨੈਕਟ ਕਰਨ ਦੀ ਲੋੜ ਹੈ; VCCBRAM FPGA ਬਲਾਕ ਰੈਮ ਦਾ ਪਾਵਰ ਸਪਲਾਈ ਪਿੰਨ ਹੈ, 1.0V ਨਾਲ ਜੁੜੋ; VCCAUX FPGA ਸਹਾਇਕ ਪਾਵਰ ਸਪਲਾਈ ਪਿੰਨ ਹੈ, 1.8V ਕਨੈਕਟ ਕਰੋ; VCCO ਵੋਲ ਹੈtagਦੇ e

www.alinx.com

11/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
FPGA ਦਾ ਹਰੇਕ ਬੈਂਕ, BANK0, BANK13~16, BANK34~35 ਸਮੇਤ। AC7200 FPGA ਕੋਰ ਬੋਰਡ 'ਤੇ, BANK34 ਅਤੇ BANK35 ਨੂੰ DDR3 ਨਾਲ ਕਨੈਕਟ ਕਰਨ ਦੀ ਲੋੜ ਹੈ, ਵੋਲਯੂਮtagਬੈਂਕ ਦਾ e ਕੁਨੈਕਸ਼ਨ 1.5V ਹੈ, ਅਤੇ ਵੋਲਯੂtagਹੋਰ ਬੈਂਕ ਦਾ e 3.3V ਹੈ। BANK15 ਅਤੇ BANK16 ਦਾ VCCO LDO ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਹੈ, ਅਤੇ LDO ਚਿੱਪ ਨੂੰ ਬਦਲ ਕੇ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ। VMGTAVCC ਸਪਲਾਈ ਵਾਲੀਅਮ ਹੈtagFPGA ਅੰਦਰੂਨੀ GTP ਟ੍ਰਾਂਸਸੀਵਰ ਦਾ e, 1.0V ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ; VMGTAVTT ਸਮਾਪਤੀ ਵਾਲੀਅਮ ਹੈtagGTP ਟ੍ਰਾਂਸਸੀਵਰ ਦਾ e, 1.2V ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ।
ਆਰਟਿਕਸ-7 FPGA ਸਿਸਟਮ ਲਈ ਲੋੜ ਹੈ ਕਿ ਪਾਵਰ-ਅੱਪ ਕ੍ਰਮ VCCINT, ਫਿਰ VCCBRAM, ਫਿਰ VCCAUX, ਅਤੇ ਅੰਤ ਵਿੱਚ VCCO ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਕੀਤਾ ਜਾਵੇ। ਜੇਕਰ VCCINT ਅਤੇ VCCBRAM ਦਾ ਇੱਕੋ ਵੋਲ ਹੈtage, ਉਹਨਾਂ ਨੂੰ ਉਸੇ ਸਮੇਂ ਪਾਵਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਸ਼ਕਤੀ ਦਾ ਕ੍ਰਮ outages ਉਲਟਾ ਹੈ। GTP ਟ੍ਰਾਂਸਸੀਵਰ ਦਾ ਪਾਵਰ-ਅੱਪ ਕ੍ਰਮ VCCINT, ਫਿਰ VMGTAVCC, ਫਿਰ VMGTAVTT ਹੈ। ਜੇਕਰ VCCINT ਅਤੇ VMGTAVCC ਦਾ ਇੱਕੋ ਵੋਲ ਹੈtage, ਉਹਨਾਂ ਨੂੰ ਉਸੇ ਸਮੇਂ ਪਾਵਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਪਾਵਰ-ਆਫ ਕ੍ਰਮ ਪਾਵਰ-ਆਨ ਕ੍ਰਮ ਦੇ ਬਿਲਕੁਲ ਉਲਟ ਹੈ।
ਭਾਗ 2.2: ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ
AC7200 ਕੋਰ ਬੋਰਡ ਦੋ Sitime ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ ਨਾਲ ਲੈਸ ਹੈ, ਇੱਕ 200MHz ਹੈ, ਮਾਡਲ SiT9102-200.00MHz ਹੈ, FPGA ਲਈ ਸਿਸਟਮ ਮੁੱਖ ਘੜੀ ਹੈ ਅਤੇ DDR3 ਕੰਟਰੋਲ ਘੜੀ ਬਣਾਉਣ ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਹੈ; ਦੂਜਾ 125MHz ਹੈ, ਮਾਡਲ SiT9102 -125MHz ਹੈ, GTP ਟ੍ਰਾਂਸਸੀਵਰਾਂ ਲਈ ਹਵਾਲਾ ਘੜੀ ਇਨਪੁਟ ਹੈ।
ਭਾਗ 2.3: 200Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕਲਾਕ
ਚਿੱਤਰ 1-3 ਵਿੱਚ G1 200M ਸਰਗਰਮ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ ਹੈ ਜੋ ਵਿਕਾਸ ਬੋਰਡ ਸਿਸਟਮ ਕਲਾਕ ਸਰੋਤ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। ਕ੍ਰਿਸਟਲ ਆਉਟਪੁੱਟ FPGA ਦੇ BANK34 ਗਲੋਬਲ ਕਲਾਕ ਪਿੰਨ MRCC (R4 ਅਤੇ T4) ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਇਹ 200Mhz ਡਿਫਰੈਂਸ਼ੀਅਲ ਕਲਾਕ FPGA ਵਿੱਚ ਉਪਭੋਗਤਾ ਤਰਕ ਨੂੰ ਚਲਾਉਣ ਲਈ ਵਰਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਉਪਭੋਗਤਾ ਵੱਖ-ਵੱਖ ਫ੍ਰੀਕੁਐਂਸੀ ਦੀਆਂ ਘੜੀਆਂ ਬਣਾਉਣ ਲਈ FPGA ਦੇ ਅੰਦਰ PLLs ਅਤੇ DCMs ਨੂੰ ਕੌਂਫਿਗਰ ਕਰ ਸਕਦੇ ਹਨ।

www.alinx.com

12/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

200Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ ਯੋਜਨਾਬੱਧ

ਕੋਰ ਬੋਰਡ 'ਤੇ 200Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ

200Mhz ਡਿਫਰੈਂਸ਼ੀਅਲ ਕਲਾਕ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ
ਸਿਗਨਲ ਦਾ ਨਾਮ SYS_CLK_P SYS_CLK_N

FPGA PIN R4 T4

ਭਾਗ 2.4: 148.5Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ
G2 148.5Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ ਹੈ, ਜੋ ਕਿ FPGA ਦੇ ਅੰਦਰ GTP ਮੋਡੀਊਲ ਨੂੰ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹਵਾਲਾ ਇਨਪੁਟ ਘੜੀ ਹੈ। ਕ੍ਰਿਸਟਲ ਆਉਟਪੁੱਟ FPGA ਦੇ GTP BANK216 ਘੜੀ ਪਿੰਨ MGTREFCLK0P (F6) ਅਤੇ MGTREFCLK0N (E6) ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ।

www.alinx.com

13/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

148.5Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ ਯੋਜਨਾਬੱਧ

ਕੋਰ ਬੋਰਡ 'ਤੇ 1148.5Mhz ਐਕਟਿਵ ਡਿਫਰੈਂਸ਼ੀਅਲ ਕ੍ਰਿਸਟਲ

125Mhz ਡਿਫਰੈਂਸ਼ੀਅਲ ਕਲਾਕ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ

ਨੈੱਟ ਨਾਮ

FPGA ਪਿੰਨ

MGT_CLK0_P

MGT_CLK0_N

www.alinx.com

14/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਭਾਗ 2.5: DDR3 DRAM

FPGA ਕੋਰ ਬੋਰਡ AC7200 ਦੋ ਮਾਈਕ੍ਰੋਨ 4Gbit (512MB) DDR3 ਚਿਪਸ, ਮਾਡਲ MT41J256M16HA-125 (MT41K256M16HA-125 ਦੇ ਅਨੁਕੂਲ) ਨਾਲ ਲੈਸ ਹੈ। DDR3 SDRAM ਦੀ ਅਧਿਕਤਮ ਓਪਰੇਟਿੰਗ ਸਪੀਡ 800MHz (ਡੇਟਾ ਰੇਟ 1600Mbps) ਹੈ। DDR3 ਮੈਮੋਰੀ ਸਿਸਟਮ FPGA ਦੇ ਬੈਂਕ 34 ਅਤੇ BANK35 ਦੇ ਮੈਮੋਰੀ ਇੰਟਰਫੇਸ ਨਾਲ ਸਿੱਧਾ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। DDR3 SDRAM ਦੀ ਖਾਸ ਸੰਰਚਨਾ ਸਾਰਣੀ 4-1 ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ।

ਬਿੱਟ ਨੰਬਰ U5, U6

ਚਿੱਪ ਮਾਡਲ MT41J256M16HA-125

ਸਮਰੱਥਾ 256M x 16bit

ਫੈਕਟਰੀ ਮਾਈਕ੍ਰੋਨ

DDR3 SDRAM ਸੰਰਚਨਾ

DDR3 ਦੇ ਹਾਰਡਵੇਅਰ ਡਿਜ਼ਾਈਨ ਲਈ ਸਿਗਨਲ ਦੀ ਇਕਸਾਰਤਾ 'ਤੇ ਸਖ਼ਤ ਵਿਚਾਰ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਅਸੀਂ ਡੀਡੀਆਰ3 ਦੇ ਉੱਚ-ਸਪੀਡ ਅਤੇ ਸਥਿਰ ਸੰਚਾਲਨ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਅਤੇ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਮੇਲ ਖਾਂਦਾ ਪ੍ਰਤੀਰੋਧ/ਟਰਮੀਨਲ ਪ੍ਰਤੀਰੋਧ, ਟਰੇਸ ਅੜਿੱਕਾ ਨਿਯੰਤਰਣ, ਅਤੇ ਟਰੇਸ ਲੰਬਾਈ ਨਿਯੰਤਰਣ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਵਿਚਾਰਿਆ ਹੈ।

DDR3 DRAM ਯੋਜਨਾਬੱਧ

www.alinx.com

15/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਕੋਰ ਬੋਰਡ 'ਤੇ DDR3

DDR3 DRAM ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:

ਨੈੱਟ ਨਾਮ

FPGA ਪਿੰਨ ਨਾਮ

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

DDR3_DQ [7]

IO_L4P_T0_35

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

DDR3_DQ [16]

IO_L18N_T2_35

DDR3_DQ [17]

IO_L16P_T2_35

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

DDR3_DQ [19]

IO_L17N_T2_35

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

DDR3_DQ [21]

IO_L17P_T2_35

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

DDR3_DQ [23]

IO_L18P_T2_35

DDR3_DQ [24]

IO_L20N_T3_35

DDR3_DQ [25]

IO_L19P_T3_35

DDR3_DQ [26]

IO_L20P_T3_35

DDR3_DQ [27]

IO_L22N_T3_35

DDR3_DQ [28]

IO_L23P_T3_35

DDR3_DQ [29]

IO_L24N_T3_35

DDR3_DQ [30]

IO_L24P_T3_35

DDR3_DQ [31]

IO_L22P_T3_35

DDR3_DM0

IO_L4N_T0_35

DDR3_DM1

IO_L8N_T1_AD14N_35

DDR3_DM2

IO_L16N_T2_35

DDR3_DM3

IO_L23N_T3_35

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

www.alinx.com

17/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_BA[2] DDR3_BA[0] DDR3_S_3 DDR3_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDRXNUMX_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਭਾਗ 2.6: QSPI ਫਲੈਸ਼

FPGA ਕੋਰ ਬੋਰਡ AC7200 ਇੱਕ 128MBit QSPI ਫਲੈਸ਼ ਨਾਲ ਲੈਸ ਹੈ, ਅਤੇ ਮਾਡਲ W25Q256FVEI ਹੈ, ਜੋ ਕਿ 3.3V CMOS ਵੋਲਯੂਮ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈtage ਮਿਆਰੀ. QSPI ਫਲੈਸ਼ ਦੀ ਗੈਰ-ਅਸਥਿਰ ਪ੍ਰਕਿਰਤੀ ਦੇ ਕਾਰਨ, ਇਸਨੂੰ ਸਿਸਟਮ ਦੇ ਬੂਟ ਪ੍ਰਤੀਬਿੰਬ ਨੂੰ ਸਟੋਰ ਕਰਨ ਲਈ ਸਿਸਟਮ ਲਈ ਬੂਟ ਯੰਤਰ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਹਨਾਂ ਚਿੱਤਰਾਂ ਵਿੱਚ ਮੁੱਖ ਤੌਰ 'ਤੇ FPGA ਬਿੱਟ ਸ਼ਾਮਲ ਹਨ files, ARM ਐਪਲੀਕੇਸ਼ਨ ਕੋਡ, ਕੋਰ ਐਪਲੀਕੇਸ਼ਨ ਕੋਡ ਅਤੇ ਹੋਰ ਉਪਭੋਗਤਾ ਡੇਟਾ fileਐੱਸ. QSPI ਫਲੈਸ਼ ਦੇ ਖਾਸ ਮਾਡਲ ਅਤੇ ਸੰਬੰਧਿਤ ਪੈਰਾਮੀਟਰ ਦਿਖਾਏ ਗਏ ਹਨ।

ਸਥਿਤੀ U8

ਮਾਡਲ N25Q128

ਸਮਰੱਥਾ 128M ਬਿੱਟ

ਫੈਕਟਰੀ ਨੁਮੋਨੀਐਕਸ

QSPI ਫਲੈਸ਼ ਨਿਰਧਾਰਨ
QSPI FLASH FPGA ਚਿੱਪ ਦੇ BANK0 ਅਤੇ BANK14 ਦੇ ਸਮਰਪਿਤ ਪਿੰਨਾਂ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਕਲਾਕ ਪਿੰਨ BANK0 ਦੇ CCLK0 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਹੋਰ ਡੇਟਾ ਅਤੇ ਚਿੱਪ ਚੋਣ ਸਿਗਨਲ ਕ੍ਰਮਵਾਰ BANK00 ਦੇ D03~D14 ਅਤੇ FCS ਪਿੰਨ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ। QSPI ਫਲੈਸ਼ ਦਾ ਹਾਰਡਵੇਅਰ ਕਨੈਕਸ਼ਨ ਦਿਖਾਉਂਦਾ ਹੈ।

QSPI ਫਲੈਸ਼ ਯੋਜਨਾਬੱਧ QSPI ਫਲੈਸ਼ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:

www.alinx.com

19/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਸ਼ੁੱਧ ਨਾਮ QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA ਪਿੰਨ ਨਾਮ CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

ਕੋਰ ਬੋਰਡ 'ਤੇ QSPI

www.alinx.com

20/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 2.7: ਕੋਰ ਬੋਰਡ 'ਤੇ LED ਲਾਈਟ
AC3 FPGA ਕੋਰ ਬੋਰਡ 'ਤੇ 7200 ਲਾਲ LED ਲਾਈਟਾਂ ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ ਇੱਕ ਪਾਵਰ ਇੰਡੀਕੇਟਰ ਲਾਈਟ (PWR), ਇੱਕ ਕੌਂਫਿਗਰੇਸ਼ਨ LED ਲਾਈਟ (DONE) ਹੈ, ਅਤੇ ਇੱਕ ਉਪਭੋਗਤਾ LED ਲਾਈਟ ਹੈ। ਜਦੋਂ ਕੋਰ ਬੋਰਡ ਸੰਚਾਲਿਤ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਪਾਵਰ ਇੰਡੀਕੇਟਰ ਰੋਸ਼ਨ ਹੋ ਜਾਵੇਗਾ; ਜਦੋਂ FPGA ਕੌਂਫਿਗਰ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਕੌਂਫਿਗਰੇਸ਼ਨ LED ਰੋਸ਼ਨ ਹੋ ਜਾਵੇਗੀ। ਉਪਭੋਗਤਾ LED ਲਾਈਟ BANK34 ਦੇ IO ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਉਪਭੋਗਤਾ ਪ੍ਰੋਗਰਾਮ ਦੁਆਰਾ ਲਾਈਟ ਨੂੰ ਚਾਲੂ ਅਤੇ ਬੰਦ ਕਰ ਸਕਦਾ ਹੈ। ਜਦੋਂ ਆਈਓ ਵੋਲtage ਉਪਭੋਗਤਾ ਨਾਲ ਜੁੜਿਆ LED ਉੱਚ ਹੈ, ਉਪਭੋਗਤਾ LED ਬੰਦ ਹੈ। ਜਦੋਂ ਕੁਨੈਕਸ਼ਨ ਆਈਓ ਵੋਲtage ਘੱਟ ਹੈ, ਉਪਭੋਗਤਾ LED ਲਾਈਟ ਹੋ ਜਾਵੇਗਾ। LED ਲਾਈਟ ਹਾਰਡਵੇਅਰ ਕੁਨੈਕਸ਼ਨ ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਦਿਖਾਇਆ ਗਿਆ ਹੈ:

ਕੋਰ ਬੋਰਡ ਯੋਜਨਾਬੱਧ 'ਤੇ LED ਲਾਈਟਾਂ

ਕੋਰ ਬੋਰਡ ਉਪਭੋਗਤਾ LEDs ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ 'ਤੇ LED ਲਾਈਟਾਂ

ਸਿਗਨਲ ਦਾ ਨਾਮ LED1

FPGA ਪਿੰਨ ਨਾਮ IO_L15N_T2_DQS_34

FPGA ਪਿੰਨ ਨੰਬਰ W5

ਵਰਣਨ ਉਪਭੋਗਤਾ LED

www.alinx.com

21/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 2.8: ਰੀਸੈਟ ਬਟਨ
AC7200 FPGA ਕੋਰ ਬੋਰਡ 'ਤੇ ਇੱਕ ਰੀਸੈਟ ਬਟਨ ਹੈ। ਰੀਸੈਟ ਬਟਨ FPGA ਚਿੱਪ ਦੇ BANK34 ਦੇ ਆਮ IO ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਉਪਭੋਗਤਾ FPGA ਪ੍ਰੋਗਰਾਮ ਨੂੰ ਸ਼ੁਰੂ ਕਰਨ ਲਈ ਇਸ ਰੀਸੈਟ ਬਟਨ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦਾ ਹੈ। ਜਦੋਂ ਡਿਜ਼ਾਇਨ ਵਿੱਚ ਬਟਨ ਦਬਾਇਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਸਿਗਨਲ ਵੋਲtagIO ਲਈ e ਇੰਪੁੱਟ ਘੱਟ ਹੈ, ਅਤੇ ਰੀਸੈਟ ਸਿਗਨਲ ਵੈਧ ਹੈ; ਜਦੋਂ ਬਟਨ ਨਹੀਂ ਦਬਾਇਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ IO ਨੂੰ ਸਿਗਨਲ ਇੰਪੁੱਟ ਉੱਚਾ ਹੁੰਦਾ ਹੈ। ਰੀਸੈਟ ਬਟਨ ਕੁਨੈਕਸ਼ਨ ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਦਿਖਾਇਆ ਗਿਆ ਹੈ:

ਰੀਸੈਟ ਬਟਨ ਯੋਜਨਾਬੱਧ

ਕੋਰ ਬੋਰਡ ਰੀਸੈਟ ਬਟਨ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ 'ਤੇ ਰੀਸੈਟ ਬਟਨ

ਸਿਗਨਲ ਨਾਮ RESET_N

ZYNQ ਪਿੰਨ ਨਾਮ IO_L17N_T2_34

ZYNQ ਪਿੰਨ ਨੰਬਰ T6

ਵਰਣਨ FPGA ਸਿਸਟਮ ਰੀਸੈਟ

www.alinx.com

22/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 2.9: ਜੇTAG ਇੰਟਰਫੇਸ
ਜੇTAG ਟੈਸਟ ਸਾਕਟ J1 J ਲਈ AC7200 ਕੋਰ ਬੋਰਡ 'ਤੇ ਰਾਖਵਾਂ ਹੈTAG ਡਾਊਨਲੋਡ ਕਰੋ ਅਤੇ ਡੀਬੱਗਿੰਗ ਕਰੋ ਜਦੋਂ ਕੋਰ ਬੋਰਡ ਇਕੱਲੇ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਚਿੱਤਰ J ਦਾ ਯੋਜਨਾਬੱਧ ਹਿੱਸਾ ਹੈTAG ਪੋਰਟ, ਜਿਸ ਵਿੱਚ TMS, TDI, TDO, TCK ਸ਼ਾਮਲ ਹਨ। , GND, +3.3V ਇਹ ਛੇ ਸਿਗਨਲ।

JTAG ਇੰਟਰਫੇਸ ਯੋਜਨਾਬੱਧ ਜੇTAG AC1 FPGA ਕੋਰ ਬੋਰਡ 'ਤੇ ਇੰਟਰਫੇਸ J7200 ਇੱਕ 6-ਪਿੰਨ 2.54mm ਪਿੱਚ ਸਿੰਗਲ-ਰੋਅ ਟੈਸਟ ਹੋਲ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਜੇ ਤੁਹਾਨੂੰ ਜੇTAG ਕੋਰ ਬੋਰਡ 'ਤੇ ਡੀਬੱਗ ਕਰਨ ਲਈ ਕਨੈਕਸ਼ਨ, ਤੁਹਾਨੂੰ 6-ਪਿੰਨ ਸਿੰਗਲ-ਰੋ ਪਿੰਨ ਹੈਡਰ ਨੂੰ ਸੋਲਡ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਜੇ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈTAG AC1 FPGA ਕੋਰ ਬੋਰਡ 'ਤੇ ਇੰਟਰਫੇਸ J7200।
JTAG ਕੋਰ ਬੋਰਡ 'ਤੇ ਇੰਟਰਫੇਸ

www.alinx.com

23/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 2.10: ਕੋਰ ਬੋਰਡ 'ਤੇ ਪਾਵਰ ਇੰਟਰਫੇਸ
AC7200 FPGA ਕੋਰ ਬੋਰਡ ਨੂੰ ਇਕੱਲੇ ਕੰਮ ਕਰਨ ਲਈ, ਕੋਰ ਬੋਰਡ ਨੂੰ 2PIN ਪਾਵਰ ਇੰਟਰਫੇਸ (J3) ਨਾਲ ਰਿਜ਼ਰਵ ਕੀਤਾ ਗਿਆ ਹੈ। ਜਦੋਂ ਉਪਭੋਗਤਾ 2PIN ਪਾਵਰ ਇੰਟਰਫੇਸ (J3) ਦੁਆਰਾ ਕੋਰ ਬੋਰਡ ਨੂੰ ਪਾਵਰ ਸਪਲਾਈ ਕਰਦਾ ਹੈ, ਤਾਂ ਇਸਨੂੰ ਕੈਰੀਅਰ ਬੋਰਡ ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਨਹੀਂ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਨਹੀਂ ਤਾਂ, ਮੌਜੂਦਾ ਸੰਘਰਸ਼ ਹੋ ਸਕਦਾ ਹੈ।
ਕੋਰ ਬੋਰਡ 'ਤੇ ਪਾਵਰ ਇੰਟਰਫੇਸ

www.alinx.com

24/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 2.11: ਬੋਰਡ ਤੋਂ ਬੋਰਡ ਕਨੈਕਟਰ
ਕੋਰ ਬੋਰਡ ਵਿੱਚ ਕੁੱਲ ਚਾਰ ਹਾਈ-ਸਪੀਡ ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਹਨ। ਕੋਰ ਬੋਰਡ ਕੈਰੀਅਰ ਬੋਰਡ ਨਾਲ ਜੁੜਨ ਲਈ ਚਾਰ 80-ਪਿੰਨ ਇੰਟਰ-ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। FPGA ਦਾ IO ਪੋਰਟ ਡਿਫਰੈਂਸ਼ੀਅਲ ਰੂਟਿੰਗ ਦੁਆਰਾ ਚਾਰ ਕਨੈਕਟਰਾਂ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਕਨੈਕਟਰਾਂ ਦੀ ਪਿੰਨ ਸਪੇਸਿੰਗ 0.5mm ਹੈ, ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਸੰਚਾਰ ਲਈ ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਨੂੰ ਪਾਓ।
ਕੋਰ ਬੋਰਡ ਵਿੱਚ ਕੁੱਲ ਚਾਰ ਹਾਈ-ਸਪੀਡ ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਹਨ। ਕੋਰ ਬੋਰਡ ਕੈਰੀਅਰ ਬੋਰਡ ਨਾਲ ਜੁੜਨ ਲਈ ਚਾਰ 80-ਪਿੰਨ ਇੰਟਰ-ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। FPGA ਦਾ IO ਪੋਰਟ ਡਿਫਰੈਂਸ਼ੀਅਲ ਰੂਟਿੰਗ ਦੁਆਰਾ ਚਾਰ ਕਨੈਕਟਰਾਂ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਕਨੈਕਟਰਾਂ ਦੀ ਪਿੰਨ ਸਪੇਸਿੰਗ 0.5mm ਹੈ, ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਸੰਚਾਰ ਲਈ ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਨੂੰ ਪਾਓ।

ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰ CON1 80-ਪਿੰਨ ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰ CON1, ਜੋ ਕਨੈਕਟ ਕਰਨ ਲਈ ਵਰਤੇ ਜਾਂਦੇ ਹਨ
VCCIN ਪਾਵਰ ਸਪਲਾਈ (+5V) ਅਤੇ ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਜ਼ਮੀਨ ਦੇ ਨਾਲ, FPGA ਦੇ ਆਮ IOs ਨੂੰ ਵਧਾਓ। ਇੱਥੇ ਇਹ ਨੋਟ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ ਕਿ CON15 ਦੇ 1 ਪਿੰਨ BANK34 ਦੇ IO ਪੋਰਟ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ, ਕਿਉਂਕਿ BANK34 ਕੁਨੈਕਸ਼ਨ DDR3 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਇਸ ਲਈ, ਵੋਲtagਇਸ BANK34 ਦੇ ਸਾਰੇ IO ਦਾ ਮਿਆਰ 1.5V ਹੈ। ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਨੂੰ ਬੋਰਡ ਦਾ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ CON1

CON1 ਪਿੰਨ PIN1 PIN3 PIN5 PIN7 PIN9

ਸਿਗਨਲ ਦਾ ਨਾਮ
VCCIN VCCIN VCCIN VCCIN GND

FPGA ਪਿੰਨ ਵੋਲtage ਪੱਧਰ

–

+5ਵੀ

–

+5ਵੀ

–

+5ਵੀ

–

+5ਵੀ

–

ਜ਼ਮੀਨ

CON1 ਪਿੰਨ PIN2 PIN4 PIN6 PIN8 PIN10

ਸਿਗਨਲ ਦਾ ਨਾਮ
VCCIN VCCIN VCCIN VCCIN
ਜੀ.ਐਨ.ਡੀ

FPGA ਪਿੰਨ ਵੋਲtage ਪੱਧਰ

–

+5ਵੀ

–

+5ਵੀ

–

+5ਵੀ

–

+5ਵੀ

–

ਜ਼ਮੀਨ

www.alinx.com

25/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 67

NC NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B_34_18_P B34_PB19_34_19_16_1_16 XADC_VN XADC_VP NC NC GND B1_L16_N B4_L16_P B4_L16_N B6_LXNUMX_P GND BXNUMX_LXNUMX_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V 3.3V 1.5V 1.5V ਗਰਾਊਂਡ 1.5V 1.5V 1.5V 1.5V ਗਰਾਊਂਡ ADC ADC ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ XNUMXV

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 68

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N BL34_P B21_L34_21 B34_L22_N GND NC B34_L22 B34_L25_P B34_L24_N GND NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

3.3V 3.3V ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V ਜ਼ਮੀਨ 3.3V 3.3V 1.5V 1.5V ਜ਼ਮੀਨ 1.5V 1.5V 1.5V 1.5V ਜ਼ਮੀਨ

1.5 ਵੀ

–

ਜ਼ਮੀਨ

–

ਜ਼ਮੀਨ

–

www.alinx.com

26/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰ CON2 80-ਪਿੰਨ ਫੀਮੇਲ ਕਨੈਕਸ਼ਨ ਹੈਡਰ CON2 ਦੀ ਵਰਤੋਂ ਆਮ ਨੂੰ ਵਧਾਉਣ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ
FPGA ਦੇ BANK13 ਅਤੇ BANK14 ਦਾ IO। ਵੋਲtagਦੋਵਾਂ ਬੈਂਕਾਂ ਦੇ e ਮਿਆਰ 3.3V ਹਨ। ਬੋਰਡ ਕਨੈਕਟਰਾਂ CON2 ਨੂੰ ਬੋਰਡ ਦਾ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ

CON1 ਪਿੰਨ

ਸਿਗਨਲ ਦਾ ਨਾਮ

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

ਪਿੰਨ 9

ਜੀ.ਐਨ.ਡੀ

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

ਪਿੰਨ 19

ਜੀ.ਐਨ.ਡੀ

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

ਪਿੰਨ 29

ਜੀ.ਐਨ.ਡੀ

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

ਪਿੰਨ 39

ਜੀ.ਐਨ.ਡੀ

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA ਪਿੰਨ W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

ਵੋਲtage ਲੈਵਲ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V XNUMXVXNUMX.

CON1 ਪਿੰਨ ਪਿੰਨ2 ਪਿਨ4 ਪਿਨ6 ਪਿਨ8 ਪਿਨ10 ਪਿਨ12 ਪਿਨ14 ਪਿਨ16 ਪਿਨ18 ਪਿਨ20 ਪਿਨ22 ਪਿਨ24 ਪਿਨ26 ਪਿਨ28 ਪਿਨ30 ਪਿਨ32 ਪਿਨ34 ਪਿਨ36 ਪਿਨ38 ਪਿਨ40 ਪਿਨ42 ਪਿਨ44 ਪਿਨ46 ਪਿਨ48

ਸਿਗਨਲ ਦਾ ਨਾਮ
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGA ਪਿੰਨ ਵੋਲtage

ਪੱਧਰ

V17

3.3 ਵੀ

ਡਬਲਯੂ17

3.3 ਵੀ

U15

3.3 ਵੀ

V15

3.3 ਵੀ

–

ਜ਼ਮੀਨ

AB21

3.3 ਵੀ

AB22

3.3 ਵੀ

AA21

3.3 ਵੀ

AA20

3.3 ਵੀ

–

ਜ਼ਮੀਨ

AB20

3.3 ਵੀ

AA19

3.3 ਵੀ

AA18

3.3 ਵੀ

AB18

3.3 ਵੀ

–

ਜ਼ਮੀਨ

T20

3.3 ਵੀ

Y17

3.3 ਵੀ

ਡਬਲਯੂ22

3.3 ਵੀ

ਡਬਲਯੂ21

3.3 ਵੀ

–

ਜ਼ਮੀਨ

T21

3.3 ਵੀ

U21

3.3 ਵੀ

Y21

3.3 ਵੀ

Y22

3.3 ਵੀ

www.alinx.com

27/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V 3.3V

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V 3.3V

ਬੋਰਡ ਟੂ ਬੋਰਡ ਕਨੈਕਟਰ CON3 80-ਪਿੰਨ ਕਨੈਕਟਰ CON3 ਦੀ ਵਰਤੋਂ ਆਮ IO ਨੂੰ ਵਧਾਉਣ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ
FPGA ਦੇ BANK15 ਅਤੇ BANK16। ਇਸ ਤੋਂ ਇਲਾਵਾ ਚਾਰ ਜੇTAG ਸਿਗਨਲ ਵੀ CON3 ਕਨੈਕਟਰ ਦੁਆਰਾ ਕੈਰੀਅਰ ਬੋਰਡ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ। ਵੋਲtagBANK15 ਅਤੇ BANK16 ਦੇ e ਮਿਆਰਾਂ ਨੂੰ ਇੱਕ LDO ਚਿੱਪ ਦੁਆਰਾ ਐਡਜਸਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਡਿਫੌਲਟ ਇੰਸਟਾਲ LDO 3.3V ਹੈ। ਜੇਕਰ ਤੁਸੀਂ ਹੋਰ ਮਿਆਰੀ ਪੱਧਰਾਂ ਨੂੰ ਆਉਟਪੁੱਟ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਤਾਂ ਤੁਸੀਂ ਇਸਨੂੰ ਇੱਕ ਢੁਕਵੇਂ LDO ਨਾਲ ਬਦਲ ਸਕਦੇ ਹੋ। ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਨੂੰ ਬੋਰਡ ਦਾ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ CON3

CON1 ਪਿੰਨ PIN1 PIN3 PIN5 PIN7

ਸਿਗਨਲ ਦਾ ਨਾਮ
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA ਪਿੰਨ J16 F15 G17 G18

ਵੋਲtage ਪੱਧਰ

CON1 ਪਿੰਨ

3.3V PIN2

3.3V PIN4

3.3V PIN6

3.3 ਵੀ

ਪਿੰਨ 8

ਸਿਗਨਲ ਦਾ ਨਾਮ
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGA ਪਿੰਨ ਵੋਲtage ਪੱਧਰ

M17

3.3 ਵੀ

F21

3.3 ਵੀ

A21

3.3 ਵੀ

B21

3.3 ਵੀ

www.alinx.com

28/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55IN PIN57 PIN59IN PIN61IN PIN63IN65 67 PIN69

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56IN PIN58 PIN60IN PIN62IN PIN64IN66 68 PIN70

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਜ਼ਮੀਨ 3.3V

www.alinx.com

29/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

PIN73 B15_L24_N

M16

3.3 ਵੀ

PIN74 B15_L16_N

L18

3.3 ਵੀ

ਪਿੰਨ 75

–

ਪਿੰਨ 76

–

PIN77 FPGA_TCK

V12

3.3 ਵੀ

ਪਿੰਨ 78

FPGA_TDI

R13

3.3 ਵੀ

PIN79 FPGA_TDO

U13

3.3 ਵੀ

PIN80 FPGA_TMS

T13

3.3 ਵੀ

ਬੋਰਡ ਤੋਂ ਬੋਰਡ ਕਨੈਕਟਰ CON4 80-ਪਿਨ ਕਨੈਕਟਰ CON4 ਦੀ ਵਰਤੋਂ ਆਮ IO ਅਤੇ GTP ਨੂੰ ਵਧਾਉਣ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
FPGA BANK16 ਦੇ ਹਾਈ-ਸਪੀਡ ਡੇਟਾ ਅਤੇ ਘੜੀ ਸਿਗਨਲ। ਵੋਲtagBANK16 ਦੇ IO ਪੋਰਟ ਦੇ e ਸਟੈਂਡਰਡ ਨੂੰ ਇੱਕ LDO ਚਿੱਪ ਦੁਆਰਾ ਐਡਜਸਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਡਿਫੌਲਟ ਇੰਸਟਾਲ LDO 3.3V ਹੈ। ਜੇਕਰ ਉਪਭੋਗਤਾ ਹੋਰ ਮਿਆਰੀ ਪੱਧਰਾਂ ਨੂੰ ਆਉਟਪੁੱਟ ਕਰਨਾ ਚਾਹੁੰਦਾ ਹੈ, ਤਾਂ ਇਸਨੂੰ ਇੱਕ ਢੁਕਵੇਂ LDO ਦੁਆਰਾ ਬਦਲਿਆ ਜਾ ਸਕਦਾ ਹੈ। GTP ਦੇ ਹਾਈ-ਸਪੀਡ ਡੇਟਾ ਅਤੇ ਘੜੀ ਸਿਗਨਲ ਕੋਰ ਬੋਰਡ 'ਤੇ ਸਖਤੀ ਨਾਲ ਵਿਭਿੰਨ ਰੂਟ ਕੀਤੇ ਜਾਂਦੇ ਹਨ। ਡਾਟਾ ਲਾਈਨਾਂ ਲੰਬਾਈ ਵਿੱਚ ਬਰਾਬਰ ਹੁੰਦੀਆਂ ਹਨ ਅਤੇ ਸਿਗਨਲ ਦਖਲ ਨੂੰ ਰੋਕਣ ਲਈ ਇੱਕ ਨਿਸ਼ਚਿਤ ਅੰਤਰਾਲ 'ਤੇ ਰੱਖੀਆਂ ਜਾਂਦੀਆਂ ਹਨ। ਬੋਰਡ ਕਨੈਕਟਰਾਂ ਨੂੰ ਬੋਰਡ ਦਾ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ CON4

CON1 ਪਿੰਨ PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29

ਸਿਗਨਲ ਦਾ ਨਾਮ
ਐਨਸੀ ਐਨਸੀ

FPGA ਪਿੰਨ ਵੋਲtagਈ ਪੱਧਰ -
–

CON1 ਪਿੰਨ NC NC

–

GND NC

–

ਜ਼ਮੀਨੀ PIN10

–

ਪਿੰਨ 12

–

ਪਿੰਨ 14

ਜੀ.ਐਨ.ਡੀ

–

ਜ਼ਮੀਨੀ PIN16

MGT_TX3_P

D7 ਡਿਫਰੈਂਸ਼ੀਅਲ PIN18

MGT_TX3_N

C7 ਡਿਫਰੈਂਸ਼ੀਅਲ PIN20

ਜੀ.ਐਨ.ਡੀ

–

ਜ਼ਮੀਨੀ PIN22

MGT_RX3_P D9 ਡਿਫਰੈਂਸ਼ੀਅਲ PIN24

MGT_RX3_N

C9 ਡਿਫਰੈਂਸ਼ੀਅਲ PIN26

ਜੀ.ਐਨ.ਡੀ

- ਜ਼ਮੀਨ

ਪਿੰਨ 28

MGT_TX1_P

D5 ਡਿਫਰੈਂਸ਼ੀਅਲ PIN30

ਸਿਗਨਲ ਨਾਮ FPGA ਪਿੰਨ ਵੋਲtage

ਪੱਧਰ

–

ਜੀ.ਐਨ.ਡੀ

–

ਜ਼ਮੀਨ

MGT_TX2_P

B6 ਅੰਤਰ

MGT_TX2_N

A6 ਅੰਤਰ

ਜੀ.ਐਨ.ਡੀ

–

ਜ਼ਮੀਨ

MGT_RX2_P

B10 ਅੰਤਰ

MGT_RX2_N

A10 ਅੰਤਰ

ਜੀ.ਐਨ.ਡੀ

–

ਜ਼ਮੀਨ

MGT_TX0_P

B4 ਅੰਤਰ

MGT_TX0_N

A4 ਅੰਤਰ

ਜੀ.ਐਨ.ਡੀ

–

ਜ਼ਮੀਨ

MGT_RX0_P

B8 ਅੰਤਰ

www.alinx.com

30/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 –

ਡਿਫਰੈਂਸ਼ੀਅਲ ਗਰਾਊਂਡ
ਅੰਤਰਿ ਅੰਤਰਿ
ਜ਼ਮੀਨ 3.3V 3.3V 3.3V 3.3V
ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V ਗਰਾਊਂਡ 3.3V 3.3V 3.3V 3.3V

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 ਅੰਤਰ

–

ਜ਼ਮੀਨ

F10 ਅੰਤਰ

E10 ਅੰਤਰ

–

ਜ਼ਮੀਨ

F16

3.3 ਵੀ

E17

3.3 ਵੀ

C14

3.3 ਵੀ

C15

3.3 ਵੀ

–

ਜ਼ਮੀਨ

A13

3.3 ਵੀ

A14

3.3 ਵੀ

D17

3.3 ਵੀ

C17

3.3 ਵੀ

–

ਜ਼ਮੀਨ

E19

3.3 ਵੀ

D19

3.3 ਵੀ

B20

3.3 ਵੀ

A20

3.3 ਵੀ

–

ਜ਼ਮੀਨ

F19

3.3 ਵੀ

F20

3.3 ਵੀ

C22

3.3 ਵੀ

B22

3.3 ਵੀ

–

www.alinx.com

31/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 2.12: ਪਾਵਰ ਸਪਲਾਈ
AC7200 FPGA ਕੋਰ ਬੋਰਡ DC5V ਦੁਆਰਾ ਕੈਰੀਅਰ ਬੋਰਡ ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਹੁੰਦਾ ਹੈ, ਅਤੇ ਇਹ J3 ਇੰਟਰਫੇਸ ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਇਹ ਇਕੱਲੇ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ। ਕਿਰਪਾ ਕਰਕੇ ਧਿਆਨ ਰੱਖੋ ਕਿ ਨੁਕਸਾਨ ਤੋਂ ਬਚਣ ਲਈ J3 ਇੰਟਰਫੇਸ ਅਤੇ ਕੈਰੀਅਰ ਬੋਰਡ ਦੁਆਰਾ ਇੱਕੋ ਸਮੇਂ ਪਾਵਰ ਸਪਲਾਈ ਨਾ ਕਰੋ। ਬੋਰਡ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ ਡਿਜ਼ਾਈਨ ਡਾਇਗ੍ਰਾਮ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਕੋਰ ਬੋਰਡ ਯੋਜਨਾਬੱਧ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ

ਵਿਕਾਸ ਬੋਰਡ +5V ਦੁਆਰਾ ਸੰਚਾਲਿਤ ਹੈ ਅਤੇ ਚਾਰ DC/DC ਪਾਵਰ ਸਪਲਾਈ ਚਿੱਪ TLV3.3RGT ਦੁਆਰਾ +1.5V, +1.8V, +1.0V, +62130V ਚਾਰ-ਮਾਰਗੀ ਬਿਜਲੀ ਸਪਲਾਈ ਵਿੱਚ ਬਦਲਿਆ ਗਿਆ ਹੈ। ਆਉਟਪੁੱਟ ਵਰਤਮਾਨ ਪ੍ਰਤੀ ਚੈਨਲ 3A ਤੱਕ ਹੋ ਸਕਦਾ ਹੈ। VCCIO ਇੱਕ LDOSPX3819M5-3-3 ਦੁਆਰਾ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਹੈ। VCCIO ਮੁੱਖ ਤੌਰ 'ਤੇ FPGA ਦੇ BANK15 ਅਤੇ BANK16 ਨੂੰ ਬਿਜਲੀ ਸਪਲਾਈ ਕਰਦਾ ਹੈ। ਉਪਭੋਗਤਾ BANK15,16 ਦੇ IO ਨੂੰ ਵੱਖਰੇ ਵੋਲਯੂਮ ਵਿੱਚ ਬਦਲ ਸਕਦੇ ਹਨtage ਉਹਨਾਂ ਦੀ LDO ਚਿੱਪ ਨੂੰ ਬਦਲ ਕੇ ਮਿਆਰ। 1.5V VTT ਅਤੇ VREF ਵਾਲੀਅਮ ਤਿਆਰ ਕਰਦਾ ਹੈtagTI ਦੇ TPS3 ਦੁਆਰਾ DDR51200 ਦੁਆਰਾ ਲੋੜੀਂਦਾ ਹੈ। GTP ਟ੍ਰਾਂਸਸੀਵਰ ਲਈ 1.8V ਪਾਵਰ ਸਪਲਾਈ MGTAVTT MGTAVCC TI ਦੀ TPS74801 ਚਿੱਪ ਦੁਆਰਾ ਤਿਆਰ ਕੀਤੀ ਗਈ ਹੈ। ਹਰੇਕ ਪਾਵਰ ਡਿਸਟ੍ਰੀਬਿਊਸ਼ਨ ਦੇ ਫੰਕਸ਼ਨ ਹੇਠਾਂ ਦਿੱਤੀ ਸਾਰਣੀ ਵਿੱਚ ਦਰਸਾਏ ਗਏ ਹਨ:

www.alinx.com

32/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਪਾਵਰ ਸਪਲਾਈ +1.0V +1.8V +3.3V +1.5V
VREF,VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)

ਫੰਕਸ਼ਨ FPGA ਕੋਰ ਵੋਲtage FPGA ਸਹਾਇਕ ਵੋਲtage, TPS74801 ਪਾਵਰ ਸਪਲਾਈ VCCIO of Bank0, Bank13 ਅਤੇ Bank14 of FPGA, QSIP FLASH, Clock Crystal DDR3, Bank34 ਅਤੇ Bank35 of FPGA
DDR3 FPGA Bank15, Bank16 GTP ਟ੍ਰਾਂਸਸੀਵਰ Bank216 of FPGA GTP ਟ੍ਰਾਂਸਸੀਵਰ Bank216 of FPGA

ਕਿਉਂਕਿ ਆਰਟਿਕਸ-7 ਐਫਪੀਜੀਏ ਦੀ ਪਾਵਰ ਸਪਲਾਈ ਵਿੱਚ ਪਾਵਰ-ਆਨ ਕ੍ਰਮ ਦੀ ਲੋੜ ਹੈ, ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਵਿੱਚ, ਅਸੀਂ ਚਿੱਪ ਦੀਆਂ ਪਾਵਰ ਲੋੜਾਂ ਦੇ ਅਨੁਸਾਰ ਡਿਜ਼ਾਈਨ ਕੀਤਾ ਹੈ, ਅਤੇ ਪਾਵਰ-ਆਨ 1.0V->1.8V->(1.5) ਹੈ V, 3.3V, VCCIO) ਅਤੇ 1.0V-> MGTAVCC -> MGTAVTT, ਚਿੱਪ ਦੇ ਆਮ ਸੰਚਾਲਨ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਸਰਕਟ ਡਿਜ਼ਾਈਨ।

ਭਾਗ 2.13: ਢਾਂਚਾ ਚਿੱਤਰ

www.alinx.com

33/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 3: ਕੈਰੀਅਰ ਬੋਰਡ

ਭਾਗ 3.1: ਕੈਰੀਅਰ ਬੋਰਡ ਦੀ ਜਾਣ-ਪਛਾਣ
ਪਿਛਲੇ ਫੰਕਸ਼ਨ ਦੀ ਜਾਣ-ਪਛਾਣ ਦੁਆਰਾ, ਤੁਸੀਂ ਕੈਰੀਅਰ ਬੋਰਡ ਹਿੱਸੇ ਦੇ ਕੰਮ ਨੂੰ ਸਮਝ ਸਕਦੇ ਹੋ
1-ਚੈਨਲ PCIe x4 ਹਾਈ ਸਪੀਡ ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਇੰਟਰਫੇਸ 2-ਚੈਨਲ 10/100M/1000M ਈਥਰਨੈੱਟ RJ-45 ਇੰਟਰਫੇਸ 1-ਚੈਨਲ HDMI ਵੀਡੀਓ ਇੰਪੁੱਟ ਇੰਟਰਫੇਸ 1-ਚੈਨਲ HDMI ਵੀਡੀਓ ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ 1-ਚੈਨਲ USB Uart ਸੰਚਾਰ ਇੰਟਰਫੇਸ 1 SD ਕਾਰਡ ਇੰਟਰਫੇਸ EEPROM 2-ਚੈਨਲ 40-ਪਿੰਨ ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ ਜੇTAG ਡੀਬੱਗਿੰਗ ਇੰਟਰਫੇਸ 2 ਸੁਤੰਤਰ ਕੁੰਜੀਆਂ 4 ਉਪਭੋਗਤਾ LED ਲਾਈਟਾਂ

www.alinx.com

34/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਭਾਗ 3.2: ਗੀਗਾਬਾਈਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ

AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਉਪਭੋਗਤਾਵਾਂ ਨੂੰ 2-ਚੈਨਲ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ

Micrel KSZ9031RNX ਦੁਆਰਾ ਗੀਗਾਬਿਟ ਨੈੱਟਵਰਕ ਸੰਚਾਰ ਸੇਵਾ

ਈਥਰਨੈੱਟ PHY ਚਿੱਪ। KSZ9031RNX ਚਿੱਪ 10/100/1000 Mbps ਦਾ ਸਮਰਥਨ ਕਰਦੀ ਹੈ

ਨੈੱਟਵਰਕ ਪ੍ਰਸਾਰਣ ਦਰ ਅਤੇ GMII ਦੁਆਰਾ FPGA ਨਾਲ ਸੰਚਾਰ ਕਰਦਾ ਹੈ

ਇੰਟਰਫੇਸ. KSZ9031RNX MDI/MDX ਅਨੁਕੂਲਨ, ਵੱਖ-ਵੱਖ ਗਤੀ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ

ਅਨੁਕੂਲਨ, ਮਾਸਟਰ/ਸਲੇਵ ਅਨੁਕੂਲਨ, ਅਤੇ PHY ਲਈ MDIO ਬੱਸ ਲਈ ਸਹਾਇਤਾ

ਰਜਿਸਟਰ ਪ੍ਰਬੰਧਨ.

KSZ9031RNX ਕੁਝ ਖਾਸ IOs ਦੇ ਪੱਧਰ ਦੀ ਸਥਿਤੀ ਦਾ ਪਤਾ ਲਗਾਏਗਾ

ਚਾਲੂ ਹੋਣ ਤੋਂ ਬਾਅਦ ਉਹਨਾਂ ਦਾ ਕੰਮ ਕਰਨ ਦਾ ਮੋਡ ਨਿਰਧਾਰਤ ਕਰੋ। ਸਾਰਣੀ 3-1-1 ਦਾ ਵਰਣਨ ਕਰਦੀ ਹੈ

GPHY ਚਿੱਪ ਦੇ ਚਾਲੂ ਹੋਣ ਤੋਂ ਬਾਅਦ ਡਿਫੌਲਟ ਸੈੱਟਅੱਪ ਜਾਣਕਾਰੀ।

ਸੰਰਚਨਾ ਪਿੰਨ ਨਿਰਦੇਸ਼

ਸੰਰਚਨਾ ਮੁੱਲ

PHYAD[2:0] CLK125_EN
SELRGV AN[1:0] RX ਦੇਰੀ TX ਦੇਰੀ

MDIO/MDC ਮੋਡ PHY ਪਤਾ 3.3V, 2.5V, 1.5/1.8V ਵਾਲੀਅਮtage ਚੋਣ ਸਵੈ-ਗੱਲਬਾਤ ਸੰਰਚਨਾ
RX ਘੜੀ 2ns ਦੇਰੀ TX ਘੜੀ 2ns ਦੇਰੀ RGMII ਜਾਂ GMII ਚੋਣ

PHY ਪਤਾ 011 3.3V
(10/100/1000M) ਅਨੁਕੂਲਿਤ ਦੇਰੀ ਦੇਰੀ GMII

ਸਾਰਣੀ 3-2-1: PHY ਚਿੱਪ ਡਿਫੌਲਟ ਕੌਂਫਿਗਰੇਸ਼ਨ ਮੁੱਲ

ਜਦੋਂ ਨੈਟਵਰਕ ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ, ਤਾਂ FPGA ਅਤੇ PHY ਚਿੱਪ KSZ9031RNX ਦਾ ਡੇਟਾ ਟ੍ਰਾਂਸਮਿਸ਼ਨ GMII ਬੱਸ ਰਾਹੀਂ ਸੰਚਾਰਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਪ੍ਰਸਾਰਣ ਘੜੀ 125Mhz ਹੈ। ਪ੍ਰਾਪਤ ਕਰਨ ਵਾਲੀ ਘੜੀ E_RXC PHY ਚਿੱਪ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ, ਸੰਚਾਰਿਤ ਘੜੀ E_GTXC FPGA ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ, ਅਤੇ ਡੇਟਾ s ਹੈampਘੜੀ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਅਗਵਾਈ ਕੀਤੀ.
ਜਦੋਂ ਨੈਟਵਰਕ 100M ਈਥਰਨੈੱਟ ਨਾਲ ਜੁੜਿਆ ਹੁੰਦਾ ਹੈ, ਤਾਂ FPGA ਅਤੇ PHY ਚਿੱਪ KSZ9031RNX ਦਾ ਡਾਟਾ ਸੰਚਾਰ GMII ਬੱਸ ਦੁਆਰਾ ਸੰਚਾਰਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਪ੍ਰਸਾਰਣ ਘੜੀ 25Mhz ਹੈ। ਪ੍ਰਾਪਤ ਘੜੀ E_RXC PHY ਚਿੱਪ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ, ਸੰਚਾਰਿਤ ਘੜੀ E_GTXC FPGA ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੀ ਗਈ ਹੈ, ਅਤੇ ਡੇਟਾ ਹੈ

www.alinx.com

35/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ ਐੱਸampਘੜੀ ਦੇ ਵਧਦੇ ਕਿਨਾਰੇ 'ਤੇ ਅਗਵਾਈ ਕੀਤੀ.
ਚਿੱਤਰ 3-2-1: ਗੀਗਾਬਾਈਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-3-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਗੀਗਾਬਾਈਟ ਈਥਰਨੈੱਟ ਇੰਟਰਫੇਸ

www.alinx.com

36/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਚਿੱਪ PHY1 ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਹਨ

ਸਿਗਨਲ ਨਾਮ E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_SETIO E1

FPGA ਪਿੰਨ ਨੰਬਰ E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

ਵਰਣਨ PHY1 RGMII ਪ੍ਰਸਾਰਿਤ ਘੜੀ
PHY1 ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ0 PHY1 ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ1 PHY1 ਡੇਟਾ ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ2 PHY1 ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ3 PHY1 ਟ੍ਰਾਂਸਮਿਟ ਸਿਗਨਲ ਨੂੰ ਸਮਰੱਥ ਕਰੋ PHY1 RGMII ਘੜੀ ਪ੍ਰਾਪਤ ਕਰੋ PHY1 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ Bit0 PHY1 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ Bit1 PHY1 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ DaPHY2 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ DaPHY1 ਪ੍ਰਾਪਤ ਕਰੋ DaPHY3 ਰੀਸੀਵ ਕਰੋ ਵੈਧ ਸਿਗਨਲ PHY1 ਪ੍ਰਬੰਧਨ ਘੜੀ PHY1 ਪ੍ਰਬੰਧਨ ਡਾਟਾ
PHY1 ਰੀਸੈਟ ਸਿਗਨਲ

ਗੀਗਾਬਿਟ ਈਥਰਨੈੱਟ ਚਿੱਪ PHY2 ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ ਹੇਠ ਲਿਖੇ ਅਨੁਸਾਰ ਹਨ

ਸਿਗਨਲ ਨਾਮ E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_SETIO E2

FPGA ਪਿੰਨ ਨੰਬਰ A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

ਵਰਣਨ PHY2 RGMII ਪ੍ਰਸਾਰਿਤ ਘੜੀ
PHY2 ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ0 PHY2 ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ1 PHY2 ਡੇਟਾ ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ2 PHY2 ਟ੍ਰਾਂਸਮਿਟ ਡੇਟਾ ਬਿਟ3 PHY2 ਟ੍ਰਾਂਸਮਿਟ ਸਿਗਨਲ ਨੂੰ ਸਮਰੱਥ ਕਰੋ PHY2 RGMII ਘੜੀ ਪ੍ਰਾਪਤ ਕਰੋ PHY2 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ Bit0 PHY2 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ Bit1 PHY2 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ DaPHY2 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ DaPHY2 ਪ੍ਰਾਪਤ ਕਰੋ DaPHY3 ਰੀਸੀਵ ਕਰੋ ਵੈਧ ਸਿਗਨਲ PHY2 ਪ੍ਰਬੰਧਨ ਘੜੀ PHY2 ਪ੍ਰਬੰਧਨ ਡਾਟਾ
PHY2 ਰੀਸੈਟ ਸਿਗਨਲ

www.alinx.com

37/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 3.3: PCIe x4 ਇੰਟਰਫੇਸ
AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਇੱਕ ਉਦਯੋਗਿਕ-ਗਰੇਡ ਹਾਈ-ਸਪੀਡ ਡਾਟਾ ਟ੍ਰਾਂਸਫਰ PCIe x4 ਇੰਟਰਫੇਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ। PCIE ਕਾਰਡ ਇੰਟਰਫੇਸ ਸਟੈਂਡਰਡ PCIe ਕਾਰਡ ਇਲੈਕਟ੍ਰੀਕਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਕੂਲ ਹੈ ਅਤੇ ਇੱਕ ਸਧਾਰਨ PC ਦੇ x4 PCIe ਸਲਾਟ 'ਤੇ ਸਿੱਧਾ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ।
PCIe ਇੰਟਰਫੇਸ ਦੇ ਸੰਚਾਰ ਅਤੇ ਪ੍ਰਾਪਤ ਸਿਗਨਲ ਸਿੱਧੇ FPGA ਦੇ GTP ਟ੍ਰਾਂਸਸੀਵਰ ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ। ਟੀਐਕਸ ਅਤੇ ਆਰਐਕਸ ਸਿਗਨਲ ਦੇ ਚਾਰ ਚੈਨਲ ਡਿਫਰੈਂਸ਼ੀਅਲ ਸਿਗਨਲਾਂ ਵਿੱਚ FPGA ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ, ਅਤੇ ਸਿੰਗਲ ਚੈਨਲ ਸੰਚਾਰ ਦਰ 5G ਬਿੱਟ ਬੈਂਡਵਿਡਥ ਤੱਕ ਹੋ ਸਕਦੀ ਹੈ। PCIe ਸੰਦਰਭ ਘੜੀ AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਨੂੰ PC ਦੇ PCIe ਸਲਾਟ ਦੁਆਰਾ 100Mhz ਦੀ ਹਵਾਲਾ ਘੜੀ ਦੀ ਬਾਰੰਬਾਰਤਾ ਨਾਲ ਪ੍ਰਦਾਨ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
AX7203 FPGA ਡਿਵੈਲਪਮੈਂਟ ਬੋਰਡ ਦੇ PCIe ਇੰਟਰਫੇਸ ਦਾ ਡਿਜ਼ਾਈਨ ਚਿੱਤਰ ਚਿੱਤਰ 3-3-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਜਿੱਥੇ TX ਸੰਚਾਰਿਤ ਸਿਗਨਲ ਅਤੇ ਹਵਾਲਾ ਘੜੀ CLK ਸਿਗਨਲ AC ਕਪਲਡ ਮੋਡ ਵਿੱਚ ਜੁੜੇ ਹੋਏ ਹਨ।

ਚਿੱਤਰ 3-3-1: PCIex4 ਯੋਜਨਾਬੱਧ

www.alinx.com

38/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਚਿੱਤਰ 3-3-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ PCIex4

PCIex4 ਇੰਟਰਫੇਸ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:

ਸਿਗਨਲ ਦਾ ਨਾਮ

FPGA ਪਿੰਨ

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

PCIE_RX1_N

PCIE_RX2_P

B10

PCIE_RX2_N

A10

PCIE_RX3_P

PCIE_RX3_N

PCIE_TX0_P

PCIE_TX0_N

PCIE_TX1_P

PCIE_TX1_N

PCIE_TX2_P

PCIE_TX2_N

PCIE_TX3_P

PCIE_TX3_N

PCIE_CLK_P

F10

PCIE_CLK_N

E10

ਵਰਣਨ PCIE ਚੈਨਲ 0 ਡਾਟਾ ਪ੍ਰਾਪਤ ਕਰੋ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 0 ਡਾਟਾ ਪ੍ਰਾਪਤ ਕਰੋ ਨਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 1 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 1 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ ਨਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 2 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 2 ਡੇਟਾ ਪ੍ਰਾਪਤ ਕਰੋ ਨਕਾਰਾਤਮਕ PCIE Dacenative ਚੈਨਲ ਰੀਸੀਵ ਪੀਸੀਆਈਈ ਚੈਨਲ 3 ਰੀਸੀਵ ਪੀਸੀਆਈਈ ਚੈਨਲ ਮੁੜ ਪ੍ਰਾਪਤ ਕਰੋ ਆਈ.ਈ ਚੈਨਲ 3 ਡਾਟਾ ਟਰਾਂਸਮਿਟ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 0 ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਟ ਨੈਗੇਟਿਵ PCIE ਚੈਨਲ 0 ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਟ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 1 ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਟ ਨੈਗੇਟਿਵ PCIE ਚੈਨਲ 1 ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਟ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 2 ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਟ ਨੈਗੇਟਿਵ PCIE ਚੈਨਲ 2 ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਟ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 3 ਡਾਟਾ ਟ੍ਰਾਂਸਮਿਟ ਸਕਾਰਾਤਮਕ PCIE ਚੈਨਲ 3
PCIE ਸੰਦਰਭ ਘੜੀ ਸਕਾਰਾਤਮਕ PCIE ਸੰਦਰਭ ਘੜੀ ਨਕਾਰਾਤਮਕ

www.alinx.com

39/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 3.4: HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ
HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ, Silion ਚਿੱਤਰ ਦੀ SIL9134 HDMI (DVI) ਐਨਕੋਡਿੰਗ ਚਿੱਪ ਦੀ ਚੋਣ ਕਰੋ, 1080P@60Hz ਆਉਟਪੁੱਟ ਤੱਕ ਦਾ ਸਮਰਥਨ ਕਰੋ, 3D ਆਉਟਪੁੱਟ ਦਾ ਸਮਰਥਨ ਕਰੋ।
SIL9134 ਦਾ IIC ਸੰਰਚਨਾ ਇੰਟਰਫੇਸ ਵੀ FPGA ਦੇ IO ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। SIL9134 ਨੂੰ FPGA ਪ੍ਰੋਗਰਾਮਿੰਗ ਦੁਆਰਾ ਅਰੰਭ ਅਤੇ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ ਦਾ ਹਾਰਡਵੇਅਰ ਕੁਨੈਕਸ਼ਨ ਚਿੱਤਰ 3-4-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-4-1: HDMI ਆਉਟਪੁੱਟ ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-4-1: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ HDMI ਆਉਟਪੁੱਟ

www.alinx.com

40/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

HDMI ਇਨਪੁਟ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:
ਸਿਗਨਲ ਨਾਮ 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] 9134_D[6_D[9134_D[7_D[9134_D[8_D[9134_D[9_D] 9134_ਡੀ[10] 9134_ਡੀ[11] 9134_ਡੀ[ 12] 9134_D[13] 9134_D[14] 9134_D[15] 9134_D[16] 9134_D[17] 9134_D[18] 9134_D[19] 9134_D[20] 9134_D[21] 9134_D[22_D[9134_D[23] XNUMX] XNUMX_ਡੀ[XNUMX]

FPGA ਪਿੰਨ J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 L16 M18 N18 N18 M19 N20 L20 M21

www.alinx.com

41/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 3.5: HDMI ਇੰਪੁੱਟ ਇੰਟਰਫੇਸ
HDMI ਆਉਟਪੁੱਟ ਇੰਟਰਫੇਸ, Silion ਚਿੱਤਰ ਦੀ SIL9013 HDMI ਡੀਕੋਡਰ ਚਿੱਪ ਦੀ ਚੋਣ ਕਰੋ, 1080P@60Hz ਇਨਪੁਟ ਤੱਕ ਦਾ ਸਮਰਥਨ ਕਰੋ ਅਤੇ ਵੱਖ-ਵੱਖ ਫਾਰਮੈਟਾਂ ਵਿੱਚ ਡਾਟਾ ਆਉਟਪੁੱਟ ਦਾ ਸਮਰਥਨ ਕਰੋ।
SIL9013 ਦਾ IIC ਸੰਰਚਨਾ ਇੰਟਰਫੇਸ FPGA ਦੇ IO ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। SIL9013 ਨੂੰ FPGA ਪ੍ਰੋਗਰਾਮਿੰਗ ਦੁਆਰਾ ਅਰੰਭ ਅਤੇ ਨਿਯੰਤਰਿਤ ਕੀਤਾ ਗਿਆ ਹੈ। HDMI ਇੰਪੁੱਟ ਇੰਟਰਫੇਸ ਦਾ ਹਾਰਡਵੇਅਰ ਕਨੈਕਸ਼ਨ ਚਿੱਤਰ 3-5-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-5-1: HDMI ਇਨਪੁਟ ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-5-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ HDMI ਇੰਪੁੱਟ

www.alinx.com

42/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

HDMI ਇਨਪੁਟ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:
ਸਿਗਨਲ ਨਾਮ 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] 9013_D[6_D[9013_D[7_D[9013_D[8_D[9013_D[9_D] 9013_ਡੀ[10] 9013_ਡੀ[11] 9013_ਡੀ[ 12] 9013_D[13] 9013_D[14] 9013_D[15] 9013_D[16] 9013_D[17] 9013_D[18] 9013_D[19] 9013_D[20] 9013_D[21] 9013_D[22_D[9013_D[23] XNUMX] XNUMX_ਡੀ[XNUMX]

FPG ਪਿੰਨ ਨੰਬਰ H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਭਾਗ 3.6: SD ਕਾਰਡ ਸਲਾਟ
SD ਕਾਰਡ (ਸੁਰੱਖਿਅਤ ਡਿਜੀਟਲ ਮੈਮੋਰੀ ਕਾਰਡ) ਸੈਮੀਕੰਡਕਟਰ ਫਲੈਸ਼ ਮੈਮੋਰੀ ਪ੍ਰਕਿਰਿਆ 'ਤੇ ਅਧਾਰਤ ਇੱਕ ਮੈਮਰੀ ਕਾਰਡ ਹੈ। ਇਹ 1999 ਵਿੱਚ ਜਾਪਾਨੀ ਪੈਨਾਸੋਨਿਕ ਦੀ ਅਗਵਾਈ ਵਾਲੀ ਧਾਰਨਾ ਦੁਆਰਾ ਪੂਰਾ ਕੀਤਾ ਗਿਆ ਸੀ, ਅਤੇ ਸੰਯੁਕਤ ਰਾਜ ਦੇ ਤੋਸ਼ੀਬਾ ਅਤੇ ਸੈਨਡਿਸਕ ਨੇ ਕਾਫ਼ੀ ਖੋਜ ਅਤੇ ਵਿਕਾਸ ਕੀਤਾ ਸੀ। 2000 ਵਿੱਚ, ਇਹਨਾਂ ਕੰਪਨੀਆਂ ਨੇ SD ਐਸੋਸੀਏਸ਼ਨ (ਸੁਰੱਖਿਅਤ ਡਿਜੀਟਲ ਐਸੋਸੀਏਸ਼ਨ) ਦੀ ਸ਼ੁਰੂਆਤ ਕੀਤੀ, ਜਿਸਦੀ ਇੱਕ ਮਜ਼ਬੂਤ ਲਾਈਨਅੱਪ ਹੈ ਅਤੇ ਵੱਡੀ ਗਿਣਤੀ ਵਿੱਚ ਵਿਕਰੇਤਾਵਾਂ ਨੂੰ ਆਕਰਸ਼ਿਤ ਕੀਤਾ। ਇਹਨਾਂ ਵਿੱਚ IBM, Microsoft, Motorola, NEC, Samsung, ਅਤੇ ਹੋਰ ਸ਼ਾਮਲ ਹਨ। ਇਹਨਾਂ ਪ੍ਰਮੁੱਖ ਨਿਰਮਾਤਾਵਾਂ ਦੁਆਰਾ ਸੰਚਾਲਿਤ, SD ਕਾਰਡ ਉਪਭੋਗਤਾ ਡਿਜੀਟਲ ਡਿਵਾਈਸਾਂ ਵਿੱਚ ਸਭ ਤੋਂ ਵੱਧ ਵਰਤੇ ਜਾਣ ਵਾਲੇ ਮੈਮੋਰੀ ਕਾਰਡ ਬਣ ਗਏ ਹਨ।
SD ਕਾਰਡ ਇੱਕ ਬਹੁਤ ਹੀ ਆਮ ਸਟੋਰੇਜ ਡਿਵਾਈਸ ਹੈ। ਵਿਸਤ੍ਰਿਤ SD ਕਾਰਡ SPI ਮੋਡ ਅਤੇ SD ਮੋਡ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ। ਵਰਤਿਆ ਗਿਆ SD ਕਾਰਡ ਇੱਕ MicroSD ਕਾਰਡ ਹੈ। ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਨੂੰ ਚਿੱਤਰ 3-6-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-6-1: SD ਕਾਰਡ ਯੋਜਨਾਬੱਧ

www.alinx.com

44/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਚਿੱਤਰ 3-6-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ SD ਕਾਰਡ ਸਲਾਟ

SD ਕਾਰਡ ਸਲਾਟ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:
ਸਿਗਨਲ ਦਾ ਨਾਮ SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

SD ਮੋਡ

FPGA ਪਿੰਨ AB12 AB11 F14 AA13 AB13 Y13 AA14

ਭਾਗ 3.7: ਸੀਰੀਅਲ ਪੋਰਟ ਲਈ USB
AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਵਿੱਚ ਸਿਲੀਕਾਨ ਲੈਬਜ਼ CP2102GM ਦੀ USB-UAR ਚਿੱਪ ਸ਼ਾਮਲ ਹੈ। USB ਇੰਟਰਫੇਸ MINI USB ਇੰਟਰਫੇਸ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। ਇਸ ਨੂੰ USB ਕੇਬਲ ਨਾਲ ਸੀਰੀਅਲ ਡਾਟਾ ਸੰਚਾਰ ਲਈ ਉੱਪਰਲੇ PC ਦੇ USB ਪੋਰਟ ਨਾਲ ਕਨੈਕਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। USB Uart ਸਰਕਟ ਡਿਜ਼ਾਈਨ ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਚਿੱਤਰ 3-7-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ:

www.alinx.com

45/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ ਚਿੱਤਰ 3-7-1: ਯੂਐਸਬੀ ਤੋਂ ਸੀਰੀਅਲ ਪੋਰਟ ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-7-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ USB ਤੋਂ ਸੀਰੀਅਲ ਪੋਰਟ
ਸੀਰੀਅਲ ਪੋਰਟ ਸਿਗਨਲ ਲਈ ਦੋ LED ਇੰਡੀਕੇਟਰ (LED3 ਅਤੇ LED4) ਸੈੱਟ ਕੀਤੇ ਗਏ ਹਨ, ਅਤੇ PCB 'ਤੇ ਸਿਲਕਸਕ੍ਰੀਨ TX ਅਤੇ RX ਹੈ, ਇਹ ਦਰਸਾਉਂਦਾ ਹੈ ਕਿ ਸੀਰੀਅਲ ਪੋਰਟ ਵਿੱਚ ਡੇਟਾ ਟ੍ਰਾਂਸਮਿਸ਼ਨ ਜਾਂ ਰਿਸੈਪਸ਼ਨ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੇ ਚਿੱਤਰ 3-3-3 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-7-3: ਸੀਰੀਅਲ ਪੋਰਟ ਸੰਚਾਰ LED ਸੂਚਕ ਯੋਜਨਾਬੱਧ

www.alinx.com

46/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

USB ਤੋਂ ਸੀਰੀਅਲ ਪੋਰਟ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ:
ਸਿਗਨਲ ਨਾਮ UART1_RXD UART1_TXD

FPGA PIN P20 N15

ਭਾਗ 3.8: EEPROM 24LC04
AX7013 ਕੈਰੀਅਰ ਬੋਰਡ ਵਿੱਚ ਇੱਕ EEPROM, ਮਾਡਲ 24LC04 ਹੈ, ਅਤੇ ਇਸਦੀ ਸਮਰੱਥਾ 4Kbit (2*256*8bit) ਹੈ। ਇਸ ਵਿੱਚ ਦੋ 256-ਬਾਈਟ ਬਲਾਕ ਹੁੰਦੇ ਹਨ ਅਤੇ ਇਹ IIC ਬੱਸ ਰਾਹੀਂ ਸੰਚਾਰ ਕਰਦਾ ਹੈ। ਔਨਬੋਰਡ EEPROM ਇਹ ਸਿੱਖਣਾ ਹੈ ਕਿ IIC ਬੱਸ ਨਾਲ ਕਿਵੇਂ ਸੰਚਾਰ ਕਰਨਾ ਹੈ। EEPROM ਦਾ I2C ਸਿਗਨਲ FPGA ਵਾਲੇ ਪਾਸੇ BANK14 IO ਪੋਰਟ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਚਿੱਤਰ 3-8-1 ਹੇਠਾਂ EEPROM ਦਾ ਡਿਜ਼ਾਈਨ ਦਿਖਾਉਂਦਾ ਹੈ

ਚਿੱਤਰ 3-8-1: EEPROM ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-8-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ EEPROM

www.alinx.com

47/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

EEPROM ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ
ਸ਼ੁੱਧ ਨਾਮ EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA ਪਿੰਨ F13 E14

ਭਾਗ 3.9: ਵਿਸਤਾਰ ਸਿਰਲੇਖ
ਕੈਰੀਅਰ ਬੋਰਡ ਦੋ 0.1 ਇੰਚ ਸਪੇਸਿੰਗ ਸਟੈਂਡਰਡ 40-ਪਿੰਨ ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ J11 ਅਤੇ J13 ਨਾਲ ਰਾਖਵਾਂ ਹੈ, ਜੋ ਕਿ ALINX ਮੋਡੀਊਲ ਜਾਂ ਉਪਭੋਗਤਾ ਦੁਆਰਾ ਡਿਜ਼ਾਈਨ ਕੀਤੇ ਬਾਹਰੀ ਸਰਕਟ ਨੂੰ ਜੋੜਨ ਲਈ ਵਰਤੇ ਜਾਂਦੇ ਹਨ। ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ ਵਿੱਚ 40 ਸਿਗਨਲ ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ 1-ਚੈਨਲ 5V ਪਾਵਰ ਸਪਲਾਈ, 2-ਚੈਨਲ 3.3 V ਪਾਵਰ ਸਪਲਾਈ, 3-ਚੈਨਲ ਗਰਾਊਂਡ ਅਤੇ 34 ਆਈ.ਓ. FPGA ਨੂੰ ਸਾੜਨ ਤੋਂ ਬਚਣ ਲਈ IO ਨੂੰ ਸਿੱਧੇ 5V ਡਿਵਾਈਸ ਨਾਲ ਕਨੈਕਟ ਨਾ ਕਰੋ। ਜੇਕਰ ਤੁਸੀਂ 5V ਸਾਜ਼ੋ-ਸਾਮਾਨ ਨੂੰ ਕਨੈਕਟ ਕਰਨਾ ਚਾਹੁੰਦੇ ਹੋ, ਤਾਂ ਤੁਹਾਨੂੰ ਲੈਵਲ ਕਨਵਰਜ਼ਨ ਚਿੱਪ ਨੂੰ ਕਨੈਕਟ ਕਰਨ ਦੀ ਲੋੜ ਹੈ।
ਇੱਕ 33 ohm ਰੋਧਕ ਵਿਸਤਾਰ ਪੋਰਟ ਅਤੇ FPGA ਕੁਨੈਕਸ਼ਨ ਦੇ ਵਿਚਕਾਰ ਲੜੀ ਵਿੱਚ ਜੁੜਿਆ ਹੋਇਆ ਹੈ ਤਾਂ ਜੋ FPGA ਨੂੰ ਬਾਹਰੀ ਵੋਲਯੂਮ ਤੋਂ ਰੱਖਿਆ ਜਾ ਸਕੇ।tage ਜਾਂ ਮੌਜੂਦਾ। ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ (J11) ਦਾ ਸਰਕਟ ਚਿੱਤਰ 3-9-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-9-1: ਵਿਸਤਾਰ ਸਿਰਲੇਖ J11 ਯੋਜਨਾਬੱਧ

www.alinx.com

48/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਚਿੱਤਰ 3-9-2 ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ J4 ਵਿਸਤਾਰ ਪੋਰਟ ਦਾ ਵੇਰਵਾ ਦਿੰਦਾ ਹੈ। ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ ਦੇ ਪਿਨ 1 ਅਤੇ ਪਿਨ 2 ਪਹਿਲਾਂ ਹੀ ਬੋਰਡ 'ਤੇ ਮਾਰਕ ਕੀਤੇ ਹੋਏ ਹਨ।

ਚਿੱਤਰ 3-9-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਵਿਸਥਾਰ ਹੈਡਰ J11

J11 ਐਕਸਪੈਂਸ਼ਨ ਹੈਡਰ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ

ਪਿੰਨ ਨੰਬਰ

FPGA ਪਿੰਨ

ਪਿੰਨ ਨੰਬਰ

FPGA ਪਿੰਨ

ਜੀ.ਐਨ.ਡੀ

+5ਵੀ

P16

R17

R16

P15

N17

P17

U16

T16

U17

U18

P19

R19

V18

V19

U20

V20

AA9

AB10

AA10

AA11

ਡਬਲਯੂ10

V10

Y12

Y11

ਡਬਲਯੂ12

ਡਬਲਯੂ11

AA15

AB15

Y16

AA16

AB16

AB17

ਡਬਲਯੂ14

Y14

ਜੀ.ਐਨ.ਡੀ

+3.3ਵੀ

www.alinx.com

49/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਚਿੱਤਰ 3-9-3: ਵਿਸਤਾਰ ਸਿਰਲੇਖ J13 ਯੋਜਨਾਬੱਧ
ਚਿੱਤਰ 3-9-4 ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ J13 ਵਿਸਤਾਰ ਪੋਰਟ ਦਾ ਵੇਰਵਾ ਦਿੰਦਾ ਹੈ। ਐਕਸਪੈਂਸ਼ਨ ਪੋਰਟ ਦੇ ਪਿਨ 1 ਅਤੇ ਪਿਨ 2 ਪਹਿਲਾਂ ਹੀ ਬੋਰਡ 'ਤੇ ਮਾਰਕ ਕੀਤੇ ਹੋਏ ਹਨ।

ਚਿੱਤਰ 3-9-4: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਵਿਸਥਾਰ ਹੈਡਰ J13

J13 ਐਕਸਪੈਂਸ਼ਨ ਹੈਡਰ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ

ਪਿੰਨ ਨੰਬਰ

FPGA ਪਿੰਨ

ਜੀ.ਐਨ.ਡੀ

ਡਬਲਯੂ16

V17

U15

ਪਿੰਨ ਨੰਬਰ 2 4 6 8

FPGA ਪਿੰਨ +5V W15 W17 V15

www.alinx.com

50/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

AB21

AB22

AA21

AA20

AB20

AA19

AA18

AB18

T20

Y17

ਡਬਲਯੂ22

ਡਬਲਯੂ21

T21

U21

Y21

Y22

ਡਬਲਯੂ20

ਡਬਲਯੂ19

Y19

Y18

V22

U22

T18

R18

R14

P14

N13

N14

ਜੀ.ਐਨ.ਡੀ

+3.3ਵੀ

ਭਾਗ 3.10: ਜੇTAG ਇੰਟਰਫੇਸ
ਏਜੇTAG ਇੰਟਰਫੇਸ FPGA ਪ੍ਰੋਗਰਾਮਾਂ ਜਾਂ ਫਰਮਵੇਅਰ ਨੂੰ ਫਲੈਸ਼ 'ਤੇ ਡਾਊਨਲੋਡ ਕਰਨ ਲਈ AX7203 FPGA ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਰਾਖਵਾਂ ਹੈ। ਗਰਮ ਪਲੱਗਿੰਗ ਦੇ ਕਾਰਨ FPGA ਚਿੱਪ ਨੂੰ ਹੋਣ ਵਾਲੇ ਨੁਕਸਾਨ ਨੂੰ ਰੋਕਣ ਲਈ, J ਵਿੱਚ ਇੱਕ ਸੁਰੱਖਿਆ ਡਾਇਓਡ ਜੋੜਿਆ ਜਾਂਦਾ ਹੈ।TAG ਇਹ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਸੰਕੇਤ ਦਿੰਦਾ ਹੈ ਕਿ ਵੋਲਯੂtagਸਿਗਨਲ ਦਾ e FPGA ਚਿੱਪ ਦੇ ਨੁਕਸਾਨ ਤੋਂ ਬਚਣ ਲਈ FPGA ਦੁਆਰਾ ਸਵੀਕਾਰ ਕੀਤੀ ਗਈ ਸੀਮਾ ਦੇ ਅੰਦਰ ਹੈ।

ਚਿੱਤਰ 3-10-1: ਜੇTAG ਇੰਟਰਫੇਸ ਯੋਜਨਾਬੱਧ

www.alinx.com

51/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਚਿੱਤਰ 3-10-2: ਜੇTAG ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਇੰਟਰਫੇਸ
ਸਾਵਧਾਨ ਰਹੋ ਕਿ ਗਰਮ ਸਵੈਪ ਨਾ ਹੋਵੇ ਜਦੋਂ ਜੇTAG ਕੇਬਲ ਪਲੱਗ ਅਤੇ ਅਨਪਲੱਗ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।
ਭਾਗ 3.11: XADC ਇੰਟਰਫੇਸ (ਮੂਲ ਰੂਪ ਵਿੱਚ ਸਥਾਪਤ ਨਹੀਂ)
AX7203 ਕੈਰੀਅਰ ਬੋਰਡ ਵਿੱਚ ਇੱਕ ਵਿਸਤ੍ਰਿਤ XADC ਕਨੈਕਟਰ ਇੰਟਰਫੇਸ ਹੈ, ਅਤੇ ਕਨੈਕਟਰ ਇੱਕ 2×8 0.1 ਇੰਚ ਪਿੱਚ ਡਬਲ-ਰੋਅ ਪਿੰਨ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ। XADC ਇੰਟਰਫੇਸ FPGA ਦੇ 12-ਬਿੱਟ 1Msps ਐਨਾਲਾਗ-ਟੂ-ਡਿਜੀਟਲ ਕਨਵਰਟਰ ਤੱਕ ADC ਡਿਫਰੈਂਸ਼ੀਅਲ ਇਨਪੁਟ ਇੰਟਰਫੇਸ ਦੇ ਤਿੰਨ ਜੋੜਿਆਂ ਨੂੰ ਵਧਾਉਂਦਾ ਹੈ। ਡਿਫਰੈਂਸ਼ੀਅਲ ਇੰਟਰਫੇਸਾਂ ਦਾ ਇੱਕ ਜੋੜਾ FPGA ਦੇ ਸਮਰਪਿਤ ਡਿਫਰੈਂਸ਼ੀਅਲ ਐਨਾਲਾਗ ਇਨਪੁਟ ਚੈਨਲ VP/VN ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਦੂਜੇ ਦੋ ਜੋੜੇ ਸਹਾਇਕ ਐਨਾਲਾਗ ਇਨਪੁਟ ਚੈਨਲਾਂ (ਐਨਾਲਾਗ ਚੈਨਲ 0 ਅਤੇ ਐਨਾਲਾਗ ਚੈਨਲ 9) ਨਾਲ ਵੱਖਰੇ ਤੌਰ 'ਤੇ ਜੁੜੇ ਹੋਏ ਹਨ। ਚਿੱਤਰ 3-11-1 ਤਿੰਨ ਵਿਭਿੰਨ XADC ਇਨਪੁਟਸ ਲਈ ਤਿਆਰ ਕੀਤਾ ਗਿਆ ਇੱਕ ਐਂਟੀ-ਅਲਾਈਜ਼ਿੰਗ ਫਿਲਟਰ ਦਿਖਾਉਂਦਾ ਹੈ।

ਚਿੱਤਰ 3-11-1: ਐਂਟੀ-ਅਲਾਈਸਿੰਗ ਫਿਲਟਰ ਯੋਜਨਾਬੱਧ

www.alinx.com

52/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਚਿੱਤਰ 3-11-2: XADC ਕਨੈਕਟਰ ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-11-3: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ XADC ਕਨੈਕਟਰ

XADC ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ

XADC ਇੰਟਰਫੇਸ

FPGA ਪਿੰਨ ਇੰਪੁੱਟ ampਲਿਟਡ

ਵਰਣਨ

12 56 910

VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13

ਪੀਕ ਤੋਂ ਪੀਕ 1V FPGA-ਵਿਸ਼ੇਸ਼ XADC ਇਨਪੁਟ ਚੈਨਲ

ਪੀਕ ਤੋਂ ਪੀਕ 1V ਪੀਕ ਤੋਂ ਪੀਕ 1V

FPGA-ਸਹਾਇਤਾ XADC ਇਨਪੁਟ ਚੈਨਲ 9 (ਆਮ IO ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ)
FPGA-ਸਹਾਇਤਾ XADC ਇਨਪੁਟ ਚੈਨਲ 0 (ਆਮ IO ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ)

ਭਾਗ 3.12: ਕੁੰਜੀਆਂ
AX7203 FPGA ਕੈਰੀਅਰ ਬੋਰਡ ਵਿੱਚ ਦੋ ਉਪਭੋਗਤਾ ਕੁੰਜੀਆਂ KEY1~KEY2 ਹਨ। ਸਾਰੀਆਂ ਕੁੰਜੀਆਂ FPGA ਦੇ ਆਮ IO ਨਾਲ ਜੁੜੀਆਂ ਹੁੰਦੀਆਂ ਹਨ। ਕੁੰਜੀ ਸਰਗਰਮ ਘੱਟ ਹੈ. ਜਦੋਂ ਕੁੰਜੀ ਦਬਾਈ ਜਾਂਦੀ ਹੈ, ਤਾਂ IO ਇੰਪੁੱਟ ਵੋਲਯੂtagFPGA ਦਾ e ਘੱਟ ਹੈ। ਜਦੋਂ ਕੋਈ ਕੁੰਜੀ ਨਹੀਂ ਦਬਾਈ ਜਾਂਦੀ, ਤਾਂ IO ਇੰਪੁੱਟ ਵੋਲtagFPGA ਦਾ e ਉੱਚ ਹੈ। ਮੁੱਖ ਭਾਗ ਦਾ ਸਰਕਟ ਚਿੱਤਰ 3-12-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

www.alinx.com

53/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਚਿੱਤਰ 3-12-1: ਕੁੰਜੀ ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-13-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਦੋ ਕੁੰਜੀਆਂ

ਕੁੰਜੀਆਂ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ
ਨੈੱਟ ਨਾਮ KEY1 KEY2

FPGA ਪਿੰਨ J21 E13

ਭਾਗ 3.13: LED ਲਾਈਟ
AX7203 FPGA ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਸੱਤ ਲਾਲ LEDs ਹਨ, ਜਿਨ੍ਹਾਂ ਵਿੱਚੋਂ ਇੱਕ ਪਾਵਰ ਇੰਡੀਕੇਟਰ (PWR), ਦੋ USB Uart ਡਾਟਾ ਪ੍ਰਾਪਤ ਕਰਨ ਅਤੇ ਸੰਚਾਰਿਤ ਕਰਨ ਵਾਲੇ ਸੰਕੇਤਕ ਹਨ, ਅਤੇ ਚਾਰ ਉਪਭੋਗਤਾ LED ਲਾਈਟਾਂ (LED1~LED4) ਹਨ। ਜਦੋਂ ਬੋਰਡ ਚਾਲੂ ਹੁੰਦਾ ਹੈ, ਤਾਂ ਪਾਵਰ ਇੰਡੀਕੇਟਰ ਰੋਸ਼ਨ ਹੋ ਜਾਵੇਗਾ; ਉਪਭੋਗਤਾ LED1~LED4 FPGA ਦੇ ਆਮ IO ਨਾਲ ਜੁੜੇ ਹੋਏ ਹਨ। ਜਦੋਂ ਆਈਓ ਵੋਲtage ਉਪਭੋਗਤਾ LED ਨਾਲ ਕਨੈਕਟ ਕੀਤਾ ਗਿਆ ਹੈ ਘੱਟ ਪੱਧਰ ਦੀ ਸੰਰਚਨਾ ਕੀਤੀ ਗਈ ਹੈ, ਉਪਭੋਗਤਾ LED ਲਾਈਟ ਕਰਦਾ ਹੈ. ਜਦੋਂ ਜੁੜਿਆ IO ਵੋਲtage ਨੂੰ ਉੱਚ ਪੱਧਰ ਦੇ ਤੌਰ 'ਤੇ ਕੌਂਫਿਗਰ ਕੀਤਾ ਗਿਆ ਹੈ, ਉਪਭੋਗਤਾ LED ਨੂੰ ਬੁਝਾਇਆ ਜਾਵੇਗਾ। ਦ

www.alinx.com

54/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਉਪਭੋਗਤਾ LEDs ਹਾਰਡਵੇਅਰ ਕਨੈਕਸ਼ਨ ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਚਿੱਤਰ 3-13-1 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-13-1: ਉਪਭੋਗਤਾ LEDs ਯੋਜਨਾਬੱਧ

ਚਿੱਤਰ 3-13-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਉਪਭੋਗਤਾ LEDs

ਉਪਭੋਗਤਾ LED ਲਾਈਟਾਂ ਦੀ ਪਿੰਨ ਅਸਾਈਨਮੈਂਟ
ਸਿਗਨਲ ਦਾ ਨਾਮ LED1 LED2 LED3 LED4

FPGA ਪਿੰਨ B13 C13 D14 D15

ਭਾਗ 3.14: ਪਾਵਰ ਸਪਲਾਈ
ਪਾਵਰ ਇੰਪੁੱਟ ਵੋਲਯੂtagAX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ ਦਾ e DC12V ਹੈ। ਵਿਕਾਸ ਬੋਰਡ PCIe ਇੰਟਰਫੇਸ ਤੋਂ ਪਾਵਰ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ ਅਤੇ ATX ਚੈਸੀਸ ਪਾਵਰ ਸਪਲਾਈ (12V) ਤੋਂ ਸਿੱਧੀ ਬਿਜਲੀ ਸਪਲਾਈ ਦਾ ਸਮਰਥਨ ਕਰਦਾ ਹੈ।

www.alinx.com

55/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ
ਚਿੱਤਰ 3-14-1: AX7203 FPGA ਬੋਰਡ ਲਈ ਪਾਵਰ ਸਪਲਾਈ ਵਿਧੀ FPGA ਕੈਰੀਅਰ ਬੋਰਡ +12V ਵੋਲਯੂਮ ਨੂੰ ਬਦਲਦਾ ਹੈtage 5-ਚੈਨਲ DC/DC ਪਾਵਰ ਸਪਲਾਈ ਚਿੱਪ MP3.3 ਰਾਹੀਂ +1.8V, +1.2V, +4V ਅਤੇ +1482V ਚਾਰ-ਮਾਰਗੀ ਬਿਜਲੀ ਸਪਲਾਈ ਵਿੱਚ। ਇਸ ਤੋਂ ਇਲਾਵਾ, FPGA ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ +5V ਪਾਵਰ ਸਪਲਾਈ ਇੰਟਰ-ਬੋਰਡ ਕਨੈਕਟਰ ਰਾਹੀਂ AC7100B FPGA ਕੋਰ ਬੋਰਡ ਨੂੰ ਪਾਵਰ ਸਪਲਾਈ ਕਰਦੀ ਹੈ। ਵਿਸਥਾਰ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ ਡਿਜ਼ਾਈਨ ਚਿੱਤਰ 3-14-2 ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।

ਚਿੱਤਰ 3-14-2: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ ਯੋਜਨਾਬੱਧ

www.alinx.com

56/

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਉਪਭੋਗਤਾ ਮੈਨੂਅਲ ਚਿੱਤਰ 3-14-3: ਕੈਰੀਅਰ ਬੋਰਡ 'ਤੇ ਪਾਵਰ ਸਪਲਾਈ ਸਰਕਟ

www.alinx.com

57/

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ALINX AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ [pdf] ਯੂਜ਼ਰ ਮੈਨੂਅਲ
AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ, AX7203, FPGA ਵਿਕਾਸ ਬੋਰਡ, ਵਿਕਾਸ ਬੋਰਡ, ਬੋਰਡ

ਹਵਾਲੇ

ਯੂਜ਼ਰ ਮੈਨੂਅਲ

AX7203 FPGA ਵਿਕਾਸ ਬੋਰਡ

ਉਤਪਾਦ ਜਾਣਕਾਰੀ

ARTIX-7 FPGA ਵਿਕਾਸ ਬੋਰਡ AX7203 ਯੂਜ਼ਰ ਮੈਨੂਅਲ

ਭਾਗ 1: FPGA ਵਿਕਾਸ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ

ਭਾਗ 2: AC7200 ਕੋਰ ਬੋਰਡ ਜਾਣ-ਪਛਾਣ

ਉਤਪਾਦ ਵਰਤੋਂ ਨਿਰਦੇਸ਼

ਦਸਤਾਵੇਜ਼ / ਸਰੋਤ

ਹਵਾਲੇ

ਇੱਕ ਟਿੱਪਣੀ ਛੱਡੋ

ਜਵਾਬ ਰੱਦ ਕਰੋ