សៀវភៅណែនាំអ្នកប្រើប្រាស់ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ ALINX AX7203 FPGA

មាតិកា លាក់

1 ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA AX7203

2 ព័ត៌មានអំពីផលិតផល

2.1 សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

2.2 ផ្នែកទី 1៖ ការណែនាំអំពីក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA

2.3 ផ្នែកទី 2: ការណែនាំអំពីបន្ទះស្នូល AC7200

3 ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

3.1 ឯកសារ/ធនធាន

3.1.1 ឯកសារយោង

3.2 ប្រកាសដែលពាក់ព័ន្ធ

ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA AX7203

ព័ត៌មានអំពីផលិតផល

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

កំណែ	បប ១.០
កាលបរិច្ឆេទ	៨៦៦-៤៤៧-២១៩៤
ចេញផ្សាយដោយ	Rachel Zhou
ការពិពណ៌នា	ការចេញផ្សាយដំបូង

ផ្នែកទី 1៖ ការណែនាំអំពីក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA

ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA គឺជាបន្ទះស្នូល + ក្រុមហ៊ុនដឹកជញ្ជូន
វេទិកាក្តារដែលអនុញ្ញាតឱ្យមានការអភិវឌ្ឍន៍បន្ទាប់បន្សំងាយស្រួល
ដោយប្រើបន្ទះស្នូល។ វាប្រើអន្តរក្តារដែលមានល្បឿនលឿន
ឧបករណ៍ភ្ជាប់រវាងបន្ទះស្នូល និងបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន។

បន្ទះក្រុមហ៊ុនដឹកជញ្ជូន AX7203 ផ្តល់នូវចំណុចប្រទាក់គ្រឿងកុំព្យូទ័រផ្សេងៗ
រួមមាន៖

1 ចំណុចប្រទាក់ PCIex4

ចំណុចប្រទាក់ 2 Gigabit Ethernet
1 ចំណុចប្រទាក់លទ្ធផល HDMI

1 ចំណុចប្រទាក់បញ្ចូល HDMI
1 ចំណុចប្រទាក់ Uart

1 រន្ធដោតកាតអេសឌី
ចំណុចប្រទាក់ឧបករណ៍ភ្ជាប់ XADC (មិនត្រូវបានដំឡើងតាមលំនាំដើម)

ក្បាលពង្រីក 2-pin 40 ផ្លូវ
សោមួយចំនួន

LED
សៀគ្វី EEPROM

ផ្នែកទី 2: ការណែនាំអំពីបន្ទះស្នូល AC7200

បន្ទះស្នូល AC7200 ត្រូវបានផ្អែកលើ XILINX's ARTIX-7 ស៊េរី 200T
AC7200-2FGG484I ។ វាជាបន្ទះស្នូលដែលមានប្រសិទ្ធភាពខ្ពស់សមរម្យសម្រាប់
ការទំនាក់ទំនងទិន្នន័យល្បឿនលឿន ដំណើរការរូបភាពវីដេអូ និង
ការទទួលបានទិន្នន័យល្បឿនលឿន។

លក្ខណៈសំខាន់ៗនៃបន្ទះស្នូល AC7200 រួមមានៈ

បំណែកពីរនៃបន្ទះសៀគ្វី MT41J256M16HA-125 DDR3 របស់ MICRON ជាមួយ
សមត្ថភាពនៃ 4Gbit នីមួយៗផ្តល់នូវទទឹងរថយន្តក្រុងទិន្នន័យ 32 ប៊ីត និងរហូតដល់
កម្រិតបញ្ជូនទិន្នន័យ 25Gb អាន/សរសេរ រវាង FPGA និង DDR3។
ច្រក IO ស្តង់ដារ 180 នៃកម្រិត 3.3V

ច្រក IO ស្តង់ដារ 15 នៃកម្រិត 1.5V
4 គូនៃសញ្ញាឌីផេរ៉ង់ស្យែល RX/TX ល្បឿនលឿន GTP

ប្រវែងស្មើគ្នា និងដំណើរដំណើរការឌីផេរ៉ង់ស្យែលរវាង
បន្ទះឈីប FPGA និងចំណុចប្រទាក់
ទំហំបង្រួម 45 * 55 (មម)

ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

ដើម្បីប្រើក្រុមប្រឹក្សាអភិវឌ្ឍន៍ ARTIX-7 FPGA AX7203 សូមអនុវត្តតាមទាំងនេះ
ជំហាន៖

ភ្ជាប់បន្ទះស្នូល និងបន្ទះដឹកជញ្ជូនដោយប្រើល្បឿនលឿន
ឧបករណ៍ភ្ជាប់អន្តរក្តារ។

ប្រសិនបើចាំបាច់ សូមដំឡើងចំណុចប្រទាក់ XADC ដោយប្រើកម្មវិធីដែលបានផ្តល់
ឧបករណ៍ភ្ជាប់។
ភ្ជាប់គ្រឿងកុំព្យូទ័រដែលចង់បានទៅចំណុចប្រទាក់ដែលមាននៅលើ
បន្ទះក្រុមហ៊ុនដឹកជញ្ជូន ដូចជាឧបករណ៍ PCIex4, Gigabit Ethernet
ឧបករណ៍, ឧបករណ៍ HDMI, ឧបករណ៍ Uart, កាត SD ឬខាងក្រៅ
ក្បាលពង្រីក។

ថាមពលនៅលើក្តារអភិវឌ្ឍន៍ដោយប្រើថាមពលសមស្រប
ការផ្គត់ផ្គង់។

View Fullscreen

ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ ARTIX-7 FPGA
AX7203
សៀវភៅណែនាំអ្នកប្រើប្រាស់

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
កំណត់ត្រាកំណែ

កំណែ Rev 1.2

កាលបរិច្ឆេទ 2023-02-23

ចេញផ្សាយដោយ Rachel Zhou

ការពិពណ៌នាការចេញផ្សាយដំបូង

www.alinx.com

៣៥០/២៤០០

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
តារាងមាតិកា
កំណត់ត្រាកំណែ ……………………………………………………………………………… 2 ផ្នែកទី 1៖ ការណែនាំអំពីក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA …………………… …………… 6 ផ្នែកទី 2: AC7200 Core Board Introduction ……………………………………………………..9
ផ្នែកទី 2.1៖ បន្ទះឈីប FPGA ………………………………………………………………… 10 ផ្នែក 2.2៖ Active Differential Crystal ……………………………………… …………..12 ផ្នែកទី 2.3: 200Mhz នាឡិកាឌីផេរ៉ង់ស្យែលសកម្ម ………………………………… 12 ផ្នែកទី 2.4: 148.5Mhz Active Differential Crystal …………………………….. 13 ផ្នែកទី 2.5៖ DDR3 DRAM …………………………………………………………… 15 ផ្នែកទី 2.6៖ QSPI Flash ……………………………………… ……………………………… 19 ផ្នែកទី 2.7៖ អំពូល LED នៅលើបន្ទះស្នូល ……………………………………………………. 21 ផ្នែកទី 2.8: ប៊ូតុងកំណត់ឡើងវិញ………………………………………………………………… 22 ផ្នែក 2.9: JTAG ចំណុចប្រទាក់ ………………………………………………………………… 23 ផ្នែកទី 2.10៖ ចំណុចប្រទាក់ថាមពលនៅលើបន្ទះស្នូល……………………………. 24 ផ្នែកទី 2.11៖ ឧបករណ៍ភ្ជាប់ក្តារទៅក្តារ……………………………………….. 25 ផ្នែកទី 2.12៖ ការផ្គត់ផ្គង់ថាមពល……………………………………………….. …………32 ផ្នែកទី 2.13៖ ដ្យាក្រាមរចនាសម្ព័ន……………………………………………………..33 ផ្នែកទី 3៖ ក្រុមប្រឹក្សាភិបាល ……………………………… …………………………………………. 34 ផ្នែកទី 3.1៖ ការណែនាំអំពីក្រុមប្រឹក្សាភិបាល …………………………………………………… 34 ផ្នែកទី 3.2៖ ចំណុចប្រទាក់ Gigabit Ethernet …………………………………………………… 35 ផ្នែក ៣.៣៖ ចំណុចប្រទាក់ PCIe x3.3 …………………………………………………………. ៣៨ ផ្នែកទី ៣.៤៖ ចំណុចប្រទាក់លទ្ធផល HDMI ……………………………………… ………….៤០ ផ្នែកទី ៣.៥៖ ចំណុចប្រទាក់បញ្ចូល HDMI …………………………………………………… ៤២ ផ្នែកទី ៣.៦៖ រន្ធដោតកាតអេសឌី………………………………… ………………………………… 4 ផ្នែកទី 38៖ USB ទៅកាន់ Serial Port ……………………………………………………….3.4 ផ្នែកទី 40៖ EEPROM 3.5LC42 … ………………………………………………………………….3.6 ផ្នែកទី 44៖ បឋមកថាពង្រីក………………………………………………………………… 3.7 ផ្នែក ៣.១០៖ ចTAG ចំណុចប្រទាក់ …………………………………………………………………. ៥១

www.alinx.com

៣៥០/២៤០០

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 3.11៖ ចំណុចប្រទាក់ XADC (មិនត្រូវបានដំឡើងតាមលំនាំដើម) ………………………….. 52 ផ្នែកទី 3.12៖ គ្រាប់ចុច …………………………………………………………… …………53 ផ្នែកទី 3.13៖ អំពូល LED ………………………………………………………………… 54 ផ្នែកទី 3.14៖ ការផ្គត់ផ្គង់ថាមពល ………………………. ……………………………………… ៥៥

www.alinx.com

៣៥០/២៤០០

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
វេទិកាអភិវឌ្ឍន៍ ARTIX-7 FPGA នេះ (ម៉ូឌុល: AX7203) ទទួលយក core board + carrier board mode ដែលងាយស្រួលសម្រាប់អ្នកប្រើប្រាស់ក្នុងការប្រើ core board សម្រាប់ការអភិវឌ្ឍន៍បន្ទាប់បន្សំ។
នៅក្នុងការរចនាបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន យើងបានពង្រីកចំណុចប្រទាក់ជាច្រើនសម្រាប់អ្នកប្រើប្រាស់ ដូចជា 1 PCIex4 interface, 2 Gigabit Ethernet interfaces, 1 HDMI Output interface, 1 HDMI Input interface, Uart Interface, SD card slot ជាដើម។ វាបំពេញតាមតម្រូវការរបស់អ្នកប្រើប្រាស់។ សម្រាប់ការផ្លាស់ប្តូរទិន្នន័យល្បឿនលឿន PCIe ដំណើរការបញ្ជូនវីដេអូ និងការគ្រប់គ្រងឧស្សាហកម្ម។ វាគឺជាវេទិកាអភិវឌ្ឍន៍ ARTIX-7 FPGA "ច្រើនប្រភេទ" ។ វាផ្តល់នូវលទ្ធភាពសម្រាប់ការបញ្ជូនវីដេអូល្បឿនលឿន សុពលភាពមុន និងក្រោយកម្មវិធីនៃការទំនាក់ទំនងបណ្តាញ និងខ្សែកាប និងដំណើរការទិន្នន័យ។ ផលិតផលនេះគឺសមរម្យសម្រាប់សិស្ស វិស្វករ និងក្រុមផ្សេងទៀតដែលចូលរួមក្នុងការអភិវឌ្ឍន៍ ARTIX-7FPGA ។

www.alinx.com

៣៥០/២៤០០

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 1៖ ការណែនាំអំពីក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA
រចនាសម្ព័នទាំងមូលនៃក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA ត្រូវបានទទួលមរតកពីបន្ទះស្នូលដែលជាប់លាប់របស់យើង + គំរូក្តារដឹកជញ្ជូន។ ឧបករណ៍ភ្ជាប់អន្តរក្តារដែលមានល្បឿនលឿនត្រូវបានប្រើរវាងបន្ទះស្នូល និងបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន។
បន្ទះស្នូលត្រូវបានផ្សំឡើងជាចម្បងដោយ FPGA + 2 DDR3 + QSPI FLASH ដែលអនុវត្តមុខងារនៃដំណើរការទិន្នន័យល្បឿនលឿន និងការផ្ទុក FPGA ការអាន និងសរសេរទិន្នន័យល្បឿនលឿនរវាង FPGA និង DDR3s ពីរ ទទឹងប៊ីតទិន្នន័យគឺ 32 ប៊ីត។ ហើយកម្រិតបញ្ជូននៃប្រព័ន្ធទាំងមូលគឺរហូតដល់ 25Gb ។ /s (800M * 32 ប៊ីត); សមត្ថភាព DDR3 ពីរគឺរហូតដល់ 8Gbit ដែលបំពេញតម្រូវការសម្រាប់សតិបណ្ដោះអាសន្នខ្ពស់កំឡុងពេលដំណើរការទិន្នន័យ។ FPGA ដែលបានជ្រើសរើសគឺជាបន្ទះឈីប XC7A200T នៃស៊េរី ARTIX-7 របស់ XILINX នៅក្នុងកញ្ចប់ BGA 484។ ប្រេកង់ទំនាក់ទំនងរវាង XC7A200T និង DDR3 ឈានដល់ 400Mhz ហើយអត្រាទិន្នន័យគឺ 800Mhz ដែលបំពេញបានយ៉ាងពេញលេញនូវតម្រូវការនៃដំណើរការទិន្នន័យពហុឆានែលដែលមានល្បឿនលឿន។ លើសពីនេះ XC7A200T FPGA បំពាក់ឧបករណ៍បញ្ជូនល្បឿនលឿន GTP ចំនួនបួនដែលមានល្បឿនរហូតដល់ 6.6Gb/s ក្នុងមួយប៉ុស្តិ៍ ដែលធ្វើឱ្យវាល្អសម្រាប់ការទំនាក់ទំនងខ្សែកាបអុបទិក និងការទំនាក់ទំនងទិន្នន័យ PCIe ។
បន្ទះក្រុមហ៊ុនដឹកជញ្ជូន AX7203 ពង្រីកចំណុចប្រទាក់គ្រឿងបរិក្ខារដ៏សម្បូរបែបរបស់វា រួមមាន 1 PCIex4 interfaces, 2 Gigabit Ethernet interfaces, 1 HDMI Output interface, 1 HDMI Input interface, 1 Uart Interface, 1 រន្ធដោតកាត SD, ចំណុចប្រទាក់ឧបករណ៍ភ្ជាប់ XADC, 2-way 40-pin expansion ក្បាលគ្រាប់ចុចមួយចំនួន សៀគ្វី LED និង EEPROM ។

www.alinx.com

៣៥០/២៤០០

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

រូបភាព 1-1-1៖ ដ្យាក្រាមគ្រោងការណ៍នៃ AX7203 តាមរយៈដ្យាក្រាមនេះ អ្នកអាចមើលឃើញចំណុចប្រទាក់ និងមុខងារដែលក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA មាន៖ បន្ទះស្នូល Artix-7 FPGA
បន្ទះស្នូលមាន XC7A200T + 8Gb DDR3 + 128Mb QSPI FLASH ។ មានគ្រីស្តាល់ឌីផេរ៉ង់ស្យែល Sitime LVDS ភាពជាក់លាក់ខ្ពស់ពីរ ដែលមួយនៅ 200MHz និងមួយទៀតនៅ 125MHz ដែលផ្តល់នូវការបញ្ចូលនាឡិកាដែលមានស្ថេរភាពសម្រាប់ប្រព័ន្ធ FPGA និងម៉ូឌុល GTP ។ 1-channel PCIe x4 interface គាំទ្រស្តង់ដារ PCI Express 2.0 ផ្តល់នូវចំណុចប្រទាក់បញ្ជូនទិន្នន័យល្បឿនលឿន PCIe x4 អត្រាទំនាក់ទំនងឆានែលតែមួយរហូតដល់ 5GBaud 2-channel Gigabit Ethernet Interface RJ-45 interface ចំណុចប្រទាក់ Gigabit Ethernet chip ប្រើប្រាស់បន្ទះឈីប KSZ9031RNX Ethernet PHY របស់ Micrel ដើម្បីផ្តល់សេវាទំនាក់ទំនងបណ្តាញដល់អ្នកប្រើប្រាស់។

www.alinx.com

៣៥០/២៤០០

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
បន្ទះឈីប KSZ9031RNX គាំទ្រអត្រាបញ្ជូនបណ្តាញ 10/100/1000 Mbps; ពេញលេញ duplex និងសម្របខ្លួន។ 1-channel HDMI Output interface Chip encoding HDMI SIL9134 របស់ Silion Image ត្រូវបានជ្រើសរើស ដើម្បីគាំទ្រដល់ទិន្នផល 1080P@60Hz និងគាំទ្រលទ្ធផល 3D។ 1-channel HDMI Input interface របស់ Silion Image's SIL9013 HDMI decoder chip ត្រូវបានជ្រើសរើស ដែលគាំទ្រការបញ្ចូលរហូតដល់ 1080P@60Hz និងគាំទ្រលទ្ធផលទិន្នន័យក្នុងទម្រង់ផ្សេងៗគ្នា។ 1-channel Uart to USB interface 1 Uart to USB interface សម្រាប់ការទំនាក់ទំនងជាមួយកុំព្យូទ័រសម្រាប់ការបំបាត់កំហុសរបស់អ្នកប្រើ។ បន្ទះឈីបច្រកសៀរៀលគឺជាបន្ទះឈីប USB-UAR របស់ Silicon Labs CP2102GM ហើយចំណុចប្រទាក់ USB គឺជាចំណុចប្រទាក់ MINI USB ។ រន្ធដោតកាត Micro SD 1-port រន្ធដោតកាត Micro SD គាំទ្ររបៀប SD និង SPI mode EEPROM Onboard an IIC interface EEPROM 24LC04 2-way 40-pin expansion port 2-way 40-pin 2.54mm pitch expansion port can be connected to various ALINX ម៉ូឌុល (កាមេរ៉ាកែវយឹត អេក្រង់ TFT LCD ម៉ូឌុល AD ល្បឿនលឿន។ល។)។ ច្រកពង្រីកមានការផ្គត់ផ្គង់ថាមពល 1 ឆានែល 5V ការផ្គត់ផ្គង់ថាមពល 2 ឆានែល 3.3V ផ្លូវដី 3 ច្រក IOs 34 ។ ជTAG ចំណុចប្រទាក់ A 10-pin គម្លាត 0.1 អ៊ីញស្តង់ដារ JTAG ច្រកសម្រាប់ទាញយកកម្មវិធី FPGA និងបំបាត់កំហុស។ កូនសោ 2 គ្រាប់ចុច; គ្រាប់ចុចកំណត់ឡើងវិញ 1 (នៅលើបន្ទះស្នូល) អំពូល LED 5 អំពូល LEDs អ្នកប្រើប្រាស់ (1 នៅលើបន្ទះស្នូល និង 4 នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន)

www.alinx.com

៣៥០/២៤០០

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 2: ការណែនាំអំពីបន្ទះស្នូល AC7200
AC7200 (គំរូក្តារស្នូលដូចគ្នាខាងក្រោម) បន្ទះស្នូល FPGA វាត្រូវបានផ្អែកលើ XILINX's ARTIX-7 ស៊េរី 200T AC7200-2FGG484I ។ វាជាបន្ទះស្នូលដែលមានសមត្ថភាពខ្ពស់មានល្បឿនលឿន កម្រិតបញ្ជូនខ្ពស់ និងសមត្ថភាពខ្ពស់។ វាស័ក្តិសមសម្រាប់ការទំនាក់ទំនងទិន្នន័យល្បឿនលឿន ដំណើរការរូបភាពវីដេអូ ការទិញទិន្នន័យល្បឿនលឿន។ល។
បន្ទះស្នូល AC7200 នេះប្រើពីរបំណែកនៃបន្ទះឈីប MT41J256M16HA-125 DDR3 របស់ MICRON ដែល DDR នីមួយៗមានសមត្ថភាព 4Gbit ។ បន្ទះសៀគ្វី DDR ពីរត្រូវបានបញ្ចូលគ្នាទៅក្នុងទទឹងរថយន្តក្រុងទិន្នន័យ 32 ប៊ីត ហើយកម្រិតបញ្ជូនទិន្នន័យអាន/សរសេររវាង FPGA និង DDR3 គឺរហូតដល់ 25Gb ។ ការកំណត់រចនាសម្ព័ន្ធបែបនេះអាចបំពេញតម្រូវការនៃដំណើរការទិន្នន័យកម្រិតបញ្ជូនខ្ពស់។
បន្ទះស្នូល AC7200 ពង្រីកច្រក IO ស្តង់ដារចំនួន 180 នៃកម្រិត 3.3V ច្រក IO ស្តង់ដារចំនួន 15 នៃកម្រិត 1.5V និង 4 គូនៃសញ្ញាឌីផេរ៉ង់ស្យែល GTP ល្បឿនលឿន RX/TX ។ សម្រាប់អ្នកប្រើប្រាស់ដែលត្រូវការ IO ច្រើន បន្ទះស្នូលនេះនឹងក្លាយជាជម្រើសដ៏ល្អ។ លើសពីនេះទៅទៀត ការនាំផ្លូវរវាងបន្ទះឈីប FPGA និងចំណុចប្រទាក់គឺមានប្រវែងស្មើគ្នា និងដំណើរការឌីផេរ៉ង់ស្យែល ហើយទំហំក្តារស្នូលមានទំហំត្រឹមតែ 45*55 (ម.ម) ដែលស័ក្តិសមបំផុតសម្រាប់ការអភិវឌ្ឍន៍បន្ទាប់បន្សំ។

www.alinx.com

៣៥០/២៤០០

ARTIX-7 ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA AX7203 សៀវភៅណែនាំអ្នកប្រើប្រាស់ AC7200 Core Board (ខាងមុខ View)

បន្ទះស្នូល AC7200 (ខាងក្រោយ View)
ផ្នែកទី 2.1៖ បន្ទះឈីប FPGA
ដូចដែលបានរៀបរាប់ខាងលើ ម៉ូដែល FPGA ដែលយើងប្រើគឺ AC7200-2FGG484I ដែលជាកម្មសិទ្ធិរបស់ស៊េរី Artix-7 របស់ Xilinx ។ កម្រិតល្បឿនគឺ 2 ហើយកម្រិតសីតុណ្ហភាពគឺជាកម្រិតឧស្សាហកម្ម។ ម៉ូដែលនេះគឺជាកញ្ចប់ FGG484 ដែលមានម្ជុល 484 ។ ច្បាប់ដាក់ឈ្មោះបន្ទះឈីប Xilinx ARTIX-7 FPGA ដូចខាងក្រោម

និយមន័យនៃម៉ូដែលបន្ទះឈីបជាក់លាក់នៃស៊េរី ARTIX-7

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

បន្ទះឈីប FPGA នៅលើក្តារ ប៉ារ៉ាម៉ែត្រចំបងនៃបន្ទះឈីប FPGA AC7200 មានដូចខាងក្រោម

ដាក់ឈ្មោះកោសិកាតក្កវិជ្ជា
Slices CLB flip-flops Block RAMkb DSP Slices
PCIe Gen2 XADC
កម្រិតល្បឿនបញ្ជូន GTP
កម្រិតសីតុណ្ហភាព

ប៉ារ៉ាម៉ែត្រជាក់លាក់ 215360 33650 269200 13140 740 1
1 XADC, 12bit, 1Mbps AD 4 GTP6.6Gb/s អតិបរមា -2 ឧស្សាហកម្ម

ប្រព័ន្ធផ្គត់ផ្គង់ថាមពល FPGA Artix-7 FPGA ការផ្គត់ផ្គង់ថាមពលគឺ V, CCINT V, CCBRAM V, CCAUX VCCO, VMGTAVCC និង V ។ MGTAVTT VCCINT គឺជាម្ជុលផ្គត់ផ្គង់ថាមពលស្នូល FPGA ដែលត្រូវការភ្ជាប់ទៅ 1.0V; VCCBRAM គឺជាម្ជុលផ្គត់ផ្គង់ថាមពលរបស់ FPGA ប្លុក RAM ភ្ជាប់ទៅ 1.0V; VCCAUX គឺជាម្ជុលផ្គត់ផ្គង់ថាមពលជំនួយ FPGA ភ្ជាប់ 1.8V; VCCO គឺជាវ៉ុលtagអ៊ី នៃ

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ធនាគារនីមួយៗនៃ FPGA រួមមាន BANK0, BANK13~16, BANK34~35។ នៅលើបន្ទះស្នូល AC7200 FPGA BANK34 និង BANK35 ចាំបាច់ត្រូវភ្ជាប់ទៅ DDR3 ដែលជាវ៉ុលtage ការតភ្ជាប់របស់ BANK គឺ 1.5V និងវ៉ុលtage នៃធនាគារផ្សេងទៀតគឺ 3.3V ។ VCCO នៃ BANK15 និង BANK16 ត្រូវបានដំណើរការដោយ LDO ហើយអាចត្រូវបានផ្លាស់ប្តូរដោយការជំនួសបន្ទះឈីប LDO ។ VMGTAVCC គឺជាវ៉ុលផ្គត់ផ្គង់tage នៃឧបករណ៍បញ្ជូន GTP ខាងក្នុង FPGA ភ្ជាប់ទៅ 1.0V; VMGTAVTT គឺជាការបញ្ចប់វ៉ុលtage នៃឧបករណ៍បញ្ជូន GTP ភ្ជាប់ទៅ 1.2V ។
ប្រព័ន្ធ FPGA របស់ Artix-7 តម្រូវឱ្យមានលំដាប់ថាមពលឡើងដោយ VCCINT បន្ទាប់មក VCCBRAM បន្ទាប់មក VCCAUX និងទីបំផុត VCCO ។ ប្រសិនបើ VCCINT និង VCCBRAM មានវ៉ុលដូចគ្នា។tage ពួកវាអាចបើកបានក្នុងពេលតែមួយ។ លំដាប់នៃអំណាច outages ត្រូវបានបញ្ច្រាស់។ លំដាប់ថាមពលរបស់ឧបករណ៍បញ្ជូន GTP គឺ VCCINT បន្ទាប់មក VMGTAVCC បន្ទាប់មក VMGTAVTT ។ ប្រសិនបើ VCCINT និង VMGTAVCC មានវ៉ុលដូចគ្នា។tage ពួកវាអាចបើកបានក្នុងពេលតែមួយ។ លំដាប់បិទថាមពលគឺផ្ទុយពីលំដាប់បិទថាមពល។
ផ្នែកទី 2.2៖ គ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម
បន្ទះស្នូល AC7200 ត្រូវបានបំពាក់ដោយគ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម Sitime ពីរដែលមួយគឺ 200MHz ម៉ូដែលគឺ SiT9102-200.00MHz ដែលជានាឡិកាសំខាន់របស់ប្រព័ន្ធសម្រាប់ FPGA និងប្រើដើម្បីបង្កើតនាឡិកាបញ្ជា DDR3 ។ មួយទៀតគឺ 125MHz ម៉ូដែលគឺ SiT9102 -125MHz ការបញ្ចូលនាឡិកាយោងសម្រាប់ឧបករណ៍បញ្ជូន GTP ។
ផ្នែកទី 2.3: 200Mhz នាឡិកាឌីផេរ៉ង់ស្យែលសកម្ម
G1 នៅក្នុងរូបភាពទី 3-1 គឺជាគ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម 200M ដែលផ្តល់ប្រភពនាឡិកាប្រព័ន្ធក្រុមប្រឹក្សាអភិវឌ្ឍន៍។ ទិន្នផលគ្រីស្តាល់ត្រូវបានភ្ជាប់ទៅម្ជុលនាឡិកាសកល BANK34 MRCC (R4 និង T4) នៃ FPGA ។ នាឡិកាឌីផេរ៉ង់ស្យែល 200Mhz នេះអាចត្រូវបានប្រើដើម្បីជំរុញតក្កវិជ្ជាអ្នកប្រើប្រាស់នៅក្នុង FPGA ។ អ្នកប្រើប្រាស់អាចកំណត់រចនាសម្ព័ន្ធ PLLs និង DCMs នៅខាងក្នុង FPGA ដើម្បីបង្កើតនាឡិកានៃប្រេកង់ផ្សេងៗគ្នា។

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

គ្រោងការណ៍គ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម 200 MHz

គ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម 200Mhz នៅលើបន្ទះស្នូល

ការចាត់ចែងម្ជុលនាឡិកាឌីផេរ៉ង់ស្យែល 200Mhz
ឈ្មោះសញ្ញា SYS_CLK_P SYS_CLK_N

FPGA PIN R4 T4

ផ្នែកទី 2.4៖ គ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម 148.5Mhz
G2 គឺជាគ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម 148.5Mhz ដែលជានាឡិកាបញ្ចូលយោងដែលផ្តល់ទៅឱ្យម៉ូឌុល GTP នៅខាងក្នុង FPGA ។ ទិន្នផលគ្រីស្តាល់ត្រូវបានភ្ជាប់ទៅម្ជុលនាឡិកា GTP BANK216 MGTREFCLK0P (F6) និង MGTREFCLK0N (E6) នៃ FPGA ។

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

គ្រោងការណ៍គ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម 148.5 MHz

គ្រីស្តាល់ឌីផេរ៉ង់ស្យែលសកម្ម 1148.5Mhz នៅលើបន្ទះស្នូល

ការចាត់ចែងម្ជុលនាឡិកាឌីផេរ៉ង់ស្យែល 125Mhz

ឈ្មោះសុទ្ធ

លេខសម្ងាត់ FPGA

MGT_CLK0_P

MGT_CLK0_N

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ផ្នែកទី 2.5៖ DDR3 DRAM

បន្ទះស្នូល FPGA AC7200 ត្រូវបានបំពាក់ដោយបន្ទះឈីប Micron 4Gbit (512MB) DDR3 ចំនួនពីរ ម៉ូដែល MT41J256M16HA-125 (អាចប្រើបានជាមួយ MT41K256M16HA-125)។ DDR3 SDRAM មានល្បឿនប្រតិបត្តិការអតិបរមា 800MHz (អត្រាទិន្នន័យ 1600Mbps)។ ប្រព័ន្ធអង្គចងចាំ DDR3 ត្រូវបានភ្ជាប់ដោយផ្ទាល់ទៅចំណុចប្រទាក់អង្គចងចាំរបស់ BANK 34 និង BANK35 នៃ FPGA ។ ការកំណត់រចនាសម្ព័ន្ធជាក់លាក់នៃ DDR3 SDRAM ត្រូវបានបង្ហាញនៅក្នុងតារាង 4-1 ។

លេខប៊ីត U5,U6

បន្ទះឈីប MT41J256M16HA-125

សមត្ថភាព 256M x 16 ប៊ីត

រោងចក្រមីក្រូ

ការកំណត់រចនាសម្ព័ន្ធ DDR3 SDRAM

ការរចនាផ្នែករឹងនៃ DDR3 តម្រូវឱ្យមានការពិចារណាយ៉ាងតឹងរឹងអំពីភាពត្រឹមត្រូវនៃសញ្ញា។ យើងបានពិចារណាយ៉ាងពេញលេញនូវការផ្គូផ្គង resistor/terminal resistance, trace impedance control, និង trace length control in circuit design and PCB design ដើម្បីធានាបាននូវប្រតិបត្តិការដែលមានល្បឿនលឿន និងស្ថេរភាពនៃ DDR3 ។

គ្រោងការណ៍ DDR3 DRAM

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

DDR3 នៅលើបន្ទះស្នូល

ការកំណត់ម្ជុល DDR3 DRAM៖

ឈ្មោះសុទ្ធ

ឈ្មោះ FPGA PIN

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

DDR3_DQ [7]

IO_L4P_T0_35

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

DDR3_DQ [16]

IO_L18N_T2_35

DDR3_DQ [17]

IO_L16P_T2_35

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

DDR3_DQ [19]

IO_L17N_T2_35

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

DDR3_DQ [21]

IO_L17P_T2_35

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

DDR3_DQ [23]

IO_L18P_T2_35

DDR3_DQ [24]

IO_L20N_T3_35

DDR3_DQ [25]

IO_L19P_T3_35

DDR3_DQ [26]

IO_L20P_T3_35

DDR3_DQ [27]

IO_L22N_T3_35

DDR3_DQ [28]

IO_L23P_T3_35

DDR3_DQ [29]

IO_L24N_T3_35

DDR3_DQ [30]

IO_L24P_T3_35

DDR3_DQ [31]

IO_L22P_T3_35

DDR3_DM0

IO_L4N_T0_35

DDR3_DM1

IO_L8N_T1_AD14N_35

DDR3_DM2

IO_L16N_T2_35

DDR3_DM3

IO_L23N_T3_35

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA ៦

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA ៦

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_BA_BA[2] DDR3_BA_BA DDR0_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ផ្នែកទី 2.6: QSPI Flash

បន្ទះស្នូល FPGA AC7200 ត្រូវបានបំពាក់ដោយ 128MBit QSPI FLASH ហើយម៉ូដែលគឺ W25Q256FVEI ដែលប្រើវ៉ុល 3.3V CMOStagអ៊ីស្តង់ដារ។ ដោយសារតែលក្ខណៈមិនប្រែប្រួលនៃ QSPI FLASH វាអាចត្រូវបានប្រើជាឧបករណ៍ចាប់ផ្ដើមសម្រាប់ប្រព័ន្ធដើម្បីរក្សាទុករូបភាពចាប់ផ្ដើមនៃប្រព័ន្ធ។ រូបភាពទាំងនេះភាគច្រើនរួមបញ្ចូល FPGA ប៊ីត files, កូដកម្មវិធី ARM, កូដកម្មវិធីស្នូល និងទិន្នន័យអ្នកប្រើប្រាស់ផ្សេងទៀត។ fileស. ម៉ូដែលជាក់លាក់ និងប៉ារ៉ាម៉ែត្រពាក់ព័ន្ធនៃ QSPI FLASH ត្រូវបានបង្ហាញ។

ទីតាំង U8

ម៉ូដែល N25Q128

សមត្ថភាព 128M ប៊ីត

រោងចក្រ Numonyx

លក្ខណៈបច្ចេកទេសរបស់ QSPI FLASH
QSPI FLASH ត្រូវបានភ្ជាប់ទៅម្ជុលពិសេសរបស់ BANK0 និង BANK14 នៃបន្ទះឈីប FPGA ។ ម្ជុលនាឡិកាត្រូវបានភ្ជាប់ទៅ CCLK0 នៃ BANK0 ហើយទិន្នន័យ និងសញ្ញាជ្រើសរើសបន្ទះឈីបផ្សេងទៀតត្រូវបានភ្ជាប់ទៅម្ជុល D00~D03 និង FCS របស់ BANK14 រៀងគ្នា។ បង្ហាញការតភ្ជាប់ផ្នែករឹងរបស់ QSPI Flash ។

QSPI Flash Schematic QSPI Flash pin assignments៖

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ឈ្មោះសុទ្ធ QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

ឈ្មោះកូដ PIN FPGA CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

QSPI នៅលើក្រុមប្រឹក្សាភិបាលស្នូល

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 2.7: អំពូល LED នៅលើបន្ទះស្នូល
មានភ្លើង LED ពណ៌ក្រហមចំនួន 3 នៅលើបន្ទះស្នូល AC7200 FPGA ដែលមួយជាភ្លើងសញ្ញាបង្ហាញថាមពល (PWR) មួយគឺអំពូល LED កំណត់រចនាសម្ព័ន្ធ (DONE) និងមួយទៀតជាអំពូល LED អ្នកប្រើប្រាស់។ នៅពេលដែលបន្ទះស្នូលត្រូវបានផ្តល់ថាមពលសូចនាករថាមពលនឹងបំភ្លឺ; នៅពេលដែល FPGA ត្រូវបានកំណត់រចនាសម្ព័ន្ធ LED នឹងបំភ្លឺ។ អំពូល LED របស់អ្នកប្រើប្រាស់ត្រូវបានភ្ជាប់ទៅ IO របស់ BANK34 អ្នកប្រើប្រាស់អាចគ្រប់គ្រងពន្លឺបើក និងបិទដោយកម្មវិធី។ នៅពេលដែល IO voltage បានភ្ជាប់ទៅ LED របស់អ្នកប្រើគឺខ្ពស់ LED របស់អ្នកប្រើបិទ។ នៅពេលដែលការតភ្ជាប់ IO voltagអ៊ីគឺទាប អ្នកប្រើប្រាស់ LED នឹងត្រូវបានភ្លឺ។ ដ្យាក្រាមគ្រោងការណ៍នៃការតភ្ជាប់ផ្នែករឹងរបស់អំពូល LED ត្រូវបានបង្ហាញ៖

អំពូល LED នៅលើបន្ទះស្នូល គ្រោងការណ៍

អំពូល LED នៅលើ Core Board Users LEDs Pin Assignment

ឈ្មោះសញ្ញា LED1

ឈ្មោះម្ជុល FPGA IO_L15N_T2_DQS_34

លេខ PIN FPGA W5

ការពិពណ៌នាអ្នកប្រើប្រាស់ LED

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 2.8: ប៊ូតុងកំណត់ឡើងវិញ
មានប៊ូតុងកំណត់ឡើងវិញនៅលើបន្ទះស្នូល AC7200 FPGA ។ ប៊ូតុងកំណត់ឡើងវិញត្រូវបានភ្ជាប់ទៅ IO ធម្មតានៃ BANK34 នៃបន្ទះឈីប FPGA ។ អ្នកប្រើប្រាស់អាចប្រើប៊ូតុងកំណត់ឡើងវិញនេះ ដើម្បីចាប់ផ្តើមកម្មវិធី FPGA ។ នៅពេលដែលប៊ូតុងត្រូវបានចុចនៅក្នុងការរចនា, សញ្ញា voltagការបញ្ចូល e ទៅ IO គឺទាប ហើយសញ្ញាកំណត់ឡើងវិញមានសុពលភាព។ នៅពេលដែលប៊ូតុងមិនត្រូវបានចុច ការបញ្ចូលសញ្ញាទៅ IO គឺខ្ពស់។ ដ្យាក្រាមគ្រោងការណ៍នៃការតភ្ជាប់ប៊ូតុងកំណត់ឡើងវិញត្រូវបានបង្ហាញ៖

កំណត់រចនាសម្ព័ន្ធប៊ូតុងឡើងវិញ

ប៊ូតុងកំណត់ឡើងវិញនៅលើការចាត់ចែងម្ជុល ប៊ូតុងកំណត់ឡើងវិញនៃក្រុមប្រឹក្សាស្នូល

ឈ្មោះសញ្ញា RESET_N

ZYNQ Pin Name IO_L17N_T2_34

លេខ PIN ZYNQ T6

ការពិពណ៌នាអំពីការកំណត់ប្រព័ន្ធ FPGA ឡើងវិញ

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 2.9: JTAG ចំណុចប្រទាក់
លោក JTAG រន្ធតេស្ត J1 ត្រូវបានបម្រុងទុកនៅលើបន្ទះស្នូល AC7200 សម្រាប់ JTAG ទាញយក និងបំបាត់កំហុស នៅពេលដែលបន្ទះស្នូលត្រូវបានប្រើតែម្នាក់ឯង។ រូបភាពគឺជាផ្នែកគ្រោងការណ៍នៃ JTAG ច្រកដែលពាក់ព័ន្ធនឹង TMS, TDI, TDO, TCK ។ , GND, +3.3V សញ្ញាទាំងប្រាំមួយ។

JTAG គ្រោងការណ៍ចំណុចប្រទាក់ JTAG ចំណុចប្រទាក់ J1 នៅលើ AC7200 FPGA core board ប្រើ 6-pin 2.54mm pitch single-row test hole ។ ប្រសិនបើអ្នកត្រូវការប្រើ JTAG ការតភ្ជាប់ដើម្បីបំបាត់កំហុសនៅលើបន្ទះស្នូល អ្នកត្រូវលក់ក្បាលម្ជុល 6-pin មួយជួរ។ បង្ហាញ JTAG ចំណុចប្រទាក់ J1 នៅលើបន្ទះស្នូល AC7200 FPGA ។
JTAG ចំណុចប្រទាក់នៅលើ Core Board

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 2.10៖ ចំណុចប្រទាក់ថាមពលនៅលើបន្ទះស្នូល
ដើម្បីធ្វើឱ្យបន្ទះស្នូល AC7200 FPGA ដំណើរការតែម្នាក់ឯង បន្ទះស្នូលត្រូវបានបម្រុងទុកជាមួយនឹងចំណុចប្រទាក់ថាមពល 2PIN (J3) ។ នៅពេលដែលអ្នកប្រើប្រាស់ផ្គត់ផ្គង់ថាមពលទៅបន្ទះស្នូលតាមរយៈចំណុចប្រទាក់ថាមពល 2PIN (J3) វាមិនអាចដំណើរការតាមរយៈបន្ទះក្រុមហ៊ុនដឹកជញ្ជូនបានទេ។ បើមិនដូច្នេះទេ ជម្លោះបច្ចុប្បន្នអាចនឹងកើតឡើង។
ចំណុចប្រទាក់ថាមពលនៅលើបន្ទះស្នូល

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 2.11៖ ឧបករណ៍ភ្ជាប់ក្តារទៅក្តារ
បន្ទះស្នូលមានបន្ទះភ្ជាប់ល្បឿនលឿនសរុបចំនួន 80 ទៅកាន់ឧបករណ៍ភ្ជាប់ក្តារ។ បន្ទះស្នូលប្រើឧបករណ៍ភ្ជាប់អន្តរក្តារចំនួន 0.5-pin ចំនួនបួនដើម្បីភ្ជាប់ទៅក្រុមប្រឹក្សាភិបាល។ ច្រក IO នៃ FPGA ត្រូវបានភ្ជាប់ទៅឧបករណ៍ភ្ជាប់ទាំងបួនដោយការបញ្ជូនតាមឌីផេរ៉ង់ស្យែល។ គម្លាត pin នៃឧបករណ៍ភ្ជាប់គឺ XNUMXmm បញ្ចូលទៅក្តារដើម្បីភ្ជាប់ board board នៅលើ carrier board សម្រាប់ការទំនាក់ទំនងទិន្នន័យល្បឿនលឿន។
បន្ទះស្នូលមានបន្ទះភ្ជាប់ល្បឿនលឿនសរុបចំនួន 80 ទៅកាន់ឧបករណ៍ភ្ជាប់ក្តារ។ បន្ទះស្នូលប្រើឧបករណ៍ភ្ជាប់អន្តរក្តារចំនួន 0.5-pin ចំនួនបួនដើម្បីភ្ជាប់ទៅក្រុមប្រឹក្សាភិបាល។ ច្រក IO នៃ FPGA ត្រូវបានភ្ជាប់ទៅឧបករណ៍ភ្ជាប់ទាំងបួនដោយការបញ្ជូនតាមឌីផេរ៉ង់ស្យែល។ គម្លាត pin នៃឧបករណ៍ភ្ជាប់គឺ XNUMXmm បញ្ចូលទៅក្តារដើម្បីភ្ជាប់ board board នៅលើ carrier board សម្រាប់ការទំនាក់ទំនងទិន្នន័យល្បឿនលឿន។

Board to Board Connectors CON1 បន្ទះ 80-pin to board connectors CON1 ដែលប្រើដើម្បីភ្ជាប់
ជាមួយនឹងការផ្គត់ផ្គង់ថាមពល VCCIN (+5V) និងដីនៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន ពង្រីក IOs ធម្មតានៃ FPGA ។ គួរកត់សំគាល់នៅទីនេះថា 15 pins នៃ CON1 ត្រូវបានភ្ជាប់ទៅច្រក IO នៃ BANK34 ព្រោះការភ្ជាប់ BANK34 ត្រូវបានភ្ជាប់ទៅ DDR3។ ដូច្នេះ វ៉ុលtage ស្តង់ដារនៃ IOs ទាំងអស់នៃ BANK34 នេះគឺ 1.5V ។ Pin Assignment of Board to Board Connectors CON1

CON1 PIN PIN1 PIN3 PIN5 PIN7 PIN9

ឈ្មោះសញ្ញា
VCCIN VCCIN VCCIN VCCIN GND

លេខ FPGA Pintagកម្រិតអ៊ី

–

+5V

–

+5V

–

+5V

–

+5V

–

ដី

CON1 PIN PIN2 PIN4 PIN6 PIN8 PIN10

ឈ្មោះសញ្ញា
VCCIN VCCIN VCCIN VCCIN
GND

លេខ FPGA Pintagកម្រិតអ៊ី

–

+5V

–

+5V

–

+5V

–

+5V

–

ដី

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PINXNUMX PINXNUMX

NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_L18_P N XADC_VP NC NC GND B34_L19_N B34_L19_P B16_L1_N B16_L1_P GND B16_L4_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 1.5V 1.5V ដី 1.5V 1.5V 1.5V 1.5V ដី ADC ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PINXNUMX PINXNUMX

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N GND B34 B21_L34 L21_N GND NC B34_L22 B34_L22_P B34_L25_N GND NC NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

ដី 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 1.5V 1.5V ដី 1.5V 1.5V 1.5V 1.5V ដី

1.5V

–

ដី

–

ដី

–

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

Board to Board Connectors CON2 ក្បាលភ្ជាប់ស្រី 80-pin CON2 ត្រូវបានប្រើដើម្បីពង្រីកធម្មតា
IO នៃ BANK13 និង BANK14 នៃ FPGA ។ វ៉ុលtagស្តង់ដារ e នៃធនាគារទាំងពីរគឺ 3.3V ។ Pin Assignment of Board to Board Connectors CON2

CON1 ម្ជុល

ឈ្មោះសញ្ញា

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

លេខកូដ PIN9

GND

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

លេខកូដ PIN19

GND

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

លេខកូដ PIN29

GND

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

លេខកូដ PIN39

GND

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA Pin W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

វ៉ុលtage កម្រិត 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V .3.3V

CON1 PIN PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48

ឈ្មោះសញ្ញា
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

លេខ FPGA Pintage

កម្រិត

វី៣៥

3.3V

W17

3.3V

U15

3.3V

វី៣៥

3.3V

–

ដី

AB21

3.3V

AB22

3.3V

AA ៦

3.3V

AA ៦

3.3V

–

ដី

AB20

3.3V

AA ៦

3.3V

AA ៦

3.3V

AB18

3.3V

–

ដី

T20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

ដី

T21

3.3V

U21

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V 3.3V

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V 3.3V

Board to Board Connectors CON3 ឧបករណ៍ភ្ជាប់ 80-pin CON3 ត្រូវបានប្រើដើម្បីពង្រីក IO ធម្មតានៃ
ធនាគារ 15 និង BANK16 នៃ FPGA ។ លើសពីនេះទៀត JTAG សញ្ញាក៏ត្រូវបានភ្ជាប់ទៅក្រុមប្រឹក្សាភិបាលតាមរយៈឧបករណ៍ភ្ជាប់ CON3 ។ វ៉ុលtagស្តង់ដារ e របស់ BANK15 និង BANK16 អាចត្រូវបានកែតម្រូវដោយបន្ទះឈីប LDO ។ LDO ដែលបានដំឡើងលំនាំដើមគឺ 3.3V ។ ប្រសិនបើអ្នកចង់បញ្ចេញកម្រិតស្តង់ដារផ្សេងទៀត អ្នកអាចជំនួសវាដោយ LDO ដែលសមរម្យ។ Pin Assignment of Board to Board Connectors CON3

CON1 PIN PIN1 PIN3 PIN5 PIN7

ឈ្មោះសញ្ញា
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA Pin J16 F15 G17 G18

វ៉ុលtagកម្រិតអ៊ី

CON1 ម្ជុល

3.3V PIN2

3.3V PIN4

3.3V PIN6

3.3V

លេខកូដ PIN8

ឈ្មោះសញ្ញា
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

លេខ FPGA Pintagកម្រិតអ៊ី

M17

3.3V

F21

3.3V

ក៣១

3.3V

B21

3.3V

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

PIN73 B15_L24_N

M16

3.3V

PIN74 B15_L16_N

L18

3.3V

លេខកូដ PIN75

–

លេខកូដ PIN76

–

PIN77 FPGA_TCK

វី៣៥

3.3V

លេខកូដ PIN78

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

U13

3.3V

PIN80 FPGA_TMS

T13

3.3V

Board to Board Connectors CON4 ឧបករណ៍ភ្ជាប់ 80-Pin CON4 ត្រូវបានប្រើដើម្បីពង្រីក IO និង GTP ធម្មតា
ទិន្នន័យល្បឿនលឿន និងសញ្ញានាឡិការបស់ FPGA BANK16 ។ វ៉ុលtage ស្តង់ដារនៃច្រក IO នៃ BANK16 អាចត្រូវបានកែតម្រូវដោយបន្ទះឈីប LDO ។ LDO ដែលបានដំឡើងលំនាំដើមគឺ 3.3V ។ ប្រសិនបើអ្នកប្រើចង់បញ្ចេញកម្រិតស្តង់ដារផ្សេងទៀត វាអាចត្រូវបានជំនួសដោយ LDO ដែលសមរម្យ។ ទិន្នន័យល្បឿនលឿន និងសញ្ញានាឡិការបស់ GTP ត្រូវបានបញ្ជូនតាមឌីផេរ៉ង់ស្យែលយ៉ាងតឹងរ៉ឹងនៅលើបន្ទះស្នូល។ ខ្សែទិន្នន័យមានប្រវែងស្មើគ្នា និងរក្សាទុកនៅចន្លោះពេលជាក់លាក់មួយដើម្បីការពារការជ្រៀតជ្រែកនៃសញ្ញា។ Pin Assignment of Board to Board Connectors CON4

CON1 PIN PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29

ឈ្មោះសញ្ញា
អិន។ ស៊ី។ អិន។ ស៊ី

លេខ FPGA Pintagអ៊ី កម្រិត -
–

CON1 Pin NC NC

–

GND NC

–

កូដ PIN ដី ១០

–

លេខកូដ PIN12

–

លេខកូដ PIN14

GND

–

កូដ PIN ដី ១០

MGT_TX3_P

D7 លេខ PIN ឌីផេរ៉ង់ស្យែល ១៨

MGT_TX3_N

C7 លេខ PIN ឌីផេរ៉ង់ស្យែល ២០

GND

–

កូដ PIN ដី ១០

MGT_RX3_P D9 ឌីផេរ៉ង់ស្យែល PIN24

MGT_RX3_N

C9 លេខ PIN ឌីផេរ៉ង់ស្យែល ២០

GND

- ដី

លេខកូដ PIN28

MGT_TX1_P

D5 លេខ PIN ឌីផេរ៉ង់ស្យែល ១៨

ឈ្មោះសញ្ញា FPGA Pin Voltage

កម្រិត

–

GND

–

ដី

MGT_TX2_P

ឌីផេរ៉ង់ស្យែល B6

MGT_TX2_N

A6 ឌីផេរ៉ង់ស្យែល

GND

–

ដី

MGT_RX2_P

ឌីផេរ៉ង់ស្យែល B10

MGT_RX2_N

A10 ឌីផេរ៉ង់ស្យែល

GND

–

ដី

MGT_TX0_P

ឌីផេរ៉ង់ស្យែល B4

MGT_TX0_N

A4 ឌីផេរ៉ង់ស្យែល

GND

–

ដី

MGT_RX0_P

ឌីផេរ៉ង់ស្យែល B8

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79 PINXNUMX

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 -

ដីឌីផេរ៉ង់ស្យែល
ឌីផេរ៉ង់ស្យែលឌីផេរ៉ង់ស្យែល
ដី 3.3V 3.3V 3.3V 3.3V
ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V ដី 3.3V 3.3V 3.3V 3.3V

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80 PINXNUMX

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 ឌីផេរ៉ង់ស្យែល

–

ដី

F10 ឌីផេរ៉ង់ស្យែល

E10 ឌីផេរ៉ង់ស្យែល

–

ដី

F16

3.3V

អ៊ី២៦

3.3V

C14

3.3V

C15

3.3V

–

ដី

ក៣១

3.3V

ក៣១

3.3V

D17

3.3V

C17

3.3V

–

ដី

អ៊ី២៦

3.3V

D19

3.3V

B20

3.3V

ក៣១

3.3V

–

ដី

F19

3.3V

F20

3.3V

C22

3.3V

B22

3.3V

–

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 2.12៖ ការផ្គត់ផ្គង់ថាមពល
បន្ទះស្នូល AC7200 FPGA ត្រូវបានបំពាក់ដោយ DC5V តាមរយៈក្រុមប្រឹក្សាភិបាល ហើយវាត្រូវបានបំពាក់ដោយចំណុចប្រទាក់ J3 នៅពេលវាប្រើតែម្នាក់ឯង។ សូមប្រយ័ត្នកុំផ្គត់ផ្គង់ថាមពលដោយចំណុចប្រទាក់ J3 និងបន្ទះក្រុមហ៊ុនដឹកជញ្ជូនក្នុងពេលតែមួយ ដើម្បីជៀសវាងការខូចខាត។ ដ្យាក្រាមរចនាការផ្គត់ផ្គង់ថាមពលនៅលើក្តារត្រូវបានបង្ហាញនៅក្នុង។

ការផ្គត់ផ្គង់ថាមពលនៅលើបន្ទះស្នូល គ្រោងការណ៍

បន្ទះអភិវឌ្ឍន៍ត្រូវបានបំពាក់ដោយ +5V និងបំប្លែងទៅជា +3.3V, +1.5V, +1.8V, +1.0V ការផ្គត់ផ្គង់ថាមពលបួនផ្លូវតាមរយៈបន្ទះឈីបផ្គត់ផ្គង់ថាមពល DC/DC ចំនួនបួន TLV62130RGT ។ ចរន្តទិន្នផលអាចឡើងដល់ 3A ក្នុងមួយប៉ុស្តិ៍។ VCCIO ត្រូវបានបង្កើតឡើងដោយ LDOSPX3819M5-3-3 មួយ។ VCCIO ផ្គត់ផ្គង់ថាមពលជាចម្បងដល់ BANK15 និង BANK16 នៃ FPGA ។ អ្នកប្រើប្រាស់អាចផ្លាស់ប្តូរ IO នៃ BANK15,16 ទៅជាវ៉ុលផ្សេងគ្នាtage ស្តង់ដារដោយការជំនួសបន្ទះឈីប LDO របស់ពួកគេ។ 1.5V បង្កើតវ៉ុល VTT និង VREFtagតម្រូវដោយ DDR3 តាមរយៈ TPS51200 របស់ TI។ ការផ្គត់ផ្គង់ថាមពល 1.8V MGTAVTT MGTAVCC សម្រាប់ឧបករណ៍បញ្ជូន GTP ត្រូវបានបង្កើតឡើងដោយបន្ទះឈីប TPS74801 របស់ TI ។ មុខងារនៃការចែកចាយថាមពលនីមួយៗត្រូវបានបង្ហាញក្នុងតារាងខាងក្រោម៖

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ការផ្គត់ផ្គង់ថាមពល +1.0V +1.8V +3.3V +1.5V
VREF,VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)

មុខងារ FPGA Core Voltage FPGA ជំនួយ voltage, ការផ្គត់ផ្គង់ថាមពល TPS74801 VCCIO នៃ Bank0, Bank13 និង Bank14 នៃ FPGA, QSIP FLASH, Clock Crystal DDR3, Bank34 និង Bank35 នៃ FPGA
DDR3 FPGA Bank15, Bank16 GTP Transceiver Bank216 នៃ FPGA GTP Transceiver Bank216 នៃ FPGA

ដោយសារតែការផ្គត់ផ្គង់ថាមពលរបស់ Artix-7 FPGA មានតំរូវការតាមលំដាប់នៃការបើកថាមពល នៅក្នុងការរចនាសៀគ្វី យើងបានរចនាទៅតាមតម្រូវការថាមពលរបស់បន្ទះឈីប ហើយការបើកថាមពលគឺ 1.0V->1.8V->(1.5 V, 3.3V, VCCIO) និង 1.0V-> MGTAVCC -> MGTAVTT ការរចនាសៀគ្វីដើម្បីធានាបាននូវប្រតិបត្តិការធម្មតារបស់បន្ទះឈីប។

ផ្នែកទី 2.13: ដ្យាក្រាមរចនាសម្ព័ន្ធ

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 3: ក្រុមប្រឹក្សាភិបាល

ផ្នែកទី 3.1៖ ការណែនាំអំពីក្រុមប្រឹក្សាភិបាល
តាមរយៈការណែនាំមុខងារពីមុន អ្នកអាចយល់អំពីមុខងារនៃផ្នែកក្តារដឹកជញ្ជូន
1-channel PCIe x4 high speed transmission data interface 2-channel 10/100M/1000M Ethernet RJ-45 interface 1-channel HDMI video input interface 1-channel HDMI video output interface interface 1-channel USB Uart Communication interface 1 SD Card Slot XADA Interface ច្រកពង្រីក EEPROM 2-channel 40-pin JTAG ចំណុចប្រទាក់បំបាត់កំហុស 2 គ្រាប់ចុចឯករាជ្យ 4 អំពូល LED អ្នកប្រើប្រាស់

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ផ្នែកទី 3.2៖ ចំណុចប្រទាក់ Gigabit Ethernet

ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA ផ្តល់ឱ្យអ្នកប្រើប្រាស់នូវ 2-channel

សេវាទំនាក់ទំនងបណ្តាញ Gigabit តាមរយៈ Micrel KSZ9031RNX

បន្ទះឈីប Ethernet PHY ។ បន្ទះឈីប KSZ9031RNX គាំទ្រ 10/100/1000 Mbps

អត្រាបញ្ជូនបណ្តាញ និងទំនាក់ទំនងជាមួយ FPGA តាមរយៈ GMII

ចំណុចប្រទាក់។ KSZ9031RNX គាំទ្រការសម្របសម្រួល MDI/MDX ល្បឿនផ្សេងៗ

ការសម្របខ្លួន ការសម្របសម្រួល Master/Slave និងការគាំទ្រសម្រាប់រថយន្តក្រុង MDIO សម្រាប់ PHY

ការគ្រប់គ្រងការចុះឈ្មោះ។

KSZ9031RNX នឹងរកឃើញស្ថានភាពកម្រិតនៃ IOs ជាក់លាក់មួយចំនួនទៅ

កំណត់របៀបធ្វើការរបស់ពួកគេបន្ទាប់ពីបើកដំណើរការ។ តារាង 3-1-1 ពិពណ៌នាអំពី

ព័ត៌មាននៃការដំឡើងលំនាំដើមបន្ទាប់ពីបន្ទះឈីប GPHY ត្រូវបានបើក។

ការណែនាំអំពីការកំណត់រចនាសម្ព័ន្ធម្ជុល

តម្លៃកំណត់រចនាសម្ព័ន្ធ

PHYAD[2:0] CLK125_EN
SELRGV AN[1:0] RX Delay TX ពន្យាពេល

របៀប MDIO/MDC PHY អាសយដ្ឋាន 3.3V, 2.5V, 1.5/1.8V វ៉ុលtage ការជ្រើសរើស ការកំណត់រចនាសម្ព័ន្ធការចរចាដោយស្វ័យប្រវត្តិ
នាឡិកា RX 2ns ពន្យារពេល TX នាឡិកា 2ns ពន្យាពេលការជ្រើសរើស RGMII ឬ GMII

PHY អាស័យដ្ឋាន 011 3.3V
(10/100/1000M) អាដាប់ធ័រពន្យាពេលពន្យាពេល GMII

តារាង 3-2-1៖ តម្លៃកំណត់រចនាសម្ព័ន្ធលំនាំដើមបន្ទះឈីប PHY

នៅពេលដែលបណ្តាញត្រូវបានភ្ជាប់ទៅ Gigabit Ethernet ការបញ្ជូនទិន្នន័យនៃ FPGA និងបន្ទះឈីប PHY KSZ9031RNX ត្រូវបានទាក់ទងតាមរយៈឡានក្រុង GMII នាឡិកាបញ្ជូនគឺ 125Mhz ។ នាឡិកាទទួល E_RXC ត្រូវបានផ្តល់ដោយបន្ទះឈីប PHY នាឡិកាបញ្ជូន E_GTXC ត្រូវបានផ្តល់ដោយ FPGA ហើយទិន្នន័យគឺ sampបានដឹកនាំនៅលើគែមកើនឡើងនៃនាឡិកា។
នៅពេលដែលបណ្តាញត្រូវបានភ្ជាប់ទៅ 100M Ethernet ការបញ្ជូនទិន្នន័យនៃ FPGA និងបន្ទះឈីប PHY KSZ9031RNX ត្រូវបានទាក់ទងតាមរយៈឡានក្រុង GMII នាឡិកាបញ្ជូនគឺ 25Mhz ។ នាឡិកាទទួល E_RXC ត្រូវបានផ្តល់ដោយបន្ទះឈីប PHY នាឡិកាបញ្ជូន E_GTXC ត្រូវបានផ្តល់ដោយ FPGA ហើយទិន្នន័យគឺ

www.alinx.com

១៣៦/

ARTIX-7 FPGA ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 សៀវភៅណែនាំអ្នកប្រើប្រាស់ sampបានដឹកនាំនៅលើគែមកើនឡើងនៃនាឡិកា។
រូបភាព 3-2-1៖ គ្រោងការណ៍ចំណុចប្រទាក់ Gigabit Ethernet

រូបភាព 3-3-2៖ ចំណុចប្រទាក់ Gigabit Ethernet នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ការចាត់តាំងរបស់ Gigabit Ethernet Chip PHY1 pin មានដូចខាងក្រោម

ឈ្មោះសញ្ញា E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_MDIO E1_RESET

លេខ PIN FPGA E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

ការពិពណ៌នាអំពីនាឡិកាបញ្ជូន PHY1 RGMII
PHY1 Transmit Data bit0 PHY1 Transmit Data bit1 PHY1 Transmit Data bit2 PHY1 Transmit Data bit3 PHY1 Transmit Enable Signal PHY1 RGMII ទទួលនាឡិកា PHY1 ទទួលទិន្នន័យ Bit0 PHY1 ទទួលទិន្នន័យ Bit1 PHY1 ទទួលទិន្នន័យ Bit2 PHY1 ទទួលទិន្នន័យ Bit3 PHY1 ទទួលទិន្នន័យ PHY1 Clock ការគ្រប់គ្រងត្រឹមត្រូវ ទិន្នន័យ
PHY1 កំណត់សញ្ញាឡើងវិញ

ការចាត់តាំងរបស់ Gigabit Ethernet Chip PHY2 pin មានដូចខាងក្រោម

ឈ្មោះសញ្ញា E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_MDIO E2_RESET

លេខ PIN FPGA A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

ការពិពណ៌នាអំពីនាឡិកាបញ្ជូន PHY2 RGMII
PHY2 Transmit Data bit0 PHY2 Transmit Data bit1 PHY2 Transmit Data bit2 PHY2 Transmit Data bit3 PHY2 Transmit Enable Signal PHY2 RGMII ទទួលនាឡិកា PHY2 ទទួលទិន្នន័យ Bit0 PHY2 ទទួលទិន្នន័យ Bit1 PHY2 ទទួលទិន្នន័យ Bit2 PHY2 ទទួលទិន្នន័យ Bit3 PHY2 ទទួលទិន្នន័យ PHY2 Clock ការគ្រប់គ្រងត្រឹមត្រូវ ទិន្នន័យ
PHY2 កំណត់សញ្ញាឡើងវិញ

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 3.3៖ ចំណុចប្រទាក់ PCIe x4
ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA ផ្តល់នូវចំណុចប្រទាក់ផ្ទេរទិន្នន័យល្បឿនលឿនកម្រិតឧស្សាហកម្ម PCIe x4 ។ ចំណុចប្រទាក់កាត PCIE អនុលោមតាមលក្ខណៈបច្ចេកទេសកាត PCIe ស្តង់ដារ ហើយអាចប្រើដោយផ្ទាល់នៅលើរន្ធ x4 PCIe នៃកុំព្យូទ័រធម្មតា។
ការបញ្ជូននិងទទួលសញ្ញានៃចំណុចប្រទាក់ PCIe ត្រូវបានភ្ជាប់ដោយផ្ទាល់ទៅឧបករណ៍បញ្ជូន GTP នៃ FPGA ។ ឆានែលទាំងបួននៃសញ្ញា TX និង RX ត្រូវបានភ្ជាប់ទៅ FPGA ក្នុងសញ្ញាឌីផេរ៉ង់ស្យែល ហើយអត្រាទំនាក់ទំនងឆានែលតែមួយអាចមានរហូតដល់ 5G កម្រិតបញ្ជូនប៊ីត។ នាឡិកាយោង PCIe ត្រូវបានផ្តល់ជូនក្រុមប្រឹក្សាភិបាលអភិវឌ្ឍន៍ AX7203 FPGA ដោយរន្ធដោត PCIe នៃកុំព្យូទ័រដែលមានប្រេកង់នាឡិកាយោង 100Mhz ។
ដ្យាក្រាមរចនានៃចំណុចប្រទាក់ PCIe នៃក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA ត្រូវបានបង្ហាញក្នុងរូបភាព 3-3-1 ដែលសញ្ញាបញ្ជូន TX និងសញ្ញានាឡិកាយោង CLK ត្រូវបានភ្ជាប់ក្នុងរបៀបភ្ជាប់ AC ។

រូបភាព 3-3-1: គ្រោងការណ៍ PCIex4

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

រូបភាព 3-3-2៖ PCIex4 នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

ការកំណត់ចំណុចប្រទាក់ PCIex4៖

ឈ្មោះសញ្ញា

ម្ជុល FPGA

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

PCIE_RX1_N

PCIE_RX2_P

B10

PCIE_RX2_N

ក៣១

PCIE_RX3_P

PCIE_RX3_N

PCIE_TX0_P

PCIE_TX0_N

PCIE_TX1_P

PCIE_TX1_N

PCIE_TX2_P

PCIE_TX2_N

PCIE_TX3_P

PCIE_TX3_N

PCIE_CLK_P

F10

PCIE_CLK_N

អ៊ី២៦

ការពិពណ៌នា PCIE Channel 0 ទទួលទិន្នន័យ ប៉ុស្តិ៍ PCIE វិជ្ជមាន 0 ទិន្នន័យ ទទួល ប៉ុស្តិ៍ PCIE អវិជ្ជមាន 1 ទិន្នន័យ ទទួល ប៉ុស្តិ៍ PCIE វិជ្ជមាន 1 ទិន្នន័យ ទទួល ប៉ុស្តិ៍ PCIE អវិជ្ជមាន 2 ទិន្នន័យ ទទួល ប៉ុស្តិ៍ PCIE វិជ្ជមាន 2 ទិន្នន័យ ទទួល ប៉ុស្តិ៍ PCIE អវិជ្ជមាន 3 ទិន្នន័យ ទទួល ប៉ុស្តិ៍ PCIE វិជ្ជមាន ទិន្នន័យ 3 ទិន្នន័យ ទទួល PCIE អវិជ្ជមាន ឆានែល 0 បញ្ជូនទិន្នន័យវិជ្ជមាន PCIE Channel 0 បញ្ជូនទិន្នន័យអវិជ្ជមាន PCIE Channel 1 ទិន្នន័យបញ្ជូនវិជ្ជមាន PCIE Channel 1 បញ្ជូនទិន្នន័យអវិជ្ជមាន PCIE Channel 2 ទិន្នន័យបញ្ជូនវិជ្ជមាន PCIE Channel 2 ទិន្នន័យបញ្ជូនអវិជ្ជមាន PCIE Channel 3 ទិន្នន័យបញ្ជូន PCIE ឆានែលវិជ្ជមាន 3 ទិន្នន័យបញ្ជូនអវិជ្ជមាន
នាឡិកាយោង PCIE វិជ្ជមាន នាឡិកាយោង PCIE អវិជ្ជមាន

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 3.4៖ ចំណុចប្រទាក់លទ្ធផល HDMI
ចំណុចប្រទាក់លទ្ធផល HDMI ជ្រើសរើសបន្ទះឈីបបំប្លែងកូដ SIL9134 HDMI (DVI) របស់ Silion Image គាំទ្រដល់ទិន្នផល 1080P@60Hz គាំទ្រលទ្ធផល 3D ។
ចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធ IIC នៃ SIL9134 ក៏ត្រូវបានភ្ជាប់ទៅ IO នៃ FPGA ផងដែរ។ SIL9134 ត្រូវបានចាប់ផ្តើម និងគ្រប់គ្រងដោយកម្មវិធី FPGA ។ ការតភ្ជាប់ផ្នែករឹងនៃចំណុចប្រទាក់ទិន្នផល HDMI ត្រូវបានបង្ហាញក្នុងរូបភាព 3-4-1 ។

រូបភាព 3-4-1៖ គ្រោងការណ៍លទ្ធផល HDMI

រូបភាព 3-4-1៖ លទ្ធផល HDMI នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ការកំណត់រន្ធដោតបញ្ចូល HDMI៖
ឈ្មោះសញ្ញា 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] [9134_6_9134] 7_D[9134] 8_D[9134] 9_D[ 9134] 10_D[9134] 11_D[9134] 12_D[9134] 13_D[9134] 14_D[9134] 15_D[9134] 16_D[9134] 17_D[9134] 18_D[9134] 19_D[9134] 20] 9134_D[21]

FPGA Pin J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 M16 L18 M18 N18 N19 M20 N20 L21 M21

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 3.5៖ ចំណុចប្រទាក់បញ្ចូល HDMI
ចំណុចប្រទាក់លទ្ធផល HDMI ជ្រើសរើសបន្ទះឈីប SIL9013 HDMI decoder របស់ Silion Image គាំទ្រការបញ្ចូលរហូតដល់ 1080P@60Hz និងគាំទ្រលទ្ធផលទិន្នន័យក្នុងទម្រង់ផ្សេងៗគ្នា។
ចំណុចប្រទាក់កំណត់រចនាសម្ព័ន្ធ IIC នៃ SIL9013 ត្រូវបានភ្ជាប់ទៅ IO នៃ FPGA ។ SIL9013 ត្រូវបានចាប់ផ្តើម និងគ្រប់គ្រងតាមរយៈកម្មវិធី FPGA ។ ការភ្ជាប់ផ្នែករឹងនៃចំណុចប្រទាក់បញ្ចូល HDMI ត្រូវបានបង្ហាញក្នុងរូបភាព 3-5-1 ។

រូបភាព 3-5-1៖ គ្រោងការណ៍បញ្ចូល HDMI

រូបភាព 3-5-2៖ ការបញ្ចូល HDMI នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ការកំណត់រន្ធដោតបញ្ចូល HDMI៖
ឈ្មោះសញ្ញា 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] [9013_6_9013] 7_D[9013] 8_D[9013] 9_D[ 9013] 10_D[9013] 11_D[9013] 12_D[9013] 13_D[9013] 14_D[9013] 15_D[9013] 16_D[9013] 17_D[9013] 18_D[9013] 19_D[9013] 20] 9013_D[21]

លេខ PIN FPG H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ផ្នែកទី 3.6៖ រន្ធដោតកាតអេសឌី
កាត SD (Secure Digital Memory Card) គឺជាកាតអង្គចងចាំដែលមានមូលដ្ឋានលើដំណើរការអង្គចងចាំពន្លឺ semiconductor ។ វាត្រូវបានបញ្ចប់នៅឆ្នាំ 1999 ដោយគំនិតដែលដឹកនាំដោយ Panasonic របស់ជប៉ុន ហើយអ្នកចូលរួម Toshiba និង SanDisk នៃសហរដ្ឋអាមេរិកបានធ្វើការស្រាវជ្រាវ និងការអភិវឌ្ឍន៍យ៉ាងច្រើន។ នៅឆ្នាំ 2000 ក្រុមហ៊ុនទាំងនេះបានចាប់ផ្តើមសមាគម SD (សមាគមឌីជីថលសុវត្ថិភាព) ដែលមានក្រុមខ្លាំង និងទាក់ទាញអ្នកលក់មួយចំនួនធំ។ ទាំងនេះរួមមាន IBM, Microsoft, Motorola, NEC, Samsung និងផ្សេងៗទៀត។ ជំរុញដោយក្រុមហ៊ុនផលិតឈានមុខគេទាំងនេះ កាត SD បានក្លាយជាកាតអង្គចងចាំដែលត្រូវបានប្រើប្រាស់យ៉ាងទូលំទូលាយបំផុតនៅក្នុងឧបករណ៍ឌីជីថលរបស់អតិថិជន។
កាត SD គឺជាឧបករណ៍ផ្ទុកទូទៅ។ កាតអេសឌីដែលបានពង្រីកគាំទ្ររបៀប SPI និងរបៀប SD ។ កាត SD ដែលប្រើគឺជាកាត MicroSD ។ ដ្យាក្រាមគ្រោងការណ៍ត្រូវបានបង្ហាញក្នុងរូបភាព 3-6-1 ។

រូបភាព 3-6-1៖ គ្រោងការណ៍ SD Card

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

រូបភាពទី 3-6-2៖ រន្ធដោតកាត SD នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

ការកំណត់រន្ធដោតកាតអេសឌី៖
ឈ្មោះសញ្ញា SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

របៀបអេសឌី

លេខសម្ងាត់ FPGA AB12 AB11 F14 AA13 AB13 Y13 AA14

ផ្នែកទី 3.7៖ USB ទៅ Serial Port
ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA រួមមានបន្ទះឈីប USB-UAR របស់ Silicon Labs CP2102GM ។ ចំណុចប្រទាក់ USB ប្រើចំណុចប្រទាក់ MINI USB ។ វាអាចត្រូវបានភ្ជាប់ទៅច្រក USB នៃកុំព្យូទ័រខាងលើសម្រាប់ការទំនាក់ទំនងទិន្នន័យសៀរៀលជាមួយខ្សែ USB ។ ដ្យាក្រាមគ្រោងការណ៍នៃការរចនាសៀគ្វី USB Uart ត្រូវបានបង្ហាញក្នុងរូបភាព 3-7-1៖

www.alinx.com

១៣៦/

ARTIX-7 FPGA ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 សៀវភៅណែនាំអ្នកប្រើប្រាស់ រូបភាពទី 3-7-1៖ គ្រោងការណ៍ USB ទៅកាន់ច្រកសៀរៀល

រូបភាពទី 3-7-2៖ USB ទៅកាន់ច្រកសៀរៀលនៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន
សូចនាករ LED ពីរ (LED3 និង LED4) ត្រូវបានកំណត់សម្រាប់សញ្ញាច្រកសៀរៀល ហើយអេក្រង់សូត្រនៅលើ PCB គឺ TX និង RX ដែលបង្ហាញថាច្រកសៀរៀលមានការបញ្ជូនទិន្នន័យ ឬការទទួល ដូចដែលបានបង្ហាញក្នុងរូបភាព 3-3-3 ខាងក្រោម។

រូបភាពទី 3-7-3៖ ការទំនាក់ទំនង Serial Port LED Indicators Schematic

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ការកំណត់រន្ធ USB ទៅកាន់ច្រកសៀរៀល៖
ឈ្មោះសញ្ញា UART1_RXD UART1_TXD

FPGA PIN P20 N15

ផ្នែកទី 3.8៖ EEPROM 24LC04
បន្ទះក្រុមហ៊ុនដឹកជញ្ជូន AX7013 មាន EEPROM ម៉ូដែល 24LC04 និងមានសមត្ថភាព 4Kbit (2*256*8bit)។ វាមានប្លុក 256 បៃចំនួនពីរ និងទំនាក់ទំនងតាមរយៈឡានក្រុង IIC ។ EEPROM នៅលើយន្តហោះគឺដើម្បីរៀនពីរបៀបទំនាក់ទំនងជាមួយឡានក្រុង IIC ។ សញ្ញា I2C នៃ EEPROM ត្រូវបានភ្ជាប់ទៅច្រក BANK14 IO នៅផ្នែកខាង FPGA ។ រូបភាព 3-8-1 ខាងក្រោមបង្ហាញពីការរចនានៃ EEPROM

រូបភាពទី 3-8-1៖ គ្រោងការណ៍ EEPROM

រូបភាពទី 3-8-2៖ EEPROM នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

EEPROM Pin Assignment
ឈ្មោះសុទ្ធ EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA PIN F13 E14

ផ្នែកទី 3.9៖ ក្បាលពង្រីក
បន្ទះក្រុមហ៊ុនដឹកជញ្ជូនត្រូវបានបម្រុងទុកជាមួយនឹងច្រកពង្រីក 0.1-pin ស្តង់ដារស្តង់ដារពីរ 40 អ៊ីញ J11 និង J13 ដែលត្រូវបានប្រើដើម្បីភ្ជាប់ម៉ូឌុល ALINX ឬសៀគ្វីខាងក្រៅដែលរចនាដោយអ្នកប្រើប្រាស់។ ច្រកពង្រីកមាន 40 សញ្ញា ដែលក្នុងនោះ 1-channel 5V power supply, 2-channel 3.3 V power supply, 3-channle ground និង 34 IOs។ កុំភ្ជាប់ IO ដោយផ្ទាល់ទៅឧបករណ៍ 5V ដើម្បីជៀសវាងការដុត FPGA ។ ប្រសិនបើអ្នកចង់ភ្ជាប់ឧបករណ៍ 5V អ្នកត្រូវភ្ជាប់បន្ទះឈីបបម្លែងកម្រិត។
ឧបករណ៍ទប់ទល់ 33 ohm ត្រូវបានភ្ជាប់ជាស៊េរីរវាងច្រកពង្រីក និងការតភ្ជាប់ FPGA ដើម្បីការពារ FPGA ពីវ៉ុលខាងក្រៅ។tagអ៊ី ឬបច្ចុប្បន្ន។ សៀគ្វីនៃច្រកពង្រីក (J11) ត្រូវបានបង្ហាញក្នុងរូបភាព 3-9-1 ។

រូបភាព 3-9-1៖ ក្បាលពង្រីក J11 គ្រោងការណ៍

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
តួលេខ 3-9-2 លម្អិតអំពីច្រកពង្រីក J4 នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន។ Pin1 និង Pin2 នៃច្រកពង្រីកត្រូវបានសម្គាល់រួចហើយនៅលើក្តារ។

រូបភាព 3-9-2៖ ក្បាលពង្រីក J11 នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

ការចាត់តាំងម្ជុលក្បាលពង្រីក J11

លេខសម្ងាត់

ម្ជុល FPGA

លេខសម្ងាត់

ម្ជុល FPGA

GND

+5V

P16

R17

R16

P15

N17

P17

U16

T16

U17

U18

P19

R19

វី៣៥

U20

វី៣៥

AA ៦

AB10

AA ៦

W10

វី៣៥

Y12

Y11

W12

W11

AA ៦

AB15

Y16

AA ៦

AB16

AB17

W14

Y14

GND

+3.3V

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

រូបភាព 3-9-3៖ ក្បាលពង្រីក J13 គ្រោងការណ៍
តួលេខ 3-9-4 លម្អិតអំពីច្រកពង្រីក J13 នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន។ Pin1 និង Pin2 នៃច្រកពង្រីកត្រូវបានសម្គាល់រួចហើយនៅលើក្តារ។

រូបភាពទី 3-9-4៖ ក្បាលពង្រីក J13 នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

ការចាត់តាំងម្ជុលក្បាលពង្រីក J13

លេខសម្ងាត់

ម្ជុល FPGA

GND

W16

វី៣៥

U15

ម្ជុលលេខ ១ ២ ៣ ៤

FPGA Pin +5V W15 W17 V15

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

AB21

AB22

AA ៦

AB20

AA ៦

AB18

T20

Y17

W22

W21

T21

U21

Y21

Y22

W20

W19

Y19

Y18

វី៣៥

U22

T18

R18

R14

P14

N13

N14

GND

+3.3V

ផ្នែកទី 3.10: JTAG ចំណុចប្រទាក់
AJTAG ចំណុចប្រទាក់ត្រូវបានបម្រុងទុកនៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន AX7203 FPGA សម្រាប់ទាញយកកម្មវិធី FPGA ឬកម្មវិធីបង្កប់ទៅ FLASH ។ ដើម្បីការពារការខូចខាតដល់បន្ទះឈីប FPGA ដែលបណ្តាលមកពីការដោតក្តៅ ឌីយ៉ូតការពារត្រូវបានបន្ថែមទៅ JTAG សញ្ញាដើម្បីធានាថាវ៉ុលtage នៃសញ្ញាគឺស្ថិតនៅក្នុងជួរដែលទទួលយកដោយ FPGA ដើម្បីជៀសវាងការខូចខាតនៃបន្ទះឈីប FPGA ។

រូបភាព 3-10-1: JTAG គ្រោងការណ៍ចំណុចប្រទាក់

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
រូបភាព 3-10-2: JTAG ចំណុចប្រទាក់នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន
ប្រយ័ត្នកុំប្តូរក្តៅនៅពេល JTAG ខ្សែត្រូវបានដោតនិងដក។
ផ្នែកទី 3.11៖ ចំណុចប្រទាក់ XADC (មិនត្រូវបានដំឡើងតាមលំនាំដើម)
បន្ទះក្រុមហ៊ុនដឹកជញ្ជូន AX7203 មានចំណុចប្រទាក់ឧបករណ៍ភ្ជាប់ XADC បន្ថែម ហើយឧបករណ៍ភ្ជាប់ប្រើម្ជុលជួរពីរជួរ 2 × 8 0.1 អ៊ីញ។ ចំណុចប្រទាក់ XADC ពង្រីកចំណុចប្រទាក់បញ្ចូលឌីផេរ៉ង់ស្យែល ADC ចំនួនបីគូទៅឧបករណ៍បំប្លែងអាណាឡូកទៅឌីជីថល 12-Bit 1Msps នៃ FPGA ។ ចំណុចប្រទាក់ឌីផេរ៉ង់ស្យែលមួយគូត្រូវបានភ្ជាប់ទៅឆានែលបញ្ចូលអាណាឡូកឌីផេរ៉ង់ស្យែលដែលខិតខំប្រឹងប្រែង VP/VN នៃ FPGA ហើយគូពីរផ្សេងទៀតត្រូវបានភ្ជាប់ដោយឌីផេរ៉ង់ស្យែលទៅឆានែលបញ្ចូលអាណាឡូកជំនួយ (ឆានែលអាណាឡូក 0 និងឆានែលអាណាឡូក 9) ។ រូបភាព 3-11-1 បង្ហាញតម្រងប្រឆាំងឈ្មោះក្លែងក្លាយដែលត្រូវបានរចនាឡើងសម្រាប់ធាតុបញ្ចូល XADC ឌីផេរ៉ង់ស្យែលបី។

រូបភាពទី 3-11-1៖ គ្រោងការណ៍តម្រងប្រឆាំងឈ្មោះក្លែងក្លាយ

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

រូបភាពទី 3-11-2៖ គ្រោងការណ៍ឧបករណ៍ភ្ជាប់ XADC

រូបភាពទី 3-11-3៖ ឧបករណ៍ភ្ជាប់ XADC នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

ការចាត់តាំង XADC Pin

ចំណុចប្រទាក់ XADC

ការបញ្ចូលម្ជុល FPGA ampជួរ

ការពិពណ៌នា

១២៣ ៤

VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13

កំពូលទៅកំពូល 1V FPGA ឆានែលបញ្ចូល XADC ជាក់លាក់

ពីកំពូលទៅកំពូល 1V ពីកំពូលទៅកំពូល 1V

ប៉ុស្តិ៍បញ្ចូល XADC ជំនួយ FPGA 9 (អាចប្រើជា IO ធម្មតា)
ប៉ុស្តិ៍បញ្ចូល XADC ជំនួយ FPGA 0 (អាចប្រើជា IO ធម្មតា)

ផ្នែកទី 3.12៖ គ្រាប់ចុច
បន្ទះក្រុមហ៊ុនដឹកជញ្ជូន AX7203 FPGA មានកូនសោអ្នកប្រើប្រាស់ពីរ KEY1~KEY2 ។ គ្រាប់ចុចទាំងអស់ត្រូវបានភ្ជាប់ទៅ IO ធម្មតានៃ FPGA ។ គន្លឹះគឺសកម្មទាប។ នៅពេលចុចគ្រាប់ចុច IO បញ្ចូលវ៉ុលtage នៃ FPGA មានកម្រិតទាប។ នៅពេលដែលគ្មានការចុចគ្រាប់ចុច IO បញ្ចូលលេខtage នៃ FPGA គឺខ្ពស់។ សៀគ្វីនៃផ្នែកគន្លឹះត្រូវបានបង្ហាញក្នុងរូបភាព 3-12-1 ។

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

រូបភាពទី 3-12-1៖ គ្រោងការណ៍គន្លឹះ

រូបភាពទី 3-13-2៖ គ្រាប់ចុចពីរនៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

គ្រាប់ចុច Pin Assignment
ឈ្មោះសុទ្ធ KEY1 KEY2

FPGA PIN J21 E13

ផ្នែកទី 3.13៖ អំពូល LED
មានអំពូល LED ពណ៌ក្រហមចំនួនប្រាំពីរនៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន AX7203 FPGA ដែលមួយក្នុងចំណោមនោះគឺជាសូចនាករថាមពល (PWR) ពីរគឺជាសូចនាករទទួលនិងបញ្ជូនទិន្នន័យ USB Uart និង 1 គឺជាអំពូល LED សម្រាប់អ្នកប្រើប្រាស់ (LED4~LED1) ។ នៅពេលដែលបន្ទះត្រូវបានបើក សូចនាករថាមពលនឹងភ្លឺឡើង។ អ្នកប្រើប្រាស់ LED4~LEDXNUMX ត្រូវបានភ្ជាប់ទៅ IO ធម្មតានៃ FPGA ។ នៅពេលដែល IO voltage បានភ្ជាប់ទៅ LED របស់អ្នកប្រើត្រូវបានកំណត់រចនាសម្ព័ន្ធកម្រិតទាប អ្នកប្រើប្រាស់ LED ភ្លឺឡើង។ នៅពេលដែលបានតភ្ជាប់ IO voltage ត្រូវបានកំណត់រចនាសម្ព័ន្ធជាកម្រិតខ្ពស់ LED អ្នកប្រើប្រាស់នឹងត្រូវបានពន្លត់។ នេះ។

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
ដ្យាក្រាមគំនូសតាងនៃការតភ្ជាប់ផ្នែករឹង LEDs អ្នកប្រើប្រាស់ត្រូវបានបង្ហាញក្នុងរូបភាព 3-13-1 ។

រូបភាព 3-13-1: គ្រោងការណ៍ LEDs អ្នកប្រើប្រាស់

រូបភាពទី 3-13-2៖ LEDs អ្នកប្រើប្រាស់នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

ការកំណត់ការកំណត់ភ្លើង LED របស់អ្នកប្រើ
ឈ្មោះសញ្ញា LED1 LED2 LED3 LED4

FPGA PIN B13 C13 D14 D15

ផ្នែកទី 3.14៖ ការផ្គត់ផ្គង់ថាមពល
វ៉ុលបញ្ចូលថាមពលtage នៃក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA គឺ DC12V ។ ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ក៏គាំទ្រថាមពលពីចំណុចប្រទាក់ PCIe និងគាំទ្រការផ្គត់ផ្គង់ថាមពលដោយផ្ទាល់ពីការផ្គត់ផ្គង់ថាមពលតួ ATX (12V) ។

www.alinx.com

១៣៦/

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203
រូបភាពទី 3-14-1៖ វិធីសាស្ត្រផ្គត់ផ្គង់ថាមពលសម្រាប់ AX7203 FPGA Board ក្រុមប្រឹក្សាភិបាល FPGA បំប្លែងវ៉ុល +12Vtage ចូលទៅក្នុង +5V, +3.3V, +1.8V និង +1.2V ការផ្គត់ផ្គង់ថាមពលបួនផ្លូវតាមរយៈបន្ទះឈីបផ្គត់ផ្គង់ថាមពល 4-channel DC/DC MP1482។ លើសពីនេះទៀតការផ្គត់ផ្គង់ថាមពល +5V នៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន FPGA ផ្គត់ផ្គង់ថាមពលទៅបន្ទះស្នូល AC7100B FPGA តាមរយៈឧបករណ៍ភ្ជាប់អន្តរក្តារ។ ការរចនាការផ្គត់ផ្គង់ថាមពលនៅលើការពង្រីកត្រូវបានបង្ហាញក្នុងរូបភាព 3-14-2 ។

រូបភាពទី 3-14-2៖ គ្រោងការណ៍ការផ្គត់ផ្គង់ថាមពលនៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

www.alinx.com

១៣៦/

ARTIX-7 ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA AX7203 សៀវភៅណែនាំអ្នកប្រើប្រាស់ រូបភាព 3-14-3៖ សៀគ្វីផ្គត់ផ្គង់ថាមពលនៅលើបន្ទះក្រុមហ៊ុនដឹកជញ្ជូន

www.alinx.com

១៣៦/

ឯកសារ/ធនធាន

ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ ALINX AX7203 FPGA [pdf] សៀវភៅណែនាំអ្នកប្រើប្រាស់
ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ AX7203 FPGA, AX7203, ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA, ក្រុមប្រឹក្សាអភិវឌ្ឍន៍, ក្រុមប្រឹក្សាភិបាល

ឯកសារយោង

សៀវភៅណែនាំអ្នកប្រើប្រាស់

ក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA AX7203

ព័ត៌មានអំពីផលិតផល

សៀវភៅណែនាំអ្នកប្រើប្រាស់ ARTIX-7 FPGA AX7203

ផ្នែកទី 1៖ ការណែនាំអំពីក្រុមប្រឹក្សាអភិវឌ្ឍន៍ FPGA

ផ្នែកទី 2: ការណែនាំអំពីបន្ទះស្នូល AC7200

ការណែនាំអំពីការប្រើប្រាស់ផលិតផល

ឯកសារ/ធនធាន

ឯកសារយោង

ប្រកាសដែលពាក់ព័ន្ធ

ទុកមតិយោបល់

បោះបង់ការឆ្លើយតប