ALINX AX7203 FPGA ڊولپمينٽ بورڊ صارف دستياب

مواد لڪائڻ

1 AX7203 FPGA ڊولپمينٽ بورڊ

2 پيداوار جي ڄاڻ

2.1 ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

2.2 حصو 1: FPGA ڊولپمينٽ بورڊ جو تعارف

2.3 حصو 2: AC7200 ڪور بورڊ جو تعارف

3 پيداوار جي استعمال جون هدايتون

3.1 دستاويز / وسيلا

3.1.1 حوالو

3.2 لاڳاپيل پوسٽون

AX7203 FPGA ڊولپمينٽ بورڊ

پيداوار جي ڄاڻ

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

نسخو	ريڊيو 1.2
تاريخ	2023-02-23
پاران جاري	راحيل زو
وصف	پهريون رليز

حصو 1: FPGA ڊولپمينٽ بورڊ جو تعارف

AX7203 FPGA ڊولپمينٽ بورڊ هڪ بنيادي بورڊ + ڪيريئر آهي
بورڊ پليٽ فارم جيڪو آسان ثانوي ترقي جي اجازت ڏئي ٿو
بنيادي بورڊ استعمال ڪندي. اهو هڪ تيز رفتار انٽر بورڊ استعمال ڪري ٿو
ڪنيڪٽر بنيادي بورڊ ۽ ڪيريئر بورڊ جي وچ ۾.

AX7203 ڪيريئر بورڊ مهيا ڪري ٿو مختلف پردي جي انٽرفيس،
سميت:

1 PCIex4 انٽرفيس

2 گيگابٽ ايٿرنيٽ انٽرفيس
1 HDMI آئوٽ پٽ انٽرفيس

1 HDMI ان پٽ انٽرفيس
1 Uart انٽرفيس

1 SD ڪارڊ سلاٽ
XADC کنیکٹر انٽرفيس (ڊفالٽ طرفان نصب ٿيل نه آهي)

2-واٽ 40-پن توسيع هيڊر
ڪجهه ڪنجيون

ايل اي ڊي
EEPROM سرڪٽ

حصو 2: AC7200 ڪور بورڊ جو تعارف

AC7200 بنيادي بورڊ XILINX جي ARTIX-7 سيريز 200T تي ٻڌل آهي
AC7200-2FGG484I. اهو هڪ اعلي ڪارڪردگي بنيادي بورڊ لاء مناسب آهي
تيز رفتار ڊيٽا ڪميونيڪيشن، وڊيو تصويري پروسيسنگ، ۽
تيز رفتار ڊيٽا جي حصول.

AC7200 ڪور بورڊ جون اهم خاصيتون شامل آهن:

مائڪرون جي MT41J256M16HA-125 DDR3 چپس جا ٻه ٽڪرا
هر هڪ 4Gbit جي گنجائش، هڪ 32-bit ڊيٽا بس جي چوٽي ۽ مٿي مهيا ڪري ٿي
25Gb پڙهڻ/لکڻ ڊيٽا بينڊوڊٿ FPGA ۽ DDR3 جي وچ ۾.
180 معياري IO بندرگاهن جو 3.3V سطح

15 معياري IO بندرگاهن جو 1.5V سطح
GTP تيز رفتار RX/TX فرقي سگنلن جا 4 جوڙا

جي وچ ۾ برابر ڊگھائي ۽ فرق واري پروسيسنگ روٽنگ
FPGA چپ ۽ انٽرفيس
ڪمپيڪٽ سائيز 45*55 (mm)

پيداوار جي استعمال جون هدايتون

استعمال ڪرڻ لاءِ ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203، انهن تي عمل ڪريو
قدم:

تيز رفتار استعمال ڪندي ڪور بورڊ ۽ ڪيريئر بورڊ کي ڳنڍيو
انٽر بورڊ کنیکٹر.

جيڪڏهن گهربل هجي، مهيا ڪيل استعمال ڪندي XADC انٽرفيس انسٽال ڪريو
ڳنڍيندڙ.
ڪنهن به گهربل پرديئرز کي ڳنڍيو دستياب انٽرفيس تي
ڪيريئر بورڊ، جهڙوڪ PCIex4 ڊوائيسز، Gigabit Ethernet
ڊوائيسز، HDMI ڊوائيسز، Uart ڊوائيسز، SD ڪارڊ، يا ٻاهرين
توسيع سر.

پاور مناسب طاقت استعمال ڪندي ترقياتي بورڊ تي
فراهمي.

View Fullscreen

ARTIX-7 FPGA ڊولپمينٽ بورڊ
AX7203
استعمال ڪندڙ دستي

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
نسخو رڪارڊ

نسخو Rev 1.2

تاريخ 2023-02-23

ريچل زو پاران جاري ڪيل

وضاحت پهريون رليز

www.alinx.com

2 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
مواد جو جدول
ورجن رڪارڊ ……………………………………………………………………………… حصو 2: FPGA ڊولپمينٽ بورڊ جو تعارف ……………………… …………… 1 حصو 6: AC2 ڪور بورڊ جو تعارف ………………………………………………..7200
حصو 2.1: FPGA چپ ………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………. ………………..10 حصو 2.2: 12Mhz ايڪٽو ڊفرنشل ڪلاڪ ……………………………………… 2.3 پارٽ 200: 12Mhz ايڪٽيو ڊيفرنشل ڪرسٽل ………………………………. 2.4 حصو 148.5: DDR13 ڊرام ……………………………………………………………………………………………………………………………………… حصو 2.5: QSPI فليش ……………………………………… ………………………………3 حصو 15: ڪور بورڊ تي LED لائيٽ ………………………………………. 2.6 حصو 19: ري سيٽ بٽڻ ……………………………………………………………… 2.7 حصو 21: جيTAG انٽرفيس ……………………………………………………… 23 حصو 2.10: پاور انٽرفيس آن دي ڪور بورڊ ……………………………. 24 حصو 2.11: بورڊ کان بورڊ ڪنيڪٽر ……………………………………….. 25 حصو 2.12: پاور سپلائي ……………………………………………… …………32 حصو 2.13: ساخت جو خاڪو………………………………………………………..33 حصو 3: ڪيريئر بورڊ ……………………………… ………………………………………. 34 حصو 3.1: ڪيريئر بورڊ جو تعارف ……………………………………………… 34 حصو 3.2: گيگابٽ ايٿرنيٽ انٽرفيس …………………………………………… 35 حصو 3.3: PCIe x4 انٽرفيس ……………………………………………………….. 38 حصو 3.4: HDMI آئوٽ پٽ انٽرفيس ……………………………………… ………….40 حصو 3.5: HDMI ان پٽ انٽرفيس ………………………………………………………42 حصو 3.6: SD ڪارڊ سلاٽ …………………………… ……………………………………… 44 حصو 3.7: USB کان سيريل پورٽ ……………………………………………………….45 حصو 3.8: EEPROM 24LC04 … ……………………………………………………….47 حصو 3.9: توسيع هيڊر ……………………………………………………… 48 حصو 3.10: جيTAG انٽرفيس ……………………………………………………………… 51

www.alinx.com

3 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 3.11: XADC انٽرفيس (ڊفالٽ طور انسٽال ٿيل نه آهي) ……………………….. 52 حصو 3.12: ڪيز ……………………………………………………………… 53 حصو 3.13: ايل اي ڊي لائيٽ ……………………………………………………………………… 54 حصو 3.14: پاور سپلائي ……………………… ………………………………………55

www.alinx.com

4 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
هي ARTIX-7 FPGA ڊولپمينٽ پليٽ فارم (ماڊيول: AX7203) ڪور بورڊ + ڪيريئر بورڊ موڊ کي اختيار ڪري ٿو، جيڪو صارفن لاءِ ثانوي ترقي لاءِ بنيادي بورڊ استعمال ڪرڻ لاءِ آسان آهي.
ڪيريئر بورڊ جي ڊيزائن ۾، اسان صارفين لاءِ انٽرفيس جي دولت کي وڌايو آهي، جهڙوڪ 1 PCIex4 انٽرفيس، 2 گيگابٽ ايٿرنيٽ انٽرفيس، 1 HDMI آئوٽ پٽ انٽرفيس، 1 HDMI ان پٽ انٽرفيس، Uart انٽرفيس، SD ڪارڊ سلاٽ وغيره. PCIe تيز رفتار ڊيٽا مٽائڻ، وڊيو ٽرانسميشن پروسيسنگ ۽ صنعتي ڪنٽرول لاء. اهو هڪ آهي “ورسٽائل” ARTIX-7 FPGA ڊولپمينٽ پليٽ فارم. اهو تيز رفتار وڊيو ٽرانسميشن، نيٽ ورڪ ۽ فائبر ڪميونيڪيشن ۽ ڊيٽا پروسيسنگ جي اڳ-تصديق ۽ پوسٽ-ايپليڪيشن جو امڪان مهيا ڪري ٿو. هي پراڊڪٽ شاگردن، انجنيئرن ۽ ARTIX-7FPGA ڊولپمينٽ ۾ مصروف ٻين گروهن لاءِ بلڪل موزون آهي.

www.alinx.com

5 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 1: FPGA ڊولپمينٽ بورڊ جو تعارف
AX7203 FPGA ڊولپمينٽ بورڊ جو سڄو ڍانچو اسان جي مسلسل ڪور بورڊ + ڪيريئر بورڊ ماڊل مان ورثي ۾ ملي ٿو. بنيادي بورڊ ۽ ڪيريئر بورڊ جي وچ ۾ هڪ تيز رفتار انٽر بورڊ رابط استعمال ڪيو ويندو آهي.
بنيادي بورڊ بنيادي طور تي FPGA + 2 DDR3 + QSPI FLASH تي مشتمل آهي، جيڪو تيز رفتار ڊيٽا پروسيسنگ ۽ FPGA جي اسٽوريج جي ڪم کي انجام ڏئي ٿو، FPGA ۽ ٻن DDR3s جي وچ ۾ تيز رفتار ڊيٽا پڙهڻ ۽ لکڻ، ڊيٽا بٽ ويڪر 32 بٽ، ۽ سڄي سسٽم جي بينڊوڊٿ 25Gb تائين آهي. /s(800M*32bit)؛ ٻه DDR3 صلاحيتون 8Gbit تائين آهن، جيڪي ڊيٽا پروسيسنگ دوران اعلي بفرن جي ضرورت کي پورو ڪن ٿيون. منتخب ٿيل FPGA XILINX جي ARTIX-7 سيريز جي XC200A7T چپ آهي، BGA 484 پيڪيج ۾. XC7A200T ۽ DDR3 جي وچ ۾ رابطي جي تعدد 400Mhz تائين پهچي ٿي ۽ ڊيٽا جي شرح 800Mhz آهي، جيڪا مڪمل طور تي تيز رفتار ملٽي چينل ڊيٽا پروسيسنگ جي ضرورتن کي پورو ڪري ٿي. ان کان علاوه، XC7A200T FPGA خاصيتون آهن چار GTP تيز رفتار ٽرانسسيور 6.6Gb/s في چينل جي رفتار سان، ان کي فائبر آپٽڪ ڪميونيڪيشن ۽ PCIe ڊيٽا ڪميونيڪيشن لاءِ مثالي بڻائي ٿو.
AX7203 ڪيريئر بورڊ پنهنجي ڀرپور پردي واري انٽرفيس کي وڌائيندو آهي، جنهن ۾ 1 PCIex4 انٽرفيس، 2 Gigabit Ethernet انٽرفيس، 1 HDMI آئوٽ پٽ انٽرفيس، 1 HDMI ان پٽ انٽرفيس، 1 Uart انٽرفيس، 1 SD ڪارڊ سلاٽ، XADC ڪنيڪٽر انٽرفيس، XADC کنیکٹر انٽرفيس، 2-40- هيڊر، ڪجهه ڪنجيون، LED ۽ EEPROM سرڪٽ.

www.alinx.com

6 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

شڪل 1-1-1: AX7203 جو اسڪيميٽڪ ڊاگرام هن ڊراگرام ذريعي، توهان انٽرفيس ۽ ڪمن کي ڏسي سگهو ٿا جيڪي AX7203 FPGA ڊولپمينٽ بورڊ تي مشتمل آهن: Artix-7 FPGA ڪور بورڊ
بنيادي بورڊ XC7A200T + 8Gb DDR3 + 128Mb QSPI فليش تي مشتمل آهي. هتي ٻه اعلي-سڌائي واري سيٽيم LVDS فرقي ڪرسٽل آهن، هڪ 200MHz تي ۽ ٻيو 125MHz تي، FPGA سسٽم ۽ GTP ماڊلز لاءِ مستحڪم ڪلاڪ ان پٽ مهيا ڪن ٿا. 1-چينل PCIe x4 انٽرفيس PCI ايڪسپريس 2.0 معيار کي سپورٽ ڪري ٿو، PCIe x4 تيز رفتار ڊيٽا ٽرانسميشن انٽرفيس مهيا ڪري ٿو، سنگل چينل ڪميونيڪيشن جي شرح 5GBaud تائين 2-چينل گيگابٽ ايٿرنيٽ انٽرفيس RJ-45 انٽرفيس گيگابٽ ايٿرنيٽ انٽرفيس چپ استعمال ڪري ٿو MicrelSNZPH9031 KRXNUMX صارفين کي نيٽ ورڪ رابطي جون خدمتون مهيا ڪرڻ لاء.

www.alinx.com

7 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
KSZ9031RNX چپ سپورٽ ڪري ٿو 10/100/1000 Mbps نيٽ ورڪ ٽرانسميشن جي شرح؛ مڪمل ڊپلڪس ۽ موافقت وارو. 1-چينل HDMI آئوٽ پُٽ انٽرفيس سلين اميج جي SIL9134 HDMI انڪوڊنگ چپ 1080P@60Hz تائين سپورٽ ڪرڻ ۽ 3D آئوٽ پٽ کي سپورٽ ڪرڻ لاءِ چونڊيو ويو آهي. 1-چينل HDMI ان پٽ انٽرفيس سلين اميج جي SIL9013 HDMI ڊيڪوڊر چپ چونڊيو ويو آهي، جيڪو 1080P@60Hz ان پٽ تائين سپورٽ ڪري ٿو ۽ مختلف فارميٽ ۾ ڊيٽا آئوٽ پٽ کي سپورٽ ڪري ٿو. 1-چينل Uart کان USB انٽرفيس 1 Uart کان USB انٽرفيس ڪمپيوٽر سان رابطي لاءِ صارف ڊيبگنگ لاءِ. سيريل پورٽ چپ آهي USB-UAR چپ Silicon Labs CP2102GM، ۽ USB انٽرفيس MINI USB انٽرفيس آهي. مائڪرو ايس ڊي ڪارڊ هولڊر 1-پورٽ مائڪرو ايس ڊي ڪارڊ هولڊر، سپورٽ SD موڊ ۽ SPI موڊ EEPROM آن بورڊ هڪ IIC انٽرفيس EEPROM 24LC04 2-طريقه 40-پن توسيع پورٽ 2-واٽ 40-پن 2.54mm پچ توسيع پورٽ مختلف ALINX سان ڳنڍيل ٿي سگهي ٿو. ماڊلز (بينوڪولر ڪئميرا، TFT LCD اسڪرين، تيز رفتار AD ماڊل، وغيره). توسيع واري بندرگاهه ۾ 1 چينل 5V پاور سپلائي، 2 چينل 3.3V پاور سپلائي، 3 واٽ گرائونڊ، 34 IOs پورٽ شامل آهن. جيTAG انٽرفيس A 10-پن 0.1 انچ اسپيسنگ معياري JTAG بندرگاهن FPGA پروگرام ڊائون لوڊ ۽ ڊيبگنگ لاءِ. ڪنجيون 2 ڪنجيون؛ 1 ري سيٽ ڪي (ڪور بورڊ تي) ايل اي ڊي لائيٽ 5 يوزر ايل اي ڊيز (1 ڪور بورڊ تي ۽ 4 ڪيريئر بورڊ تي)

www.alinx.com

8 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 2: AC7200 ڪور بورڊ جو تعارف
AC7200 (ڪور بورڊ ماڊل، هيٺ ڏنل ساڳيو) FPGA ڪور بورڊ، اهو XILINX جي ARTIX-7 سيريز 200T AC7200-2FGG484I تي ٻڌل آهي. اهو تيز رفتار، اعلي بينڊوڊٿ ۽ اعلي ظرفيت سان هڪ اعلي ڪارڪردگي بنيادي بورڊ آهي. اهو تيز رفتار ڊيٽا ڪميونيڪيشن، وڊيو تصويري پروسيسنگ، تيز رفتار ڊيٽا جي حصول، وغيره لاء مناسب آهي.
هي AC7200 ڪور بورڊ مائڪرون جي MT41J256M16HA-125 DDR3 چپ جا ٻه ٽڪرا استعمال ڪري ٿو، هر DDR وٽ 4Gbit جي گنجائش آهي؛ ٻه DDR چپس 32-bit ڊيٽا بس جي چوٽي ۾ گڏيل آهن، ۽ FPGA ۽ DDR3 جي وچ ۾ پڙهڻ/لکڻ واري ڊيٽا بينڊوڊٿ 25Gb تائين آهي؛ اهڙي جوڙجڪ اعلي بينڊوڊٿ ڊيٽا پروسيسنگ جي ضرورتن کي پورو ڪري سگهي ٿي.
AC7200 ڪور بورڊ 180 معياري IO بندرگاهن کي 3.3V سطح جي، 15 معياري IO بندرگاهن کي 1.5V سطح جي، ۽ 4 جوڑوں جي GTP تيز رفتار RX/TX مختلف سگنلن کي وڌائي ٿو. صارفين لاءِ جن کي تمام گهڻو IO جي ضرورت آهي، هي بنيادي بورڊ سٺو انتخاب هوندو. ان کان علاوه، FPGA چپ ۽ انٽرفيس جي وچ ۾ رستي جي برابر ڊيگهه ۽ فرق پروسيسنگ آهي، ۽ بنيادي بورڊ جي سائيز صرف 45 * 55 (ايم ايم) آهي، جيڪا ثانوي ترقي لاء بلڪل مناسب آهي.

www.alinx.com

9 / 57

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل AC7200 ڪور بورڊ (فرنٽ View)

AC7200 ڪور بورڊ (ريئر View)
حصو 2.1: FPGA چپ
جيئن مٿي ڄاڻايل آهي، FPGA ماڊل جيڪو اسان استعمال ڪندا آهيون AC7200-2FGG484I آهي، جيڪو Xilinx جي آرٽڪس-7 سيريز سان تعلق رکي ٿو. رفتار گريڊ 2 آهي، ۽ درجه حرارت گريڊ انڊسٽري گريڊ آهي. هي ماڊل هڪ FGG484 پيڪيج آهي 484 پنن سان. Xilinx ARTIX-7 FPGA چپ نالي جا ضابطا هيٺ ڏنل آهن

ARTIX-7 سيريز جي مخصوص چپ ماڊل جي تعريف

www.alinx.com

10/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

FPGA چپ بورڊ تي FPGA چپ AC7200 جا مکيه پيرا ميٽر هن ريت آهن

نالو Logic Cells
سلائسون CLB فلپ فلاپ بلاڪ RAMkb DSP سلائسون
PCIe Gen2 XADC
GTP ٽرانسيور اسپيڊ گريڊ
درجه حرارت جي درجه بندي

مخصوص پيٽرول 215360 33650 269200 13140 740 1
1 XADC، 12bit، 1Mbps AD 4 GTP6.6Gb/s وڌ ۾ وڌ -2 صنعتي

FPGA پاور سپلائي سسٽم آرٽڪس-7 FPGA پاور سپلائيز آهن V، CCINT V، CCBRAM V، CCAUX VCCO، VMGTAVCC ۽ V. MGTAVTT VCCINT FPGA ڪور پاور سپلائي پن آهي، جنهن کي 1.0V سان ڳنڍڻ جي ضرورت آهي؛ VCCBRAM FPGA بلاڪ رام جو پاور سپلائي پن آهي، 1.0V سان ڳنڍيو؛ VCCAUX آهي FPGA معاون پاور سپلائي پن، ڳنڍڻ 1.8V؛ VCCO آهي voltagجي

www.alinx.com

11/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
FPGA جي هر بئنڪ، بشمول BANK0، BANK13~16، BANK34~35. AC7200 FPGA ڪور بورڊ تي، BANK34 ۽ BANK35 کي DDR3 سان ڳنڍڻ جي ضرورت آهي، حجمtagبئنڪ جو e ڪنيڪشن 1.5V آهي، ۽ حجمtagٻي بئنڪ جو e 3.3V آهي. BANK15 ۽ BANK16 جو VCCO LDO طرفان طاقتور آهي، ۽ LDO چپ کي تبديل ڪري سگھجي ٿو. VMGTAVCC سپلائي voltagE FPGA اندروني GTP ٽرانسيور، 1.0V سان ڳنڍيل؛ VMGTAVTT آهي ختم ٿيڻ وارو حجمtagGTP ٽرانسيور جو e، 1.2V سان ڳنڍيل آهي.
Artix-7 FPGA سسٽم جي ضرورت آهي ته پاور اپ ترتيب کي VCCINT، پوء VCCBRAM، پوء VCCAUX، ۽ آخر ۾ VCCO ذريعي طاقتور ڪيو وڃي. جيڪڏهن VCCINT ۽ VCCBRAM ساڳيو حجم آهيtage، اهي هڪ ئي وقت تي طاقتور ٿي سگهن ٿا. طاقت جو حڪم outages کي ڦيرايو ويندو آهي. GTP ٽرانسيور جو پاور اپ تسلسل VCCINT، پوء VMGTAVCC، پوء VMGTAVTT آهي. جيڪڏهن VCCINT ۽ VMGTAVCC ساڳيو حجم آهيtage، اهي هڪ ئي وقت تي طاقتور ٿي سگهن ٿا. پاور آف تسلسل صرف پاور آن جي تسلسل جي سامهون آهي.
حصو 2.2: فعال فرقي ڪرسٽل
AC7200 ڪور بورڊ ٻن Sitime فعال فرق واري ڪرسٽل سان ليس آھي، ھڪڙو 200MHz آھي، ماڊل آھي SiT9102-200.00MHz، سسٽم مکيه گھڙي FPGA لاءِ ۽ DDR3 ڪنٽرول گھڙي پيدا ڪرڻ لاءِ استعمال ڪيو ويو؛ ٻيو آهي 125MHz، ماڊل SiT9102 -125MHz آهي، GTP ٽرانسيور لاءِ ريفرنس ڪلاڪ ان پٽ.
حصو 2.3: 200Mhz فعال فرق واري گھڙي
شڪل 1-3 ۾ G1 200M فعال فرقي ڪرسٽل آھي جيڪو ڊولپمينٽ بورڊ سسٽم ڪلاڪ جو ذريعو مهيا ڪري ٿو. ڪرسٽل آئوٽ پٽ FPGA جي BANK34 گلوبل ڪلاڪ پن MRCC (R4 ۽ T4) سان ڳنڍيل آهي. هي 200Mhz فرق واري گھڙي استعمال ڪري سگهجي ٿي FPGA ۾ صارف جي منطق کي هلائڻ لاءِ. صارف مختلف تعدد جي گھڙين کي پيدا ڪرڻ لاءِ FPGA اندر PLLs ۽ DCMs ترتيب ڏئي سگھن ٿا.

www.alinx.com

12/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

200Mhz فعال فرقي ڪرسٽل اسڪيمات

ڪور بورڊ تي 200Mhz فعال فرقي ڪرسٽل

200Mhz مختلف ڪلاڪ پن تفويض
سگنل جو نالو SYS_CLK_P SYS_CLK_N

FPGA پن R4 T4

حصو 2.4: 148.5Mhz فعال فرقي ڪرسٽل
G2 148.5Mhz فعال فرقي ڪرسٽل آهي، جيڪو FPGA اندر GTP ماڊل کي مهيا ڪيل ريفرنس ان پٽ ڪلاڪ آهي. ڪرسٽل آئوٽ GTP BANK216 ڪلاڪ پنن سان ڳنڍيل آهي MGTREFCLK0P (F6) ۽ MGTREFCLK0N (E6) FPGA.

www.alinx.com

13/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

148.5Mhz فعال فرقي ڪرسٽل اسڪيمات

ڪور بورڊ تي 1148.5Mhz فعال فرقي ڪرسٽل

125Mhz مختلف ڪلاڪ پن تفويض

خالص نالو

FPGA پن

MGT_CLK0_P

MGT_CLK0_N

www.alinx.com

14/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

حصو 2.5: DDR3 DRAM

FPGA ڪور بورڊ AC7200 ٻن مائڪرون 4Gbit (512MB) DDR3 چپس سان ليس آهي، ماڊل MT41J256M16HA-125 (MT41K256M16HA-125 سان مطابقت رکندڙ). DDR3 SDRAM جي وڌ ۾ وڌ آپريٽنگ اسپيڊ آھي 800MHz (ڊيٽا جي شرح 1600Mbps). DDR3 ميموري سسٽم سڌو سنئون ڳنڍيل آهي ميموري انٽرفيس جي بئنڪ 34 ۽ BANK35 جي FPGA جي. DDR3 SDRAM جي مخصوص تشڪيل جدول 4-1 ۾ ڏيکاريل آھي.

بٽ نمبر U5، U6

چپ ماڊل MT41J256M16HA-125

ظرفيت 256M x 16bit

ڪارخانو مائڪرو

DDR3 SDRAM ترتيب

DDR3 جي هارڊويئر ڊيزائن کي سگنل جي سالميت تي سخت غور ڪرڻ جي ضرورت آهي. اسان DDR3 جي تيز رفتار ۽ مستحڪم آپريشن کي يقيني بڻائڻ لاءِ سرڪٽ ڊيزائن ۽ پي سي بي ڊيزائن ۾ ملاپ جي مزاحمت/ٽرمينل مزاحمت، ٽريس مائبادي ڪنٽرول، ۽ ٽريس ڊگھائي ڪنٽرول کي مڪمل طور تي غور ڪيو آهي.

DDR3 DRAM اسڪيميٽ

www.alinx.com

15/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

DDR3 ڪور بورڊ تي

DDR3 DRAM پن تفويض:

خالص نالو

FPGA پن جو نالو

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

DDR3_DQ [7]

IO_L4P_T0_35

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

DDR3_DQ [16]

IO_L18N_T2_35

DDR3_DQ [17]

IO_L16P_T2_35

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

DDR3_DQ [19]

IO_L17N_T2_35

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

DDR3_DQ [21]

IO_L17P_T2_35

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

DDR3_DQ [23]

IO_L18P_T2_35

DDR3_DQ [24]

IO_L20N_T3_35

DDR3_DQ [25]

IO_L19P_T3_35

DDR3_DQ [26]

IO_L20P_T3_35

DDR3_DQ [27]

IO_L22N_T3_35

DDR3_DQ [28]

IO_L23P_T3_35

DDR3_DQ [29]

IO_L24N_T3_35

DDR3_DQ [30]

IO_L24P_T3_35

DDR3_DQ [31]

IO_L22P_T3_35

DDR3_DM0

IO_L4N_T0_35

DDR3_DM1

IO_L8N_T1_AD14N_35

DDR3_DM2

IO_L16N_T2_35

DDR3_DM3

IO_L23N_T3_35

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

www.alinx.com

17/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_BA[2] DDR3_BA[0] DDR3_BA[3] DDR3_BA DDR3_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDRXNUMX_CLK_N DDRXNUMX_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

حصو 2.6: QSPI فليش

FPGA ڪور بورڊ AC7200 هڪ 128MBit QSPI فليش سان ليس آهي، ۽ ماڊل W25Q256FVEI آهي، جيڪو 3.3V CMOS وال استعمال ڪري ٿو.tagاي معياري. QSPI FLASH جي غير مستحڪم نوعيت جي ڪري، ان کي سسٽم جي بوٽ جي تصوير کي ذخيرو ڪرڻ لاء سسٽم لاء بوٽ ڊيوائس طور استعمال ڪري سگهجي ٿو. اهي تصويرون خاص طور تي FPGA بٽ شامل آهن files، ARM ايپليڪيشن ڪوڊ، بنيادي ايپليڪيشن ڪوڊ ۽ ٻيو صارف ڊيٽا fileايس. QSPI FLASH جا مخصوص ماڊل ۽ لاڳاپيل پيٽرول ڏيکاريا ويا آھن.

پوزيشن U8

ماڊل N25Q128

ظرفيت 128M بٽ

فيڪٽري Numonyx

QSPI فليش جي وضاحت
QSPI FLASH FPGA چپ جي BANK0 ۽ BANK14 جي وقف ٿيل پنن سان ڳنڍيل آهي. ڪلاڪ پن BANK0 جي CCLK0 سان ڳنڍيل آهي، ۽ ٻيون ڊيٽا ۽ چپ جي چونڊ سگنلن سان ڳنڍيل آهن D00~D03 ۽ FCS پنن جي ترتيب سان BANK14. QSPI فليش جو هارڊويئر ڪنيڪشن ڏيکاري ٿو.

QSPI فليش اسڪيميٽ QSPI فليش پن اسائنمينٽ:

www.alinx.com

19/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

خالص نالو QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA پن جو نالو CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

QSPI ڪور بورڊ تي

www.alinx.com

20/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 2.7: ڪور بورڊ تي LED لائيٽ
AC3 FPGA ڪور بورڊ تي 7200 لال LED لائيٽون آھن، جن مان ھڪڙي آھي پاور انڊيڪيٽر لائيٽ (PWR)، ھڪڙي آھي ڪنفيگريشن LED لائيٽ (DONE)، ۽ ھڪڙي آھي صارف جي LED لائيٽ. جڏهن بنيادي بورڊ هلائي رهيو آهي، پاور اشارو روشن ڪندو؛ جڏهن FPGA ترتيب ڏني وئي آهي، ترتيب واري LED روشني ڪندو. صارف LED لائٽ BANK34 جي IO سان ڳنڍيل آهي، صارف پروگرام ذريعي روشني کي آن ۽ آف ڪري سگھي ٿو. جڏهن ته IO voltage استعمال ڪندڙ LED سان ڳنڍيل آھي اعلي آھي، صارف LED بند آھي. جڏهن ڪنيڪشن IO voltage گھٽ آھي، صارف LED روشن ڪيو ويندو. LED لائيٽ هارڊويئر ڪنيڪشن جو اسڪيميٽ ڊراگرام ڏيکاريل آهي:

بنيادي بورڊ اسڪيمات تي LED بتيون

ڪور بورڊ تي LED بتيون صارف LEDs پن تفويض

سگنل جو نالو LED1

FPGA پن جو نالو IO_L15N_T2_DQS_34

FPGA پن نمبر W5

وضاحت استعمال ڪندڙ LED

www.alinx.com

21/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 2.8: ري سيٽ بٽڻ
AC7200 FPGA ڪور بورڊ تي ھڪڙو ريٽ بٽڻ آھي. ري سيٽ بٽڻ FPGA چپ جي BANK34 جي عام IO سان ڳنڍيل آهي. صارف هن ري سيٽ بٽڻ کي استعمال ڪري سگھي ٿو FPGA پروگرام کي شروع ڪرڻ لاء. جڏهن بٽڻ کي دٻايو ويندو آهي ڊزائن ۾، سگنل voltagIO ڏانهن اي ان پٽ گهٽ آهي، ۽ ري سيٽ سگنل صحيح آهي؛ جڏهن بٽڻ نه دٻايو ويندو آهي، IO ڏانهن سگنل ان پٽ وڌيڪ آهي. ري سيٽ بٽڻ جي ڪنيڪشن جو اسڪيميٽ ڊراگرام ڏيکاريل آهي:

ري سيٽ بٽڻ اسڪيميٽ

ري سيٽ بٽڻ تي ڪور بورڊ ري سيٽ بٽڻ پن اسائنمينٽ

سگنل جو نالو RESET_N

ZYNQ پن جو نالو IO_L17N_T2_34

ZYNQ پن نمبر T6

وضاحت FPGA سسٽم ري سيٽ

www.alinx.com

22/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 2.9: جيTAG انٽرفيس
جيTAG ٽيسٽ ساکٽ J1 جي لاءِ AC7200 ڪور بورڊ تي محفوظ آهيTAG ڊائون لوڊ ۽ ڊيبگنگ جڏهن ڪور بورڊ اڪيلو استعمال ڪيو ويندو آهي. شڪل J جي اسڪيمي حصو آهيTAG پورٽ، جنهن ۾ TMS، TDI، TDO، TCK شامل آهن. ، GND، +3.3V اهي ڇهه سگنل.

JTAG انٽرفيس اسڪيميٽ جيTAG انٽرفيس J1 تي AC7200 FPGA ڪور بورڊ استعمال ڪري ٿو 6-پن 2.54mm پچ واحد قطار ٽيسٽ سوراخ. جيڪڏهن توهان کي استعمال ڪرڻ جي ضرورت آهي JTAG بنيادي بورڊ تي ڊيبگ ڪرڻ لاءِ ڪنيڪشن، توهان کي 6-پن سنگل قطار پن هيڊر سولڊر ڪرڻ جي ضرورت آهي. ڏيکاري ٿو جيTAG انٽرفيس J1 AC7200 FPGA ڪور بورڊ تي.
JTAG ڪور بورڊ تي انٽرفيس

www.alinx.com

23/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 2.10: ڪور بورڊ تي پاور انٽرفيس
AC7200 FPGA ڪور بورڊ کي اڪيلو ڪم ڪرڻ لاءِ، ڪور بورڊ 2PIN پاور انٽرفيس (J3) سان محفوظ آهي. جڏهن صارف 2PIN پاور انٽرفيس (J3) ذريعي ڪور بورڊ کي پاور فراهم ڪري ٿو، اهو ڪيريئر بورڊ ذريعي نه ٿو هلائي سگهجي. ٻي صورت ۾، موجوده تڪرار ٿي سگهي ٿو.
ڪور بورڊ تي پاور انٽرفيس

www.alinx.com

24/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 2.11: بورڊ کان بورڊ ڪنيڪٽر
بنيادي بورڊ ۾ ڪل چار تيز رفتار بورڊ کان بورڊ کنیکٹر آهن. ڪور بورڊ ڪيريئر بورڊ سان ڳنڍڻ لاءِ چار 80 پن انٽر بورڊ ڪنيڪٽر استعمال ڪندو آهي. FPGA جي IO بندرگاهن مختلف رستن ذريعي چار ڪنيڪٽرن سان ڳنڍيل آهي. ڪنيڪٽرن جي پن جي فاصلي 0.5mm آهي، تيز رفتار ڊيٽا ڪميونيڪيشن لاءِ ڪيريئر بورڊ تي ڪنيڪٽرن کي بورڊ ۾ داخل ڪريو.
بنيادي بورڊ ۾ ڪل چار تيز رفتار بورڊ کان بورڊ کنیکٹر آهن. ڪور بورڊ ڪيريئر بورڊ سان ڳنڍڻ لاءِ چار 80 پن انٽر بورڊ ڪنيڪٽر استعمال ڪندو آهي. FPGA جي IO بندرگاهن مختلف رستن ذريعي چار ڪنيڪٽرن سان ڳنڍيل آهي. ڪنيڪٽرن جي پن جي فاصلي 0.5mm آهي، تيز رفتار ڊيٽا ڪميونيڪيشن لاءِ ڪيريئر بورڊ تي ڪنيڪٽرن کي بورڊ ۾ داخل ڪريو.

بورڊ کان بورڊ ڪنيڪٽرز CON1 80-پن بورڊ کان بورڊ ڪنيڪٽرز CON1، جيڪي ڳنڍڻ لاءِ استعمال ٿيندا آهن
VCCIN پاور سپلائي (+5V) ۽ ڪيريئر بورڊ تي گرائونڊ سان، FPGA جي عام IOs کي وڌايو. هتي اهو ياد رکڻ گهرجي ته CON15 جا 1 پن BANK34 جي IO بندرگاهه سان ڳنڍيل آهن، ڇاڪاڻ ته BANK34 ڪنيڪشن DDR3 سان ڳنڍيل آهي. تنهن ڪري، voltagهن BANK34 جي سڀني IO جو معيار 1.5V آهي. پن اسائنمينٽ آف بورڊ کي بورڊ ڪنيڪٽرز CON1

CON1 پن پن 1 پن 3 پن 5 پن 7 پن9

سگنل جو نالو
VCCIN VCCIN VCCIN VCCIN GND

FPGA پن Voltage ليول

–

+5V

–

+5V

–

+5V

–

+5V

–

زمين

CON1 پن پن 2 پن 4 پن 6 پن 8 پن10

سگنل جو نالو
VCCIN VCCIN VCCIN VCCIN
جي اين ڊي

FPGA پن Voltage ليول

–

+5V

–

+5V

–

+5V

–

+5V

–

زمين

www.alinx.com

25/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55IN57 PIN59 61

NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B_ND_34_B18_34_19_34_19 ADC_VN XADC_VP NC NC GND B16_L1_N B16_L1_P B16_L4_N B16_L4_P GND B16_L6_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V 3.3V 1.5V 1.5V گرائونڊ 1.5V 1.5V 1.5V 1.5V گرائونڊ ADC ADC گرائونڊ 3.3V 3.3V 3.3V 3.3V 3.3V گرائونڊ XNUMXV

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56IN58 PIN60 62

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N BL34_21_34_21 34_L22_N GND NC B34_L22 B34_L25_P B34_L24_N GND NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 -

3.3V 3.3V گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V 3.3V 1.5V 1.5V گرائونڊ 1.5V 1.5V 1.5V 1.5V گرائونڊ

1.5V

–

زمين

–

زمين

–

www.alinx.com

26/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

بورڊ کان بورڊ ڪنيڪٽر CON2 80-پن عورت ڪنيڪشن هيڊر CON2 استعمال ڪيو ويندو آهي معمول کي وڌائڻ لاءِ
IO جو BANK13 ۽ BANK14 جو FPGA. جلدtagٻنهي بئنڪن جا معيار 3.3V آهن. پن اسائنمينٽ آف بورڊ کي بورڊ ڪنيڪٽرز CON2

CON1 پن

سگنل جو نالو

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

پن 9

جي اين ڊي

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

پن 19

جي اين ڊي

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

پن 29

جي اين ڊي

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

پن 39

جي اين ڊي

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA پن W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

جلدtage سطح 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV XNUMXV XNUMXV گرائونڊ XNUMXV XNUMXV XNUMXV.

CON1 پن پن پن 2 پن 4 پن 6 پن 8 پن 10 پن 12 پن 14 پن 16 پن 18 پن 20 پن 22 پن 24 پن 26 پن 28 پن کي 30 پن 32 پنن کي 34 پنن کي 36 کي 38 کي 40

سگنل جو نالو
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGA پن Voltage

سطح

V17

3.3V

W17

3.3V

U15

3.3V

V15

3.3V

–

زمين

AB21

3.3V

AB22

3.3V

AA21

3.3V

AA20

3.3V

–

زمين

AB20

3.3V

AA19

3.3V

AA18

3.3V

AB18

3.3V

–

زمين

تي20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

زمين

تي21

3.3V

U21

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

27/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V 3.3V

بورڊ کان بورڊ ڪنيڪٽر CON3 80-پن ڪنيڪٽر CON3 استعمال ڪيو ويندو آهي عام IO کي وڌائڻ لاءِ
BANK15 ۽ BANK16 جي FPGA. ان کان علاوه چار جيTAG سگنل پڻ CON3 کنیکٹر ذريعي ڪيريئر بورڊ سان ڳنڍيل آهن. جلدtagBANK15 ۽ BANK16 جا معيار هڪ LDO چپ ذريعي ترتيب ڏئي سگھجن ٿا. ڊفالٽ نصب ٿيل LDO 3.3V آهي. جيڪڏھن توھان چاھيو ٿا ٻين معياري سطحن کي ٻاھر ڪڍو، توھان ان کي تبديل ڪري سگھوٿا مناسب LDO سان. پن اسائنمينٽ آف بورڊ کي بورڊ ڪنيڪٽرز CON3

CON1 پن پن 1 پن 3 پن 5 پن 7

سگنل جو نالو
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA پن J16 F15 G17 G18

جلدtage ليول

CON1 پن

3.3V پن2

3.3V پن4

3.3V پن6

3.3V

پن 8

سگنل جو نالو
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGA پن Voltage ليول

M17

3.3V

F21

3.3V

A21

3.3V

بي 21

3.3V

www.alinx.com

28/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53IN PIN55IN PIN57IN پن 59

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54IN PIN56IN PIN58IN پن 60

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
جي 21 جي 22 جي 20 ايڇ 20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V

www.alinx.com

29/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

PIN73 B15_L24_N

M16

3.3V

PIN74 B15_L16_N

L18

3.3V

پن 75

–

پن 76

–

PIN77 FPGA_TCK

V12

3.3V

پن 78

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

U13

3.3V

PIN80 FPGA_TMS

تي13

3.3V

بورڊ کان بورڊ ڪنيڪٽر CON4 80-پن ڪنيڪٽر CON4 استعمال ڪيو ويندو آهي عام IO ۽ GTP کي وڌائڻ لاءِ
FPGA BANK16 جي تيز رفتار ڊيٽا ۽ ڪلاڪ سگنل. جلدtagBANK16 جي IO بندرگاهن جو معيار هڪ LDO چپ طرفان ترتيب ڏئي سگهجي ٿو. ڊفالٽ نصب ٿيل LDO 3.3V آهي. جيڪڏهن صارف ٻين معياري سطحن کي ڪڍڻ چاهي ٿو، اهو هڪ مناسب LDO طرفان تبديل ڪري سگهجي ٿو. GTP جي تيز رفتار ڊيٽا ۽ گھڙي سگنل سخت طور تي بنيادي بورڊ تي الڳ الڳ روٽ آھن. ڊيٽا لائينون ڊيگهه ۾ برابر آهن ۽ سگنل جي مداخلت کي روڪڻ لاء هڪ خاص وقف تي رکيل آهن. پن اسائنمينٽ آف بورڊ کي بورڊ ڪنيڪٽرز CON4

CON1 پن پن 1 پن 3 پن 5 پن 7 پن 9 پن 11 پن 13 پن 15 پن 17 پن 19 پن 21 پن 23 پن 25 پن 27 پنن جو

سگنل جو نالو
اين سي اين سي

FPGA پن Voltagاي سطح -
–

CON1 پن NC NC

–

جي اين ڊي اين سي

–

گرائونڊ PIN10

–

پن 12

–

پن 14

جي اين ڊي

–

گرائونڊ PIN16

MGT_TX3_P

D7 فرق PIN18

MGT_TX3_N

C7 فرق PIN20

جي اين ڊي

–

گرائونڊ PIN22

MGT_RX3_P D9 فرق PIN24

MGT_RX3_N

C9 فرق PIN26

جي اين ڊي

- زمين

پن 28

MGT_TX1_P

D5 فرق PIN30

سگنل جو نالو FPGA Pin Voltage

سطح

–

جي اين ڊي

–

زمين

MGT_TX2_P

B6 فرق

MGT_TX2_N

A6 فرق

جي اين ڊي

–

زمين

MGT_RX2_P

B10 فرق

MGT_RX2_N

A10 فرق

جي اين ڊي

–

زمين

MGT_TX0_P

B4 فرق

MGT_TX0_N

A4 فرق

جي اين ڊي

–

زمين

MGT_RX0_P

B8 فرق

www.alinx.com

30/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 –

اختلافي ميدان
اختلافي فرق
گرائونڊ 3.3V 3.3V 3.3V 3.3V
گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V 3.3V 3.3V 3.3V گرائونڊ 3.3V 3.3V 3.3V 3.3V

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 فرق

–

زمين

F10 فرق

E10 فرق

–

زمين

F16

3.3V

E17

3.3V

سي14

3.3V

سي15

3.3V

–

زمين

A13

3.3V

A14

3.3V

ڊي 17

3.3V

سي17

3.3V

–

زمين

E19

3.3V

ڊي 19

3.3V

بي 20

3.3V

A20

3.3V

–

زمين

F19

3.3V

F20

3.3V

سي22

3.3V

بي 22

3.3V

–

www.alinx.com

31/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 2.12: بجلي جي فراهمي
AC7200 FPGA ڪور بورڊ DC5V ذريعي ڪيريئر بورڊ جي ذريعي طاقتور آهي، ۽ اهو J3 انٽرفيس طرفان طاقتور آهي جڏهن اهو اڪيلو استعمال ڪيو ويندو آهي. مھرباني ڪري احتياط ڪريو J3 انٽرفيس ۽ ڪيريئر بورڊ ذريعي بجلي جي فراهمي کي ھڪ ئي وقت نقصان کان بچڻ لاءِ. بورڊ تي پاور سپلائي ڊيزائن آريگرام ڏيکاريل آهي.

بنيادي بورڊ تي بجلي جي فراهمي جي رٿابندي

ڊولپمينٽ بورڊ +5V ذريعي طاقتور آهي ۽ +3.3V، +1.5V، +1.8V، +1.0V چار طرفي پاور سپلائي چار DC/DC پاور سپلائي چپ TLV62130RGT ذريعي تبديل ڪيو ويو آهي. موجوده پيداوار 3A في چينل تائين ٿي سگهي ٿو. VCCIO هڪ LDOSPX3819M5-3-3 پاران ٺاهيل آهي. VCCIO بنيادي طور تي FPGA جي BANK15 ۽ BANK16 کي بجلي فراهم ڪري ٿو. صارف BANK15,16 جي IO کي مختلف جلد ۾ تبديل ڪري سگھن ٿاtagاي معيار انهن جي LDO چپ کي تبديل ڪندي. 1.5V VTT ۽ VREF حجم ٺاهي ٿوtages گھربل آھي DDR3 ذريعي TI جي TPS51200 ذريعي. GTP ٽرانسيور لاءِ 1.8V پاور سپلائي MGTAVTT MGTAVCC TI جي TPS74801 چپ ذريعي ٺاهي وئي آهي. هر طاقت جي تقسيم جا ڪم هيٺ ڏنل جدول ۾ ڏيکاريا ويا آهن:

www.alinx.com

32/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

پاور سپلائي +1.0V +1.8V +3.3V +1.5V
VREF,VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX (+1.8V)

فنڪشن FPGA ڪور Voltage FPGA معاون جلدtage، TPS74801 پاور سپلائي VCCIO of Bank0، Bank13 and Bank14 of FPGA، QSIP FLASH، Clock Crystal DDR3، Bank34 ۽ Bank35 of FPGA
DDR3 FPGA Bank15، Bank16 GTP Transceiver Bank216 of FPGA GTP ٽرانسيور Bank216 جو FPGA

ڇاڪاڻ ته آرٽڪس-7 FPGA جي پاور سپلائي کي پاور آن تسلسل جي گهرج آهي، سرڪٽ ڊيزائن ۾، اسان چپ جي طاقت جي گهرج مطابق ٺهيل آهي، ۽ پاور آن 1.0V->1.8V->(1.5) آهي. V، 3.3V، VCCIO) ۽ 1.0V-> MGTAVCC -> MGTAVTT، چپ جي عام آپريشن کي يقيني بڻائڻ لاء سرڪٽ ڊيزائن.

حصو 2.13: ساخت جو خاڪو

www.alinx.com

33/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 3: ڪيريئر بورڊ

حصو 3.1: ڪيريئر بورڊ جو تعارف
پوئين فنڪشن جي تعارف ذريعي، توهان ڪيريئر بورڊ جي حصي جي فنڪشن کي سمجهي سگهو ٿا
1-چينل PCIe x4 تيز رفتار ڊيٽا ٽرانسميشن انٽرفيس 2-چينل 10/100M/1000M Ethernet RJ-45 انٽرفيس 1-چينل HDMI وڊيو ان پٽ انٽرفيس 1-چينل HDMI وڊيو آئوٽ پٽ انٽرفيس 1-چينل USB Uart ڪميونيڪيشن انٽرفيس 1 SD ڪارڊ ايس ڊي اي EEPROM 2-چينل 40-پن توسيع بندرگاهن جيTAG ڊيبگنگ انٽرفيس 2 آزاد چابيون 4 صارف LED لائٽون

www.alinx.com

34/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

حصو 3.2: Gigabit Ethernet انٽرفيس

AX7203 FPGA ڊولپمينٽ بورڊ صارفين کي 2-چينل مهيا ڪري ٿو

گيگابٽ نيٽ ورڪ ڪميونيڪيشن سروس Micrel KSZ9031RNX ذريعي

Ethernet PHY چپ. KSZ9031RNX چپ 10/100/1000 Mbps کي سپورٽ ڪري ٿو

نيٽورڪ ٽرانسميشن جي شرح ۽ GMII ذريعي FPGA سان رابطو ڪري ٿو

انٽرفيس. KSZ9031RNX سپورٽ ڪري ٿو MDI/MDX موافقت، مختلف رفتار

موافقت، ماسٽر/غلام موافقت، ۽ PHY لاءِ MDIO بس لاءِ سپورٽ

رجسٽر جو انتظام.

KSZ9031RNX ڪجهه مخصوص IOs جي سطح جي صورتحال کي معلوم ڪندو

پاور آن ٿيڻ کان پوءِ انهن جي ڪم ڪرڻ واري موڊ جو اندازو لڳايو. جدول 3-1-1 بيان ڪري ٿو

ڊفالٽ سيٽ اپ جي معلومات GPHY چپ تي هلڻ کان پوءِ.

ڪنفيگريشن پن هدايتون

ترتيب جي قيمت

PHYAD [2:0] CLK125_EN
SELRGV AN[1:0] RX Delay TX Delay

MDIO/MDC موڊ PHY پتو 3.3V، 2.5V، 1.5/1.8V والیمtagاي چونڊ خودڪار ڳالهين جي ترتيب
RX گھڙي 2ns دير TX گھڙي 2ns دير RGMII يا GMII چونڊ

PHY ائڊريس 011 3.3V
(10/100/1000M) adaptive Delay Delay GMII

جدول 3-2-1: PHY چپ ڊفالٽ ترتيب واري قيمت

جڏهن نيٽ ورڪ Gigabit Ethernet سان ڳنڍيل آهي، FPGA ۽ PHY چپ KSZ9031RNX جي ڊيٽا ٽرانسميشن کي GMII بس ذريعي ٻڌايو ويندو آهي، ٽرانسميشن ڪلاڪ 125Mhz آهي. وصولي گھڙي E_RXC PHY چپ پاران مهيا ڪئي وئي آھي، ٽرانسمٽ گھڙي E_GTXC FPGA پاران مهيا ڪيل آھي، ۽ ڊيٽا آھيampگھڙي جي اڀرندڙ ڪنڊ تي اڳواڻي ڪئي.
جڏهن نيٽ ورڪ 100M Ethernet سان ڳنڍيل آهي، FPGA ۽ PHY چپ KSZ9031RNX جي ڊيٽا ٽرانسميشن کي GMII بس ذريعي پهچايو ويندو آهي، ٽرانسميشن ڪلاڪ 25Mhz آهي. وصولي گھڙي E_RXC PHY چپ پاران مهيا ڪئي وئي آھي، منتقلي گھڙي E_GTXC FPGA پاران مهيا ڪيل آھي، ۽ ڊيٽا آھي

www.alinx.com

35/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل sampگھڙي جي اڀرندڙ ڪنڊ تي اڳواڻي ڪئي.
شڪل 3-2-1: گيگابٽ ايٿرنيٽ انٽرفيس اسڪيميٽڪ

شڪل 3-3-2: گيگابٽ ايٿرنيٽ انٽرفيس ڪيريئر بورڊ تي

www.alinx.com

36/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

Gigabit Ethernet چپ PHY1 پن تفويض هن ريت آهن

سگنل جو نالو E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_SREET1

FPGA پن نمبر E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

وضاحت PHY1 RGMII منتقلي گھڙي
PHY1 ڊيٽا منتقل ڪريو bit0 PHY1 ڊيٽا منتقل ڪريو bit1 PHY1 ڊيٽا منتقل ڪريو bit2 PHY1 منتقل ڪريو ڊيٽا bit3 PHY1 منتقل ڪريو سگنل PHY1 RGMII وصول ڪريو گھڙي PHY1 وصول ڪريو ڊيٽا Bit0 PHY1 وصول ڪريو ڊيٽا Bit1 PHY1 وصول ڪريو DaPHY2 حاصل ڪريو DaPHY1 Receive id سگنل PHY3 انتظام گھڙي PHY1 انتظام ڊيٽا
PHY1 ري سيٽ سگنل

Gigabit Ethernet چپ PHY2 پن تفويض هن ريت آهن

سگنل جو نالو E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_SREET2

FPGA پن نمبر A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

وضاحت PHY2 RGMII منتقلي گھڙي
PHY2 ڊيٽا منتقل ڪريو bit0 PHY2 ڊيٽا منتقل ڪريو bit1 PHY2 ڊيٽا منتقل ڪريو bit2 PHY2 منتقل ڪريو ڊيٽا bit3 PHY2 منتقل ڪريو سگنل PHY2 RGMII وصول ڪريو گھڙي PHY2 وصول ڪريو ڊيٽا Bit0 PHY2 وصول ڪريو ڊيٽا Bit1 PHY2 وصول ڪريو DaPHY2 حاصل ڪريو DaPHY2 Receive id سگنل PHY3 انتظام گھڙي PHY2 انتظام ڊيٽا
PHY2 ري سيٽ سگنل

www.alinx.com

37/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 3.3: PCIe x4 انٽرفيس
AX7203 FPGA ڊولپمينٽ بورڊ هڪ صنعتي-گريڊ تيز رفتار ڊيٽا جي منتقلي PCIe x4 انٽرفيس مهيا ڪري ٿو. PCIE ڪارڊ انٽرفيس معياري PCIe ڪارڊ برقي وضاحتن سان مطابقت رکي ٿو ۽ سڌو استعمال ڪري سگھجي ٿو x4 PCIe سلاٽ تي عام PC جي.
PCIe انٽرفيس جي منتقلي ۽ وصول سگنل سڌو سنئون FPGA جي GTP ٽرانسيور سان ڳنڍيل آهن. TX ۽ RX سگنلن جا چار چينل فرق سگنلن ۾ FPGA سان ڳنڍيل آھن، ۽ ھڪڙي چينل رابطي جي شرح 5G بٽ بينڊوڊٿ تائين ٿي سگھي ٿي. PCIe ريفرنس ڪلاڪ AX7203 FPGA ڊولپمينٽ بورڊ کي فراهم ڪئي وئي آهي PC جي PCIe سلاٽ پاران 100Mhz جي حوالي سان ڪلاڪ جي فريڪوئنسي سان.
AX7203 FPGA ڊولپمينٽ بورڊ جي PCIe انٽرفيس جو ڊزائين ڊراگرام تصوير 3-3-1 ۾ ڏيکاريو ويو آهي، جتي TX ٽرانسمٽ سگنل ۽ ريفرنس ڪلاڪ CLK سگنل AC ملائي موڊ ۾ ڳنڍيل آهن.

شڪل 3-3-1: PCIex4 اسڪيميٽڪ

www.alinx.com

38/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

شڪل 3-3-2: PCIex4 ڪيريئر بورڊ تي

PCIex4 انٽرفيس پن اسائنمينٽ:

سگنل جو نالو

FPGA پن

PCIE_RX0_P

ڊي 11

PCIE_RX0_N

سي11

PCIE_RX1_P

PCIE_RX1_N

PCIE_RX2_P

بي 10

PCIE_RX2_N

A10

PCIE_RX3_P

PCIE_RX3_N

PCIE_TX0_P

PCIE_TX0_N

PCIE_TX1_P

PCIE_TX1_N

PCIE_TX2_P

PCIE_TX2_N

PCIE_TX3_P

PCIE_TX3_N

PCIE_CLK_P

F10

PCIE_CLK_N

E10

تفصيل پي سي آئي چينل 0 ڊيٽا حاصل ڪريو مثبت پي سي آئي چينل 0 ڊيٽا حاصل ڪريو منفي پي سي چينل 1 ڊيٽا حاصل ڪريو مثبت پي سي آئي چينل 1 ڊيٽا حاصل ڪريو منفي PCIE چينل 2 ڊيٽا حاصل ڪريو چينل 2 ڊيٽا منتقلي مثبت PCIE چينل 3 ڊيٽا منتقلي منفي PCIE چينل 3 ڊيٽا منتقلي مثبت PCIE چينل 0 ڊيٽا منتقلي منفي PCIE چينل 0 ڊيٽا منتقلي مثبت PCIE چينل 1 ڊيٽا منتقلي منفي PCIE چينل 1 ڊيٽا منتقلي مثبت PCIE چينل 2 ڊيٽا منتقلي مثبت PCIE چينل 2
PCIE حوالو گھڙي مثبت PCIE حوالو گھڙي منفي

www.alinx.com

39/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 3.4: HDMI آئوٽ انٽرفيس
HDMI آئوٽ پٽ انٽرفيس، سلين اميج جي SIL9134 HDMI (DVI) انڪوڊنگ چپ چونڊيو، 1080P@60Hz ٻاھر تائين سپورٽ، 3D آئوٽ پٽ کي سپورٽ ڪريو.
SIL9134 جو IIC ٺاھ جوڙ انٽرفيس پڻ FPGA جي IO سان ڳنڍيل آھي. SIL9134 شروعاتي ۽ FPGA پروگرامنگ پاران ڪنٽرول ڪيو ويو آهي. HDMI آئوٽ پٽ انٽرفيس جو هارڊويئر ڪنيڪشن تصوير 3-4-1 ۾ ڏيکاريل آهي.

شڪل 3-4-1: HDMI آئوٽ پٽ اسڪيميٽڪ

شڪل 3-4-1: ڪيريئر بورڊ تي HDMI آئوٽ

www.alinx.com

40/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

HDMI ان پٽ پن تفويض:
سگنل جو نالو 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] 9134_D[6_D[9134_7] 9134_D[8] 9134_D[9] 9134_D[ 10] 9134_D[11] 9134_D[12] 9134_D[13] 9134_D[14] 9134_D[15] 9134_D[16] 9134_D[17] 9134_D[18] 9134_D[19] 9134_D[20_9134] 21] 9134_ڊي[22]

FPGA پن J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 L16 M18 N18 N18 M19 N20 L20 M21

www.alinx.com

41/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 3.5: HDMI ان پٽ انٽرفيس
HDMI آئوٽ پٽ انٽرفيس، سلين اميج جي SIL9013 HDMI ڊيڪوڊر چپ چونڊيو، 1080P@60Hz ان پٽ تائين سپورٽ ڪريو ۽ مختلف فارميٽ ۾ ڊيٽا آئوٽ پٽ کي سپورٽ ڪريو.
SIL9013 جو IIC ٺاھ جوڙ انٽرفيس FPGA جي IO سان ڳنڍيل آھي. SIL9013 شروعاتي ۽ FPGA پروگرامنگ ذريعي ڪنٽرول ڪيو ويو آهي. HDMI ان پٽ انٽرفيس جو هارڊويئر ڪنيڪشن تصوير 3-5-1 ۾ ڏيکاريل آهي.

شڪل 3-5-1: HDMI ان پٽ اسڪيميٽڪ

شڪل 3-5-2: ڪيريئر بورڊ تي HDMI ان پٽ

www.alinx.com

42/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

HDMI ان پٽ پن تفويض:
سگنل جو نالو 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] 9013_D[6_D[9013_7] 9013_D[8] 9013_D[9] 9013_D[ 10] 9013_D[11] 9013_D[12] 9013_D[13] 9013_D[14] 9013_D[15] 9013_D[16] 9013_D[17] 9013_D[18] 9013_D[19] 9013_D[20_9013] 21] 9013_ڊي[22]

FPG پن نمبر H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
حصو 3.6: SD ڪارڊ سلاٽ
SD ڪارڊ (Secure Digital Memory Card) ھڪ ميموري ڪارڊ آھي جيڪو سيمي ڪنڊڪٽر فليش ميموري جي عمل تي ٻڌل آھي. اهو 1999 ۾ مڪمل ڪيو ويو جاپاني Panasonic جي اڳواڻي ۾ تصور، ۽ شرڪت ڪندڙن Toshiba ۽ SanDisk آمريڪا جي وڏي تحقيق ۽ ترقي ڪئي. 2000 ۾، انهن ڪمپنين کي ايس ڊي ايسوسيئيشن (سيڪيور ڊجيٽل ايسوسيئيشن) شروع ڪيو، جنهن ۾ هڪ مضبوط لائين اپ آهي ۽ وڏي تعداد ۾ وينڊرز کي راغب ڪيو. انهن ۾ شامل آهن IBM، Microsoft، Motorola، NEC، Samsung، ۽ ٻيا. انهن معروف ٺاهيندڙن پاران هلندڙ، SD ڪارڊ صارفين جي ڊجيٽل ڊوائيسز ۾ سڀ کان وڏي پيماني تي استعمال ٿيل ميموري ڪارڊ بڻجي چڪا آهن.
SD ڪارڊ هڪ تمام عام اسٽوريج ڊوائيس آهي. وڌايل SD ڪارڊ SPI موڊ ۽ SD موڊ کي سپورٽ ڪري ٿو. استعمال ٿيل SD ڪارڊ ھڪڙو مائڪرو ايس ڊي ڪارڊ آھي. اسڪيمي ڊاگرام تصوير 3-6-1 ۾ ڏيکاريل آهي.

شڪل 3-6-1: SD ڪارڊ اسڪيمي

www.alinx.com

44/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

شڪل 3-6-2: ڪيريئر بورڊ تي SD ڪارڊ سلاٽ

SD ڪارڊ سلاٽ پن تفويض:
سگنل جو نالو SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

SD موڊ

FPGA پن AB12 AB11 F14 AA13 AB13 Y13 AA14

حصو 3.7: USB کان سيريل پورٽ
AX7203 FPGA ڊولپمينٽ بورڊ ۾ شامل آهي USB-UAR چپ جو Silicon Labs CP2102GM. USB انٽرفيس MINI USB انٽرفيس استعمال ڪري ٿو. اهو USB ڪيبل سان سيريل ڊيٽا ڪميونيڪيشن لاءِ اپر پي سي جي USB پورٽ سان ڳنڍجي سگھي ٿو. USB Uart سرڪٽ ڊيزائن جو اسڪيمي ڊراگرام تصوير 3-7-1 ۾ ڏيکاريل آهي:

www.alinx.com

45/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل شڪل 3-7-1: USB کان سيريل پورٽ اسڪيمي

شڪل 3-7-2: ڪيريئر بورڊ تي USB کان سيريل پورٽ
سيريل پورٽ سگنل لاءِ ٻه LED اشارا (LED3 ۽ LED4) مقرر ڪيا ويا آهن، ۽ PCB تي سلڪس اسڪرين TX ۽ RX آهي، اهو ظاهر ڪري ٿو ته سيريل پورٽ ۾ ڊيٽا ٽرانسميشن يا استقبال آهي، جيئن هيٺ ڏنل شڪل 3-3-3 ۾ ڏيکاريل آهي.

شڪل 3-7-3: سيريل پورٽ ڪميونيڪيشن LED اشارا اسڪيميٽڪ

www.alinx.com

46/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

USB کان سيريل پورٽ پن تفويض:
سگنل جو نالو UART1_RXD UART1_TXD

FPGA پن P20 N15

حصو 3.8: EEPROM 24LC04
AX7013 ڪيريئر بورڊ هڪ EEPROM، ماڊل 24LC04 تي مشتمل آهي، ۽ 4Kbit جي گنجائش آهي (2*256*8bit). اهو ٻن 256-بائيٽ بلاڪ تي مشتمل آهي ۽ IIC بس ذريعي رابطو ڪري ٿو. آن بورڊ EEPROM اهو سکو ته ڪيئن رابطو ڪجي IIC بس سان. EEPROM جو I2C سگنل FPGA پاسي تي BANK14 IO بندرگاهه سان ڳنڍيل آهي. هيٺ ڏنل شڪل 3-8-1 ڏيکاري ٿو EEPROM جي ڊيزائن

شڪل 3-8-1: EEPROM اسڪيمي

شڪل 3-8-2: ڪيريئر بورڊ تي EEPROM

www.alinx.com

47/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

EEPROM پن تفويض
خالص نالو EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA پن F13 E14

حصو 3.9: توسيع هيڊر
ڪيريئر بورڊ ٻن 0.1 انچ جي فاصلي واري معياري 40-پن توسيع بندرگاهن J11 ۽ J13 سان محفوظ آهي، جيڪي ALINX ماڊلز يا صارف پاران ٺهيل خارجي سرڪٽ کي ڳنڍڻ لاءِ استعمال ڪيا ويندا آهن. توسيع پورٽ ۾ 40 سگنل آهن، جن مان 1-چينل 5V پاور سپلائي، 2-چينل 3.3 V پاور سپلائي، 3-چينل گرائونڊ ۽ 34 IOs. FPGA کي ساڙڻ کان بچڻ لاءِ IO کي سڌو سنئون 5V ڊوائيس سان ڳنڍڻ نه ڏيو. جيڪڏھن توھان چاھيو ٿا ڳنڍڻ 5V سامان، توھان کي ڳنڍڻ جي ضرورت آھي ليول ڪنورشن چپ.
هڪ 33 ohm ريزسٽر، FPGA کي خارجي حجم کان بچائڻ لاءِ توسيع پورٽ ۽ FPGA ڪنيڪشن جي وچ ۾ سيريز ۾ ڳنڍيل آهي.tage يا موجوده. توسيع پورٽ جو سرڪٽ (J11) شڪل 3-9-1 ۾ ڏيکاريو ويو آهي.

شڪل 3-9-1: توسيع هيڊر J11 اسڪيميٽ

www.alinx.com

48/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
انگ 3-9-2 تفصيلي J4 توسيع پورٽ ڪيريئر بورڊ تي. توسيع واري بندرگاهه جو Pin1 ۽ Pin2 اڳ ۾ ئي بورڊ تي نشان لڳل آهن.

شڪل 3-9-2: توسيع هيڊر J11 ڪيريئر بورڊ تي

J11 توسيع هيڊر پن اسائنمينٽ

پن نمبر

FPGA پن

پن نمبر

FPGA پن

جي اين ڊي

+5V

پي 16

R17

R16

پي 15

N17

پي 17

U16

تي16

U17

U18

پي 19

R19

V18

V19

U20

V20

AA9

AB10

AA10

AA11

W10

V10

Y12

Y11

W12

W11

AA15

AB15

Y16

AA16

AB16

AB17

W14

Y14

جي اين ڊي

+3.3V

www.alinx.com

49/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

شڪل 3-9-3: توسيع هيڊر J13 اسڪيميٽ
انگ 3-9-4 تفصيلي J13 توسيع پورٽ ڪيريئر بورڊ تي. توسيع واري بندرگاهه جو Pin1 ۽ Pin2 اڳ ۾ ئي بورڊ تي نشان لڳل آهن.

شڪل 3-9-4: توسيع هيڊر J13 ڪيريئر بورڊ تي

J13 توسيع هيڊر پن اسائنمينٽ

پن نمبر

FPGA پن

جي اين ڊي

W16

V17

U15

پن نمبر 2 4 6 8

FPGA پن +5V W15 W17 V15

www.alinx.com

50/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

AB21

AB22

AA21

AA20

AB20

AA19

AA18

AB18

تي20

Y17

W22

W21

تي21

U21

Y21

Y22

W20

W19

Y19

Y18

V22

U22

تي18

R18

R14

پي 14

N13

N14

جي اين ڊي

+3.3V

حصو 3.10: جيTAG انٽرفيس
اي جيTAG انٽرفيس محفوظ آهي AX7203 FPGA ڪيريئر بورڊ تي FPGA پروگرامن يا فرم ویئر کي FLASH ۾ ڊائون لوڊ ڪرڻ لاءِ. گرم پلگنگ جي ڪري FPGA چپ جي نقصان کي روڪڻ لاء، هڪ تحفظ ڊيوڊ J ۾ شامل ڪيو ويو آهي.TAG سگنل کي يقيني بڻائڻ لاءtagسگنل جو اي FPGA چپ جي نقصان کان بچڻ لاء FPGA پاران قبول ڪيل حد جي اندر آهي.

تصوير 3-10-1: جيTAG انٽرفيس اسڪيميٽ

www.alinx.com

51/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
تصوير 3-10-2: جيTAG ڪيريئر بورڊ تي انٽرفيس
محتاط رھو ته گرم ادل بدل نه ڪريو جڏھن JTAG ڪيبل پلگ ۽ unplugged آهي.
حصو 3.11: XADC انٽرفيس (ڊفالٽ طرفان نصب ٿيل نه آهي)
AX7203 ڪيريئر بورڊ ۾ هڪ وڌايل XADC ڪنيڪٽر انٽرفيس آهي، ۽ ڪنيڪٽر هڪ 2 × 8 0.1 انچ پچ ڊبل قطار پن استعمال ڪري ٿو. XADC انٽرفيس 12-Bit 1Msps اينالاگ-ٽو-ڊجيٽل ڪنورٽر جي FPGA تائين ADC مختلف ان پٽ انٽرفيس جا ٽي جوڙا وڌائي ٿو. فرقي انٽرفيس جو هڪ جوڙو FPGA جي وقف ڪيل فرقي اينالاگ ان پٽ چينل VP/VN سان ڳنڍيل آهي، ۽ ٻيا ٻه جوڙا مختلف طور تي معاون اينالاگ ان پٽ چينلز (اينالاگ چينل 0 ۽ اينالاگ چينل 9) سان ڳنڍيل آهن. شڪل 3-11-1 ڏيکاري ٿو هڪ اينٽي الياسنگ فلٽر ٽن مختلف XADC انپٽس لاءِ ٺهيل آهي.

شڪل 3-11-1: اينٽي الياسنگ فلٽر اسڪيميٽڪ

www.alinx.com

52/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

شڪل 3-11-2: XADC ڪنيڪٽر اسڪيميٽڪ

شڪل 3-11-3: XADC ڪنيڪٽر ڪيريئر بورڊ تي

XADC پن تفويض

XADC انٽرفيس

FPGA پن ان پٽ ampروشني

وصف

12 56 910

VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13

چوٽي کان چوٽي 1V FPGA-مخصوص XADC ان پٽ چينل

چوٽي کان چوٽي 1V چوٽي کان چوٽي 1V

FPGA جي مدد سان XADC ان پٽ چينل 9 (عام IO طور استعمال ڪري سگھجي ٿو)
FPGA جي مدد سان XADC ان پٽ چينل 0 (عام IO طور استعمال ڪري سگھجي ٿو)

حصو 3.12: چاٻيون
AX7203 FPGA ڪيريئر بورڊ ٻن يوزر ڪنيز تي مشتمل آهي KEY1~KEY2. سڀئي چابيون FPGA جي عام IO سان ڳنڍيل آهن. مکيه فعال گهٽ آهي. جڏهن چيڪ کي دٻايو ويندو آهي، IO ان پٽ voltagFPGA جو اي گهٽ آهي. جڏهن ڪو به چيڪ نه دٻايو ويندو آهي، IO ان پٽ voltagFPGA جو اي اعلي آهي. مکيه حصي جو سرڪٽ تصوير 3-12-1 ۾ ڏيکاريل آهي.

www.alinx.com

53/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

شڪل 3-12-1: ڪيئي اسڪيميٽڪ

شڪل 3-13-2: ڪيريئر بورڊ تي ٻه ڪنجيون

ڪيز پن اسائنمينٽ
خالص نالو KEY1 KEY2

FPGA پن J21 E13

حصو 3.13: LED لائيٽ
AX7203 FPGA ڪيريئر بورڊ تي ست ڳاڙهي LEDs آهن، جن مان هڪ پاور انڊيڪيٽر (PWR) آهي، ٻه آهن USB Uart ڊيٽا وصول ڪرڻ ۽ منتقل ڪرڻ جا اشارا، ۽ چار آهن صارف LED لائٽون (LED1~LED4). جڏهن بورڊ تي طاقت آهي، پاور اشارو روشن ٿيندو؛ استعمال ڪندڙ LED1 ~ LED4 FPGA جي عام IO سان ڳنڍيل آهن. جڏهن ته IO voltage استعمال ڪندڙ LED سان ڳنڍيو ويو آھي گھٽ سطح تي ترتيب ڏنل آھي، صارف جي LED روشني وڌي ٿي. جڏهن ڳنڍيل IO voltagاي اعلي سطح جي طور تي ترتيب ڏنل آهي، صارف جي ايل اي ڊي کي ختم ڪيو ويندو. جي

www.alinx.com

54/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
استعمال ڪندڙ LEDs هارڊويئر ڪنيڪشن جو اسڪيمي ڊاگرام تصوير 3-13-1 ۾ ڏيکاريل آهي.

شڪل 3-13-1: يوزر ايل اي ڊي اسڪيميٽڪ

شڪل 3-13-2: ڪيريئر بورڊ تي استعمال ڪندڙ LEDs

استعمال ڪندڙ LED لائيٽ جي پن تفويض
سگنل جو نالو LED1 LED2 LED3 LED4

FPGA پن B13 C13 D14 D15

حصو 3.14: بجلي جي فراهمي
پاور ان پٽ voltagاي AX7203 FPGA ڊولپمينٽ بورڊ جو DC12V آهي. ڊولپمينٽ بورڊ پڻ PCIe انٽرفيس مان پاور کي سپورٽ ڪري ٿو ۽ ATX چيسس پاور سپلائي (12V) کان سڌو بجلي جي فراهمي کي سپورٽ ڪري ٿو.

www.alinx.com

55/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل
شڪل 3-14-1: AX7203 FPGA بورڊ لاءِ پاور سپلائي جو طريقو FPGA ڪيريئر بورڊ +12V وال کي بدلائي ٿوtage ۾ +5V، +3.3V، +1.8V ۽ +1.2V چار طرفي پاور سپلائي 4-چينل DC/DC پاور سپلائي چپ MP1482 ذريعي. ان کان علاوه، FPGA ڪيريئر بورڊ تي +5V پاور سپلائي AC7100B FPGA ڪور بورڊ کي انٽر بورڊ ڪنيڪٽر ذريعي بجلي فراهم ڪري ٿي. توسيع تي پاور سپلائي ڊيزائن تصوير 3-14-2 ۾ ڏيکاريل آهي.

شڪل 3-14-2: ڪيريئر بورڊ تي پاور سپلائي اسڪيميٽ

www.alinx.com

56/

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل شڪل 3-14-3: ڪيريئر بورڊ تي پاور سپلائي سرڪٽ

www.alinx.com

57/

دستاويز / وسيلا

ALINX AX7203 FPGA ڊولپمينٽ بورڊ [pdf] استعمال ڪندڙ دستياب
AX7203 FPGA ڊولپمينٽ بورڊ، AX7203، FPGA ڊولپمينٽ بورڊ، ڊولپمينٽ بورڊ، بورڊ

حوالو

استعمال ڪندڙ دستي

AX7203 FPGA ڊولپمينٽ بورڊ

پيداوار جي ڄاڻ

ARTIX-7 FPGA ڊولپمينٽ بورڊ AX7203 يوزر مينوئل

حصو 1: FPGA ڊولپمينٽ بورڊ جو تعارف

حصو 2: AC7200 ڪور بورڊ جو تعارف

پيداوار جي استعمال جون هدايتون

دستاويز / وسيلا

حوالو

تبصرو ڇڏي ڏيو

رد ڪريو جواب