ALINX AX7203 FPGA വികസന ബോർഡ് ഉപയോക്തൃ മാനുവൽ

ഉള്ളടക്കം മറയ്ക്കുക

1 AX7203 FPGA വികസന ബോർഡ്

2 ഉൽപ്പന്ന വിവരം

2.1 ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

2.2 ഭാഗം 1: FPGA വികസന ബോർഡ് ആമുഖം

2.3 ഭാഗം 2: AC7200 കോർ ബോർഡ് ആമുഖം

3 ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

3.1 പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

3.1.1 റഫറൻസുകൾ

3.2 ബന്ധപ്പെട്ട പോസ്റ്റുകൾ

AX7203 FPGA വികസന ബോർഡ്

ഉൽപ്പന്ന വിവരം

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

പതിപ്പ്	റവ 1.2
തീയതി	2023-02-23
റിലീസ് ചെയ്തത്	റേച്ചൽ ഷൗ
വിവരണം	ആദ്യ റിലീസ്

ഭാഗം 1: FPGA വികസന ബോർഡ് ആമുഖം

AX7203 FPGA വികസന ബോർഡ് ഒരു കോർ ബോർഡ് + കാരിയർ ആണ്
സൗകര്യപ്രദമായ ദ്വിതീയ വികസനം അനുവദിക്കുന്ന ബോർഡ് പ്ലാറ്റ്ഫോം
കോർ ബോർഡ് ഉപയോഗിക്കുന്നു. ഇത് ഹൈ-സ്പീഡ് ഇന്റർ ബോർഡ് ഉപയോഗിക്കുന്നു
കോർ ബോർഡിനും കാരിയർ ബോർഡിനും ഇടയിലുള്ള കണക്റ്റർ.

AX7203 കാരിയർ ബോർഡ് വിവിധ പെരിഫറൽ ഇന്റർഫേസുകൾ നൽകുന്നു,
ഉൾപ്പെടെ:

1 PCIex4 ഇന്റർഫേസ്

2 ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസുകൾ
1 HDMI ഔട്ട്പുട്ട് ഇന്റർഫേസ്

1 HDMI ഇൻപുട്ട് ഇന്റർഫേസ്
1 Uart ഇന്റർഫേസ്

1 SD കാർഡ് സ്ലോട്ട്
XADC കണക്റ്റർ ഇന്റർഫേസ് (സ്ഥിരസ്ഥിതിയായി ഇൻസ്റ്റാൾ ചെയ്തിട്ടില്ല)

2-വേ 40-പിൻ വിപുലീകരണ തലക്കെട്ട്
ചില കീകൾ

എൽഇഡി
EEPROM സർക്യൂട്ട്

ഭാഗം 2: AC7200 കോർ ബോർഡ് ആമുഖം

AC7200 കോർ ബോർഡ് XILINX-ന്റെ ARTIX-7 സീരീസ് 200T അടിസ്ഥാനമാക്കിയുള്ളതാണ്
AC7200-2FGG484I. ഇതിന് അനുയോജ്യമായ ഉയർന്ന പ്രകടനമുള്ള കോർ ബോർഡാണിത്
അതിവേഗ ഡാറ്റാ ആശയവിനിമയം, വീഡിയോ ഇമേജ് പ്രോസസ്സിംഗ്, കൂടാതെ
അതിവേഗ ഡാറ്റ ഏറ്റെടുക്കൽ.

AC7200 കോർ ബോർഡിന്റെ പ്രധാന സവിശേഷതകളിൽ ഇവ ഉൾപ്പെടുന്നു:

മൈക്രോണിന്റെ MT41J256M16HA-125 DDR3 ചിപ്പുകളുടെ രണ്ട് കഷണങ്ങൾ
4Gbit ഓരോന്നിന്റെയും ശേഷി, 32-ബിറ്റ് ഡാറ്റാ ബസ് വീതിയും അതുവരെ നൽകുന്നു
FPGA, DDR25 എന്നിവയ്ക്കിടയിൽ 3Gb റീഡ്/റൈറ്റ് ഡാറ്റ ബാൻഡ്‌വിഡ്ത്ത്.
180V ലെവലിന്റെ 3.3 സ്റ്റാൻഡേർഡ് IO പോർട്ടുകൾ

15V ലെവലിന്റെ 1.5 സ്റ്റാൻഡേർഡ് IO പോർട്ടുകൾ
4 ജോഡി GTP ഹൈ-സ്പീഡ് RX/TX ഡിഫറൻഷ്യൽ സിഗ്നലുകൾ

തമ്മിലുള്ള തുല്യ നീളവും ഡിഫറൻഷ്യൽ പ്രോസസ്സിംഗ് റൂട്ടിംഗും
FPGA ചിപ്പും ഇന്റർഫേസും
ഒതുക്കമുള്ള വലിപ്പം 45*55 (മില്ലീമീറ്റർ)

ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

ARTIX-7 FPGA ഡെവലപ്‌മെന്റ് ബോർഡ് AX7203 ഉപയോഗിക്കുന്നതിന്, ഇവ പിന്തുടരുക
ഘട്ടങ്ങൾ:

ഹൈ-സ്പീഡ് ഉപയോഗിച്ച് കോർ ബോർഡും കാരിയർ ബോർഡും ബന്ധിപ്പിക്കുക
ഇന്റർ-ബോർഡ് കണക്റ്റർ.

ആവശ്യമെങ്കിൽ, നൽകിയിരിക്കുന്നത് ഉപയോഗിച്ച് XADC ഇന്റർഫേസ് ഇൻസ്റ്റാൾ ചെയ്യുക
കണക്റ്റർ.
ലഭ്യമായ ഇന്റർഫേസുകളിലേക്ക് ആവശ്യമുള്ള ഏതെങ്കിലും പെരിഫറലുകളെ ബന്ധിപ്പിക്കുക
PCIex4 ഉപകരണങ്ങൾ, Gigabit Ethernet പോലുള്ള കാരിയർ ബോർഡ്
ഉപകരണങ്ങൾ, HDMI ഉപകരണങ്ങൾ, Uart ഉപകരണങ്ങൾ, SD കാർഡുകൾ അല്ലെങ്കിൽ ബാഹ്യ
വിപുലീകരണ തലക്കെട്ടുകൾ.

ഉചിതമായ അധികാരം ഉപയോഗിച്ച് വികസന ബോർഡിൽ അധികാരപ്പെടുത്തുക
വിതരണം.

View Fullscreen

ആർട്ടിക്സ്-7 എഫ്പിജിഎ വികസന ബോർഡ്
AX7203
ഉപയോക്തൃ മാനുവൽ

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
പതിപ്പ് റെക്കോർഡ്

പതിപ്പ് Rev 1.2

തീയതി 2023-02-23

റേച്ചൽ ഷൗ ആണ് പ്രകാശനം ചെയ്തത്

വിവരണം ആദ്യ റിലീസ്

www.alinx.com

2 / 57

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഉള്ളടക്ക പട്ടിക
പതിപ്പ് റെക്കോർഡ് ………………………………………………………………………… 2 ഭാഗം 1: FPGA ഡവലപ്മെന്റ് ബോർഡ് ആമുഖം ……………………………… ……………………. 6 ഭാഗം 2: AC7200 കോർ ബോർഡ് ആമുഖം ……………………………………………..9
ഭാഗം 2.1: FPGA ചിപ്പ് ………………………………………………………………………… 10 ഭാഗം 2.2: സജീവ ഡിഫറൻഷ്യൽ ക്രിസ്റ്റൽ ………………………………………… …………..12 ഭാഗം 2.3: 200Mhz ആക്റ്റീവ് ഡിഫറൻഷ്യൽ ക്ലോക്ക് ………………………………. 12 ഭാഗം 2.4: DDR148.5 DRAM ……………………………………………………………… 13 ഭാഗം 2.5: QSPI ഫ്ലാഷ് ………………………………………… …………………………………3 ഭാഗം 15: കോർ ബോർഡിൽ LED ലൈറ്റ് ……………………………………………… 2.6 ഭാഗം 19: റീസെറ്റ് ബട്ടൺ ……………………………………………………………… 2.7 ഭാഗം 21: ജെTAG ഇന്റർഫേസ് ……………………………………………………………… 23 ഭാഗം 2.10: കോർ ബോർഡിലെ പവർ ഇന്റർഫേസ് …………………………………… 24 ഭാഗം 2.11: ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ ……………………………………………… 25 ഭാഗം 2.12 …………32 ഭാഗം 2.13: സ്ട്രക്ചർ ഡയഗ്രം …………………………………………………….. 33 ഭാഗം 3: കാരിയർ ബോർഡ് ……………………………… ……………………………………………. 34 ഭാഗം 3.1: കാരിയർ ബോർഡ് ആമുഖം …………………………………………… 34 ഭാഗം 3.2: ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസ് ………………………………………… 35 ഭാഗം 3.3: PCIe x4 ഇന്റർഫേസ് ………………………………………………………… 38 ഭാഗം 3.4 : HDMI ഔട്ട്പുട്ട് ഇന്റർഫേസ് ………………………………………… ………….40 ഭാഗം 3.5: HDMI ഇൻപുട്ട് ഇന്റർഫേസ് …………………………………………………… 42 ഭാഗം 3.6: SD കാർഡ് സ്ലോട്ട് ……………………………… ………………………………………… 44 ഭാഗം 3.7: USB മുതൽ സീരിയൽ പോർട്ട് …………………………………………………… 45 ഭാഗം 3.8: EEPROM 24LC04 … …………………………………………………….47 ഭാഗം 3.9: വിപുലീകരണ തലക്കെട്ട് …………………………………………………… 48 ഭാഗം 3.10: ജെTAG ഇന്റർഫേസ് ………………………………………………………………. 51

www.alinx.com

3 / 57

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 3.11: XADC ഇന്റർഫേസ് (സ്ഥിരമായി ഇൻസ്റ്റാൾ ചെയ്തിട്ടില്ല) …………………….. 52 ഭാഗം 3.12: കീകൾ ……………………………………………………………… …………53 ഭാഗം 3.13: എൽഇഡി ലൈറ്റ് ………………………………………………………………………… 54 ഭാഗം 3.14: പവർ സപ്ലൈ ……………………………… …………………………………………55

www.alinx.com

4 / 57

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഈ ARTIX-7 FPGA ഡെവലപ്‌മെന്റ് പ്ലാറ്റ്‌ഫോം (മൊഡ്യൂൾ: AX7203) കോർ ബോർഡ് + കാരിയർ ബോർഡ് മോഡ് സ്വീകരിക്കുന്നു, ഇത് ഉപയോക്താക്കൾക്ക് ദ്വിതീയ വികസനത്തിനായി കോർ ബോർഡ് ഉപയോഗിക്കാൻ സൗകര്യപ്രദമാണ്.
കാരിയർ ബോർഡിന്റെ രൂപകൽപ്പനയിൽ, 1 PCIex4 ഇന്റർഫേസ്, 2 ഗിഗാബൈറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസ്, 1 HDMI ഔട്ട്‌പുട്ട് ഇന്റർഫേസ്, 1 HDMI ഇൻപുട്ട് ഇന്റർഫേസ്, Uart ഇന്റർഫേസ്, SD കാർഡ് സ്ലോട്ട് എന്നിങ്ങനെയുള്ള നിരവധി ഇന്റർഫേസുകൾ ഞങ്ങൾ ഉപയോക്താക്കൾക്കായി വിപുലീകരിച്ചിട്ടുണ്ട്. ഇത് ഉപയോക്താവിന്റെ ആവശ്യകതകൾ നിറവേറ്റുന്നു. PCIe ഹൈ-സ്പീഡ് ഡാറ്റ എക്സ്ചേഞ്ച്, വീഡിയോ ട്രാൻസ്മിഷൻ പ്രോസസ്സിംഗ്, വ്യാവസായിക നിയന്ത്രണം എന്നിവയ്ക്കായി. ഇതൊരു "വെർസറ്റൈൽ" ARTIX-7 FPGA ഡെവലപ്‌മെന്റ് പ്ലാറ്റ്‌ഫോമാണ്. ഇത് അതിവേഗ വീഡിയോ ട്രാൻസ്മിഷൻ, നെറ്റ്‌വർക്കിന്റെയും ഫൈബർ ആശയവിനിമയത്തിന്റെയും ഡാറ്റാ പ്രോസസ്സിംഗിന്റെയും പ്രീ-വാലിഡേഷൻ, പോസ്റ്റ്-ആപ്ലിക്കേഷൻ എന്നിവയ്ക്കുള്ള സാധ്യത നൽകുന്നു. ARTIX-7FPGA വികസനത്തിൽ ഏർപ്പെട്ടിരിക്കുന്ന വിദ്യാർത്ഥികൾക്കും എഞ്ചിനീയർമാർക്കും മറ്റ് ഗ്രൂപ്പുകൾക്കും ഈ ഉൽപ്പന്നം വളരെ അനുയോജ്യമാണ്.

www.alinx.com

5 / 57

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 1: FPGA വികസന ബോർഡ് ആമുഖം
AX7203 FPGA ഡെവലപ്‌മെന്റ് ബോർഡിന്റെ മുഴുവൻ ഘടനയും ഞങ്ങളുടെ സ്ഥിരതയുള്ള കോർ ബോർഡ് + കാരിയർ ബോർഡ് മോഡലിൽ നിന്ന് പാരമ്പര്യമായി ലഭിച്ചതാണ്. കോർ ബോർഡിനും കാരിയർ ബോർഡിനും ഇടയിൽ ഹൈ-സ്പീഡ് ഇന്റർ ബോർഡ് കണക്ടർ ഉപയോഗിക്കുന്നു.
കോർ ബോർഡിൽ പ്രധാനമായും FPGA + 2 DDR3 + QSPI ഫ്ലാഷ് അടങ്ങിയിരിക്കുന്നു, ഇത് എഫ്‌പി‌ജി‌എയുടെ അതിവേഗ ഡാറ്റ പ്രോസസ്സിംഗും സംഭരണവും, എഫ്‌പി‌ജി‌എയ്ക്കും രണ്ട് ഡി‌ഡി‌ആർ 3 കൾക്കും ഇടയിൽ അതിവേഗ ഡാറ്റ റീഡിംഗ്, റൈറ്റിംഗ് എന്നിവയുടെ പ്രവർത്തനങ്ങൾ ഏറ്റെടുക്കുന്നു, ഡാറ്റ ബിറ്റ് വീതി 32 ബിറ്റ് ആണ്, കൂടാതെ മുഴുവൻ സിസ്റ്റത്തിന്റെയും ബാൻഡ്‌വിഡ്ത്ത് 25Gb വരെയാണ്. /s(800M*32bit); രണ്ട് DDR3 കപ്പാസിറ്റികൾ 8Gbit വരെയാണ്, ഇത് ഡാറ്റ പ്രോസസ്സിംഗ് സമയത്ത് ഉയർന്ന ബഫറുകളുടെ ആവശ്യകത നിറവേറ്റുന്നു. തിരഞ്ഞെടുത്ത FPGA, BGA 7 പാക്കേജിലെ XILINX-ന്റെ ARTIX-200 സീരീസിന്റെ XC7A484T ചിപ്പാണ്. XC7A200T-യും DDR3-യും തമ്മിലുള്ള ആശയവിനിമയ ആവൃത്തി 400Mhz-ൽ എത്തുന്നു, ഡാറ്റാ നിരക്ക് 800Mhz ആണ്, ഇത് അതിവേഗ മൾട്ടി-ചാനൽ ഡാറ്റാ പ്രോസസ്സിംഗിന്റെ ആവശ്യങ്ങൾ പൂർണ്ണമായും നിറവേറ്റുന്നു. കൂടാതെ, XC7A200T FPGA-ൽ നാല് GTP ഹൈ-സ്പീഡ് ട്രാൻസ്‌സീവറുകൾ, ഓരോ ചാനലിനും 6.6Gb/s വരെ വേഗതയുണ്ട്, ഇത് ഫൈബർ-ഒപ്‌റ്റിക് കമ്മ്യൂണിക്കേഷനുകൾക്കും PCIe ഡാറ്റാ ആശയവിനിമയങ്ങൾക്കും അനുയോജ്യമാക്കുന്നു.
7203 PCIex1 ഇന്റർഫേസ്, 4 ഗിഗാബൈറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസ്, 2 HDMI ഔട്ട്പുട്ട് ഇന്റർഫേസ്, 1 HDMI ഇൻപുട്ട് ഇന്റർഫേസ്, 1 Uart ഇന്റർഫേസ്, 1 SD കാർഡ് സ്ലോട്ട്, XADC കണക്ടർ ഇന്റർഫേസ്, XADC കണക്ടർ ഇന്റർഫേസ്, 1-2-വേ എന്നിവയുൾപ്പെടെ, AX40 കാരിയർ ബോർഡ് അതിന്റെ സമ്പന്നമായ പെരിഫറൽ ഇന്റർഫേസ് വികസിപ്പിക്കുന്നു. തലക്കെട്ട്, ചില കീകൾ, LED, EEPROM സർക്യൂട്ട്.

www.alinx.com

6 / 57

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ചിത്രം 1-1-1: AX7203-ന്റെ സ്കീമാറ്റിക് ഡയഗ്രം ഈ ഡയഗ്രാമിലൂടെ, AX7203 FPGA ഡെവലപ്‌മെന്റ് ബോർഡ് ഉൾക്കൊള്ളുന്ന ഇന്റർഫേസുകളും പ്രവർത്തനങ്ങളും നിങ്ങൾക്ക് കാണാൻ കഴിയും: Artix-7 FPGA കോർ ബോർഡ്
കോർ ബോർഡിൽ XC7A200T + 8Gb DDR3 + 128Mb QSPI ഫ്ലാഷ് അടങ്ങിയിരിക്കുന്നു. രണ്ട് ഹൈ-പ്രിസിഷൻ Sitime LVDS ഡിഫറൻഷ്യൽ ക്രിസ്റ്റലുകൾ ഉണ്ട്, ഒന്ന് 200MHz ലും മറ്റൊന്ന് 125MHz ലും, FPGA സിസ്റ്റങ്ങൾക്കും GTP മൊഡ്യൂളുകൾക്കും സ്ഥിരതയുള്ള ക്ലോക്ക് ഇൻപുട്ട് നൽകുന്നു. 1-ചാനൽ PCIe x4 ഇന്റർഫേസ് PCI Express 2.0 സ്റ്റാൻഡേർഡ് പിന്തുണയ്ക്കുന്നു, PCIe x4 ഹൈ-സ്പീഡ് ഡാറ്റ ട്രാൻസ്മിഷൻ ഇന്റർഫേസ് നൽകുന്നു, 5GBaud 2-ചാനൽ ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസ് RJ-45 ഇന്റർഫേസ് വരെ സിംഗിൾ ചാനൽ കമ്മ്യൂണിക്കേഷൻ നിരക്ക് Gigabit ഇഥർനെറ്റ് ഇന്റർഫേസ് KRZ9031 ചിപ്പ് ഉപയോഗിക്കുന്നു. ഉപയോക്താക്കൾക്ക് നെറ്റ്‌വർക്ക് ആശയവിനിമയ സേവനങ്ങൾ നൽകുന്നതിന്.

www.alinx.com

7 / 57

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
KSZ9031RNX ചിപ്പ് 10/100/1000 Mbps നെറ്റ്‌വർക്ക് ട്രാൻസ്മിഷൻ നിരക്കുകളെ പിന്തുണയ്ക്കുന്നു; മുഴുവൻ ഡ്യുപ്ലെക്സും അഡാപ്റ്റീവ്. 1-ചാനൽ HDMI ഔട്ട്‌പുട്ട് ഇന്റർഫേസ് Silion ഇമേജിന്റെ SIL9134 HDMI എൻകോഡിംഗ് ചിപ്പ് 1080P@60Hz ഔട്ട്‌പുട്ട് വരെ പിന്തുണയ്‌ക്കാനും 3D ഔട്ട്‌പുട്ടിനെ പിന്തുണയ്‌ക്കാനും തിരഞ്ഞെടുത്തു. 1-ചാനൽ HDMI ഇൻപുട്ട് ഇന്റർഫേസ് Silion ഇമേജിന്റെ SIL9013 HDMI ഡീകോഡർ ചിപ്പ് തിരഞ്ഞെടുത്തു, ഇത് 1080P@60Hz ഇൻപുട്ടിനെ പിന്തുണയ്ക്കുകയും വിവിധ ഫോർമാറ്റുകളിൽ ഡാറ്റ ഔട്ട്പുട്ടിനെ പിന്തുണയ്ക്കുകയും ചെയ്യുന്നു. 1-ചാനൽ Uart മുതൽ USB ഇന്റർഫേസ് 1 Uart-ൽ USB ഇന്റർഫേസ് ഉപയോക്തൃ ഡീബഗ്ഗിംഗിനായി കമ്പ്യൂട്ടറുമായി ആശയവിനിമയം നടത്തുന്നു. സീരിയൽ പോർട്ട് ചിപ്പ് സിലിക്കൺ ലാബ്സ് CP2102GM-ന്റെ USB-UAR ചിപ്പ് ആണ്, കൂടാതെ USB ഇന്റർഫേസ് MINI USB ഇന്റർഫേസ് ആണ്. മൈക്രോ SD കാർഡ് ഹോൾഡർ 1-പോർട്ട് മൈക്രോ SD കാർഡ് ഹോൾഡർ, പിന്തുണ SD മോഡ്, SPI മോഡ് EEPROM ഓൺബോർഡ് ഒരു IIC ഇന്റർഫേസ് EEPROM 24LC04 2-വേ 40-പിൻ എക്സ്പാൻഷൻ പോർട്ട് 2-വേ 40-പിൻ 2.54mm പിച്ച് എക്സ്പാൻഷൻ പോർട്ട് വിവിധ ALINX-ലേക്ക് ബന്ധിപ്പിക്കാൻ കഴിയും മൊഡ്യൂളുകൾ (ബൈനോക്കുലർ ക്യാമറ, TFT LCD സ്ക്രീൻ, ഹൈ-സ്പീഡ് AD മൊഡ്യൂൾ മുതലായവ). വിപുലീകരണ പോർട്ടിൽ 1 ചാനൽ 5V പവർ സപ്ലൈ, 2 ചാനൽ 3.3V പവർ സപ്ലൈ, 3 വേ ഗ്രൗണ്ട്, 34 IOs പോർട്ട് എന്നിവ അടങ്ങിയിരിക്കുന്നു. ജെTAG ഇന്റർഫേസ് എ 10-പിൻ 0.1 ഇഞ്ച് സ്‌പെയ്‌സിംഗ് സ്റ്റാൻഡേർഡ് ജെTAG FPGA പ്രോഗ്രാം ഡൗൺലോഡ് ചെയ്യുന്നതിനും ഡീബഗ്ഗിംഗിനുമുള്ള പോർട്ടുകൾ. കീകൾ 2 കീകൾ; 1 റീസെറ്റ് കീ (കോർ ബോർഡിൽ) LED ലൈറ്റ് 5 ഉപയോക്തൃ LED-കൾ (കോർ ബോർഡിൽ 1 ഉം കാരിയർ ബോർഡിൽ 4 ഉം)

www.alinx.com

8 / 57

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 2: AC7200 കോർ ബോർഡ് ആമുഖം
AC7200 (കോർ ബോർഡ് മോഡൽ, ചുവടെയുള്ളത്) FPGA കോർ ബോർഡ്, ഇത് XILINX-ന്റെ ARTIX-7 സീരീസ് 200T AC7200-2FGG484I അടിസ്ഥാനമാക്കിയുള്ളതാണ്. ഉയർന്ന വേഗതയും ഉയർന്ന ബാൻഡ്‌വിഡ്ത്തും ഉയർന്ന ശേഷിയുമുള്ള ഉയർന്ന പ്രകടനമുള്ള കോർ ബോർഡാണിത്. അതിവേഗ ഡാറ്റാ ആശയവിനിമയം, വീഡിയോ ഇമേജ് പ്രോസസ്സിംഗ്, അതിവേഗ ഡാറ്റ ഏറ്റെടുക്കൽ തുടങ്ങിയവയ്ക്ക് ഇത് അനുയോജ്യമാണ്.
ഈ AC7200 കോർ ബോർഡ് MICRON-ന്റെ MT41J256M16HA-125 DDR3 ചിപ്പിന്റെ രണ്ട് കഷണങ്ങൾ ഉപയോഗിക്കുന്നു, ഓരോ DDR-നും 4Gbit ശേഷിയുണ്ട്; രണ്ട് DDR ചിപ്പുകൾ 32-ബിറ്റ് ഡാറ്റാ ബസ് വീതിയിലേക്ക് സംയോജിപ്പിച്ചിരിക്കുന്നു, കൂടാതെ FPGA-യും DDR3-യും തമ്മിലുള്ള റീഡ്/റൈറ്റ് ഡാറ്റ ബാൻഡ്‌വിഡ്ത്ത് 25Gb വരെയാണ്; അത്തരം ഒരു കോൺഫിഗറേഷന് ഉയർന്ന ബാൻഡ്‌വിഡ്ത്ത് ഡാറ്റ പ്രോസസ്സിംഗിന്റെ ആവശ്യങ്ങൾ നിറവേറ്റാൻ കഴിയും.
AC7200 കോർ ബോർഡ് 180V ലെവലിന്റെ 3.3 സ്റ്റാൻഡേർഡ് IO പോർട്ടുകളും 15V ലെവലിന്റെ 1.5 സ്റ്റാൻഡേർഡ് IO പോർട്ടുകളും 4 ജോഡി GTP ഹൈ സ്പീഡ് RX/TX ഡിഫറൻഷ്യൽ സിഗ്നലുകളും വികസിപ്പിക്കുന്നു. ധാരാളം IO ആവശ്യമുള്ള ഉപയോക്താക്കൾക്ക്, ഈ കോർ ബോർഡ് ഒരു നല്ല തിരഞ്ഞെടുപ്പായിരിക്കും. മാത്രമല്ല, FPGA ചിപ്പിനും ഇന്റർഫേസിനും ഇടയിലുള്ള റൂട്ടിംഗ് തുല്യ നീളവും ഡിഫറൻഷ്യൽ പ്രോസസ്സിംഗും ആണ്, കൂടാതെ കോർ ബോർഡ് വലുപ്പം 45*55 (മില്ലീമീറ്റർ) മാത്രമാണ്, ഇത് ദ്വിതീയ വികസനത്തിന് വളരെ അനുയോജ്യമാണ്.

www.alinx.com

9 / 57

ARTIX-7 FPGA ഡവലപ്മെന്റ് ബോർഡ് AX7203 യൂസർ മാനുവൽ AC7200 കോർ ബോർഡ് (മുൻവശം View)

AC7200 കോർ ബോർഡ് (പിൻഭാഗം View)
ഭാഗം 2.1: FPGA ചിപ്പ്
മുകളിൽ സൂചിപ്പിച്ചതുപോലെ, ഞങ്ങൾ ഉപയോഗിക്കുന്ന FPGA മോഡൽ AC7200-2FGG484I ആണ്, അത് Xilinx-ന്റെ Artix-7 ശ്രേണിയിൽ പെട്ടതാണ്. സ്പീഡ് ഗ്രേഡ് 2 ആണ്, താപനില ഗ്രേഡ് വ്യവസായ ഗ്രേഡ് ആണ്. ഈ മോഡൽ 484 പിന്നുകളുള്ള ഒരു FGG484 പാക്കേജാണ്. Xilinx ARTIX-7 FPGA ചിപ്പ് നാമകരണ നിയമങ്ങൾ താഴെ

ARTIX-7 സീരീസിന്റെ പ്രത്യേക ചിപ്പ് മോഡൽ നിർവ്വചനം

www.alinx.com

10 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

FPGA ചിപ്പ് ബോർഡിലെ FPGA ചിപ്പ് AC7200 ന്റെ പ്രധാന പാരാമീറ്ററുകൾ താഴെ പറയുന്നവയാണ്

ലോജിക് സെല്ലുകളുടെ പേര്
സ്ലൈസുകൾ CLB ഫ്ലിപ്പ്-ഫ്ലോപ്പുകൾ RAMkb DSP സ്ലൈസുകൾ തടയുക
PCIe Gen2 XADC
GTP ട്രാൻസ്‌സിവർ സ്പീഡ് ഗ്രേഡ്
താപനില ഗ്രേഡ്

പ്രത്യേക പാരാമീറ്ററുകൾ 215360 33650 269200 13140 740 1
1 XADC,12bit, 1Mbps AD 4 GTP6.6Gb/s പരമാവധി -2 ഇൻഡസ്ട്രിയൽ

FPGA പവർ സപ്ലൈ സിസ്റ്റം Artix-7 FPGA പവർ സപ്ലൈകൾ V, CCINT V, CCBRAM V, CCAUX VCCO, VMGTAVCC, V എന്നിവയാണ്. MGTAVTT VCCINT എന്നത് FPGA കോർ പവർ സപ്ലൈ പിൻ ആണ്, അത് 1.0V-ലേക്ക് ബന്ധിപ്പിക്കേണ്ടതുണ്ട്; VCCBRAM എന്നത് FPGA ബ്ലോക്ക് റാമിന്റെ പവർ സപ്ലൈ പിൻ ആണ്, 1.0V-ലേക്ക് ബന്ധിപ്പിക്കുക; VCCAUX എന്നത് FPGA ഓക്സിലറി പവർ സപ്ലൈ പിൻ ആണ്, 1.8V ബന്ധിപ്പിക്കുക; VCCO ആണ് വാല്യംtagഇ യുടെ

www.alinx.com

11 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
BANK0, BANK13~16, BANK34~35 ഉൾപ്പെടെ FPGA-യുടെ ഓരോ ബാങ്കും. AC7200 FPGA കോർ ബോർഡിൽ, BANK34, BANK35 എന്നിവ DDR3-ലേക്ക് ബന്ധിപ്പിക്കേണ്ടതുണ്ട്.tagബാങ്കിന്റെ ഇ കണക്ഷൻ 1.5V ആണ്, വോളിയംtagമറ്റ് ബാങ്കിന്റെ ഇ 3.3V ആണ്. BANK15-ന്റെയും BANK16-ന്റെയും VCCO, LDO ആണ് പവർ ചെയ്യുന്നത്, LDO ചിപ്പ് മാറ്റിസ്ഥാപിച്ച് ഇത് മാറ്റാവുന്നതാണ്. VMGTAVCC ആണ് വിതരണ വോള്യംtag1.0V-ലേക്ക് ബന്ധിപ്പിച്ചിരിക്കുന്ന FPGA ആന്തരിക GTP ട്രാൻസ്‌സീവറിന്റെ ഇ; VMGTAVTT ആണ് അവസാനിപ്പിക്കൽ വോളിയംtag1.2V-ലേക്ക് കണക്‌റ്റ് ചെയ്‌തിരിക്കുന്ന GTP ട്രാൻസ്‌സീവറിന്റെ ഇ.
Artix-7 FPGA സിസ്റ്റത്തിന് പവർ-അപ്പ് സീക്വൻസ് VCCINT, തുടർന്ന് VCCBRAM, തുടർന്ന് VCCAUX, ഒടുവിൽ VCCO എന്നിവ പവർ ചെയ്യേണ്ടതുണ്ട്. VCCINT-നും VCCBRAM-നും ഒരേ വോള്യം ഉണ്ടെങ്കിൽtagഇ, അവ ഒരേ സമയം പവർ അപ്പ് ചെയ്യാൻ കഴിയും. അധികാരത്തിന്റെ ക്രമം outages വിപരീതമാണ്. GTP ട്രാൻസ്‌സീവറിന്റെ പവർ-അപ്പ് സീക്വൻസ് VCCINT, തുടർന്ന് VMGTAVCC, തുടർന്ന് VMGTAVTT എന്നിവയാണ്. VCCINT, VMGTAVCC എന്നിവയ്ക്ക് ഒരേ വോള്യം ഉണ്ടെങ്കിൽtagഇ, അവ ഒരേ സമയം പവർ അപ്പ് ചെയ്യാൻ കഴിയും. പവർ-ഓഫ് സീക്വൻസ്, പവർ-ഓൺ സീക്വൻസിൻറെ വിപരീതമാണ്.
ഭാഗം 2.2: സജീവ ഡിഫറൻഷ്യൽ ക്രിസ്റ്റൽ
AC7200 കോർ ബോർഡിൽ രണ്ട് Sitime ആക്റ്റീവ് ഡിഫറൻഷ്യൽ ക്രിസ്റ്റലുകൾ സജ്ജീകരിച്ചിരിക്കുന്നു, ഒന്ന് 200MHz ആണ്, മോഡൽ SiT9102-200.00MHz ആണ്, FPGA-നുള്ള സിസ്റ്റം പ്രധാന ക്ലോക്ക്, DDR3 കൺട്രോൾ ക്ലോക്ക് സൃഷ്ടിക്കാൻ ഉപയോഗിക്കുന്നു; മറ്റൊന്ന് 125MHz ആണ്, മോഡൽ SiT9102 -125MHz ആണ്, GTP ട്രാൻസ്‌സീവറുകൾക്കുള്ള റഫറൻസ് ക്ലോക്ക് ഇൻപുട്ട്.
ഭാഗം 2.3: 200Mhz സജീവ ഡിഫറൻഷ്യൽ ക്ലോക്ക്
ചിത്രം 1-3 ലെ G1 എന്നത് ഡെവലപ്‌മെന്റ് ബോർഡ് സിസ്റ്റം ക്ലോക്ക് ഉറവിടം നൽകുന്ന 200M സജീവ ഡിഫറൻഷ്യൽ ക്രിസ്റ്റലാണ്. ക്രിസ്റ്റൽ ഔട്ട്‌പുട്ട് FPGA-യുടെ BANK34 ഗ്ലോബൽ ക്ലോക്ക് പിൻ MRCC (R4, T4) യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. ഈ 200Mhz ഡിഫറൻഷ്യൽ ക്ലോക്ക് FPGA-യിൽ ഉപയോക്തൃ ലോജിക്ക് പ്രവർത്തിപ്പിക്കാൻ ഉപയോഗിക്കാം. വ്യത്യസ്‌ത ആവൃത്തികളുടെ ക്ലോക്കുകൾ സൃഷ്‌ടിക്കാൻ ഉപയോക്താക്കൾക്ക് എഫ്‌പി‌ജി‌എയ്ക്കുള്ളിൽ പി‌എൽ‌എൽ-കളും ഡി‌സി‌എമ്മുകളും കോൺഫിഗർ ചെയ്യാനാകും.

www.alinx.com

12 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

200Mhz ആക്ടീവ് ഡിഫറൻഷ്യൽ ക്രിസ്റ്റൽ സ്കീമാറ്റിക്

കോർ ബോർഡിൽ 200Mhz സജീവ ഡിഫറൻഷ്യൽ ക്രിസ്റ്റൽ

200Mhz ഡിഫറൻഷ്യൽ ക്ലോക്ക് പിൻ അസൈൻമെന്റ്
സിഗ്നൽ നാമം SYS_CLK_P SYS_CLK_N

FPGA പിൻ R4 T4

ഭാഗം 2.4: 148.5Mhz സജീവ ഡിഫറൻഷ്യൽ ക്രിസ്റ്റൽ
G2 എന്നത് 148.5Mhz ആക്ടീവ് ഡിഫറൻഷ്യൽ ക്രിസ്റ്റലാണ്, ഇത് FPGA-യ്ക്കുള്ളിലെ GTP മൊഡ്യൂളിന് നൽകിയിരിക്കുന്ന റഫറൻസ് ഇൻപുട്ട് ക്ലോക്ക് ആണ്. ക്രിസ്റ്റൽ ഔട്ട്‌പുട്ട് FPGA-യുടെ GTP BANK216 ക്ലോക്ക് പിന്നുകളായ MGTREFCLK0P (F6), MGTREFCLK0N (E6) എന്നിവയുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു.

www.alinx.com

13 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

148.5Mhz ആക്ടീവ് ഡിഫറൻഷ്യൽ ക്രിസ്റ്റൽ സ്കീമാറ്റിക്

കോർ ബോർഡിൽ 1148.5Mhz സജീവ ഡിഫറൻഷ്യൽ ക്രിസ്റ്റൽ

125Mhz ഡിഫറൻഷ്യൽ ക്ലോക്ക് പിൻ അസൈൻമെന്റ്

നെറ്റ് പേര്

FPGA പിൻ

MGT_CLK0_P

MGT_CLK0_N

www.alinx.com

14 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ഭാഗം 2.5: DDR3 DRAM

FPGA കോർ ബോർഡ് AC7200-ൽ രണ്ട് മൈക്രോൺ 4Gbit (512MB) DDR3 ചിപ്പുകൾ സജ്ജീകരിച്ചിരിക്കുന്നു, മോഡൽ MT41J256M16HA-125 (MT41K256M16HA-125 ന് അനുയോജ്യം). DDR3 SDRAM-ന് പരമാവധി പ്രവർത്തന വേഗത 800MHz ആണ് (ഡാറ്റ നിരക്ക് 1600Mbps). DDR3 മെമ്മറി സിസ്റ്റം FPGA-യുടെ BANK 34, BANK35 എന്നിവയുടെ മെമ്മറി ഇന്റർഫേസുമായി നേരിട്ട് ബന്ധിപ്പിച്ചിരിക്കുന്നു. DDR3 SDRAM-ന്റെ നിർദ്ദിഷ്ട കോൺഫിഗറേഷൻ പട്ടിക 4-1-ൽ കാണിച്ചിരിക്കുന്നു.

ബിറ്റ് നമ്പർ U5,U6

ചിപ്പ് മോഡൽ MT41J256M16HA-125

ശേഷി 256M x 16ബിറ്റ്

ഫാക്ടറി മൈക്രോൺ

DDR3 SDRAM കോൺഫിഗറേഷൻ

DDR3-ന്റെ ഹാർഡ്‌വെയർ രൂപകൽപ്പനയ്ക്ക് സിഗ്നൽ സമഗ്രതയുടെ കർശനമായ പരിഗണന ആവശ്യമാണ്. DDR3 ന്റെ ഉയർന്ന വേഗതയും സുസ്ഥിരവുമായ പ്രവർത്തനം ഉറപ്പാക്കാൻ സർക്യൂട്ട് ഡിസൈനിലും PCB ഡിസൈനിലും പൊരുത്തപ്പെടുന്ന റെസിസ്റ്റർ/ടെർമിനൽ റെസിസ്റ്റൻസ്, ട്രെയ്സ് ഇം‌പെഡൻസ് നിയന്ത്രണം, ട്രെയ്‌സ് ലെങ്ത് കൺട്രോൾ എന്നിവ ഞങ്ങൾ പൂർണ്ണമായി പരിഗണിച്ചു.

DDR3 DRAM സ്കീമാറ്റിക്

www.alinx.com

15 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

കോർ ബോർഡിലെ DDR3

DDR3 DRAM പിൻ അസൈൻമെന്റ്:

നെറ്റ് പേര്

FPGA പിൻ പേര്

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

DDR3_DQ [7]

IO_L4P_T0_35

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

DDR3_DQ [16]

IO_L18N_T2_35

DDR3_DQ [17]

IO_L16P_T2_35

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

DDR3_DQ [19]

IO_L17N_T2_35

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

DDR3_DQ [21]

IO_L17P_T2_35

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

DDR3_DQ [23]

IO_L18P_T2_35

DDR3_DQ [24]

IO_L20N_T3_35

DDR3_DQ [25]

IO_L19P_T3_35

DDR3_DQ [26]

IO_L20P_T3_35

DDR3_DQ [27]

IO_L22N_T3_35

DDR3_DQ [28]

IO_L23P_T3_35

DDR3_DQ [29]

IO_L24N_T3_35

DDR3_DQ [30]

IO_L24P_T3_35

DDR3_DQ [31]

IO_L22P_T3_35

DDR3_DM0

IO_L4N_T0_35

DDR3_DM1

IO_L8N_T1_AD14N_35

DDR3_DM2

IO_L16N_T2_35

DDR3_DM3

IO_L23N_T3_35

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

www.alinx.com

17 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BAD[0] DDR3_BAD[1_D3] R2_RAS DDR3_CAS DDR0_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ഭാഗം 2.6: QSPI ഫ്ലാഷ്

FPGA കോർ ബോർഡ് AC7200 ഒരു 128MBit QSPI ഫ്ലാഷ് കൊണ്ട് സജ്ജീകരിച്ചിരിക്കുന്നു, കൂടാതെ മോഡൽ W25Q256FVEI ആണ്, ഇത് 3.3V CMOS വോളിയം ഉപയോഗിക്കുന്നു.tagഇ സ്റ്റാൻഡേർഡ്. QSPI ഫ്ലാഷിന്റെ അസ്ഥിര സ്വഭാവം കാരണം, സിസ്റ്റത്തിന്റെ ബൂട്ട് ഇമേജ് സംഭരിക്കുന്നതിന് സിസ്റ്റത്തിനുള്ള ഒരു ബൂട്ട് ഉപകരണമായി ഇത് ഉപയോഗിക്കാം. ഈ ചിത്രങ്ങളിൽ പ്രധാനമായും FPGA ബിറ്റ് ഉൾപ്പെടുന്നു files, ARM ആപ്ലിക്കേഷൻ കോഡ്, കോർ ആപ്ലിക്കേഷൻ കോഡ്, മറ്റ് ഉപയോക്തൃ ഡാറ്റ fileഎസ്. QSPI ഫ്ലാഷിന്റെ നിർദ്ദിഷ്ട മോഡലുകളും അനുബന്ധ പാരാമീറ്ററുകളും കാണിച്ചിരിക്കുന്നു.

സ്ഥാനം U8

മോഡൽ N25Q128

ശേഷി 128M ബിറ്റ്

ഫാക്ടറി ന്യൂമോണിക്സ്

QSPI ഫ്ലാഷ് സ്പെസിഫിക്കേഷൻ
FPGA ചിപ്പിന്റെ BANK0, BANK14 എന്നിവയുടെ സമർപ്പിത പിന്നുകളിലേക്ക് QSPI ഫ്ലാഷ് ബന്ധിപ്പിച്ചിരിക്കുന്നു. ക്ലോക്ക് പിൻ BANK0-ന്റെ CCLK0-ലേക്ക് കണക്‌റ്റ് ചെയ്‌തിരിക്കുന്നു, കൂടാതെ മറ്റ് ഡാറ്റയും ചിപ്പ് തിരഞ്ഞെടുത്ത സിഗ്നലുകളും യഥാക്രമം BANK00-ന്റെ D03~D14, FCS പിന്നുകളിലേക്ക് ബന്ധിപ്പിച്ചിരിക്കുന്നു. QSPI ഫ്ലാഷിന്റെ ഹാർഡ്‌വെയർ കണക്ഷൻ കാണിക്കുന്നു.

QSPI ഫ്ലാഷ് സ്കീമാറ്റിക് QSPI ഫ്ലാഷ് പിൻ അസൈൻമെന്റുകൾ:

www.alinx.com

19 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

മൊത്തം പേര് QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA പിൻ പേര് CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

കോർ ബോർഡിൽ ക്യു.എസ്.പി.ഐ

www.alinx.com

20 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 2.7: കോർ ബോർഡിൽ LED ലൈറ്റ്
AC3 FPGA കോർ ബോർഡിൽ 7200 ചുവന്ന LED ലൈറ്റുകൾ ഉണ്ട്, അതിലൊന്ന് പവർ ഇൻഡിക്കേറ്റർ ലൈറ്റ് (PWR), ഒന്ന് കോൺഫിഗറേഷൻ LED ലൈറ്റ് (DONE), ഒന്ന് യൂസർ LED ലൈറ്റ്. കോർ ബോർഡ് പവർ ചെയ്യുമ്പോൾ, പവർ ഇൻഡിക്കേറ്റർ പ്രകാശിക്കും; FPGA കോൺഫിഗർ ചെയ്യുമ്പോൾ, കോൺഫിഗറേഷൻ LED പ്രകാശിക്കും. ഉപയോക്തൃ LED ലൈറ്റ് BANK34-ന്റെ IO-യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു, പ്രോഗ്രാം വഴി ഉപയോക്താവിന് ലൈറ്റ് ഓണും ഓഫും നിയന്ത്രിക്കാനാകും. എപ്പോൾ ഐഒ വോള്യംtagഉപയോക്തൃ എൽഇഡിയുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നത് ഉയർന്നതാണ്, ഉപയോക്തൃ എൽഇഡി ഓഫാണ്. കണക്ഷൻ ഐഒ വോള്യംtage കുറവാണ്, ഉപയോക്താവ് LED പ്രകാശിക്കും. LED ലൈറ്റ് ഹാർഡ്‌വെയർ കണക്ഷന്റെ സ്കീമാറ്റിക് ഡയഗ്രം കാണിച്ചിരിക്കുന്നു:

കോർ ബോർഡിൽ LED ലൈറ്റുകൾ സ്കീമാറ്റിക്

കോർ ബോർഡിലെ എൽഇഡി ലൈറ്റുകൾ ഉപയോക്തൃ LED-കളുടെ പിൻ അസൈൻമെന്റ്

സിഗ്നൽ പേര് LED1

FPGA പിൻ നാമം IO_L15N_T2_DQS_34

FPGA പിൻ നമ്പർ W5

വിവരണം ഉപയോക്തൃ LED

www.alinx.com

21 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 2.8: റീസെറ്റ് ബട്ടൺ
AC7200 FPGA കോർ ബോർഡിൽ ഒരു റീസെറ്റ് ബട്ടൺ ഉണ്ട്. FPGA ചിപ്പിന്റെ BANK34-ന്റെ സാധാരണ IO-ലേക്ക് റീസെറ്റ് ബട്ടൺ ബന്ധിപ്പിച്ചിരിക്കുന്നു. FPGA പ്രോഗ്രാം ആരംഭിക്കാൻ ഉപയോക്താവിന് ഈ റീസെറ്റ് ബട്ടൺ ഉപയോഗിക്കാം. ഡിസൈനിൽ ബട്ടൺ അമർത്തുമ്പോൾ, സിഗ്നൽ വോള്യംtagIO-ലേക്കുള്ള ഇ ഇൻപുട്ട് കുറവാണ്, റീസെറ്റ് സിഗ്നൽ സാധുവാണ്; ബട്ടൺ അമർത്താത്തപ്പോൾ, IO-ലേക്കുള്ള സിഗ്നൽ ഇൻപുട്ട് ഉയർന്നതാണ്. റീസെറ്റ് ബട്ടൺ കണക്ഷന്റെ സ്കീമാറ്റിക് ഡയഗ്രം കാണിച്ചിരിക്കുന്നു:

ബട്ടൺ സ്കീമാറ്റിക് പുനഃസജ്ജമാക്കുക

കോർ ബോർഡിലെ റീസെറ്റ് ബട്ടൺ റീസെറ്റ് ബട്ടൺ പിൻ അസൈൻമെന്റ്

സിഗ്നൽ പേര് RESET_N

ZYNQ പിൻ നാമം IO_L17N_T2_34

ZYNQ പിൻ നമ്പർ T6

വിവരണം FPGA സിസ്റ്റം റീസെറ്റ്

www.alinx.com

22 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 2.9: ജെTAG ഇൻ്റർഫേസ്
ജെTAG ടെസ്റ്റ് സോക്കറ്റ് J1, AC7200 കോർ ബോർഡിൽ ജെTAG കോർ ബോർഡ് മാത്രം ഉപയോഗിക്കുമ്പോൾ ഡൗൺലോഡ് ചെയ്ത് ഡീബഗ്ഗിംഗ് ചെയ്യുക. ജെയുടെ സ്കീമാറ്റിക് ഭാഗമാണ് ചിത്രംTAG TMS, TDI, TDO, TCK എന്നിവ ഉൾപ്പെടുന്ന പോർട്ട്. , GND, +3.3V ഈ ആറ് സിഗ്നലുകൾ.

JTAG ഇന്റർഫേസ് സ്കീമാറ്റിക് ജെTAG AC1 FPGA കോർ ബോർഡിലെ ഇന്റർഫേസ് J7200 6-പിൻ 2.54mm പിച്ച് സിംഗിൾ-വരി ടെസ്റ്റ് ഹോൾ ഉപയോഗിക്കുന്നു. നിങ്ങൾക്ക് ഉപയോഗിക്കണമെങ്കിൽ ജെTAG കോർ ബോർഡിൽ ഡീബഗ് ചെയ്യുന്നതിനുള്ള കണക്ഷൻ, നിങ്ങൾ 6-പിൻ സിംഗിൾ-വരി പിൻ ഹെഡർ സോൾഡർ ചെയ്യേണ്ടതുണ്ട്. ജെ കാണിക്കുന്നുTAG AC1 FPGA കോർ ബോർഡിലെ ഇന്റർഫേസ് J7200.
JTAG കോർ ബോർഡിലെ ഇന്റർഫേസ്

www.alinx.com

23 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 2.10: കോർ ബോർഡിലെ പവർ ഇന്റർഫേസ്
AC7200 FPGA കോർ ബോർഡ് ഒറ്റയ്ക്ക് പ്രവർത്തിക്കുന്നതിന്, കോർ ബോർഡ് 2PIN പവർ ഇന്റർഫേസ് (J3) ഉപയോഗിച്ച് റിസർവ് ചെയ്തിരിക്കുന്നു. 2PIN പവർ ഇന്റർഫേസ് (J3) വഴി ഉപയോക്താവ് കോർ ബോർഡിലേക്ക് പവർ നൽകുമ്പോൾ, അത് കാരിയർ ബോർഡ് വഴി പവർ ചെയ്യാൻ കഴിയില്ല. അല്ലെങ്കിൽ, നിലവിലെ വൈരുദ്ധ്യം ഉണ്ടാകാം.
കോർ ബോർഡിലെ പവർ ഇന്റർഫേസ്

www.alinx.com

24 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 2.11: ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ
കോർ ബോർഡിൽ ആകെ നാല് ഹൈ-സ്പീഡ് ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ ഉണ്ട്. കാരിയർ ബോർഡുമായി ബന്ധിപ്പിക്കുന്നതിന് കോർ ബോർഡ് നാല് 80-പിൻ ഇന്റർ-ബോർഡ് കണക്ടറുകൾ ഉപയോഗിക്കുന്നു. FPGA-യുടെ IO പോർട്ട് ഡിഫറൻഷ്യൽ റൂട്ടിംഗ് വഴി നാല് കണക്റ്ററുകളുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. കണക്ടറുകളുടെ പിൻ സ്‌പെയ്‌സിംഗ് 0.5 മില്ലീമീറ്ററാണ്, ഹൈ-സ്പീഡ് ഡാറ്റാ ആശയവിനിമയത്തിനായി കാരിയർ ബോർഡിലെ കണക്റ്ററുകളിലേക്ക് ബോർഡിലേക്ക് തിരുകുക.
കോർ ബോർഡിൽ ആകെ നാല് ഹൈ-സ്പീഡ് ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ ഉണ്ട്. കാരിയർ ബോർഡുമായി ബന്ധിപ്പിക്കുന്നതിന് കോർ ബോർഡ് നാല് 80-പിൻ ഇന്റർ-ബോർഡ് കണക്ടറുകൾ ഉപയോഗിക്കുന്നു. FPGA-യുടെ IO പോർട്ട് ഡിഫറൻഷ്യൽ റൂട്ടിംഗ് വഴി നാല് കണക്റ്ററുകളുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. കണക്ടറുകളുടെ പിൻ സ്‌പെയ്‌സിംഗ് 0.5 മില്ലീമീറ്ററാണ്, ഹൈ-സ്പീഡ് ഡാറ്റാ ആശയവിനിമയത്തിനായി കാരിയർ ബോർഡിലെ കണക്റ്ററുകളിലേക്ക് ബോർഡിലേക്ക് തിരുകുക.

ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ CON1 കണക്റ്റുചെയ്യാൻ ഉപയോഗിക്കുന്ന 80-പിൻ ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ CON1
VCCIN പവർ സപ്ലൈയും (+5V) കാരിയർ ബോർഡിലെ ഗ്രൗണ്ടും ഉപയോഗിച്ച്, FPGA-യുടെ സാധാരണ IO-കൾ വിപുലീകരിക്കുക. CON15 ന്റെ 1 പിന്നുകൾ BANK34-ന്റെ IO പോർട്ടുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു എന്നത് ഇവിടെ ശ്രദ്ധിക്കേണ്ടതാണ്, കാരണം BANK34 കണക്ഷൻ DDR3-ലേക്ക് ബന്ധിപ്പിച്ചിരിക്കുന്നു. അതിനാൽ, വാല്യംtagഈ BANK34-ന്റെ എല്ലാ IO-കളുടെയും e നിലവാരം 1.5V ആണ്. ബോർഡ് കണക്ടറുകളിലേക്കുള്ള ബോർഡിന്റെ പിൻ അസൈൻമെന്റ് CON1

CON1 പിൻ PIN1 PIN3 PIN5 PIN7 PIN9

സിഗ്നൽ നാമം
VCCIN VCCIN VCCIN VCCIN GND

FPGA പിൻ വോളിയംtagഇ ലെവൽ

–

+5V

–

+5V

–

+5V

–

+5V

–

ഗ്രൗണ്ട്

CON1 പിൻ PIN2 PIN4 PIN6 PIN8 PIN10

സിഗ്നൽ നാമം
VCCIN VCCIN VCCIN VCCIN
ജിഎൻഡി

FPGA പിൻ വോളിയംtagഇ ലെവൽ

–

+5V

–

+5V

–

+5V

–

+5V

–

ഗ്രൗണ്ട്

www.alinx.com

25 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 63

NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_L18_N B34_L19 XADC_VN XADC_VP NC NC GND B34_L19_N B16_L1_P B16_L1_N B16_L4_P GND B16_L4_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 1.5V 1.5V ഗ്രൗണ്ട് 1.5V 1.5V 1.5V 1.5V ഗ്രൗണ്ട് ADC ADC ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V GV

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 64

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N B34_L21_P34 B21_L34_N GND NC B22_L34 B22_L34_P B25_L34_N GND NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 1.5V 1.5V ഗ്രൗണ്ട് 1.5V 1.5V 1.5V 1.5V ഗ്രൗണ്ട്

1.5V

–

ഗ്രൗണ്ട്

–

ഗ്രൗണ്ട്

–

www.alinx.com

26 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ CON2 80-പിൻ സ്ത്രീ കണക്ഷൻ ഹെഡർ CON2 സാധാരണ വർദ്ധിപ്പിക്കാൻ ഉപയോഗിക്കുന്നു
FPGA-യുടെ BANK13, BANK14 എന്നിവയുടെ IO. വോള്യംtagരണ്ട് ബാങ്കുകളുടെയും ഇ നിലവാരം 3.3V ആണ്. ബോർഡ് കണക്ടറുകളിലേക്കുള്ള ബോർഡിന്റെ പിൻ അസൈൻമെന്റ് CON2

CON1 പിൻ

സിഗ്നൽ നാമം

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

പിൻ 9

ജിഎൻഡി

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

പിൻ 19

ജിഎൻഡി

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

പിൻ 29

ജിഎൻഡി

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

പിൻ 39

ജിഎൻഡി

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA പിൻ W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

വാല്യംtage ലെവൽ 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V ഗ്രൗണ്ട് 3.3V

CON1 പിൻ PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48

സിഗ്നൽ നാമം
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGA പിൻ വോളിയംtage

ലെവൽ

V17

3.3V

W17

3.3V

U15

3.3V

V15

3.3V

–

ഗ്രൗണ്ട്

AB21

3.3V

AB22

3.3V

AA21

3.3V

AA20

3.3V

–

ഗ്രൗണ്ട്

AB20

3.3V

AA19

3.3V

AA18

3.3V

AB18

3.3V

–

ഗ്രൗണ്ട്

T20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

ഗ്രൗണ്ട്

T21

3.3V

U21

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

27 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V 3.3V

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V 3.3V

ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ CON3 യുടെ സാധാരണ IO വിപുലീകരിക്കാൻ 80-പിൻ കണക്റ്റർ CON3 ഉപയോഗിക്കുന്നു
FPGA-യുടെ BANK15, BANK16. കൂടാതെ, നാല് ജെTAG സിഗ്നലുകളും CON3 കണക്റ്റർ വഴി കാരിയർ ബോർഡുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. വോള്യംtagBANK15, BANK16 എന്നിവയുടെ e മാനദണ്ഡങ്ങൾ ഒരു LDO ചിപ്പ് വഴി ക്രമീകരിക്കാൻ കഴിയും. സ്ഥിരമായി ഇൻസ്റ്റാൾ ചെയ്ത LDO 3.3V ആണ്. നിങ്ങൾക്ക് മറ്റ് സ്റ്റാൻഡേർഡ് ലെവലുകൾ ഔട്ട്പുട്ട് ചെയ്യണമെങ്കിൽ, അനുയോജ്യമായ ഒരു LDO ഉപയോഗിച്ച് നിങ്ങൾക്ക് അത് മാറ്റിസ്ഥാപിക്കാം. ബോർഡ് കണക്ടറുകളിലേക്ക് ബോർഡിന്റെ പിൻ അസൈൻമെന്റ് CON3

CON1 പിൻ PIN1 PIN3 PIN5 PIN7

സിഗ്നൽ നാമം
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA പിൻ J16 F15 G17 G18

വാല്യംtagഇ ലെവൽ

CON1 പിൻ

3.3V പിൻ2

3.3V പിൻ4

3.3V പിൻ6

3.3V

പിൻ 8

സിഗ്നൽ നാമം
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGA പിൻ വോളിയംtagഇ ലെവൽ

M17

3.3V

F21

3.3V

A21

3.3V

B21

3.3V

www.alinx.com

28 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 63 പിൻ 65

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 64 പിൻ 66

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V

www.alinx.com

29 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

PIN73 B15_L24_N

M16

3.3V

PIN74 B15_L16_N

L18

3.3V

പിൻ 75

–

പിൻ 76

–

PIN77 FPGA_TCK

V12

3.3V

പിൻ 78

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

U13

3.3V

PIN80 FPGA_TMS

T13

3.3V

ബോർഡ് ടു ബോർഡ് കണക്ടറുകൾ CON4 സാധാരണ IO, GTP എന്നിവ വിപുലീകരിക്കാൻ 80-പിൻ കണക്റ്റർ CON4 ഉപയോഗിക്കുന്നു
FPGA BANK16-ന്റെ അതിവേഗ ഡാറ്റയും ക്ലോക്ക് സിഗ്നലുകളും. വോള്യംtagBANK16-ന്റെ IO പോർട്ടിന്റെ ഇ നിലവാരം ഒരു LDO ചിപ്പ് ഉപയോഗിച്ച് ക്രമീകരിക്കാവുന്നതാണ്. സ്ഥിരമായി ഇൻസ്റ്റാൾ ചെയ്ത LDO 3.3V ആണ്. ഉപയോക്താവിന് മറ്റ് സ്റ്റാൻഡേർഡ് ലെവലുകൾ ഔട്ട്‌പുട്ട് ചെയ്യാൻ താൽപ്പര്യമുണ്ടെങ്കിൽ, അത് അനുയോജ്യമായ ഒരു LDO ഉപയോഗിച്ച് മാറ്റിസ്ഥാപിക്കാം. GTP-യുടെ ഹൈ-സ്പീഡ് ഡാറ്റയും ക്ലോക്ക് സിഗ്നലുകളും കോർ ബോർഡിൽ കർശനമായി വ്യത്യാസപ്പെട്ടിരിക്കുന്നു. ഡാറ്റ ലൈനുകളുടെ നീളം തുല്യമാണ് കൂടാതെ സിഗ്നൽ ഇടപെടൽ തടയുന്നതിന് ഒരു നിശ്ചിത ഇടവേളയിൽ സൂക്ഷിക്കുന്നു. ബോർഡ് കണക്ടറുകളിലേക്കുള്ള ബോർഡിന്റെ പിൻ അസൈൻമെന്റ് CON4

CON1 പിൻ PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29

സിഗ്നൽ നാമം
NC NC

FPGA പിൻ വോളിയംtagഇ ലെവൽ -
–

CON1 പിൻ NC NC

–

ജിഎൻഡി എൻസി

–

ഗ്രൗണ്ട് PIN10

–

പിൻ 12

–

പിൻ 14

ജിഎൻഡി

–

ഗ്രൗണ്ട് PIN16

MGT_TX3_P

D7 ഡിഫറൻഷ്യൽ PIN18

MGT_TX3_N

C7 ഡിഫറൻഷ്യൽ PIN20

ജിഎൻഡി

–

ഗ്രൗണ്ട് PIN22

MGT_RX3_P D9 ഡിഫറൻഷ്യൽ PIN24

MGT_RX3_N

C9 ഡിഫറൻഷ്യൽ PIN26

ജിഎൻഡി

- ഗ്രൗണ്ട്

പിൻ 28

MGT_TX1_P

D5 ഡിഫറൻഷ്യൽ PIN30

സിഗ്നൽ നാമം FPGA പിൻ വോളിയംtage

ലെവൽ

–

ജിഎൻഡി

–

ഗ്രൗണ്ട്

MGT_TX2_P

B6 ഡിഫറൻഷ്യൽ

MGT_TX2_N

A6 ഡിഫറൻഷ്യൽ

ജിഎൻഡി

–

ഗ്രൗണ്ട്

MGT_RX2_P

B10 ഡിഫറൻഷ്യൽ

MGT_RX2_N

A10 ഡിഫറൻഷ്യൽ

ജിഎൻഡി

–

ഗ്രൗണ്ട്

MGT_TX0_P

B4 ഡിഫറൻഷ്യൽ

MGT_TX0_N

A4 ഡിഫറൻഷ്യൽ

ജിഎൻഡി

–

ഗ്രൗണ്ട്

MGT_RX0_P

B8 ഡിഫറൻഷ്യൽ

www.alinx.com

30 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 –

ഡിഫറൻഷ്യൽ ഗ്രൗണ്ട്
ഡിഫറൻഷ്യൽ ഡിഫറൻഷ്യൽ
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V
ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V ഗ്രൗണ്ട് 3.3V 3.3V 3.3V 3.3V

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 ഡിഫറൻഷ്യൽ

–

ഗ്രൗണ്ട്

F10 ഡിഫറൻഷ്യൽ

E10 ഡിഫറൻഷ്യൽ

–

ഗ്രൗണ്ട്

F16

3.3V

E17

3.3V

C14

3.3V

C15

3.3V

–

ഗ്രൗണ്ട്

A13

3.3V

A14

3.3V

D17

3.3V

C17

3.3V

–

ഗ്രൗണ്ട്

E19

3.3V

D19

3.3V

B20

3.3V

A20

3.3V

–

ഗ്രൗണ്ട്

F19

3.3V

F20

3.3V

C22

3.3V

B22

3.3V

–

www.alinx.com

31 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 2.12: പവർ സപ്ലൈ
AC7200 FPGA കോർ ബോർഡ് കാരിയർ ബോർഡ് വഴി DC5V ആണ് നൽകുന്നത്, മാത്രമല്ല അത് ഒറ്റയ്ക്ക് ഉപയോഗിക്കുമ്പോൾ J3 ഇന്റർഫേസാണ് നൽകുന്നത്. കേടുപാടുകൾ ഒഴിവാക്കാൻ ഒരേ സമയം J3 ഇന്റർഫേസും കാരിയർ ബോർഡും വഴി വൈദ്യുതി നൽകാതിരിക്കാൻ ശ്രദ്ധിക്കുക. ബോർഡിലെ പവർ സപ്ലൈ ഡിസൈൻ ഡയഗ്രം കാണിച്ചിരിക്കുന്നു.

കോർ ബോർഡ് സ്കീമാറ്റിക്കിൽ പവർ സപ്ലൈ

ഡെവലപ്‌മെന്റ് ബോർഡ് +5V ഉപയോഗിച്ച് പ്രവർത്തിക്കുകയും നാല് DC/DC പവർ സപ്ലൈ ചിപ്പ് TLV3.3RGT വഴി +1.5V, +1.8V, +1.0V, +62130V ഫോർ-വേ പവർ സപ്ലൈ ആയി പരിവർത്തനം ചെയ്യുകയും ചെയ്യുന്നു. ഔട്ട്പുട്ട് കറന്റ് ഓരോ ചാനലിനും 3A വരെയാകാം. ഒരു LDOSPX3819M5-3-3 ആണ് VCCIO ജനറേറ്റ് ചെയ്യുന്നത്. VCCIO പ്രധാനമായും FPGA-യുടെ BANK15, BANK16 എന്നിവയിലേക്കാണ് വൈദ്യുതി നൽകുന്നത്. ഉപയോക്താക്കൾക്ക് BANK15,16-ന്റെ IO വ്യത്യസ്ത വോള്യങ്ങളിലേക്ക് മാറ്റാനാകുംtagഅവരുടെ LDO ചിപ്പ് മാറ്റിസ്ഥാപിച്ചുകൊണ്ട് ഇ മാനദണ്ഡങ്ങൾ. 1.5V VTT, VREF വോളിയം സൃഷ്ടിക്കുന്നുtagTI-യുടെ TPS3 വഴി DDR51200 ആവശ്യപ്പെടുന്നു. ജിടിപി ട്രാൻസ്‌സിവറിനായുള്ള 1.8V പവർ സപ്ലൈ MGTAVTT MGTAVCC, TI-യുടെ TPS74801 ചിപ്പ് ആണ് ജനറേറ്റുചെയ്യുന്നത്. ഓരോ വൈദ്യുതി വിതരണത്തിന്റെയും പ്രവർത്തനങ്ങൾ ഇനിപ്പറയുന്ന പട്ടികയിൽ കാണിച്ചിരിക്കുന്നു:

www.alinx.com

32 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

പവർ സപ്ലൈ +1.0V +1.8V +3.3V +1.5V
VREF,VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)

ഫംഗ്ഷൻ FPGA കോർ വോളിയംtage FPGA ഓക്സിലറി വോളിയംtage, FPGA-യുടെ ബാങ്ക്74801, ബാങ്ക്0, ബാങ്ക്13 എന്നിവയുടെ TPS14 പവർ സപ്ലൈ VCCIO, QSIP ഫ്ലാഷ്, ക്ലോക്ക് ക്രിസ്റ്റൽ DDR3, ബാങ്ക്34, FPGA-യുടെ ബാങ്ക്35
DDR3 FPGA ബാങ്ക്15, ബാങ്ക്16 GTP ട്രാൻസ്‌സീവർ ബാങ്ക്216 of FPGA GTP ട്രാൻസ്‌സിവർ ബാങ്ക്216 of FPGA

Artix-7 FPGA-യുടെ പവർ സപ്ലൈക്ക് പവർ-ഓൺ സീക്വൻസ് ആവശ്യകത ഉള്ളതിനാൽ, സർക്യൂട്ട് ഡിസൈനിൽ, ചിപ്പിന്റെ പവർ ആവശ്യകതകൾക്കനുസൃതമായി ഞങ്ങൾ രൂപകൽപ്പന ചെയ്തിട്ടുണ്ട്, കൂടാതെ പവർ-ഓൺ 1.0V->1.8V->(1.5) ആണ്. V, 3.3V, VCCIO) കൂടാതെ 1.0V-> MGTAVCC -> MGTAVTT, ചിപ്പിന്റെ സാധാരണ പ്രവർത്തനം ഉറപ്പാക്കുന്നതിനുള്ള സർക്യൂട്ട് ഡിസൈൻ.

ഭാഗം 2.13: സ്ട്രക്ചർ ഡയഗ്രം

www.alinx.com

33 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 3: കാരിയർ ബോർഡ്

ഭാഗം 3.1: കാരിയർ ബോർഡ് ആമുഖം
മുമ്പത്തെ ഫംഗ്ഷൻ ആമുഖത്തിലൂടെ, നിങ്ങൾക്ക് കാരിയർ ബോർഡ് ഭാഗത്തിന്റെ പ്രവർത്തനം മനസ്സിലാക്കാൻ കഴിയും
1-ചാനൽ PCIe x4 ഹൈ സ്പീഡ് ഡാറ്റാ ട്രാൻസ്മിഷൻ ഇന്റർഫേസ് 2-ചാനൽ 10/100M/1000M ഇഥർനെറ്റ് RJ-45 ഇന്റർഫേസ് 1-ചാനൽ HDMI വീഡിയോ ഇൻപുട്ട് ഇന്റർഫേസ് 1-ചാനൽ HDMI വീഡിയോ ഔട്ട്പുട്ട് ഇന്റർഫേസ് 1-ചാനൽ USB Uart കമ്മ്യൂണിക്കേഷൻ ഇന്റർഫേസ് 1 XlotAD ഇന്റർഫേസ് EEPROM 2-ചാനൽ 40-പിൻ എക്സ്പാൻഷൻ പോർട്ടുകൾ ജെTAG ഡീബഗ്ഗിംഗ് ഇന്റർഫേസ് 2 സ്വതന്ത്ര കീകൾ 4 ഉപയോക്തൃ എൽഇഡി ലൈറ്റുകൾ

www.alinx.com

34 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ഭാഗം 3.2: ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസ്

AX7203 FPGA ഡവലപ്മെന്റ് ബോർഡ് ഉപയോക്താക്കൾക്ക് 2-ചാനൽ നൽകുന്നു

മൈക്രൽ KSZ9031RNX വഴിയുള്ള ഗിഗാബിറ്റ് നെറ്റ്‌വർക്ക് ആശയവിനിമയ സേവനം

ഇഥർനെറ്റ് PHY ചിപ്പ്. KSZ9031RNX ചിപ്പ് 10/100/1000 Mbps പിന്തുണയ്ക്കുന്നു

നെറ്റ്‌വർക്ക് ട്രാൻസ്മിഷൻ നിരക്ക്, GMII വഴി FPGA-യുമായി ആശയവിനിമയം നടത്തുന്നു

ഇന്റർഫേസ്. KSZ9031RNX, MDI/MDX അഡാപ്റ്റേഷൻ, വിവിധ വേഗതയെ പിന്തുണയ്ക്കുന്നു

അഡാപ്റ്റേഷനുകൾ, മാസ്റ്റർ/സ്ലേവ് അഡാപ്റ്റേഷൻ, PHY എന്നതിനായുള്ള MDIO ബസിന്റെ പിന്തുണ

രജിസ്റ്റർ മാനേജ്മെന്റ്.

KSZ9031RNX ചില നിർദ്ദിഷ്‌ട IO-കളുടെ ലെവൽ സ്റ്റാറ്റസ് കണ്ടെത്തും

പവർ ഓൺ ചെയ്തതിന് ശേഷം അവരുടെ പ്രവർത്തന രീതി നിർണ്ണയിക്കുക. പട്ടിക 3-1-1 വിവരിക്കുന്നു

GPHY ചിപ്പ് ഓണാക്കിയതിനുശേഷം സ്ഥിരസ്ഥിതി സജ്ജീകരണ വിവരങ്ങൾ.

കോൺഫിഗറേഷൻ പിൻ നിർദ്ദേശങ്ങൾ

കോൺഫിഗറേഷൻ മൂല്യം

PHYAD[2:0] CLK125_EN
SELRGV AN[1:0] RX കാലതാമസം TX കാലതാമസം

MDIO/MDC മോഡ് PHY വിലാസം 3.3V, 2.5V, 1.5/1.8V വോള്യംtagഇ സെലക്ഷൻ ഓട്ടോ-നെഗോഷ്യേഷൻ കോൺഫിഗറേഷൻ
RX ക്ലോക്ക് 2ns കാലതാമസം TX ക്ലോക്ക് 2ns കാലതാമസം RGMII അല്ലെങ്കിൽ GMII തിരഞ്ഞെടുക്കൽ

PHY വിലാസം 011 3.3V
(10/100/1000M) അഡാപ്റ്റീവ് ഡിലേ ഡിലേ GMII

പട്ടിക 3-2-1: PHY ചിപ്പ് ഡിഫോൾട്ട് കോൺഫിഗറേഷൻ മൂല്യം

നെറ്റ്‌വർക്ക് ജിഗാബിറ്റ് ഇഥർനെറ്റിലേക്ക് കണക്‌റ്റ് ചെയ്യുമ്പോൾ, FPGA, PHY ചിപ്പ് KSZ9031RNX എന്നിവയുടെ ഡാറ്റാ ട്രാൻസ്മിഷൻ GMII ബസ് വഴി ആശയവിനിമയം നടത്തുന്നു, ട്രാൻസ്മിഷൻ ക്ലോക്ക് 125Mhz ആണ്. സ്വീകരിക്കുന്ന ക്ലോക്ക് E_RXC നൽകിയിരിക്കുന്നത് PHY ചിപ്പ് ആണ്, ട്രാൻസ്മിറ്റ് ക്ലോക്ക് E_GTXC നൽകുന്നത് FPGA ആണ്, കൂടാതെ ഡാറ്റ s ആണ്ampക്ലോക്കിന്റെ ഉയരുന്ന അറ്റത്ത് നയിച്ചു.
നെറ്റ്‌വർക്ക് 100M ഇഥർനെറ്റുമായി ബന്ധിപ്പിക്കുമ്പോൾ, FPGA, PHY ചിപ്പ് KSZ9031RNX എന്നിവയുടെ ഡാറ്റാ ട്രാൻസ്മിഷൻ GMII ബസ് വഴി ആശയവിനിമയം നടത്തുന്നു, ട്രാൻസ്മിഷൻ ക്ലോക്ക് 25Mhz ആണ്. സ്വീകരിക്കുന്ന ക്ലോക്ക് E_RXC നൽകുന്നത് PHY ചിപ്പ് ആണ്, ട്രാൻസ്മിറ്റ് ക്ലോക്ക് E_GTXC നൽകുന്നത് FPGA ആണ്, കൂടാതെ ഡാറ്റ

www.alinx.com

35 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ എസ്ampക്ലോക്കിന്റെ ഉയരുന്ന അറ്റത്ത് നയിച്ചു.
ചിത്രം 3-2-1: ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസ് സ്കീമാറ്റിക്

ചിത്രം 3-3-2: കാരിയർ ബോർഡിലെ ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ഇന്റർഫേസ്

www.alinx.com

36 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ചിപ്പ് PHY1 പിൻ അസൈൻമെന്റുകൾ ഇനിപ്പറയുന്നതാണ്

സിഗ്നൽ നാമം E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_REMDITO

FPGA പിൻ നമ്പർ E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

വിവരണം PHY1 RGMII ട്രാൻസ്മിറ്റ് ക്ലോക്ക്
PHY1 ഡാറ്റാ ബിറ്റ്0 PHY1 ട്രാൻസ്മിറ്റ് ഡാറ്റ ബിറ്റ്1 PHY1 ട്രാൻസ്മിറ്റ് ഡാറ്റ ബിറ്റ്2 PHY1 ട്രാൻസ്മിറ്റ് ഡാറ്റ ബിറ്റ്3 PHY1 ട്രാൻസ്മിറ്റ് സിഗ്നൽ പ്രാപ്തമാക്കുക PHY1 RGMII സ്വീകരിക്കുക ക്ലോക്ക് PHY1 ഡാറ്റ സ്വീകരിക്കുക Bit0 PHY1 ഡാറ്റ സ്വീകരിക്കുക Bit1 PHY1 ഡാറ്റ സ്വീകരിക്കുക. PHY2 മാനേജ്മെന്റ് ഡാറ്റ
PHY1 സിഗ്നൽ റീസെറ്റ് ചെയ്യുക

ഗിഗാബിറ്റ് ഇഥർനെറ്റ് ചിപ്പ് PHY2 പിൻ അസൈൻമെന്റുകൾ ഇനിപ്പറയുന്നതാണ്

സിഗ്നൽ നാമം E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_REMDITO

FPGA പിൻ നമ്പർ A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

വിവരണം PHY2 RGMII ട്രാൻസ്മിറ്റ് ക്ലോക്ക്
PHY2 ഡാറ്റാ ബിറ്റ്0 PHY2 ട്രാൻസ്മിറ്റ് ഡാറ്റ ബിറ്റ്1 PHY2 ട്രാൻസ്മിറ്റ് ഡാറ്റ ബിറ്റ്2 PHY2 ട്രാൻസ്മിറ്റ് ഡാറ്റ ബിറ്റ്3 PHY2 ട്രാൻസ്മിറ്റ് സിഗ്നൽ പ്രാപ്തമാക്കുക PHY2 RGMII സ്വീകരിക്കുക ക്ലോക്ക് PHY2 ഡാറ്റ സ്വീകരിക്കുക Bit0 PHY2 ഡാറ്റ സ്വീകരിക്കുക Bit1 PHY2 ഡാറ്റ സ്വീകരിക്കുക. PHY2 മാനേജ്മെന്റ് ഡാറ്റ
PHY2 സിഗ്നൽ റീസെറ്റ് ചെയ്യുക

www.alinx.com

37 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 3.3: PCIe x4 ഇന്റർഫേസ്
AX7203 FPGA ഡെവലപ്‌മെന്റ് ബോർഡ് ഒരു വ്യാവസായിക-ഗ്രേഡ് ഹൈ-സ്പീഡ് ഡാറ്റാ ട്രാൻസ്ഫർ PCIe x4 ഇന്റർഫേസ് നൽകുന്നു. PCIE കാർഡ് ഇന്റർഫേസ് സ്റ്റാൻഡേർഡ് PCIe കാർഡ് ഇലക്ട്രിക്കൽ സ്പെസിഫിക്കേഷനുകൾക്ക് അനുസൃതമായി പ്രവർത്തിക്കുന്നു, കൂടാതെ ഒരു സാധാരണ PC-യുടെ x4 PCIe സ്ലോട്ടിൽ നേരിട്ട് ഉപയോഗിക്കാനും കഴിയും.
PCIe ഇന്റർഫേസിന്റെ ട്രാൻസ്മിറ്റ്, റിസീവ് സിഗ്നലുകൾ FPGA-യുടെ GTP ട്രാൻസ്‌സീവറുമായി നേരിട്ട് ബന്ധിപ്പിച്ചിരിക്കുന്നു. TX, RX സിഗ്നലുകളുടെ നാല് ചാനലുകൾ ഡിഫറൻഷ്യൽ സിഗ്നലുകളിൽ FPGA-യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു, കൂടാതെ സിംഗിൾ ചാനൽ ആശയവിനിമയ നിരക്ക് 5G ബിറ്റ് ബാൻഡ്‌വിഡ്ത്ത് വരെയാകാം. PCIe റഫറൻസ് ക്ലോക്ക് AX7203 FPGA ഡവലപ്മെന്റ് ബോർഡിന് 100Mhz റഫറൻസ് ക്ലോക്ക് ഫ്രീക്വൻസിയുള്ള പിസിയുടെ PCIe സ്ലോട്ട് നൽകിയിട്ടുണ്ട്.
AX7203 FPGA ഡെവലപ്മെന്റ് ബോർഡിന്റെ PCIe ഇന്റർഫേസിന്റെ ഡിസൈൻ ഡയഗ്രം ചിത്രം 3-3-1-ൽ കാണിച്ചിരിക്കുന്നു, ഇവിടെ TX ട്രാൻസ്മിറ്റ് സിഗ്നലും റഫറൻസ് ക്ലോക്ക് CLK സിഗ്നലും AC കപ്പിൾഡ് മോഡിൽ ബന്ധിപ്പിച്ചിരിക്കുന്നു.

ചിത്രം 3-3-1: PCIex4 സ്കീമാറ്റിക്

www.alinx.com

38 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ചിത്രം 3-3-2: കാരിയർ ബോർഡിൽ PCIex4

PCIex4 ഇന്റർഫേസ് പിൻ അസൈൻമെന്റ്:

സിഗ്നൽ നാമം

FPGA പിൻ

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

PCIE_RX1_N

PCIE_RX2_P

B10

PCIE_RX2_N

A10

PCIE_RX3_P

PCIE_RX3_N

PCIE_TX0_P

PCIE_TX0_N

PCIE_TX1_P

PCIE_TX1_N

PCIE_TX2_P

PCIE_TX2_N

PCIE_TX3_P

PCIE_TX3_N

PCIE_CLK_P

F10

PCIE_CLK_N

E10

വിവരണം PCIE ചാനൽ 0 ഡാറ്റ സ്വീകരിക്കുക പോസിറ്റീവ് PCIE ചാനൽ 0 ഡാറ്റ നെഗറ്റീവ് PCIE ചാനൽ 1 ഡാറ്റ സ്വീകരിക്കുക. ചാനൽ 1 ഡാറ്റ ട്രാൻസ്മിറ്റ് പോസിറ്റീവ് PCIE ചാനൽ 2 ഡാറ്റ ട്രാൻസ്മിറ്റ് നെഗറ്റീവ് PCIE ചാനൽ 2 ഡാറ്റ ട്രാൻസ്മിറ്റ് പോസിറ്റീവ് PCIE ചാനൽ 3 ഡാറ്റ ട്രാൻസ്മിറ്റ് നെഗറ്റീവ് PCIE ചാനൽ 3 ഡാറ്റ ട്രാൻസ്മിറ്റ് പോസിറ്റീവ് PCIE ചാനൽ 0 ഡാറ്റ ട്രാൻസ്മിറ്റ് നെഗറ്റീവ് PCIE ചാനൽ 0 ഡാറ്റ ട്രാൻസ്മിറ്റ് പോസിറ്റീവ് PCIE ചാനൽ 1
PCIE റഫറൻസ് ക്ലോക്ക് പോസിറ്റീവ് PCIE റഫറൻസ് ക്ലോക്ക് നെഗറ്റീവ്

www.alinx.com

39 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 3.4: HDMI ഔട്ട്പുട്ട് ഇന്റർഫേസ്
HDMI ഔട്ട്‌പുട്ട് ഇന്റർഫേസ്, Silion ഇമേജിന്റെ SIL9134 HDMI (DVI) എൻകോഡിംഗ് ചിപ്പ് തിരഞ്ഞെടുക്കുക, 1080P@60Hz ഔട്ട്‌പുട്ട് വരെ പിന്തുണയ്‌ക്കുക, 3D ഔട്ട്‌പുട്ട് പിന്തുണയ്‌ക്കുക.
SIL9134-ന്റെ IIC കോൺഫിഗറേഷൻ ഇന്റർഫേസും FPGA-യുടെ IO-യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. SIL9134 ആരംഭിക്കുന്നതും നിയന്ത്രിക്കുന്നതും FPGA പ്രോഗ്രാമിംഗാണ്. HDMI ഔട്ട്പുട്ട് ഇന്റർഫേസിന്റെ ഹാർഡ്വെയർ കണക്ഷൻ ചിത്രം 3-4-1 ൽ കാണിച്ചിരിക്കുന്നു.

ചിത്രം 3-4-1: HDMI ഔട്ട്പുട്ട് സ്കീമാറ്റിക്

ചിത്രം 3-4-1: കാരിയർ ബോർഡിലെ HDMI ഔട്ട്പുട്ട്

www.alinx.com

40 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

HDMI ഇൻപുട്ട് പിൻ അസൈൻമെന്റ്:
സിഗ്നൽ നാമം 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] 9134_D[6] 9134_D[7] 9134_D[8] 9134_D[ 9] 9134_D[10] 9134_D[11] 9134_D[12] 9134_D[13] 9134_D[14] 9134_D[15] 9134_D[16] 9134_D[17] 9134_D[18] 9134_D[19_9134 20] 9134_D[21]

FPGA പിൻ J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 M16 L18 M18 N18 N19 M20 N20 L21 M21

www.alinx.com

41 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 3.5: HDMI ഇൻപുട്ട് ഇന്റർഫേസ്
HDMI ഔട്ട്‌പുട്ട് ഇന്റർഫേസ്, Silion ഇമേജിന്റെ SIL9013 HDMI ഡീകോഡർ ചിപ്പ് തിരഞ്ഞെടുക്കുക, 1080P@60Hz ഇൻപുട്ട് വരെ പിന്തുണയ്‌ക്കുക, വ്യത്യസ്ത ഫോർമാറ്റുകളിൽ ഡാറ്റ ഔട്ട്‌പുട്ട് പിന്തുണയ്‌ക്കുക.
SIL9013-ന്റെ IIC കോൺഫിഗറേഷൻ ഇന്റർഫേസ് FPGA-യുടെ IO-യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. SIL9013 ആരംഭിക്കുന്നതും നിയന്ത്രിക്കുന്നതും FPGA പ്രോഗ്രാമിംഗിലൂടെയാണ്. HDMI ഇൻപുട്ട് ഇന്റർഫേസിന്റെ ഹാർഡ്‌വെയർ കണക്ഷൻ ചിത്രം 3-5-1 ൽ കാണിച്ചിരിക്കുന്നു.

ചിത്രം 3-5-1: HDMI ഇൻപുട്ട് സ്കീമാറ്റിക്

ചിത്രം 3-5-2: കാരിയർ ബോർഡിലെ HDMI ഇൻപുട്ട്

www.alinx.com

42 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

HDMI ഇൻപുട്ട് പിൻ അസൈൻമെന്റ്:
സിഗ്നൽ നാമം 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] 9013_D[6] 9013_D[7] 9013_D[8] 9013_D[ 9] 9013_D[10] 9013_D[11] 9013_D[12] 9013_D[13] 9013_D[14] 9013_D[15] 9013_D[16] 9013_D[17] 9013_D[18] 9013_D[19_9013 20] 9013_D[21]

FPG പിൻ നമ്പർ H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഭാഗം 3.6: SD കാർഡ് സ്ലോട്ട്
അർദ്ധചാലക ഫ്ലാഷ് മെമ്മറി പ്രക്രിയയെ അടിസ്ഥാനമാക്കിയുള്ള ഒരു മെമ്മറി കാർഡാണ് SD കാർഡ് (സുരക്ഷിത ഡിജിറ്റൽ മെമ്മറി കാർഡ്). ജാപ്പനീസ് പാനസോണിക് നേതൃത്വത്തിലുള്ള ആശയം 1999-ൽ ഇത് പൂർത്തിയാക്കി, പങ്കെടുക്കുന്ന യുണൈറ്റഡ് സ്റ്റേറ്റ്സിലെ തോഷിബയും സാൻഡിസ്കും ഗണ്യമായ ഗവേഷണവും വികസനവും നടത്തി. 2000-ൽ, ഈ കമ്പനികൾ SD അസോസിയേഷൻ (സെക്യുർ ഡിജിറ്റൽ അസോസിയേഷൻ) സമാരംഭിച്ചു, അതിന് ശക്തമായ ഒരു ലൈനപ്പും ധാരാളം വെണ്ടർമാരെ ആകർഷിച്ചു. ഇതിൽ IBM, Microsoft, Motorola, NEC, Samsung എന്നിവയും മറ്റും ഉൾപ്പെടുന്നു. ഈ മുൻനിര നിർമ്മാതാക്കൾ നയിക്കുന്ന, SD കാർഡുകൾ ഉപഭോക്തൃ ഡിജിറ്റൽ ഉപകരണങ്ങളിൽ ഏറ്റവും വ്യാപകമായി ഉപയോഗിക്കുന്ന മെമ്മറി കാർഡായി മാറിയിരിക്കുന്നു.
SD കാർഡ് വളരെ സാധാരണമായ ഒരു സംഭരണ ഉപകരണമാണ്. വിപുലീകരിച്ച SD കാർഡ് SPI മോഡും SD മോഡും പിന്തുണയ്ക്കുന്നു. ഉപയോഗിച്ചിരിക്കുന്ന SD കാർഡ് ഒരു MicroSD കാർഡാണ്. സ്കീമാറ്റിക് ഡയഗ്രം ചിത്രം 3-6-1 ൽ കാണിച്ചിരിക്കുന്നു.

ചിത്രം 3-6-1: SD കാർഡ് സ്കീമാറ്റിക്

www.alinx.com

44 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ചിത്രം 3-6-2: കാരിയർ ബോർഡിലെ SD കാർഡ് സ്ലോട്ട്

SD കാർഡ് സ്ലോട്ട് പിൻ അസൈൻമെന്റ്:
സിഗ്നൽ പേര് SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

SD മോഡ്

FPGA പിൻ AB12 AB11 F14 AA13 AB13 Y13 AA14

ഭാഗം 3.7: USB മുതൽ സീരിയൽ പോർട്ട് വരെ
AX7203 FPGA ഡെവലപ്‌മെന്റ് ബോർഡിൽ സിലിക്കൺ ലാബ്‌സ് CP2102GM-ന്റെ USB-UAR ചിപ്പ് ഉൾപ്പെടുന്നു. USB ഇന്റർഫേസ് MINI USB ഇന്റർഫേസ് ഉപയോഗിക്കുന്നു. യുഎസ്ബി കേബിൾ ഉപയോഗിച്ച് സീരിയൽ ഡാറ്റ ആശയവിനിമയത്തിനായി അപ്പർ പിസിയുടെ യുഎസ്ബി പോർട്ടിലേക്ക് ഇത് കണക്ട് ചെയ്യാം. USB Uart സർക്യൂട്ട് ഡിസൈനിന്റെ സ്കീമാറ്റിക് ഡയഗ്രം ചിത്രം 3-7-1 ൽ കാണിച്ചിരിക്കുന്നു:

www.alinx.com

45 /

ARTIX-7 FPGA ഡെവലപ്‌മെന്റ് ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ ചിത്രം 3-7-1: USB മുതൽ സീരിയൽ പോർട്ട് സ്‌കീമാറ്റിക്

ചിത്രം 3-7-2: കാരിയർ ബോർഡിലെ സീരിയൽ പോർട്ടിലേക്ക് USB
സീരിയൽ പോർട്ട് സിഗ്നലിനായി രണ്ട് LED സൂചകങ്ങൾ (LED3, LED4) സജ്ജീകരിച്ചിരിക്കുന്നു, കൂടാതെ പിസിബിയിലെ സിൽക്ക്സ്ക്രീൻ TX ഉം RX ഉം ആണ്, ഇനിപ്പറയുന്ന ചിത്രം 3-3-3-ൽ കാണിച്ചിരിക്കുന്നതുപോലെ സീരിയൽ പോർട്ടിന് ഡാറ്റാ ട്രാൻസ്മിഷനോ റിസപ്ഷനോ ഉണ്ടെന്ന് സൂചിപ്പിക്കുന്നു.

ചിത്രം 3-7-3: സീരിയൽ പോർട്ട് കമ്മ്യൂണിക്കേഷൻ LED സൂചകങ്ങൾ സ്കീമാറ്റിക്

www.alinx.com

46 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

USB മുതൽ സീരിയൽ പോർട്ട് പിൻ അസൈൻമെന്റ്:
സിഗ്നൽ നാമം UART1_RXD UART1_TXD

FPGA പിൻ P20 N15

ഭാഗം 3.8: EEPROM 24LC04
AX7013 കാരിയർ ബോർഡിൽ ഒരു EEPROM, മോഡൽ 24LC04 അടങ്ങിയിരിക്കുന്നു, കൂടാതെ 4Kbit (2*256*8bit) ശേഷിയുമുണ്ട്. ഇത് രണ്ട് 256-ബൈറ്റ് ബ്ലോക്കുകൾ ഉൾക്കൊള്ളുന്നു കൂടാതെ ഐഐസി ബസ് വഴി ആശയവിനിമയം നടത്തുന്നു. ഐഐസി ബസുമായി എങ്ങനെ ആശയവിനിമയം നടത്താമെന്ന് പഠിക്കുക എന്നതാണ് ഓൺബോർഡ് EEPROM. EEPROM-ന്റെ I2C സിഗ്നൽ FPGA വശത്തുള്ള BANK14 IO പോർട്ടുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. താഴെയുള്ള ചിത്രം 3-8-1 EEPROM-ന്റെ ഡിസൈൻ കാണിക്കുന്നു

ചിത്രം 3-8-1: EEPROM സ്കീമാറ്റിക്

ചിത്രം 3-8-2: കാരിയർ ബോർഡിലെ EEPROM

www.alinx.com

47 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

EEPROM പിൻ അസൈൻമെന്റ്
മൊത്തം പേര് EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA പിൻ F13 E14

ഭാഗം 3.9: വിപുലീകരണ തലക്കെട്ട്
കാരിയർ ബോർഡിൽ രണ്ട് 0.1 ഇഞ്ച് സ്‌പെയ്‌സിംഗ് സ്റ്റാൻഡേർഡ് 40-പിൻ എക്സ്പാൻഷൻ പോർട്ടുകൾ J11, J13 എന്നിവ ഉപയോഗിച്ച് റിസർവ് ചെയ്‌തിരിക്കുന്നു, അവ ALINX മൊഡ്യൂളുകളോ ഉപയോക്താവ് രൂപകൽപ്പന ചെയ്‌ത ബാഹ്യ സർക്യൂട്ടോ ബന്ധിപ്പിക്കാൻ ഉപയോഗിക്കുന്നു. വിപുലീകരണ പോർട്ടിന് 40 സിഗ്നലുകൾ ഉണ്ട്, അതിൽ 1-ചാനൽ 5V പവർ സപ്ലൈ, 2-ചാനൽ 3.3 V പവർ സപ്ലൈ, 3-ചാനൽ ഗ്രൗണ്ട്, 34 ഐഒകൾ. FPGA ബേൺ ചെയ്യാതിരിക്കാൻ IO നേരിട്ട് 5V ഉപകരണത്തിലേക്ക് നേരിട്ട് ബന്ധിപ്പിക്കരുത്. നിങ്ങൾക്ക് 5V ഉപകരണങ്ങൾ ബന്ധിപ്പിക്കണമെങ്കിൽ, നിങ്ങൾ ലെവൽ കൺവേർഷൻ ചിപ്പ് ബന്ധിപ്പിക്കേണ്ടതുണ്ട്.
എക്സ്പാൻഷൻ പോർട്ടിനും FPGA കണക്ഷനും ഇടയിൽ ഒരു 33 ohm റെസിസ്റ്റർ സീരീസിൽ ബന്ധിപ്പിച്ചിരിക്കുന്നു.tagഇ അല്ലെങ്കിൽ നിലവിലെ. എക്സ്പാൻഷൻ പോർട്ടിന്റെ (J11) സർക്യൂട്ട് ചിത്രം 3-9-1 ൽ കാണിച്ചിരിക്കുന്നു.

ചിത്രം 3-9-1: എക്സ്പാൻഷൻ ഹെഡർ J11 സ്കീമാറ്റിക്

www.alinx.com

48 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ചിത്രം 3-9-2 കാരിയർ ബോർഡിലെ J4 വിപുലീകരണ പോർട്ട് വിശദമായി പ്രതിപാദിക്കുന്നു. വിപുലീകരണ പോർട്ടിന്റെ പിൻ1, പിൻ2 എന്നിവ ബോർഡിൽ ഇതിനകം അടയാളപ്പെടുത്തിയിട്ടുണ്ട്.

ചിത്രം 3-9-2: കാരിയർ ബോർഡിലെ എക്സ്പാൻഷൻ ഹെഡർ J11

J11 എക്സ്പാൻഷൻ ഹെഡർ പിൻ അസൈൻമെന്റ്

പിൻ നമ്പർ

FPGA പിൻ

പിൻ നമ്പർ

FPGA പിൻ

ജിഎൻഡി

+5V

P16

R17

R16

P15

N17

P17

U16

T16

U17

U18

P19

R19

V18

V19

U20

V20

AA9

AB10

AA10

AA11

W10

V10

Y12

Y11

W12

W11

AA15

AB15

Y16

AA16

AB16

AB17

W14

Y14

ജിഎൻഡി

+3.3V

www.alinx.com

49 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ചിത്രം 3-9-3: എക്സ്പാൻഷൻ ഹെഡർ J13 സ്കീമാറ്റിക്
ചിത്രം 3-9-4 കാരിയർ ബോർഡിലെ J13 വിപുലീകരണ പോർട്ട് വിശദമായി പ്രതിപാദിക്കുന്നു. വിപുലീകരണ പോർട്ടിന്റെ പിൻ1, പിൻ2 എന്നിവ ബോർഡിൽ ഇതിനകം അടയാളപ്പെടുത്തിയിട്ടുണ്ട്.

ചിത്രം 3-9-4: കാരിയർ ബോർഡിലെ എക്സ്പാൻഷൻ ഹെഡർ J13

J13 എക്സ്പാൻഷൻ ഹെഡർ പിൻ അസൈൻമെന്റ്

പിൻ നമ്പർ

FPGA പിൻ

ജിഎൻഡി

W16

V17

U15

പിൻ നമ്പർ 2 4 6 8

FPGA പിൻ +5V W15 W17 V15

www.alinx.com

50 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

AB21

AB22

AA21

AA20

AB20

AA19

AA18

AB18

T20

Y17

W22

W21

T21

U21

Y21

Y22

W20

W19

Y19

Y18

V22

U22

T18

R18

R14

P14

N13

N14

ജിഎൻഡി

+3.3V

ഭാഗം 3.10: ജെTAG ഇൻ്റർഫേസ്
എ.ജെTAG FPGA പ്രോഗ്രാമുകളോ ഫേംവെയറോ FLASH-ലേക്ക് ഡൗൺലോഡ് ചെയ്യുന്നതിനായി AX7203 FPGA കാരിയർ ബോർഡിൽ ഇന്റർഫേസ് റിസർവ് ചെയ്തിരിക്കുന്നു. ഹോട്ട് പ്ലഗ്ഗിംഗ് മൂലമുണ്ടാകുന്ന എഫ്പിജിഎ ചിപ്പിന് കേടുപാടുകൾ സംഭവിക്കുന്നത് തടയാൻ, ജെയിൽ ഒരു സംരക്ഷണ ഡയോഡ് ചേർക്കുന്നു.TAG വോളിയം ഉറപ്പാക്കാൻ സിഗ്നൽtagഎഫ്പിജിഎ ചിപ്പിന്റെ കേടുപാടുകൾ ഒഴിവാക്കാൻ എഫ്പിജിഎ അംഗീകരിച്ച പരിധിക്കുള്ളിലാണ് സിഗ്നലിന്റെ ഇ.

ചിത്രം 3-10-1: ജെTAG ഇന്റർഫേസ് സ്കീമാറ്റിക്

www.alinx.com

51 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ചിത്രം 3-10-2: ജെTAG കാരിയർ ബോർഡിലെ ഇന്റർഫേസ്
ജെ ആയിരിക്കുമ്പോൾ ഹോട്ട് സ്വാപ്പ് ചെയ്യാതിരിക്കാൻ ശ്രദ്ധിക്കുകTAG കേബിൾ പ്ലഗ്ഗുചെയ്‌ത് അൺപ്ലഗ് ചെയ്‌തിരിക്കുന്നു.
ഭാഗം 3.11: XADC ഇന്റർഫേസ് (സ്ഥിരമായി ഇൻസ്റ്റാൾ ചെയ്തിട്ടില്ല)
AX7203 കാരിയർ ബോർഡിന് വിപുലമായ XADC കണക്റ്റർ ഇന്റർഫേസ് ഉണ്ട്, കൂടാതെ കണക്റ്റർ 2×8 0.1 ഇഞ്ച് പിച്ച് ഇരട്ട-വരി പിൻ ഉപയോഗിക്കുന്നു. XADC ഇന്റർഫേസ്, FPGA-യുടെ 12-ബിറ്റ് 1Msps അനലോഗ്-ടു-ഡിജിറ്റൽ കൺവെർട്ടറിലേക്ക് മൂന്ന് ജോഡി ADC ഡിഫറൻഷ്യൽ ഇൻപുട്ട് ഇന്റർഫേസുകളെ വിപുലീകരിക്കുന്നു. ഒരു ജോടി ഡിഫറൻഷ്യൽ ഇന്റർഫേസുകൾ FPGA-യുടെ സമർപ്പിത ഡിഫറൻഷ്യൽ അനലോഗ് ഇൻപുട്ട് ചാനൽ VP/VN-ലേക്ക് ബന്ധിപ്പിച്ചിരിക്കുന്നു, മറ്റ് രണ്ട് ജോഡികൾ ഓക്സിലറി അനലോഗ് ഇൻപുട്ട് ചാനലുകളുമായി (അനലോഗ് ചാനൽ 0, അനലോഗ് ചാനൽ 9) വ്യത്യസ്തമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. ചിത്രം 3-11-1 മൂന്ന് ഡിഫറൻഷ്യൽ XADC ഇൻപുട്ടുകൾക്കായി രൂപകൽപ്പന ചെയ്ത ഒരു ആന്റി-അലിയാസിംഗ് ഫിൽട്ടർ കാണിക്കുന്നു.

ചിത്രം 3-11-1: ആന്റി-അലിയാസിംഗ് ഫിൽട്ടർ സ്കീമാറ്റിക്

www.alinx.com

52 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ചിത്രം 3-11-2: XADC കണക്റ്റർ സ്കീമാറ്റിക്

ചിത്രം 3-11-3: കാരിയർ ബോർഡിലെ XADC കണക്റ്റർ

XADC പിൻ അസൈൻമെന്റ്

XADC ഇന്റർഫേസ്

FPGA പിൻ ഇൻപുട്ട് ampഅക്ഷാംശം

വിവരണം

12 56 910

VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13

പീക്ക് ടു പീക്ക് 1V FPGA-നിർദ്ദിഷ്ട XADC ഇൻപുട്ട് ചാനൽ

പീക്ക് ടു പീക്ക് 1V പീക്ക് മുതൽ പീക്ക് 1V വരെ

FPGA-അസിസ്റ്റഡ് XADC ഇൻപുട്ട് ചാനൽ 9 (സാധാരണ IO ആയി ഉപയോഗിക്കാം)
FPGA-അസിസ്റ്റഡ് XADC ഇൻപുട്ട് ചാനൽ 0 (സാധാരണ IO ആയി ഉപയോഗിക്കാം)

ഭാഗം 3.12: കീകൾ
AX7203 FPGA കാരിയർ ബോർഡിൽ രണ്ട് ഉപയോക്തൃ കീകൾ KEY1~KEY2 അടങ്ങിയിരിക്കുന്നു. എല്ലാ കീകളും FPGA-യുടെ സാധാരണ IO-യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. കീ സജീവമാണ്. കീ അമർത്തുമ്പോൾ, IO ഇൻപുട്ട് വോളിയംtagFPGA യുടെ ഇ കുറവാണ്. ഒരു കീയും അമർത്താത്തപ്പോൾ, IO ഇൻപുട്ട് വോളിയംtagFPGA യുടെ ഇ ഉയർന്നതാണ്. പ്രധാന ഭാഗത്തിന്റെ സർക്യൂട്ട് ചിത്രം 3-12-1 ൽ കാണിച്ചിരിക്കുന്നു.

www.alinx.com

53 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ചിത്രം 3-12-1: കീ സ്കീമാറ്റിക്

ചിത്രം 3-13-2: കാരിയർ ബോർഡിൽ രണ്ട് കീകൾ

കീകൾ പിൻ അസൈൻമെന്റ്
മൊത്തം പേര് KEY1 KEY2

FPGA പിൻ J21 E13

ഭാഗം 3.13: LED ലൈറ്റ്
AX7203 FPGA കാരിയർ ബോർഡിൽ ഏഴ് ചുവന്ന LED-കൾ ഉണ്ട്, അതിലൊന്ന് പവർ ഇൻഡിക്കേറ്റർ (PWR), രണ്ട് USB Uart ഡാറ്റ സ്വീകരിക്കുന്നതും പ്രക്ഷേപണം ചെയ്യുന്നതുമായ സൂചകങ്ങൾ, നാലെണ്ണം ഉപയോക്താക്കൾ LED ലൈറ്റുകൾ (LED1~LED4). ബോർഡ് പവർ ചെയ്യുമ്പോൾ, പവർ ഇൻഡിക്കേറ്റർ പ്രകാശിക്കും; ഉപയോക്തൃ LED1~LED4 FPGA-യുടെ സാധാരണ IO-യുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു. എപ്പോൾ ഐഒ വോള്യംtagഉപയോക്തൃ എൽഇഡിയുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നത് താഴ്ന്ന നിലയിലാണ് ക്രമീകരിച്ചിരിക്കുന്നത്, ഉപയോക്താവ് എൽഇഡി പ്രകാശിക്കുന്നു. എപ്പോൾ ബന്ധിപ്പിച്ച ഐഒ വോള്യംtage ഉയർന്ന നിലയായി ക്രമീകരിച്ചിരിക്കുന്നു, ഉപയോക്താവ് LED കെടുത്തിക്കളയും. ദി

www.alinx.com

54 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ഉപയോക്താവിന്റെ LED-കളുടെ ഹാർഡ്‌വെയർ കണക്ഷന്റെ സ്കീമാറ്റിക് ഡയഗ്രം ചിത്രം 3-13-1-ൽ കാണിച്ചിരിക്കുന്നു.

ചിത്രം 3-13-1: ഉപയോക്തൃ LED-കളുടെ സ്കീമാറ്റിക്

ചിത്രം 3-13-2: കാരിയർ ബോർഡിലെ യൂസർ LED-കൾ

ഉപയോക്തൃ LED ലൈറ്റുകളുടെ പിൻ അസൈൻമെന്റ്
സിഗ്നൽ പേര് LED1 LED2 LED3 LED4

FPGA പിൻ B13 C13 D14 D15

ഭാഗം 3.14: പവർ സപ്ലൈ
പവർ ഇൻപുട്ട് വോള്യംtagAX7203 FPGA ഡെവലപ്‌മെന്റ് ബോർഡിന്റെ e DC12V ആണ്. ഡെവലപ്‌മെന്റ് ബോർഡ് പിസിഐഇ ഇന്റർഫേസിൽ നിന്നുള്ള വൈദ്യുതിയെ പിന്തുണയ്ക്കുകയും എടിഎക്‌സ് ചേസിസ് പവർ സപ്ലൈയിൽ (12 വി) നിന്നുള്ള നേരിട്ടുള്ള വൈദ്യുതി വിതരണത്തെ പിന്തുണയ്ക്കുകയും ചെയ്യുന്നു.

www.alinx.com

55 /

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ
ചിത്രം 3-14-1: AX7203 FPGA ബോർഡിനുള്ള പവർ സപ്ലൈ രീതി FPGA കാരിയർ ബോർഡ് +12V വോളിയം പരിവർത്തനം ചെയ്യുന്നുtage 5-ചാനൽ DC/DC പവർ സപ്ലൈ ചിപ്പ് MP3.3 വഴി +1.8V, +1.2V, +4V, +1482V എന്നീ നാല്-വഴി വൈദ്യുതി വിതരണത്തിലേക്ക്. കൂടാതെ, FPGA കാരിയർ ബോർഡിലെ +5V പവർ സപ്ലൈ, ഇന്റർ ബോർഡ് കണക്ടർ വഴി AC7100B FPGA കോർ ബോർഡിലേക്ക് പവർ നൽകുന്നു. വിപുലീകരണത്തിലെ പവർ സപ്ലൈ ഡിസൈൻ ചിത്രം 3-14-2 ൽ കാണിച്ചിരിക്കുന്നു.

ചിത്രം 3-14-2: കാരിയർ ബോർഡിലെ പവർ സപ്ലൈ സ്കീമാറ്റിക്

www.alinx.com

56 /

ARTIX-7 FPGA ഡെവലപ്‌മെന്റ് ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ ചിത്രം 3-14-3: കാരിയർ ബോർഡിലെ പവർ സപ്ലൈ സർക്യൂട്ട്

www.alinx.com

57 /

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

ALINX AX7203 FPGA വികസന ബോർഡ് [pdf] ഉപയോക്തൃ മാനുവൽ
AX7203 FPGA ഡെവലപ്‌മെന്റ് ബോർഡ്, AX7203, FPGA ഡവലപ്‌മെന്റ് ബോർഡ്, ഡെവലപ്‌മെന്റ് ബോർഡ്, ബോർഡ്

റഫറൻസുകൾ

ഉപയോക്തൃ മാനുവൽ

AX7203 FPGA വികസന ബോർഡ്

ഉൽപ്പന്ന വിവരം

ARTIX-7 FPGA വികസന ബോർഡ് AX7203 ഉപയോക്തൃ മാനുവൽ

ഭാഗം 1: FPGA വികസന ബോർഡ് ആമുഖം

ഭാഗം 2: AC7200 കോർ ബോർഡ് ആമുഖം

ഉൽപ്പന്ന ഉപയോഗ നിർദ്ദേശങ്ങൾ

പ്രമാണങ്ങൾ / വിഭവങ്ങൾ

റഫറൻസുകൾ

ബന്ധപ്പെട്ട പോസ്റ്റുകൾ

ഒരു അഭിപ്രായം ഇടൂ

മറുപടി റദ്ദാക്കുക