د ALINX AX7203 FPGA پراختیایی بورډ کارن لارښود

منځپانګې پټول

1 AX7203 FPGA پراختیایی بورډ

2 د محصول معلومات

2.1 ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

2.2 برخه 1: د FPGA پراختیایی بورډ پیژندنه

2.3 برخه 2: د AC7200 کور بورډ پیژندنه

3 د محصول کارولو لارښوونې

3.1 اسناد / سرچینې

3.1.1 حوالې

3.2 اړونده پوسټونه

AX7203 FPGA پراختیایی بورډ

د محصول معلومات

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

نسخه	ریو 1.2
نیټه	2023-02-23
لخوا خوشې کول	راحیل ژو
تفصیل	لومړی خوشې کول

برخه 1: د FPGA پراختیایی بورډ پیژندنه

د AX7203 FPGA پراختیایی بورډ یو اصلي بورډ + کیریر دی
د بورډ پلیټ فارم چې د اسانه ثانوي پراختیا لپاره اجازه ورکوي
د اصلي بورډ په کارولو سره. دا د لوړ سرعت انټر بورډ کاروي
د اصلي بورډ او کیریر بورډ ترمنځ نښلونکی.

د AX7203 کیریر بورډ مختلف پرفیریل انٹرفیسونه چمتو کوي،
په شمول:

1 PCIex4 انٹرفیس

2 ګیګابایټ ایترنیټ انٹرفیسونه
1 د HDMI آؤټ پټ انٹرفیس

1 HDMI ان پټ انٹرفیس
1 Uart انٹرفیس

د 1 SD کارت سلاټ
د XADC نښلونکی انٹرفیس (د ډیفالټ لخوا ندی نصب شوی)

2-لاره 40-pin توسیع سرلیک
ځینې کیلي

LED
د EEPROM سرکټ

برخه 2: د AC7200 کور بورډ پیژندنه

د AC7200 کور بورډ د XILINX د ARTIX-7 لړۍ 200T پر بنسټ والړ دی
AC7200-2FGG484I. دا د لوړ فعالیت اصلي بورډ دی چې مناسب دی
د تیز رفتار ډیټا ارتباط، د ویډیو عکس پروسس کول، او
د تیز رفتار ډیټا ترلاسه کول.

د AC7200 کور بورډ کلیدي ځانګړتیاوې عبارت دي له:

د مایکرون د MT41J256M16HA-125 DDR3 چپس دوه ټوټې د یو سره
د هر یو 4Gbit ظرفیت، د 32-bit ډیټا بس عرض چمتو کوي او تر دې پورې
25Gb د FPGA او DDR3 ترمنځ ډیټا بینډ ویت لوستل / لیکل.
د 180 معیاري IO بندرونه د 3.3V کچه

د 15 معیاري IO بندرونه د 1.5V کچه
4 جوړه د GTP لوړ سرعت RX/TX توپیر سیګنالونه

د مساوي اوږدوالي او توپیر پروسس کولو لارې تر مینځ
د FPGA چپ او انٹرفیس
د تړون اندازه 45*55 (mm)

د محصول کارولو لارښوونې

د ARTIX-7 FPGA پراختیایی بورډ AX7203 کارولو لپاره، دا تعقیب کړئ
ګامونه:

د لوړ سرعت په کارولو سره اصلي بورډ او کیریر بورډ سره وصل کړئ
انټر بورډ نښلونکی.

که اړتیا وي، د چمتو شوي په کارولو سره د XADC انٹرفیس نصب کړئ
نښلونکی
هر مطلوب پیری فیریلونه د شته انٹرفیسونو سره وصل کړئ
د کیریر بورډ، لکه PCIex4 وسایل، ګیګابایټ ایترنیټ
وسایل، HDMI وسایل، Uart وسایل، SD کارتونه، یا بهرنی
د پراختیا سرلیکونه

د مناسب ځواک په کارولو سره پراختیایی بورډ کې ځواک
عرضه

View Fullscreen

ARTIX-7 FPGA پراختیایی بورډ
AX7203
د کارن لارښود

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
نسخه ریکارډ

نسخه Rev 1.2

نېټه 2023-02-23

د راحیل ژو لخوا خوشې کول

تفصیل لومړی خپرونه

www.alinx.com

2 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
فهرست
د نسخې ریکارډ ……………………………………………………………………………… 2 برخه 1: د FPGA پراختیایی بورډ پیژندنه ……………………… …………… 6 برخه 2: د AC7200 کور بورډ پیژندنه………………………………………………..9
برخه 2.1: د FPGA چپ ……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… …………..10 برخه 2.2: 12Mhz فعال توپیري ساعت ………………………………………2.3 برخه 200: 12Mhz فعال توپیري کرسټال ……………………………. 2.4 برخه 148.5: DDR13 DRAM ……………………………………………………………… ۱۵ برخه 2.5: QSPI فلش …………………………………… ……………………………3 برخه 15: په کور بورډ کې د LED څراغ………………………………………. 2.6 برخه 19: د بیا تنظیم تڼۍ ……………………………………………………………… 2.7 برخه 21: JTAG انٹرفیس …………………………………………………… 23 برخه 2.10: په مرکزي بورډ کې د بریښنا انٹرفیس ……………………………. 24 برخه 2.11: د بورډ څخه تر بورډ پورې نښلونکي ……………………………………….. 25 برخه 2.12: د بریښنا رسول ……………………………………………… ……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… ………………………………………. 32 برخه 2.13: د بار وړونکي بورډ پیژندنه ……………………………………………… 33 برخه 3: ګیګابایټ ایترنیټ انٹرفیس …………………………………………… 34 برخه 3.1: د PCIe x34 انٹرفیس ……………………………………………………….. 3.2 برخه 35: د HDMI تولید انٹرفیس ……………………………………… ………….3.3 برخه 4: د HDMI ان پټ انٹرفیس ………………………………………………………38 برخه 3.4: د SD کارت سلاټ …………………………… ……………………………………… 40 برخه 3.5: USB ته سیریل پورټ ………………………………………………….42 برخه 3.6: EEPROM 44LC3.7 … …………………………………………………….45 برخه 3.8: د توسعې سرلیک ……………………………………………………… 24 برخه 04: جيTAG انٹرفیس ……………………………………………………… ۵۱

www.alinx.com

3 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 3.11: د XADC انٹرفیس (د ډیفالټ لخوا نه دی نصب شوی) ……………………….. 52 برخه 3.12: کیلي ……………………………………………………………… …………53 برخه 3.13: د LED څراغ……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… ……………………………………54

www.alinx.com

4 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
دا ARTIX-7 FPGA پراختیایی پلیټ فارم (موډل: AX7203) د کور بورډ + کیریر بورډ حالت غوره کوي ، کوم چې د کاروونکو لپاره د ثانوي پراختیا لپاره د اصلي بورډ کارولو لپاره مناسب دی.
د کیریر بورډ په ډیزاین کې، موږ د کاروونکو لپاره د انټرفیسونو شتمني پراخه کړې، لکه 1 PCIex4 انٹرفیس، 2 ګیګابایټ ایترنیټ انٹرفیس، 1 HDMI آوټ پټ انٹرفیس، 1 HDMI ان پټ انٹرفیس، Uart انٹرفیس، SD کارت سلاټ او داسې نور. دا د کاروونکو اړتیاوې پوره کوي. د PCIe لوړ سرعت ډیټا تبادله، د ویډیو لیږد پروسس کولو او صنعتي کنټرول لپاره. دا د "متفرقه" ARTIX-7 FPGA پراختیایی پلیټ فارم دی. دا د لوړ سرعت ویډیو لیږد ، دمخه تایید او د شبکې او فایبر مخابراتو او ډیټا پروسس کولو وروسته غوښتنلیک لپاره امکان چمتو کوي. دا محصول د زده کونکو، انجنیرانو او نورو ډلو لپاره چې د ARTIX-7FPGA پراختیا کې بوخت دي خورا مناسب دی.

www.alinx.com

5 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 1: د FPGA پراختیایی بورډ پیژندنه
د AX7203 FPGA پراختیایی بورډ بشپړ جوړښت زموږ د ثابت کور بورډ + کیریر بورډ ماډل څخه په میراث پاتې دی. د لوړ سرعت بین بورډ نښلونکی د اصلي بورډ او کیریر بورډ ترمنځ کارول کیږي.
اصلي بورډ په عمده ډول د FPGA + 2 DDR3 + QSPI فلش څخه جوړ شوی، کوم چې د FPGA د تیز رفتار ډیټا پروسس کولو او ذخیره کولو دندې ترسره کوي، د FPGA او دوه DDR3s ترمنځ د تیز رفتار ډیټا لوستل او لیکل، د ډیټا بټ عرض 32 بټ دی، او د ټول سیسټم بینډ ویت تر 25Gb پورې دی. /s(800M*32bit); د DDR3 دوه ظرفیتونه تر 8Gbit پورې دي، کوم چې د ډیټا پروسس کولو پرمهال د لوړ بفر اړتیا پوره کوي. ټاکل شوی FPGA د XILINX د ARTIX-7 لړۍ XC200A7T چپ دی، په BGA 484 بسته کې. د XC7A200T او DDR3 ترمنځ د اړیکو فریکوینسي 400Mhz ته رسیږي او د معلوماتو کچه 800Mhz ده، کوم چې په بشپړ ډول د لوړ سرعت ملټي چینل ډیټا پروسس کولو اړتیاوې پوره کوي. برسېره پردې، د XC7A200T FPGA څلور GTP لوړ سرعت لیږدونکي لري چې په هر چینل کې تر 6.6Gb/s سرعت سره، دا د فایبر آپټیک مخابراتو او PCIe ډیټا مخابراتو لپاره مثالی کوي.
د AX7203 کیریر بورډ خپل بډایه پریفیرال انٹرفیس پراخوي، پشمول د 1 PCIex4 انٹرفیس، 2 ګیګابایټ ایترنیټ انٹرفیس، 1 HDMI آوټ پټ انٹرفیس، 1 HDMI ان پټ انٹرفیس، 1 Uart انٹرفیس، 1 SD کارت سلاټ، XADC نښلونکی انٹرفیس، 2-پین سرلیک، ځینې کیلي، LED او EEPROM سرکټ.

www.alinx.com

6 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

شکل 1-1-1: د AX7203 سکیماټیک ډیاګرام د دې ډیاګرام له لارې تاسو کولی شئ هغه انٹرفیسونه او دندې وګورئ چې د AX7203 FPGA پراختیایی بورډ پکې شامل دي: Artix-7 FPGA کور بورډ
اصلي بورډ د XC7A200T + 8Gb DDR3 + 128Mb QSPI فلش لري. دلته دوه لوړ دقیق سایټیم LVDS توپیري کرسټالونه شتون لري، یو یې په 200MHz کې او بل یې په 125MHz کې، د FPGA سیسټمونو او GTP ماډلونو لپاره مستحکم ساعت ان پټ چمتو کوي. د 1-چینل PCIe x4 انٹرفیس د PCI ایکسپریس 2.0 معیاري ملاتړ کوي، د PCIe x4 لوړ سرعت ډیټا لیږد انٹرفیس چمتو کوي، د واحد چینل ارتباط کچه تر 5GBaud پورې 2-چینل ګیګابایټ ایترنیټ انٹرفیس RJ-45 انٹرفیس د ګیګابایټ ایترنیټ انٹرفیس چپ د MicrelSNZPHNX9031KPHNZPHNXXNUMX XNUMX څخه کار اخلي کاروونکو ته د شبکې مخابراتو خدمات چمتو کول.

www.alinx.com

7 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
د KSZ9031RNX چپ د 10/100/1000 Mbps شبکې لیږد نرخ ملاتړ کوي؛ بشپړ دوه اړخیز او تطابق وړ. د 1-چینل HDMI آوټ پټ انٹرفیس سیلین امیج د SIL9134 HDMI کوډ کولو چپ غوره شوی ترڅو تر 1080P@60Hz محصول ملاتړ وکړي او د 3D محصول ملاتړ وکړي. د 1-چینل HDMI ان پټ انٹرفیس سلیون امیج د SIL9013 HDMI ډیکوډر چپ غوره شوی، کوم چې تر 1080P@60Hz ان پټ ملاتړ کوي او په مختلف فارمیټونو کې د ډیټا محصول ملاتړ کوي. 1-چینل Uart ته USB انٹرفیس 1 Uart ته USB انٹرفیس د کارونکي ډیبګ کولو لپاره د کمپیوټر سره د اړیکو لپاره. د سیریل پورټ چپ د سیلیکون لیبز CP2102GM USB-UAR چپ دی، او د USB انٹرفیس د MINI USB انٹرفیس دی. د مایکرو SD کارت لرونکی 1-پورټ مایکرو SD کارت لرونکی ، د SD حالت ملاتړ او د SPI حالت EEPROM آن بورډ د IIC انٹرفیس EEPROM 24LC04 2-طريقه 40-پن توسیع پورټ 2-طريقه 40-پن 2.54mm پیچ توسیع بندر مختلف ALINX سره وصل کیدی شي ماډلونه (د دوربین کیمره، د TFT LCD سکرین، د تیز رفتار AD ماډل، او نور). د توسعې بندر کې د 1 چینل 5V بریښنا رسولو، 2 چینل 3.3V بریښنا رسولو، د 3 لارې ځمکې، 34 IOs بندر شامل دي. جTAG انٹرفیس A 10-pin 0.1inch فاصله معیاري JTAG د FPGA برنامه ډاونلوډ او ډیبګ کولو لپاره بندرونه. کیلي 2 کیلي; 1 ری سیٹ کیلي (په کور بورډ کې) LED Light 5 کاروونکي LEDs (1 په اصلي بورډ کې او 4 په کیریر بورډ کې)

www.alinx.com

8 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 2: د AC7200 کور بورډ پیژندنه
AC7200 (د اصلي بورډ ماډل، لاندې ورته ورته) د FPGA کور بورډ، دا د XILINX د ARTIX-7 لړۍ 200T AC7200-2FGG484I پر بنسټ والړ دی. دا د لوړ سرعت، لوړ بینډ ویت او لوړ ظرفیت سره د لوړ فعالیت اصلي بورډ دی. دا د لوړ سرعت ډیټا مخابراتو ، ویډیو عکس پروسس کولو ، د تیز سرعت ډیټا استملاک او داسې نورو لپاره مناسب دی.
دا AC7200 کور بورډ د مایکرون د MT41J256M16HA-125 DDR3 چپ دوه ټوټې کاروي، هر DDR د 4Gbit ظرفیت لري؛ دوه DDR چپس د 32-bit ډیټا بس چوکۍ کې یوځای شوي، او د FPGA او DDR3 ترمنځ د لوستلو / لیکلو ډاټا بینډ ویت تر 25Gb پورې دی؛ دا ډول ترتیب کولی شي د لوړ بینډ ویت ډیټا پروسس کولو اړتیاوې پوره کړي.
د AC7200 کور بورډ د 180V کچې 3.3 معیاري IO بندرونه ، د 15V کچې 1.5 معیاري IO بندرونه ، او د GTP لوړ سرعت RX/TX توپیر سیګنالونو 4 جوړه پراخه کوي. د کاروونکو لپاره چې ډیری IO ته اړتیا لري، دا اصلي بورډ به یو ښه انتخاب وي. سربیره پردې ، د FPGA چپ او انٹرفیس ترمینځ روټینګ مساوي اوږدوالی او توپیر پروسس کوي ، او د اصلي بورډ اندازه یوازې 45 * 55 (mm) ده ، کوم چې د ثانوي پراختیا لپاره خورا مناسب دی.

www.alinx.com

9 / 57

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود AC7200 کور بورډ (مخکې) View)

AC7200 کور بورډ (شاته View)
برخه 2.1: FPGA چپ
لکه څنګه چې پورته یادونه وشوه، د FPGA ماډل چې موږ یې کاروو AC7200-2FGG484I دی، کوم چې د Xilinx Artix-7 لړۍ پورې اړه لري. د سرعت درجه 2 ده، او د حرارت درجه د صنعت درجه ده. دا ماډل د 484 پنونو سره د FGG484 کڅوړه ده. د Xilinx ARTIX-7 FPGA چپ نومولو قواعد په لاندې ډول دي

د ARTIX-7 لړۍ ځانګړي چپ ماډل تعریف

www.alinx.com

10 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

د FPGA چپ په تخته کې د FPGA چپ AC7200 اصلي پیرامیټونه په لاندې ډول دي

د منطقي حجرو نوم
سلائسونه CLB فلیپ فلاپ بلاک RAMkb DSP سلائسونه
PCIe Gen2 XADC
د GTP لیږدونکي سرعت درجه
د حرارت درجه

ځانګړي پیرامیټونه 215360 33650 269200 13140 740 1
1 XADC, 12bit, 1Mbps AD 4 GTP6.6Gb/s اعظمي -2 صنعتي

د FPGA بریښنا رسولو سیسټم Artix-7 FPGA بریښنا رسولو کې V، CCINT V، CCBRAM V، CCAUX VCCO، VMGTAVCC او V دي. MGTAVTT VCCINT د FPGA اصلي بریښنا رسولو پن دی، کوم چې اړتیا لري د 1.0V سره وصل شي؛ VCCBRAM د FPGA بلاک رام د بریښنا رسولو پن دی، له 1.0V سره وصل دی؛ VCCAUX د FPGA معاون بریښنا رسولو پن دی، 1.8V سره نښلوي؛ VCCO د والیت دیtagد

www.alinx.com

11 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
د FPGA هر بانک، په شمول BANK0، BANK13~16، BANK34~35. په AC7200 FPGA کور بورډ کې، BANK34 او BANK35 باید د DDR3 سره وصل شي، حجمtagد بانک e ارتباط 1.5V دی، او حجمtagد نورو بانکونو e 3.3V دی. د BANK15 او BANK16 VCCO د LDO لخوا پرمخ وړل کیږي، او د LDO چپ په ځای کولو سره بدلیدلی شي. VMGTAVCC د عرضې حجم دیtagد FPGA داخلي GTP ټرانسیور e، د 1.0V سره وصل شوی؛ VMGTAVTT د ختمولو حجم دیtagد GTP ټرانسیور e، د 1.2V سره وصل شوی.
د Artix-7 FPGA سیسټم اړتیا لري چې د بریښنا پورته کولو ترتیب د VCCINT، بیا VCCBRAM، بیا VCCAUX، او په پای کې VCCO لخوا پرمخ وړل کیږي. که VCCINT او VCCBRAM ورته والی ولريtage، دوی کولی شي په ورته وخت کې ځواکمن شي. د واک ترتیب outages بیرته راګرځي. د GTP ټرانسیور د بریښنا پورته کولو ترتیب VCCINT دی، بیا VMGTAVCC، بیا VMGTAVTT. که VCCINT او VMGTAVCC ورته والی ولريtage، دوی کولی شي په ورته وخت کې ځواکمن شي. د بریښنا بند ترتیب یوازې د بریښنا د ترتیب سره مخالف دی.
دریمه برخه: فعال توپیري کرسټال
د AC7200 کور بورډ د دوه سایټیم فعال توپیري کرسټالونو سره مجهز دی، یو یې 200MHz دی، ماډل یې SiT9102-200.00MHz دی، د FPGA لپاره د سیسټم اصلي ساعت او د DDR3 کنټرول ساعت تولید لپاره کارول کیږي؛ بل یې 125MHz دی، ماډل SiT9102 -125MHz دی، د GTP لیږدونکو لپاره د حوالې ساعت ان پټ.
برخه 2.3: 200Mhz فعال توپیر ساعت
په 1-3 شکل کې G1 د 200M فعال توپیر کرسټال دی چې د پراختیا بورډ سیسټم ساعت سرچینه چمتو کوي. د کرسټال محصول د FPGA د BANK34 نړیوال ساعت پن MRCC (R4 او T4) سره وصل دی. دا د 200Mhz توپیر ساعت په FPGA کې د کارونکي منطق چلولو لپاره کارول کیدی شي. کاروونکي کولی شي PLLs او DCMs د FPGA دننه تنظیم کړي ترڅو د مختلف فریکونسیو ساعتونه تولید کړي.

www.alinx.com

12 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

200Mhz فعال توپیري کرسټال سکیماټیک

په کور بورډ کې 200Mhz فعال توپیري کرسټال

د 200Mhz توپیري ساعت پن دنده
د سیګنال نوم SYS_CLK_P SYS_CLK_N

FPGA پن R4 T4

برخه 2.4: 148.5Mhz فعال توپیري کرسټال
G2 د 148.5Mhz فعال توپیر کرسټال دی، کوم چې د FPGA دننه GTP ماډل ته د حوالې ان پټ ساعت دی. د کرسټال محصول د FPGA د GTP BANK216 ساعت پنونو MGTREFCLK0P (F6) او MGTREFCLK0N (E6) سره وصل دی.

www.alinx.com

13 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

148.5Mhz فعال توپیري کرسټال سکیماټیک

په کور بورډ کې 1148.5Mhz فعال توپیري کرسټال

د 125Mhz توپیري ساعت پن دنده

خالص نوم

د FPGA پن

MGT_CLK0_P

MGT_CLK0_N

www.alinx.com

14 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

دریمه برخه: DDR2.5 DRAM

د FPGA کور بورډ AC7200 د دوه مایکرون 4Gbit (512MB) DDR3 چپس سره سمبال شوی، ماډل MT41J256M16HA-125 (د MT41K256M16HA-125 سره مطابقت لري). د DDR3 SDRAM اعظمي عملیاتي سرعت 800MHz (د معلوماتو کچه 1600Mbps) لري. د DDR3 حافظه سیسټم مستقیم د FPGA د بانک 34 او BANK35 د حافظې انٹرفیس سره وصل دی. د DDR3 SDRAM ځانګړی ترتیب په جدول 4-1 کې ښودل شوی.

د بټ شمیره U5,U6

چپ ماډل MT41J256M16HA-125

ظرفیت 256M x 16bit

فابریکه مایکرون

د DDR3 SDRAM ترتیب

د DDR3 هارډویر ډیزاین د سیګنال بشپړتیا سخت غور ته اړتیا لري. موږ په بشپړ ډول د مطابقت مقاومت / ټرمینل مقاومت په پام کې نیولی دی، د خنډ کنټرول ټریس، او د سرکټ ډیزاین او PCB ډیزاین کې د اوږدوالي کنټرول تعقیب ترڅو د DDR3 لوړ سرعت او مستحکم عملیات یقیني کړي.

د DDR3 DRAM سکیماتیک

www.alinx.com

15 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

DDR3 په کور بورډ کې

د DDR3 DRAM پن دنده:

خالص نوم

د FPGA PIN نوم

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

DDR3_DQ [7]

IO_L4P_T0_35

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

DDR3_DQ [16]

IO_L18N_T2_35

DDR3_DQ [17]

IO_L16P_T2_35

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

DDR3_DQ [19]

IO_L17N_T2_35

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

DDR3_DQ [21]

IO_L17P_T2_35

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

DDR3_DQ [23]

IO_L18P_T2_35

DDR3_DQ [24]

IO_L20N_T3_35

DDR3_DQ [25]

IO_L19P_T3_35

DDR3_DQ [26]

IO_L20P_T3_35

DDR3_DQ [27]

IO_L22N_T3_35

DDR3_DQ [28]

IO_L23P_T3_35

DDR3_DQ [29]

IO_L24N_T3_35

DDR3_DQ [30]

IO_L24P_T3_35

DDR3_DQ [31]

IO_L22P_T3_35

DDR3_DM0

IO_L4N_T0_35

DDR3_DM1

IO_L8N_T1_AD14N_35

DDR3_DM2

IO_L16N_T2_35

DDR3_DM3

IO_L23N_T3_35

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

www.alinx.com

17 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_BA[2] DDR3_BA[0] DDR3_S DDR3_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

18 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

څلورمه برخه: QSPI فلش

د FPGA کور بورډ AC7200 د 128MBit QSPI فلش سره مجهز دی، او ماډل یې W25Q256FVEI دی، کوم چې د 3.3V CMOS حجم کاروي.tage معیاري. د QSPI فلش د غیر متزلزل طبیعت له امله، دا د سیسټم لپاره د بوټ وسیلې په توګه کارول کیدی شي ترڅو د سیسټم بوټ عکس ذخیره کړي. دا انځورونه په عمده توګه د FPGA بټ شامل دي files، د ARM غوښتنلیک کوډ، د اصلي غوښتنلیک کوډ او د کاروونکي نور معلومات files. د QSPI فلش ځانګړي ماډلونه او اړوند پیرامیټونه ښودل شوي.

موقعیت U8

ماډل N25Q128

ظرفیت 128M بټ

فابریکه Numonyx

د QSPI فلش مشخصات
QSPI FLASH د FPGA چپ د BANK0 او BANK14 وقف شوي پنونو سره وصل دی. د ساعت پن د BANK0 CCLK0 سره وصل دی، او نور ډیټا او د چپ انتخاب سیګنالونه په ترتیب سره د BANK00 D03~D14 او FCS پنونو سره وصل دي. د QSPI فلش هارډویر پیوستون ښیې.

د QSPI فلش سکیماټیک QSPI فلش پن دندې:

www.alinx.com

19 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

خالص نوم QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA PIN نوم CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

QSPI په اصلي بورډ کې

www.alinx.com

20 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 2.7: په کور بورډ کې د LED څراغ
د AC3 FPGA کور بورډ کې 7200 سور LED څراغونه شتون لري ، چې یو یې د بریښنا شاخص څراغ (PWR) دی ، یو یې د ترتیب LED څراغ (DONE) دی ، او یو یې د کارونکي LED څراغ دی. کله چې اصلي بورډ ځواکمن شي، د بریښنا شاخص به روښانه شي؛ کله چې FPGA تنظیم شي، د ترتیب LED به روښانه شي. د کارونکي LED څراغ د BANK34 IO سره وصل دی ، کارونکي کولی شي د برنامه لخوا رڼا او بند کنټرول کړي. کله چې د IO voltagد کارونکي LED سره وصل دی لوړ دی ، د کارونکي LED بند دی. کله چې پیوستون IO voltage ټیټ دی، د کاروونکي LED به روښانه شي. د LED څراغ هارډویر پیوستون سکیمیک ډیاګرام ښودل شوی:

په کور بورډ سکیمیک کې د LED څراغونه

LED څراغونه په کور بورډ کارونکي LEDs پن تفویض

د سیګنال نوم LED1

د FPGA پن نوم IO_L15N_T2_DQS_34

FPGA پن نمبر W5

تفصیل د کارونکي LED

www.alinx.com

21 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
2.8 برخه: د ری سیٹ تڼۍ
د AC7200 FPGA کور بورډ کې د ری سیٹ تڼۍ شتون لري. د ری سیٹ تڼۍ د FPGA چپ د BANK34 نورمال IO سره وصل دی. کارونکی کولی شي د دې ری سیٹ تڼۍ څخه د FPGA برنامه پیل کولو لپاره وکاروي. کله چې تڼۍ په ډیزاین کې فشار راوړي، د سیګنال حجمtagIO ته ای ان پټ کم دی، او د بیا تنظیم سیګنال اعتبار لري؛ کله چې تڼۍ فشار نه وي، نو IO ته د سیګنال ان پټ لوړ دی. د ری سیٹ تڼۍ پیوستون سکیمیک ډیاګرام ښودل شوی:

د تڼۍ سکیماتیک بیا تنظیم کړئ

په کور بورډ کې د ری سیٹ تڼۍ ری سیٹ تڼۍ پن دنده

د سیګنال نوم RESET_N

ZYNQ پن نوم IO_L17N_T2_34

ZYNQ پن نمبر T6

تفصیل د FPGA سیسټم بیا تنظیم کول

www.alinx.com

22 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
2.9 برخه: جTAG انٹرفیس
د جيTAG د ازموینې ساکټ J1 د J لپاره په AC7200 کور بورډ کې خوندي دیTAG ډاونلوډ او ډیبګ کول کله چې اصلي بورډ یوازې کارول کیږي. شکل د J سکیماتیک برخه دهTAG بندر، چې پکې TMS، TDI، TDO، TCK شامل دي. ، GND، +3.3V دا شپږ سیګنالونه.

JTAG د انٹرفیس سکیماټیک د JTAG انٹرفیس J1 په AC7200 FPGA کور بورډ کې د 6 پن 2.54mm پیچ واحد قطار ټیسټ سوراخ کاروي. که تاسو د J کارولو ته اړتیا لرئTAG په اصلي بورډ کې د ډیبګ کولو لپاره اړیکه ، تاسو اړتیا لرئ د 6-pin واحد قطار پن سرلیک سولډر کړئ. J ښييTAG انٹرفیس J1 په AC7200 FPGA کور بورډ کې.
JTAG په کور بورډ کې انٹرفیس

www.alinx.com

23 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
2.10 برخه: په کور بورډ کې د بریښنا انٹرفیس
د دې لپاره چې د AC7200 FPGA کور بورډ یوازې کار وکړي ، اصلي بورډ د 2PIN بریښنا انٹرفیس (J3) سره خوندي دی. کله چې کارونکي د 2PIN بریښنا انٹرفیس (J3) له لارې اصلي بورډ ته بریښنا رسوي، دا د کیریر بورډ له لارې نشي چلیدلی. که نه نو، اوسنی شخړه کیدای شي رامنځته شي.
په کور بورډ کې د بریښنا انٹرفیس

www.alinx.com

24 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
2.11 برخه: بورډ د بورډ نښلونکي
اصلي بورډ د بورډ نښلونکو ته ټولټال څلور لوړ سرعت بورډ لري. اصلي بورډ د کیریر بورډ سره وصل کولو لپاره څلور 80-pin انټر بورډ نښلونکي کاروي. د FPGA IO بندر د توپیر روټینګ له لارې د څلورو نښلونکو سره وصل دی. د نښلونکو پن فاصله 0.5mm ده، د لوړ سرعت ډیټا مخابراتو لپاره د کیریر بورډ کې د نښلونکو تختو ته داخل کړئ.
اصلي بورډ د بورډ نښلونکو ته ټولټال څلور لوړ سرعت بورډ لري. اصلي بورډ د کیریر بورډ سره وصل کولو لپاره څلور 80-pin انټر بورډ نښلونکي کاروي. د FPGA IO بندر د توپیر روټینګ له لارې د څلورو نښلونکو سره وصل دی. د نښلونکو پن فاصله 0.5mm ده، د لوړ سرعت ډیټا مخابراتو لپاره د کیریر بورډ کې د نښلونکو تختو ته داخل کړئ.

بورډ د بورډ نښلونکي CON1 د 80 پن بورډ د بورډ نښلونکو CON1 ته، چې د نښلولو لپاره کارول کیږي
د VCCIN بریښنا رسولو (+5V) سره او په کیریر بورډ کې ځمکه، د FPGA نورمال IOs پراخ کړئ. دلته باید یادونه وشي چې د CON15 1 پنونه د BANK34 IO پورټ سره وصل دي ، ځکه چې د BANK34 اړیکه د DDR3 سره وصل ده. له همدې امله، د voltagد دې بانک 34 د ټولو IOs معیار 1.5V دی. د بورډ نښلونکو CON1 ته د بورډ د پن ګومارنه

CON1 پن PIN1 PIN3 PIN5 PIN7 PIN9

د سیګنال نوم
VCCIN VCCIN VCCIN VCCIN GND

د FPGA پن حجمtage کچه

–

+5V

–

+5V

–

+5V

–

+5V

–

ځمکه

CON1 پن PIN2 PIN4 PIN6 PIN8 PIN10

د سیګنال نوم
VCCIN VCCIN VCCIN VCCIN
GND

د FPGA پن حجمtage کچه

–

+5V

–

+5V

–

+5V

–

+5V

–

ځمکه

www.alinx.com

25 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 59

NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B_ND_34_B18_34_19_34 ADC_VN XADC_VP NC NC GND B19_L16_N B1_L16_P B1_L16_N B4_L16_P GND B4_L16_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V 3.3V 1.5V 1.5V ځمکه 1.5V 1.5V 1.5V 1.5V ځمکه ADC ADC ځمکه 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV ځمکه

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 60

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N BL34_21_34_21 34_L22_N GND NC B34_L22 B34_L25_P B34_L24_N GND NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

3.3V 3.3V ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V 3.3V 1.5V 1.5V ځمکه 1.5V 1.5V 1.5V 1.5V ځمکه

1.5V

–

ځمکه

–

ځمکه

–

www.alinx.com

26 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

د بورډ څخه بورډ نښلونکي CON2 د 80-pin ښځینه پیوستون سرلیک CON2 د نورمال غزولو لپاره کارول کیږي
د FPGA د BANK13 او BANK14 IO. د ټوکtagد دواړو بانکونو معیارونه 3.3V دي. د بورډ نښلونکو CON2 ته د بورډ د پن ګومارل

CON1 پن

د سیګنال نوم

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

پن9

GND

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

پن19

GND

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

پن29

GND

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

پن39

GND

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA پن W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

والیtage کچه 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V 3.3V XNUMXV XNUMXV ځمکه XNUMXV XNUMXV XNUMXV.

CON1 پن PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48

د سیګنال نوم
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

د FPGA پن حجمtage

کچه

V17

3.3V

W17

3.3V

U15

3.3V

V15

3.3V

–

ځمکه

AB21

3.3V

AB22

3.3V

AA21

3.3V

AA20

3.3V

–

ځمکه

AB20

3.3V

AA19

3.3V

AA18

3.3V

AB18

3.3V

–

ځمکه

T20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

ځمکه

T21

3.3V

U21

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

27 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V 3.3V 3.3V 3.3V 3.3V

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V 3.3V

د بورډ څخه بورډ نښلونکي CON3 د 80 پن نښلونکی CON3 د نورمال IO پراخولو لپاره کارول کیږي.
د FPGA BANK15 او BANK16. سربیره پردې، څلور JTAG سیګنالونه هم د CON3 نښلونکي له لارې د کیریر بورډ سره وصل دي. د ټوکtagد BANK15 او BANK16 معیارونه د LDO چپ لخوا تنظیم کیدی شي. ډیفالټ نصب شوی LDO 3.3V دی. که تاسو غواړئ نور معیاري کچې تولید کړئ، تاسو کولی شئ دا د مناسب LDO سره بدل کړئ. د بورډ نښلونکو CON3 ته د بورډ د پن ګومارنه

CON1 پن PIN1 PIN3 PIN5 PIN7

د سیګنال نوم
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA پن J16 F15 G17 G18

والیtage کچه

CON1 پن

3.3V PIN2

3.3V PIN4

3.3V PIN6

3.3V

پن8

د سیګنال نوم
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

د FPGA پن حجمtage کچه

M17

3.3V

F21

3.3V

A21

3.3V

B21

3.3V

www.alinx.com

28 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55IN PIN57IN PIN59

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56IN PIN58IN PIN60

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V

www.alinx.com

29 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

PIN73 B15_L24_N

M16

3.3V

PIN74 B15_L16_N

L18

3.3V

پن75

–

پن76

–

PIN77 FPGA_TCK

V12

3.3V

پن78

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

U13

3.3V

PIN80 FPGA_TMS

T13

3.3V

د بورډ څخه بورډ نښلونکي CON4 د 80-Pin نښلونکی CON4 د نورمال IO او GTP پراخولو لپاره کارول کیږي
د FPGA BANK16 لوړ سرعت ډیټا او د ساعت سیګنالونه. د ټوکtagد BANK16 د IO پورټ معیار د LDO چپ لخوا تنظیم کیدی شي. ډیفالټ نصب شوی LDO 3.3V دی. که کاروونکي غواړي نور معیاري کچې تولید کړي، دا د مناسب LDO لخوا بدلیدلی شي. د GTP د لوړ سرعت ډیټا او د ساعت سیګنالونه په اصلي بورډ کې په کلکه توپیر لري. د ډیټا لینونه په اوږدوالي کې مساوي دي او په یو ټاکلي وقفه کې ساتل کیږي ترڅو د سیګنال مداخلې مخه ونیسي. د بورډ نښلونکو CON4 ته د بورډ د پن ګومارل

CON1 پن پن 1 پن 3 پن 5 پن 7 پن 9 پن 11 پن 13 پن 15 پن 17 پن 19 پن 21 پن 23 پن 25 پن 27 پن 29

د سیګنال نوم
NC NC

د FPGA پن حجمtage کچه –
–

CON1 پن NC NC

–

GND NC

–

ځمکني PIN10

–

پن12

–

پن14

GND

–

ځمکني PIN16

MGT_TX3_P

D7 توپیري PIN18

MGT_TX3_N

C7 توپیر PIN20

GND

–

ځمکني PIN22

MGT_RX3_P D9 توپیري PIN24

MGT_RX3_N

C9 توپیر PIN26

GND

- ځمکه

پن28

MGT_TX1_P

D5 توپیري PIN30

د سیګنال نوم FPGA Pin Voltage

کچه

–

GND

–

ځمکه

MGT_TX2_P

B6 توپیر

MGT_TX2_N

A6 توپیر

GND

–

ځمکه

MGT_RX2_P

B10 توپیر

MGT_RX2_N

A10 توپیر

GND

–

ځمکه

MGT_TX0_P

B4 توپیر

MGT_TX0_N

A4 توپیر

GND

–

ځمکه

MGT_RX0_P

B8 توپیر

www.alinx.com

30 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 –

متفاوت ځمکه
د توپیر توپیر
ځمکه 3.3V 3.3V 3.3V 3.3V
ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V 3.3V 3.3V 3.3V ځمکه 3.3V 3.3V 3.3V 3.3V

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 توپیر

–

ځمکه

د F10 توپیر

E10 توپیر

–

ځمکه

F16

3.3V

E17

3.3V

C14

3.3V

C15

3.3V

–

ځمکه

A13

3.3V

A14

3.3V

D17

3.3V

C17

3.3V

–

ځمکه

E19

3.3V

D19

3.3V

B20

3.3V

A20

3.3V

–

ځمکه

F19

3.3V

F20

3.3V

C22

3.3V

B22

3.3V

–

www.alinx.com

31 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
2.12 برخه: د بریښنا رسول
د AC7200 FPGA کور بورډ د کیریر بورډ له لارې د DC5V لخوا پرمخ وړل کیږي، او دا د J3 انٹرفیس لخوا ځواکمن کیږي کله چې دا یوازې کارول کیږي. مهرباني وکړئ محتاط اوسئ چې د J3 انٹرفیس او کیریر بورډ لخوا په ورته وخت کې بریښنا مه ورکوئ ترڅو د زیان مخه ونیول شي. د بریښنا رسولو ډیزاین ډیاګرام په تخته کې ښودل شوی.

په کور بورډ سکیمیک کې د بریښنا رسول

پراختیایی بورډ د +5V لخوا ځواکمن شوی او د څلور DC/DC بریښنا رسولو چپ TLV3.3RGT له لارې +1.5V، +1.8V، +1.0V، +62130V څلور طرفه بریښنا رسولو ته بدل شوی. د تولید اوسنی جریان په هر چینل کې تر 3A پورې کیدی شي. VCCIO د یو LDOSPX3819M5-3-3 لخوا تولید شوی. VCCIO په عمده توګه د FPGA BANK15 او BANK16 ته بریښنا رسوي. کاروونکي کولی شي د BANK15,16 IO مختلف حجم ته بدل کړيtagد دوی د LDO چپ ځای په ځای کولو سره معیارونه. 1.5V د VTT او VREF حجم تولیدويtagد TI د TPS3 له لارې د DDR51200 لخوا اړین دي. د GTP ټرانسیور لپاره د 1.8V بریښنا رسولو MGTAVTT MGTAVCC د TI د TPS74801 چپ لخوا رامینځته شوی. د هرې بریښنا ویش دندې په لاندې جدول کې ښودل شوي:

www.alinx.com

32 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

د بریښنا رسول +1.0V +1.8V +3.3V +1.5V
VREF,VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)

فنکشن FPGA کور حجمtagد FPGA معاون والیومtage، د TPS74801 بریښنا رسولو VCCIO د Bank0، Bank13 او Bank14 د FPGA، QSIP فلش، د Clock Crystal DDR3، Bank34 او Bank35 د FPGA
DDR3 FPGA بانک 15، د FPGA GTP لیږدونکي بانک 16 د FPGA GTP لیږدونکي بانک 216 بانک

ځکه چې د آرټیکس-7 FPGA بریښنا رسولو د بریښنا پر ترتیب ترتیب اړتیا لري، د سرکټ ډیزاین کې، موږ د چپ بریښنا اړتیاو سره سم ډیزاین کړی، او د بریښنا انډول 1.0V->1.8V->(1.5) دی. V, 3.3V, VCCIO) او 1.0V-> MGTAVCC -> MGTAVTT، د سرکټ ډیزاین ترڅو د چپ نورمال عملیات یقیني کړي.

2.13 برخه: د جوړښت ډیاګرام

www.alinx.com

33 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
دریمه برخه: کیریر بورډ

برخه 3.1: د بار وړونکي بورډ پیژندنه
د مخکیني فعالیت پیژندنې له لارې ، تاسو کولی شئ د کیریر بورډ برخې فعالیت پوه شئ
1-چینل PCIe x4 د تیز رفتار ډیټا لیږد انٹرفیس 2-چینل 10/100M/1000M ایترنیټ RJ-45 انٹرفیس 1-چینل HDMI ویډیو ان پټ انٹرفیس 1-چینل HDMI ویډیو آؤټ پټ انٹرفیس 1-چینل USB Uart مخابراتو انٹرفیس 1-د SD کارډ انټرفیس EEPROM 2-چینل 40-pin توسیع بندرونه JTAG د ډیبګ کولو انٹرفیس 2 خپلواک کیلي 4 کارونکي LED څراغونه

www.alinx.com

34 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

3.2 برخه: ګیګابایټ ایترنیټ انٹرفیس

د AX7203 FPGA پراختیایی بورډ کاروونکو ته د 2 چینل چمتو کوي

د Micrel KSZ9031RNX له لارې د ګیګابایټ شبکې مخابراتو خدمت

ایترنیټ PHY چپ. KSZ9031RNX چپ د 10/100/1000 Mbps ملاتړ کوي

د شبکې د لیږد کچه او د FPGA سره د GMII له لارې اړیکه نیسي

انٹرفیس KSZ9031RNX د MDI/MDX موافقت ملاتړ کوي، مختلف سرعت

موافقتونه، د ماسټر / غلام تطبیق، او د PHY لپاره د MDIO بس لپاره ملاتړ

د ثبت مدیریت.

KSZ9031RNX به د ځینې ځانګړي IOs کچې حالت کشف کړي

د فعال کیدو وروسته د دوی کاري حالت وټاکئ. جدول 3-1-1 تشریح کوي

د GPHY چپ فعال کیدو وروسته د ډیفالټ تنظیم کولو معلومات.

د ترتیب پن لارښوونې

د ترتیب ارزښت

PHYAD[2:0] CLK125_EN
SELRGV AN[1:0] RX ځنډ TX ځنډ

MDIO/MDC حالت PHY پته 3.3V، 2.5V، 1.5/1.8V والیومtagد اتوماتیک خبرو اترو ترتیب انتخاب
RX ساعت 2ns ځنډ TX ساعت 2ns ځنډ RGMII یا GMII انتخاب

PHY پته 011 3.3V
(10/100/1000M) د تطبیق وړ ځنډ ځنډ GMII

جدول 3-2-1: د PHY چپ ډیفالټ ترتیب ارزښت

کله چې شبکه د ګیګابایټ ایترنیټ سره وصل وي ، د FPGA او PHY چپ KSZ9031RNX ډیټا لیږد د GMII بس له لارې اړیکه نیول کیږي ، د لیږد ساعت 125Mhz دی. د ترلاسه کولو ساعت E_RXC د PHY چپ لخوا چمتو شوی، د لیږد ساعت E_GTXC د FPGA لخوا چمتو شوی، او ډاټا s دیampد ساعت په مخ پر ودې څنډه کې رهبري شو.
کله چې شبکه د 100M ایترنیټ سره وصل وي ، د FPGA او PHY چپ KSZ9031RNX ډیټا لیږد د GMII بس له لارې اړیکه نیول کیږي ، د لیږد ساعت 25Mhz دی. د ترلاسه کولو ساعت E_RXC د PHY چپ لخوا چمتو شوی، د لیږد ساعت E_GTXC د FPGA لخوا چمتو شوی، او ډاټا دی

www.alinx.com

35 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود sampد ساعت په مخ پر ودې څنډه کې رهبري شو.
شکل 3-2-1: ګیګابایټ ایترنیټ انٹرفیس سکیماټیک

شکل 3-3-2: په کیریر بورډ کې د ګیګابایټ ایترنیټ انٹرفیس

www.alinx.com

36 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

د ګیګابایټ ایترنیټ چپ PHY1 پن دندې په لاندې ډول دي

د سیګنال نوم E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_SETIO E1_RXDXNUMX

FPGA پن نمبر E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

توضیحات د PHY1 RGMII لیږد ساعت
PHY1 ډیټا لیږدوي bit0 PHY1 ډیټا لیږدوي bit1 PHY1 ډیټا لیږدوي bit2 PHY1 لیږدوي ډیټا bit3 PHY1 لیږد فعال کړئ PHY1 RGMII ساعت ترلاسه کړئ PHY1 ډاټا ترلاسه کړئ Bit0 PHY1 ډاټا ترلاسه کړئ Bit1 PHY1 ډیټا ترلاسه کړئ PHY2 بیا ترلاسه کړئ د ID سیګنال PHY1 مدیریت ساعت PHY3 مدیریت ډاټا
PHY1 سیګنال بیا تنظیم کړئ

د ګیګابایټ ایترنیټ چپ PHY2 پن دندې په لاندې ډول دي

د سیګنال نوم E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_SETIO E2_RXDXNUMX

FPGA پن نمبر A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

توضیحات د PHY2 RGMII لیږد ساعت
PHY2 ډیټا لیږدوي bit0 PHY2 ډیټا لیږدوي bit1 PHY2 ډیټا لیږدوي bit2 PHY2 لیږدوي ډیټا bit3 PHY2 لیږد فعال کړئ PHY2 RGMII ساعت ترلاسه کړئ PHY2 ډاټا ترلاسه کړئ Bit0 PHY2 ډاټا ترلاسه کړئ Bit1 PHY2 ډیټا ترلاسه کړئ PHY2 بیا ترلاسه کړئ د ID سیګنال PHY2 مدیریت ساعت PHY3 مدیریت ډاټا
PHY2 سیګنال بیا تنظیم کړئ

www.alinx.com

37 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 3.3: PCIe x4 انٹرفیس
د AX7203 FPGA پراختیایی بورډ د صنعتي درجې لوړ سرعت ډیټا لیږد PCIe x4 انٹرفیس چمتو کوي. د PCIE کارت انٹرفیس د معیاري PCIe کارت بریښنایی مشخصاتو سره مطابقت لري او په مستقیم ډول د عادي کمپیوټر x4 PCIe سلاټ کې کارول کیدی شي.
د PCIe انٹرفیس سیګنال لیږد او ترلاسه کول په مستقیم ډول د FPGA GTP لیږدونکي سره وصل دي. د TX او RX سیګنالونو څلور چینلونه په توپیر سیګنالونو کې د FPGA سره وصل دي ، او د واحد چینل ارتباط کچه د 5G بټ بینډ ویت پورې کیدی شي. د PCIe حوالې ساعت د AX7203 FPGA پراختیایی بورډ ته د PC PCIe سلاټ لخوا د 100Mhz د حوالې ساعت فریکونسۍ سره چمتو شوی.
د AX7203 FPGA پراختیایی بورډ د PCIe انٹرفیس ډیزاین ډیاګرام په 3-3-1 شکل کې ښودل شوی ، چیرې چې د TX لیږد سیګنال او د حوالې ساعت CLK سیګنال په AC جوړه حالت کې وصل دی.

شکل 3-3-1: PCIex4 سکیمیټ

www.alinx.com

38 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

شکل 3-3-2: PCIex4 په کیریر بورډ کې

د PCIex4 انٹرفیس پن دنده:

د سیګنال نوم

FPGA پن

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

PCIE_RX1_N

PCIE_RX2_P

B10

PCIE_RX2_N

A10

PCIE_RX3_P

PCIE_RX3_N

PCIE_TX0_P

PCIE_TX0_N

PCIE_TX1_P

PCIE_TX1_N

PCIE_TX2_P

PCIE_TX2_N

PCIE_TX3_P

PCIE_TX3_N

PCIE_CLK_P

F10

PCIE_CLK_N

E10

د PCII چینل 0 ډاټا ترلاسه کول د PCI مثبت چینل 0 ډاټا ترلاسه کوي د کمپیوټر مثبت کمپیوټر ترلاسه کوي د کمپي مثلص چینل ترلاسه کوي چینل 1 ډیټا لیږد مثبت PCIE چینل 1 ډیټا لیږد منفي PCIE چینل 2 ډیټا لیږد مثبت PCIE چینل 2 ډیټا لیږد منفي PCIE چینل 3 ډیټا لیږد مثبت PCIE چینل 3 ډیټا لیږد منفي PCIE چینل 0 ډیټا لیږد منفي PCIE چینل 0 ډیټا لیږد منفي PCIE چینل 1 ډیټا لیږد مثبت PCIE چینل
د PCIE حوالې ساعت مثبت د PCIE حوالې ساعت منفي

www.alinx.com

39 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 3.4: د HDMI محصول انٹرفیس
د HDMI محصول انٹرفیس ، د سلیون عکس SIL9134 HDMI (DVI) کوډ کولو چپ غوره کړئ ، تر 1080P@60Hz محصول پورې ملاتړ وکړئ ، د 3D محصول ملاتړ وکړئ.
د SIL9134 IIC ترتیب کولو انٹرفیس هم د FPGA IO سره وصل دی. SIL9134 د FPGA برنامې لخوا پیل او کنټرول شوی. د HDMI محصول انٹرفیس هارډویر پیوستون په 3-4-1 شکل کې ښودل شوی.

شکل 3-4-1: د HDMI محصول سکیماتیک

شکل 3-4-1: په کیریر بورډ کې د HDMI محصول

www.alinx.com

40 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

د HDMI ان پټ پن دنده:
د سیګنال نوم 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] 9134_D[6_D[9134_D[7_D] 9134_D[8] 9134_D[9] 9134_D[ 10] 9134_D[11] 9134_D[12] 9134_D[13] 9134_D[14] 9134_D[15] 9134_D[16] 9134_D[17] 9134_D[18] _9134_D[19] _9134_D[20_D] 9134] 21_D[9134]

FPGA پن J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 L16 M18 N18 N18 M19 N20 L20 M21

www.alinx.com

41 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 3.5: د HDMI ان پټ انٹرفیس
د HDMI محصول انٹرفیس، د سلیون عکس SIL9013 HDMI ډیکوډر چپ غوره کړئ، تر 1080P@60Hz ان پټ ملاتړ او په مختلف فارمیټونو کې د ډیټا محصول ملاتړ کوي.
د SIL9013 د IIC ترتیب کولو انٹرفیس د FPGA IO سره وصل دی. SIL9013 د FPGA برنامه کولو له لارې پیل او کنټرول شوی. د HDMI ان پټ انٹرفیس هارډویر پیوستون په 3-5-1 شکل کې ښودل شوی.

شکل 3-5-1: د HDMI انپټ سکیماتیک

شکل 3-5-2: په کیریر بورډ کې د HDMI ان پټ

www.alinx.com

42 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

د HDMI ان پټ پن دنده:
د سیګنال نوم 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] 9013_D[6_D[9013_D[7_D] 9013_D[8] 9013_D[9] 9013_D[ 10] 9013_D[11] 9013_D[12] 9013_D[13] 9013_D[14] 9013_D[15] 9013_D[16] 9013_D[17] 9013_D[18] _9013_D[19] _9013_D[20_D] 9013] 21_D[9013]

د FPG پن نمبر H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16

www.alinx.com

43 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
برخه 3.6: د SD کارت سلاټ
SD کارت (Secure Digital Memory Card) د میموري کارت دی چې د سیمی کنډکټر فلش حافظې پروسې پراساس دی. دا په 1999 کې د جاپاني Panasonic په مشرۍ مفکورې لخوا بشپړ شو، او د متحده ایالاتو د توشیبا او سان ډیسک ګډون کونکو د پام وړ څیړنې او پراختیا ترسره کړه. په 2000 کې، دې شرکتونو د SD ټولنه (د خوندي ډیجیټل ټولنه) په لاره واچوله، کوم چې یو پیاوړی لاین اپ لري او لوی شمیر پلورونکي یې جذب کړي. پدې کې IBM، مایکروسافټ، موټرولا، NEC، سامسنګ، او نور شامل دي. د دې مخکښ جوړونکو لخوا پرمخ وړل شوي، SD کارتونه د مصرف کونکي ډیجیټل وسیلو کې ترټولو پراخه کارول شوي حافظه کارت ګرځیدلی.
SD کارت د ذخیره کولو خورا عام وسیله ده. تمدید شوی SD کارت د SPI حالت او SD حالت ملاتړ کوي. کارول شوی SD کارت د مایکرو ایس ډی کارت دی. سکیماتیک ډیاګرام په 3-6-1 شکل کې ښودل شوی.

شکل 3-6-1: د SD کارت سکیماتیک

www.alinx.com

44 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

شکل 3-6-2: په کیریر بورډ کې د SD کارت سلاټ

د SD کارت سلاټ پن دنده:
د سیګنال نوم SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

د SD حالت

FPGA پن AB12 AB11 F14 AA13 AB13 Y13 AA14

برخه 3.7: سیریل پورټ ته USB
د AX7203 FPGA پراختیایی بورډ کې د سیلیکون لابراتوار CP2102GM USB-UAR چپ شامل دی. د USB انٹرفیس د MINI USB انٹرفیس کاروي. دا د USB کیبل سره د سیریل ډیټا اړیکو لپاره د پورتنۍ کمپیوټر USB پورټ سره وصل کیدی شي. د USB Uart سرکټ ډیزاین سکیماتیک ډیاګرام په 3-7-1 شکل کې ښودل شوی:

www.alinx.com

45 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 د کارن لارښود شکل 3-7-1: USB ته سیریل پورټ سکیمیک

شکل 3-7-2: د کیریر بورډ کې سیریل پورټ ته USB
دوه LED شاخصونه (LED3 او LED4) د سیریل پورټ سیګنال لپاره ټاکل شوي، او په PCB کې د سلکس سکرین TX او RX دی، دا په ګوته کوي چې سیریل پورټ د معلوماتو لیږد یا استقبال لري، لکه څنګه چې په لاندې شکل 3-3-3 کې ښودل شوي.

شکل 3-7-3: د سیریل پورټ مخابراتو LED شاخص سکیماتیک

www.alinx.com

46 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

USB ته سیریل پورټ پن دنده:
د سیګنال نوم UART1_RXD UART1_TXD

FPGA پن P20 N15

برخه 3.8: EEPROM 24LC04
د AX7013 کیریر بورډ یو EEPROM، ماډل 24LC04 لري، او د 4Kbit ظرفیت لري (2*256*8bit). دا دوه 256-بایټ بلاکونه لري او د IIC بس له لارې اړیکه نیسي. په جہاز کې EEPROM دا زده کوي چې څنګه د IIC بس سره اړیکه ونیسي. د EEPROM I2C سیګنال د FPGA اړخ کې د BANK14 IO بندر سره وصل دی. لاندې شکل 3-8-1 د EEPROM ډیزاین ښیې

شکل 3-8-1: د EEPROM سکیماتیک

شکل 3-8-2: EEPROM په کیریر بورډ کې

www.alinx.com

47 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

د EEPROM پن دنده
خالص نوم EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA پن F13 E14

برخه 3.9: د توسعې سرلیک
کیریر بورډ د دوه 0.1 انچ فاصلې معیاري 40-پن توسیع بندرونو J11 او J13 سره خوندي دی ، کوم چې د ALINX ماډلونو یا د کارونکي لخوا ډیزاین شوي بهرني سرکټ سره وصل کولو لپاره کارول کیږي. د توسعې پورټ 40 سیګنالونه لري چې له هغې څخه 1-چینل 5V بریښنا رسولو، 2-چینل 3.3 V بریښنا رسولو، 3-چینل ځمکني او 34 IOs. د FPGA سوځولو څخه مخنیوي لپاره IO مستقیم د 5V وسیلې سره وصل مه کوئ. که تاسو غواړئ د 5V تجهیزاتو سره وصل شئ ، تاسو اړتیا لرئ د کچې تبادلې چپ وصل کړئ.
A 33 ohm resistor د توسعې پورټ او FPGA اتصال ترمنځ په لړۍ کې وصل دی ترڅو FPGA د بهرني حجم څخه خوندي کړي.tage یا اوسنی. د پراخولو بندر (J11) سرکټ په 3-9-1 شکل کې ښودل شوی.

شکل 3-9-1: د پراخولو سرلیک J11 سکیماتیک

www.alinx.com

48 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
د 3-9-2 شکل د کیریر بورډ کې د J4 توسیع بندر توضیح کړی. د توسعې بندر Pin1 او Pin2 لا دمخه په بورډ کې نښه شوي.

شکل 3-9-2: په کیریر بورډ کې د J11 سرلیک پراخول

د J11 توسیع سرلیک پن دنده

د پن نمبر

FPGA پن

د پن نمبر

FPGA پن

GND

+5V

P16

R17

R16

P15

N17

P17

U16

T16

U17

U18

P19

R19

V18

V19

U20

V20

AA9

AB10

AA10

AA11

W10

V10

Y12

Y11

W12

W11

AA15

AB15

Y16

AA16

AB16

AB17

W14

Y14

GND

+3.3V

www.alinx.com

49 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

شکل 3-9-3: د پراخولو سرلیک J13 سکیماتیک
د 3-9-4 شکل د کیریر بورډ کې د J13 توسیع بندر توضیح کړی. د توسعې بندر Pin1 او Pin2 لا دمخه په بورډ کې نښه شوي.

شکل 3-9-4: په کیریر بورډ کې د J13 سرلیک پراخول

د J13 توسیع سرلیک پن دنده

د پن نمبر

FPGA پن

GND

W16

V17

U15

د پن نمبر 2 4 6 8

FPGA پن +5V W15 W17 V15

www.alinx.com

50 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

AB21

AB22

AA21

AA20

AB20

AA19

AA18

AB18

T20

Y17

W22

W21

T21

U21

Y21

Y22

W20

W19

Y19

Y18

V22

U22

T18

R18

R14

P14

N13

N14

GND

+3.3V

3.10 برخه: جTAG انٹرفیس
AJTAG انٹرفیس په AX7203 FPGA کیریر بورډ کې د FPGA برنامو یا فرم ویئر فلش ته ډاونلوډ کولو لپاره ساتل شوی. د ګرم پلګ کولو له امله رامینځته شوي FPGA چپ ته د زیان مخنیوي لپاره ، د محافظت ډیایډ J ته اضافه کیږيTAG سیګنال د ډاډ ترلاسه کولو لپاره چې حجمtage سیګنال د FPGA لخوا منل شوي حد کې دی ترڅو د FPGA چپ زیان مخه ونیسي.

انځور 3-10-1: JTAG د انٹرفیس سکیماتیک

www.alinx.com

51 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
انځور 3-10-2: JTAG په کیریر بورډ کې انٹرفیس
پام وکړئ چې ګرم تبادله مه کوئ کله چې JTAG کیبل پلګ شوی او نه پلګ شوی.
برخه 3.11: د XADC انٹرفیس (د ډیفالټ لخوا نه دی نصب شوی)
د AX7203 کیریر بورډ پراخه XADC نښلونکی انٹرفیس لري، او نښلونکی د 2 × 8 0.1 انچ پیچ دوه قطار پن کاروي. د XADC انٹرفیس د FPGA 12-Bit 1Msps انلاګ - ډیجیټل کنورټر ته د ADC توپیر ان پټ انٹرفیس درې جوړه غزوي. د توپیري انټرفیسونو یوه جوړه د FPGA وقف شوي ډیفرینشل انلاګ ان پټ چینل VP/VN سره وصل ده ، او نورې دوه جوړې په مختلف ډول د مرستندویه انلاګ ان پټ چینلونو (انالوګ چینل 0 او انالوګ چینل 9) سره وصل دي. شکل 3-11-1 د الیاس کولو ضد فلټر ښیې چې د دریو توپیري XADC ان پټونو لپاره ډیزاین شوی.

شکل 3-11-1: د الیاس کولو ضد فلټر سکیماتیک

www.alinx.com

52 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

شکل 3-11-2: د XADC نښلونکی سکیماټیک

شکل 3-11-3: په کیریر بورډ کې د XADC نښلونکی

د XADC پن دنده

د XADC انٹرفیس

د FPGA پن ان پټ ampدرود

تفصیل

12 56 910

VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13

د لوړ پوړ 1V FPGA ځانګړي XADC ان پټ چینل

د 1V لوړوالی تر 1V پورې لوړوالی

د FPGA په مرسته د XADC ان پټ چینل 9 (د نورمال IO په توګه کارول کیدی شي)
د FPGA په مرسته د XADC ان پټ چینل 0 (د نورمال IO په توګه کارول کیدی شي)

برخه 3.12: کیلي
د AX7203 FPGA کیریر بورډ دوه کارونکي کیلي لري KEY1~KEY2. ټولې کیلي د FPGA نورمال IO سره وصل دي. کلید فعال ټیټ دی. کله چې کیلي فشار راوړل شي، د IO ان پټ حجمtagد FPGA e ټیټ دی. کله چې هیڅ کیلي فشار نه وي، د IO ان پټ حجمtagد FPGA e لوړه ده. د کلیدي برخې سرکټ په 3-12-1 شکل کې ښودل شوی.

www.alinx.com

53 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

شکل 3-12-1: کلیدي سکیماتیک

شکل 3-13-2: په کیریر بورډ کې دوه کیلي

کلیدونه پین تفویض
خالص نوم KEY1 KEY2

FPGA پن J21 E13

برخه 3.13: د LED څراغ
د AX7203 FPGA کیریر بورډ کې اوه سور LEDs شتون لري، چې یو یې د بریښنا شاخص (PWR) دی، دوه یې د USB Uart ډیټا ترلاسه کول او لیږدونکي شاخصونه دي، او څلور یې د کاروونکو LED څراغونه دي (LED1 ~ LED4). کله چې بورډ فعال شي، د بریښنا شاخص به روښانه شي؛ کارن LED1 ~ LED4 د FPGA نورمال IO سره وصل دي. کله چې د IO voltagد کارونکي LED سره وصل دی په ټیټه کچه ترتیب شوی ، کارونکي LED څراغونه روښانه کوي. کله چې نښلول شوی IO voltage د لوړې کچې په توګه ترتیب شوی، د کاروونکي LED به اور وغورځول شي. د

www.alinx.com

54 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
د کارونکي LEDs هارډویر پیوستون سکیمیک ډیاګرام په 3-13-1 شکل کې ښودل شوی.

شکل 3-13-1: د کارونکي LEDs سکیماتیک

شکل 3-13-2: د کارونکي LEDs په کیریر بورډ کې

د کارونکي د LED څراغونو پن دنده
د سیګنال نوم LED1 LED2 LED3 LED4

FPGA پن B13 C13 D14 D15

3.14 برخه: د بریښنا رسول
د بریښنا د ننوتلو حجمtagد AX7203 FPGA پراختیایی بورډ DC12V دی. پراختیایی بورډ د PCIe انٹرفیس څخه بریښنا هم ملاتړ کوي او د ATX چیسس بریښنا رسولو (12V) څخه مستقیم بریښنا رسولو ملاتړ کوي.

www.alinx.com

55 /

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود
شکل 3-14-1: د AX7203 FPGA بورډ لپاره د بریښنا رسولو طریقه د FPGA کیریر بورډ د +12V حجم بدلويtagد 5-چینل DC/DC بریښنا رسولو چپ MP3.3 له لارې +1.8V، +1.2V، +4V او +1482V څلور لارې بریښنا رسولو کې. سربیره پردې ، د FPGA کیریر بورډ کې د +5V بریښنا رسول د انټر بورډ نښلونکي له لارې AC7100B FPGA کور بورډ ته بریښنا رسوي. د توسعې په اړه د بریښنا رسولو ډیزاین په 3-14-2 شکل کې ښودل شوی.

شکل 3-14-2: په کیریر بورډ کې د بریښنا رسولو سکیماتیک

www.alinx.com

56 /

د ARTIX-7 FPGA پراختیایی بورډ AX7203 د کارونکي لارښود شکل 3-14-3: په کیریر بورډ کې د بریښنا رسولو سرکټ

www.alinx.com

57 /

اسناد / سرچینې

ALINX AX7203 FPGA پراختیایی بورډ [pdf] د کارونکي لارښود
AX7203 FPGA پراختیایی بورډ, AX7203, FPGA پراختیایی بورډ, پراختیایی بورډ, بورډ

حوالې

د کارن لارښود

AX7203 FPGA پراختیایی بورډ

د محصول معلومات

ARTIX-7 FPGA پراختیایی بورډ AX7203 کارن لارښود

برخه 1: د FPGA پراختیایی بورډ پیژندنه

برخه 2: د AC7200 کور بورډ پیژندنه

د محصول کارولو لارښوونې

اسناد / سرچینې

حوالې

یو نظر پریږدئ

ځواب لغوه کړئ