Bòrd Leasachaidh AX7203 FPGA
Fiosrachadh toraidh
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
| Tionndadh | An t-Urr 1.2 |
|---|---|
| Ceann-latha | 2023-02-23 |
| Sgaoileadh Le | Rachel Zhou |
| Tuairisgeul | Ciad Sgaoileadh |
Pàirt 1: Ro-ràdh Bòrd Leasachaidh FPGA
Tha bòrd leasachaidh AX7203 FPGA na phrìomh bhòrd + neach-giùlan
àrd-ùrlar bùird a leigeas le leasachadh àrd-sgoile goireasach
a’ cleachdadh a’ phrìomh bhòrd. Bidh e a’ cleachdadh eadar-bhòrd aig astar luath
ceangail eadar am prìomh bhòrd agus am bòrd giùlain.
Tha am bòrd-giùlain AX7203 a 'toirt seachad diofar eadar-aghaidh iomaill,
nam measg:
- 1 PCIex4 eadar-aghaidh
- 2 eadar-aghaidh Gigabit Ethernet
- 1 HDMI Eadar-aghaidh toraidh
- 1 HDMI Eadar-aghaidh cuir a-steach
- 1 Eadar-aghaidh Uart
- Sliotan cairt SD 1
- Eadar-aghaidh ceangail XADC (gun a chuir a-steach gu bunaiteach)
- Ceann leudachaidh 2-shlighe 40-pin
- Cuid de iuchraichean
- LED
- Cuairt-litir EEPROM
Pàirt 2: AC7200 Core Board Ro-ràdh
Tha am bòrd bunaiteach AC7200 stèidhichte air sreath ARTIX-7 200T aig XILINX
AC7200-2FGG484I. Is e bòrd bunaiteach àrd-choileanadh a th’ ann a tha freagarrach airson
conaltradh dàta aig astar luath, giollachd ìomhaighean bhidio, agus
togail dàta aig astar luath.
Am measg nam prìomh fheartan de phrìomh bhòrd AC7200 tha:
- Dà phìos de chips MT41J256M16HA-125 DDR3 aig MICRON le a
comas 4Gbit gach fear, a’ toirt seachad leud bus dàta 32-bit agus suas ri
Leugh / sgrìobh leud-bann dàta eadar FPGA agus DDR25 aig 3Gb. - 180 puirt IO àbhaisteach aig ìre 3.3V
- 15 puirt IO àbhaisteach aig ìre 1.5V
- 4 paidhrichean de chomharran eadar-dhealaichte RX / TX àrd-astar GTP
- An aon fhaid agus slighe giollachd eadar-dhealaichte eadar an
Chip FPGA agus an eadar-aghaidh - Meud teann de 45 * 55 (mm)
Stiùireadh airson cleachdadh bathar
Gus Bòrd Leasachaidh ARTIX-7 FPGA AX7203 a chleachdadh, lean iad sin
ceumannan:
- Ceangail am bòrd bunaiteach agus am bòrd-giùlain a 'cleachdadh an àrd-astar
ceangal eadar-bhòrd. - Ma tha feum air, stàlaich an eadar-aghaidh XADC a’ cleachdadh na chaidh a sholarachadh
ceanglaiche. - Ceangail peripherals sam bith a tha thu ag iarraidh ris an eadar-aghaidh a tha ri fhaighinn air
am bòrd-giùlain, leithid innealan PCIex4, Gigabit Ethernet
innealan, innealan HDMI, innealan Uart, cairtean SD, no taobh a-muigh
cinn leudachaidh. - Cumhachd air a 'bhòrd leasachaidh a' cleachdadh a 'chumhachd iomchaidh
solair.
ARTIX-7 Bòrd Leasachaidh FPGA
AX7203
Leabhar-làimhe cleachdaiche
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Clàr an tionndaidh
Tionndadh An t-Urr 1.2
Ceann-latha 2023-02-23
Air fhoillseachadh le Rachel Zhou
Tuairisgeul A’ chiad fhoillseachadh
www.alinx.com
2/57
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Clàr-innse
Clàr Tionndadh …………………………………………………………………………………2 Pàirt 1: Bòrd Leasachaidh FPGA Ro-ràdh ……………………… …………… 6 Pàirt 2: AC7200 Prìomh Bhòrd Ro-ràdh ……………………………………………..9
Pàirt 2.1: Chip FPGA ………………………………………… 10 Pàirt 2.2: Criostal eadar-dhealaichte gnìomhach ………………………………… …………..12 Pàirt 2.3: Cloc eadar-dhealachaidh gnìomhach 200Mhz ……………………………………12 Pàirt 2.4: 148.5Mhz Criostal eadar-dhealaichte gnìomhach …………………………….. 13 Pàirt 2.5: DDR3 DRAM ………………………………………………………………15 Pàirt 2.6: QSPI Flash …………………………………… ……………………………19 Pàirt 2.7: Solas LED air a’ Bhòrd Bunasach ……………………………. 21 Pàirt 2.8: Putan Ath-shuidheachadh ……………………………………………………………… 22 Pàirt 2.9: JTAG Eadar-aghaidh …………………………………………………………………… 23 Pàirt 2.10: Eadar-aghaidh Cumhachd air a’ Bhun-Bhùird ……………………………. 24 Pàirt 2.11: Luchd-ceangail Bòrd gu Bòrd ……………………………………….. 25 Pàirt 2.12: Solarachadh Cumhachd ………………………………………………… …………32 Pàirt 2.13: Sgeama Structar ……………………………………………………..33 Pàirt 3: Bòrd giùlain ……………………………… ………………………………………. 34 Pàirt 3.1: Ro-ràdh bòrd giùlain …………………………………………… 34 Pàirt 3.2: Eadar-aghaidh Gigabit Ethernet …………………………………………………………………………… 35 Pàirt 3.3: PCIe x4 eadar-aghaidh ……………………………………………………….. 38 Pàirt 3.4: HDMI toradh eadar-aghaidh ……………………………………… ………….40 Pàirt 3.5: HDMI Eadar-aghaidh cuir a-steach ……………………………………………………42 Pàirt 3.6: Slot cairt SD …………………………… …………………………… 44 Pàirt 3.7: USB gu Port Sreathach ……………………………………………………….45 Pàirt 3.8: EEPROM 24LC04 … …………………………….47 Pàirt 3.9: Ceann-cinnidh Leudachaidh ……………………………………………………… 48 Pàirt 3.10: jTAG Eadar-aghaidh ……………………………………………………. 51
www.alinx.com
3/57
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 3.11: Eadar-aghaidh XADC (gun a chuir a-steach gu bunaiteach) …………………………….. 52 Pàirt 3.12: iuchraichean ……………………………………………………………… …………53 Pàirt 3.13: Solas LED ………………………………………… 54 Pàirt 3.14: Solar cumhachd ……………………………… …………………………………… 55
www.alinx.com
4/57
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Bidh an àrd-ùrlar leasachaidh ARTIX-7 FPGA seo (Modal: AX7203) a’ gabhail ris a’ mhodh bòrd bunaiteach + bòrd-giùlain, a tha goireasach dha luchd-cleachdaidh am prìomh bhòrd a chleachdadh airson leasachadh àrd-sgoile.
Ann an dealbhadh bòrd giùlain, tha sinn air beairteas eadar-aghaidh a leudachadh do luchd-cleachdaidh, leithid eadar-aghaidh 1 PCIex4, eadar-aghaidh 2 Gigabit Ethernet, 1 HDMI Toradh eadar-aghaidh, 1 HDMI Input eadar-aghaidh, Uart Interface, SD cairt slot msaa Tha e a 'coinneachadh ri riatanasan luchd-cleachdaidh airson iomlaid dàta àrd-astar PCIe, giollachd tar-chuir bhidio agus smachd gnìomhachais. Tha e na àrd-ùrlar leasachaidh ARTIX-7 FPGA “Versatile”. Tha e a’ toirt seachad comas airson tar-chuir bhidio aig astar luath, ro-dhearbhadh agus iar-chleachdadh de chonaltradh lìonra is snàithleach agus giollachd dàta. Tha an toradh seo air leth freagarrach airson oileanaich, innleadairean agus buidhnean eile a tha an sàs ann an leasachadh ARTIX-7FPGA.
www.alinx.com
5/57
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 1: Ro-ràdh Bòrd Leasachaidh FPGA
Tha structar iomlan bòrd leasachaidh AX7203 FPGA air fhaighinn bhon mhodal cunbhalach bòrd bunaiteach + bòrd giùlain againn. Thathas a’ cleachdadh ceangal eadar-bhòrd aig astar luath eadar am prìomh bhòrd agus am bòrd-giùlain.
Tha am prìomh bhòrd air a dhèanamh suas sa mhòr-chuid de FPGA + 2 DDR3 + QSPI FLASH, a bhios a’ gabhail os làimh gnìomhan giollachd dàta aig astar luath agus stòradh FPGA, leughadh agus sgrìobhadh dàta aig astar luath eadar FPGA agus dà DDR3, is e leud pìos dàta 32 pìosan, agus tha leud-bann an t-siostaim gu lèir suas ri 25Gb. / s (800M * 32bit); Tha an dà chomas DDR3 suas ri 8Gbit, a choinnicheas ris an fheum air bufairean àrda rè giollachd dàta. Is e am FPGA taghte a’ chip XC7A200T de shreath ARTIX-7 XILINX, ann am pasgan BGA 484. Tha tricead conaltraidh eadar an XC7A200T agus DDR3 a’ ruighinn 400Mhz agus is e an ìre dàta 800Mhz, a tha gu tur a’ coinneachadh ri feumalachdan giollachd dàta ioma-seanail àrd-astar. A bharrachd air an sin, tha an XC7A200T FPGA a’ nochdadh ceithir transceivers àrd-astar GTP le astaran suas ri 6.6Gb / s gach seanail, ga dhèanamh air leth freagarrach airson conaltradh fiber-optic agus conaltradh dàta PCIe.
Bidh bòrd giùlan AX7203 a’ leudachadh an eadar-aghaidh iomaill beairteach aige, a ’toirt a-steach eadar-aghaidh 1 PCIex4, 2 eadar-aghaidh Gigabit Ethernet, 1 HDMI Eadar-aghaidh toraidh, 1 HDMI Eadar-aghaidh cuir a-steach, 1 eadar-aghaidh Uart, 1 slot cairt SD, eadar-aghaidh ceangail XADC, leudachadh 2-slighe 40-pin bann-cinn, cuid de iuchraichean, cuairt LED agus EEPROM.
www.alinx.com
6/57
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 1-1-1: An Diagram Sgeama den AX7203 Tron diagram seo, chì thu na h-eadar-aghaidh agus na gnìomhan a tha ann am Bòrd Leasachaidh AX7203 FPGA: Artix-7 bòrd bunaiteach FPGA
Tha am prìomh bhòrd air a dhèanamh suas de XC7A200T + 8Gb DDR3 + 128Mb QSPI FLASH. Tha dà chriostal eadar-dhealaichte Sitime LVDS àrd-chruinneas, aon aig 200MHz agus am fear eile aig 125MHz, a’ toirt a-steach gleoc seasmhach airson siostaman FPGA agus modalan GTP. Eadar-aghaidh PCIe x1 4-seanail A’ toirt taic do inbhe PCI Express 2.0, a’ toirt seachad eadar-aghaidh tar-chuir dàta àrd-astar PCIe x4, ìre conaltraidh seanail suas gu 5GBaud 2-seanail eadar-aghaidh Gigabit Ethernet RJ-45 eadar-aghaidh Bidh chip eadar-aghaidh Gigabit Ethernet a’ cleachdadh chip KSZ9031RNX Ethernet PHY aig Micrel gus seirbheisean conaltraidh lìonra a thoirt do luchd-cleachdaidh.
www.alinx.com
7/57
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Tha a’ chip KSZ9031RNX a’ toirt taic do ìrean tar-chuir lìonra 10/100/1000 Mbps; làn duplex agus atharrachail. Eadar-aghaidh toraidh 1-channel HDMI Tha sliseag còdaidh SIL9134 HDMI aig Silion Image air a thaghadh gus taic a thoirt do suas ri toradh 1080P@60Hz agus taic a thoirt do thoradh 3D. Eadar-aghaidh cuir a-steach 1-channel HDMI Tha sliseag decoder SIL9013 HDMI aig Silion Image air a thaghadh, a bheir taic do suas ri cuir a-steach 1080P@60Hz agus a bheir taic do thoraidhean dàta ann an diofar chruthan. 1-channel Uart gu USB eadar-aghaidh 1 Uart gu USB eadar-aghaidh airson conaltradh leis a 'choimpiutair airson luchd-cleachdaidh debugging. Is e a’ chip port sreathach a’ chip USB-UAR de Silicon Labs CP2102GM, agus is e an eadar-aghaidh USB an eadar-aghaidh MINI USB. Neach-gleidhidh cairt micro SD 1-port Neach-gleidhidh cairt Micro SD, cuir taic ri modh SD agus modh SPI EEPROM Air bòrd eadar-aghaidh IIC EEPROM 24LC04 Port leudachaidh 2-shlighe 40-pin 2-slighe 40-pin Faodar port leudachaidh pitch 2.54mm a cheangal ri diofar ALINX modalan (camara binocular, sgrion TFT LCD, modal AD àrd-astar, msaa). Anns a’ phort leudachaidh tha solar cumhachd 1 seanail 5V, solar cumhachd 2 seanail 3.3V, talamh 3 slighe, port 34 IO. JTAG Eadar-aghaidh Sàr astar 10-pin 0.1 òirleach JTAG puirt airson luchdachadh sìos prògram FPGA agus dì-bhugachadh. iuchraichean 2 iuchraichean; 1 iuchair ath-shuidheachadh (air a’ phrìomh bhòrd) LED Light 5 LEDs cleachdaiche (1 air a’ phrìomh bhòrd agus 4 air a’ bhòrd giùlain)
www.alinx.com
8/57
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2: AC7200 Core Board Ro-ràdh
AC7200 (modail bòrd bunaiteach, an aon rud gu h-ìosal) bòrd bunaiteach FPGA, tha e stèidhichte air sreath ARTIX-7 aig XILINX 200T AC7200-2FGG484I. Is e bòrd bunaiteach àrd-choileanadh a th’ ann le astar àrd, leud-bann àrd agus comas àrd. Tha e freagarrach airson conaltradh dàta aig astar luath, giollachd ìomhaighean bhidio, togail dàta aig astar luath, msaa.
Bidh am bòrd bunaiteach AC7200 seo a’ cleachdadh dà phìos de chip MT41J256M16HA-125 DDR3 aig MICRON, tha comas 4Gbit aig gach DDR; tha dà chips DDR air an cur còmhla ann an leud bus dàta 32-bit, agus tha an leud-bann dàta leughaidh / sgrìobhaidh eadar FPGA agus DDR3 suas ri 25Gb; faodaidh an leithid de rèiteachadh coinneachadh ri feumalachdan giollachd dàta leud-bann àrd.
Bidh am bòrd-cridhe AC7200 a’ leudachadh 180 puirt IO àbhaisteach aig ìre 3.3V, 15 puirt IO àbhaisteach aig ìre 1.5V, agus paidhrichean 4 de chomharran eadar-dhealaichte GTP àrd-astar RX/TX. Do luchd-cleachdaidh a tha feumach air tòrr IO, bidh am bòrd bunaiteach seo na dheagh roghainn. A bharrachd air an sin, tha an t-slighe eadar chip FPGA agus an eadar-aghaidh co-ionann de dh'fhaid agus giullachd eadar-dhealaichte, agus chan eil meud a’ bhùird bunaiteach ach 45 * 55 (mm), a tha gu math freagarrach airson leasachadh àrd-sgoile.
www.alinx.com
9/57
Bòrd Leasachaidh ARTIX-7 FPGA AX7203 Leabhar-làimhe Cleachdaiche AC7200 Core Board (Beulaibh View)
Prìomh Bhòrd AC7200 (Cùl View)
Pàirt 2.1: FPGA Chip
Mar a chaidh ainmeachadh gu h-àrd, is e am modail FPGA a bhios sinn a’ cleachdadh AC7200-2FGG484I, a bhuineas don t-sreath Artix-7 aig Xilinx. Is e an ìre astair 2, agus tha an ìre teòthachd aig ìre gnìomhachais. Tha am modail seo na phasgan FGG484 le 484 prìneachan. Riaghailtean ainmeachadh chip Xilinx ARTIX-7 FPGA mar gu h-ìosal
Mìneachadh Modail Chip Sònraichte de shreath ARTIX-7
www.alinx.com
10 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Chip FPGA air bòrd Tha prìomh pharaimearan chip FPGA AC7200 mar a leanas
Ainmich Logic Cells
Sliseagan flip-flops CLB Cuir casg air sliseagan RAMkb DSP
PCIe Gen2 XADC
Ìre astair GTP Transceiver
Ìre Teòthachd
Paramadairean sònraichte 215360 33650 269200 13140 740 1
1 XADC, 12bit, 1Mbps AD 4 GTP6.6Gb/s max -2 Gnìomhachais
Siostam solar cumhachd FPGA Is e solar cumhachd Artix-7 FPGA V , CCINT V , CCBRAM V , CCAUX VCCO , VMGTAVCC agus V . Is e MGTAVTT VCCINT am prìne solarachaidh cumhachd FPGA, a dh’ fheumas a bhith ceangailte ri 1.0V; Is e VCCBRAM am prìne solarachaidh cumhachd de FPGA bloc RAM, ceangail ri 1.0V; Tha VCCAUX na phrìne solarachaidh cumhachd taiceil FPGA, ceangail 1.8V; Tha an leabhar VCCOtage bho
www.alinx.com
11 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
gach BANK de FPGA, a’ gabhail a-steach BANK0, BANK13~16, BANK34~35. Air prìomh bhòrd AC7200 FPGA, feumaidh BANK34 agus BANK35 a bhith ceangailte ri DDR3, an vol.tagIs e ceangal BANK 1.5V, agus an leabhartagB' e 3.3 V. Tha an VCCO de BANK15 agus BANK16 air a stiùireadh leis an LDO, agus faodar atharrachadh le bhith a’ cur a’ chip LDO an àite. Is e VMGTAVCC an solar voltage den transceiver GTP a-staigh FPGA, ceangailte ri 1.0V; Is e VMGTAVTT an leabhar crìochnachaidhtage den transceiver GTP, ceangailte ri 1.2V.
Tha siostam Artix-7 FPGA ag iarraidh gum bi an t-sreath cumhachd-suas air a stiùireadh le VCCINT, an uairsin VCCBRAM, an uairsin VCCAUX, agus mu dheireadh VCCO. Ma tha an aon leabhar aig VCCINT agus VCCBRAMtage, faodaidh iad a bhith air an cumhachd suas aig an aon àm. An òrdugh cumhachd dhuttages air a thionndadh air ais. Is e sreath cumhachd-suas an transceiver GTP VCCINT, an uairsin VMGTAVCC, an uairsin VMGTAVTT. Ma tha an aon leabhar aig VCCINT agus VMGTAVCCtage, faodaidh iad a bhith air an cumhachd suas aig an aon àm. Tha an t-sreath cumhachd dheth dìreach mu choinneamh an t-sreath cumhachd-air.
Pàirt 2.2: Gnìomhach eadar-dhealachadh Crystal
Tha prìomh bhòrd AC7200 air a uidheamachadh le dà chriostal eadar-dhealaichte gnìomhach Sitime, is e aon 200MHz, is e am modail SiT9102-200.00MHz, prìomh ghleoc an t-siostaim airson FPGA agus air a chleachdadh gus gleoc smachd DDR3 a ghineadh; is e am fear eile 125MHz, is e modail SiT9102 -125MHz, cuir a-steach cloc iomraidh airson transceivers GTP.
Pàirt 2.3: 200Mhz Active Differential cloc
Is e G1 ann am Figear 3-1 an criostal eadar-dhealaichte gnìomhach 200M a bheir seachad stòr gleoc siostam bùird leasachaidh. Tha an toradh criostail ceangailte ri prìne cloc cruinne BANK34 MRCC (R4 agus T4) den FPGA. Faodar an gleoc eadar-dhealaichte 200Mhz seo a chleachdadh gus loidsig an neach-cleachdaidh a stiùireadh anns an FPGA. Faodaidh luchd-cleachdaidh na PLLs agus DCMs a rèiteachadh taobh a-staigh an FPGA gus gleocaichean de dhiofar tricead a ghineadh.
www.alinx.com
12 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Sgeama criostail eadar-dhealaichte gnìomhach 200Mhz
Criostal eadar-dhealaichte gnìomhach 200Mhz air a 'Bhòrd Bunaiteach
Sònrachadh prìne cloc eadar-dhealaichte 200Mhz
Ainm Comharra SYS_CLK_P SYS_CLK_N
FPGA PIN R4 T4
Pàirt 2.4: 148.5Mhz Active Differential Crystal
Is e G2 an criostal eadar-dhealaichte gnìomhach 148.5Mhz, is e sin an gleoc inntrigidh iomraidh a chaidh a thoirt don mhodal GTP taobh a-staigh an FPGA. Tha an toradh criostail ceangailte ri prìneachan cloc GTP BANK216 MGTREFCLK0P (F6) agus MGTREFCLK0N (E6) den FPGA.
www.alinx.com
13 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Sgeama criostail eadar-dhealaichte gnìomhach 148.5Mhz
Criostal eadar-dhealaichte gnìomhach 1148.5Mhz air a 'Bhòrd Bunaiteach
Sònrachadh prìne cloc eadar-dhealaichte 125Mhz
Ainm lom
PIN FPGA
MGT_CLK0_P
F6
MGT_CLK0_N
E6
www.alinx.com
14 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.5: DDR3 DRAM
Tha prìomh bhòrd FPGA AC7200 uidheamaichte le dà chips Micron 4Gbit (512MB) DDR3, modail MT41J256M16HA-125 (co-chòrdail ri MT41K256M16HA-125). Tha astar obrachaidh as àirde de 3MHz aig an DDR800 SDRAM (ìre dàta 1600Mbps). Tha siostam cuimhne DDR3 ceangailte gu dìreach ri eadar-aghaidh cuimhne BANK 34 agus BANK35 den FPGA. Tha an rèiteachadh sònraichte de DDR3 SDRAM ri fhaicinn ann an Clàr 4-1.
Bit Àireamh U5,U6
Modail chip MT41J256M16HA-125
Comas 256M x 16bit
Micron factaraidh
Rèiteachadh DDR3 SDRAM
Feumaidh dealbhadh bathar-cruaidh DDR3 beachdachadh teann air ionracas chomharran. Tha sinn air làn bheachdachadh a dhèanamh air a’ cho-fhreagairt resistor / terminal, smachd bacaidh lorg, agus smachd fad lorg ann an dealbhadh cuairteachaidh agus dealbhadh PCB gus dèanamh cinnteach à obrachadh àrd-astar agus seasmhach DDR3.
An sgeama DDR3 DRAM
www.alinx.com
15 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
An DDR3 air a’ Bhòrd Bunaiteach
Sònrachadh prìne DDR3 DRAM:
Ainm lom
Ainm PIN FPGA
DDR3_DQS0_P
IO_L3P_T0_DQS_AD5P_35
DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]
IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35
www.alinx.com
FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
16 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
DDR3_DQ [6]
IO_L1P_T0_AD4P_35
B1
DDR3_DQ [7]
IO_L4P_T0_35
E2
DDR3_DQ [8]
IO_L11P_T1_SRCC_35
H3
DDR3_DQ [9]
IO_L11N_T1_SRCC_35
G3
DDR3_DQ [10]
IO_L8P_T1_AD14P_35
H2
DDR3_DQ [11]
IO_L10N_T1_AD15N_35
H5
DDR3_DQ [12]
IO_L7N_T1_AD6N_35
J1
DDR3_DQ [13]
IO_L10P_T1_AD15P_35
J5
DDR3_DQ [14]
IO_L7P_T1_AD6P_35
K1
DDR3_DQ [15]
IO_L12P_T1_MRCC_35
H4
DDR3_DQ [16]
IO_L18N_T2_35
L4
DDR3_DQ [17]
IO_L16P_T2_35
M3
DDR3_DQ [18]
IO_L14P_T2_SRCC_35
L3
DDR3_DQ [19]
IO_L17N_T2_35
J6
DDR3_DQ [20]
IO_L14N_T2_SRCC_35
K3
DDR3_DQ [21]
IO_L17P_T2_35
K6
DDR3_DQ [22]
IO_L13N_T2_MRCC_35
J4
DDR3_DQ [23]
IO_L18P_T2_35
L5
DDR3_DQ [24]
IO_L20N_T3_35
P1
DDR3_DQ [25]
IO_L19P_T3_35
N4
DDR3_DQ [26]
IO_L20P_T3_35
R1
DDR3_DQ [27]
IO_L22N_T3_35
N2
DDR3_DQ [28]
IO_L23P_T3_35
M6
DDR3_DQ [29]
IO_L24N_T3_35
N5
DDR3_DQ [30]
IO_L24P_T3_35
P6
DDR3_DQ [31]
IO_L22P_T3_35
P2
DDR3_DM0
IO_L4N_T0_35
D2
DDR3_DM1
IO_L8N_T1_AD14N_35
G2
DDR3_DM2
IO_L16N_T2_35
M2
DDR3_DM3
IO_L23N_T3_35
M5
DDR3_A[0]
IO_L11N_T1_SRCC_34
AA4
DDR3_A[1]
IO_L8N_T1_34
AB2
DDR3_A[2]
IO_L10P_T1_34
AA5
DDR3_A[3]
IO_L10N_T1_34
AB5
DDR3_A[4]
IO_L7N_T1_34
AB1
DDR3_A[5]
IO_L6P_T0_34
U3
www.alinx.com
17 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA[1] DDR3_DDR_2 DDR3_CAS DDR0_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE
IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34
W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5
www.alinx.com
18 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.6: QSPI Flash
Tha prìomh bhòrd FPGA AC7200 uidheamaichte le aon 128MBit QSPI FLASH, agus is e am modail W25Q256FVEI, a bhios a’ cleachdadh an 3.3V CMOS voltage àbhaisteach. Air sgàth nàdar neo-luaineach QSPI FLASH, faodar a chleachdadh mar inneal bròg airson an t-siostam gus ìomhaigh bròg an t-siostaim a stòradh. Tha na h-ìomhaighean sin gu ìre mhòr a’ toirt a-steach pìos FPGA files, còd tagraidh ARM, prìomh chòd tagraidh agus dàta cleachdaiche eile files. Tha na modailean sònraichte agus na crìochan co-cheangailte de QSPI FLASH air an sealltainn.
Suidheachadh U8
Modail N25Q128
Comas 128M Bit
Factaraidh Numonyx
Sònrachadh QSPI Flash
Tha QSPI FLASH ceangailte ris na prìneachan sònraichte de BANK0 agus BANK14 den chip FPGA. Tha prìne a’ ghleoc ceangailte ri CCLK0 de BANK0, agus tha comharran taghte dàta is sliseagan ceangailte ri prìneachan D00 ~ D03 agus FCS de BANK14 fa leth. A’ sealltainn ceangal bathar-cruaidh QSPI Flash.
Sònrachaidhean prìne QSPI Flash Schematic QSPI:
www.alinx.com
19 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Ainm lom QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3
Ainm PIN FPGA CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14
FPGA P/N L12 T19 P22 R22 P21 R21
QSPI air a’ Bhòrd Bunaiteach
www.alinx.com
20 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.7: Solas LED air Prìomh Bhòrd
Tha 3 solais LED dearg air bòrd cridhe AC7200 FPGA, aon dhiubh an solas comharra cumhachd (PWR), is e aon dhiubh an solas LED rèiteachaidh (DONE), agus is e aon dhiubh an solas LED cleachdaiche. Nuair a bhios am bòrd bunaiteach air a stiùireadh, bidh an comharra cumhachd a 'soilleireachadh; nuair a bhios am FPGA air a rèiteachadh, bidh an rèiteachadh LED a’ soilleireachadh. Tha an solas LED cleachdaiche ceangailte ri IO an BANK34, faodaidh an neach-cleachdaidh smachd a chumail air an t-solas air agus dheth leis a ’phrògram. Nuair a bhios an IO voltagTha e ceangailte ris an neach-cleachdaidh LED àrd, tha an LED cleachdaiche dheth. Nuair a bhios an ceangal IO voltage ìosal, thèid an LED cleachdaiche a lasadh. Tha an diagram sgeamach den cheangal bathar-cruaidh solais LED air a shealltainn:
Solais LED air prìomh bhòrd Sgeama
Solais LED air Sònrachadh Pin LEDs Cleachdaiche Prìomh Bhùird
Ainm Comharra LED1
Ainm prìne FPGA IO_L15N_T2_DQS_34
Àireamh prìne FPGA W5
Tuairisgeul Cleachdaiche LED
www.alinx.com
21 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.8: Ath-shuidheachadh Button
Tha putan ath-shuidheachadh air prìomh bhòrd AC7200 FPGA. Tha am putan ath-shuidheachadh ceangailte ris an IO àbhaisteach den BANK34 de chip FPGA. Faodaidh an neach-cleachdaidh am putan ath-shuidheachadh seo a chleachdadh gus am prògram FPGA a thòiseachadh. Nuair a thèid am putan a bhrùthadh san dealbhadh, bidh an comharra voltagtha cuir a-steach gu IO ìosal, agus tha an comharra ath-shuidheachadh dligheach; nuair nach eil am putan air a bhrùthadh, tha cuir a-steach nan comharran gu IO àrd. Tha an diagram sgeamach den cheangal putan ath-shuidheachadh air a shealltainn:
Sgeama Putan Ath-shuidheachadh
Putan ath-shuidheachadh air sònrachadh prìne putan Ath-shuidheachadh Prìomh Bhòrd
Ainm comharra RESET_N
Ainm prìne ZYNQ IO_L17N_T2_34
ZYNQ Pin Àireamh T6
Tuairisgeul Ath-shuidheachadh siostam FPGA
www.alinx.com
22 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.9: JTAG Eadar-aghaidh
Tha an J.TAG tha socaid deuchainn J1 glèidhte air bòrd bunaiteach AC7200 airson JTAG luchdachadh sìos agus dì-bhugachadh nuair a thèid am prìomh bhòrd a chleachdadh leis fhèin. Is e an dealbh am pàirt sgeamach den JTAG port, anns a bheil TMS, TDI, TDO, TCK. , GND, +3.3V na sia comharran seo.
JTAG Sgeama eadar-aghaidh The JTAG eadar-aghaidh J1 air bòrd-cridhe AC7200 FPGA a’ cleachdadh toll deuchainn aon-sreath pitch 6-pin 2.54mm. Ma dh'fheumas tu am faidhle JTAG ceangal ri debug air a’ phrìomh bhòrd, feumaidh tu bann-cinn prìne aon-sreath 6-pin a sholarachadh. a' sealltainn JTAG eadar-aghaidh J1 air prìomh bhòrd AC7200 FPGA.
JTAG Eadar-aghaidh air Prìomh Bhòrd
www.alinx.com
23 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.10: Cumhachd Eadar-aghaidh air a 'Bhòrd Bunaiteach
Gus am bi prìomh bhòrd AC7200 FPGA ag obair leis fhèin, tha am bòrd bunaiteach glèidhte leis an eadar-aghaidh cumhachd 2PIN (J3). Nuair a bheir an neach-cleachdaidh cumhachd don phrìomh bhòrd tro eadar-aghaidh cumhachd 2PIN (J3), chan urrainn dha a bhith air a stiùireadh tron bhòrd giùlain. Rud eile, faodaidh còmhstri gnàthach tachairt.
Eadar-aghaidh cumhachd air a’ Bhòrd Bunaiteach
www.alinx.com
24 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.11: Bòrd gu Bòrd Connectors
Tha ceithir luchd-ceangail bòrd-gu-bòrd aig a’ phrìomh bhòrd gu h-iomlan. Bidh am bòrd bunaiteach a’ cleachdadh ceithir luchd-ceangail eadar-bhòrd 80-pin gus ceangal ris a’ bhòrd giùlain. Tha port IO an FPGA ceangailte ris na ceithir luchd-ceangail le slighe eadar-dhealaichte. Tha farsaingeachd prìne nan luchd-ceangail 0.5mm, cuir a-steach don bhòrd gu luchd-ceangail bòrd air a’ bhòrd giùlain airson conaltradh dàta aig astar luath.
Tha ceithir luchd-ceangail bòrd-gu-bòrd aig a’ phrìomh bhòrd gu h-iomlan. Bidh am bòrd bunaiteach a’ cleachdadh ceithir luchd-ceangail eadar-bhòrd 80-pin gus ceangal ris a’ bhòrd giùlain. Tha port IO an FPGA ceangailte ris na ceithir luchd-ceangail le slighe eadar-dhealaichte. Tha farsaingeachd prìne nan luchd-ceangail 0.5mm, cuir a-steach don bhòrd gu luchd-ceangail bòrd air a’ bhòrd giùlain airson conaltradh dàta aig astar luath.
Ceangalaichean Bòrd gu Bòrd CON1 An luchd-ceangail bòrd 80-pin gu bòrd CON1, a thathas a’ cleachdadh airson ceangal
le solar cumhachd VCCIN (+ 5V) agus talamh air a’ bhòrd giùlain, leudaich IOan àbhaisteach an FPGA. Bu chòir a thoirt fa-near an seo gu bheil 15 prìneachan de CON1 ceangailte ri port IO BANK34, leis gu bheil an ceangal BANK34 ceangailte ri DDR3. Mar sin, tha an voltagIs e an ìre de gach IO den BANK34 seo 1.5V. Pin Sònrachadh Bòrd gu Luchd-ceangail Bùird CON1
CON1 PIN PIN1 PIN3 PIN5 PIN7 PIN9
Ainm comharraidh
VCCIN VCCIN VCCIN VCCIN GND
FPGA Pin Voltage Ìre
–
+5V
–
+5V
–
+5V
–
+5V
–
Talamh
CON1 PIN PIN2 PIN4 PIN6 PIN8 PIN10
Ainm comharraidh
VCCIN VCCIN VCCIN VCCIN
GND
FPGA Pin Voltage Ìre
–
+5V
–
+5V
–
+5V
–
+5V
–
Talamh
www.alinx.com
25 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71
NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_P18L_P N XADC_VP NC NC GND B34_L19_N B34_L19_P B16_L1_N B16_L1_P GND B16_L4_N
Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15
Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 1.5V 1.5V Ground 1.5V 1.5V 1.5V 1.5V Ground ADC ADC Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V
PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72
NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N GND B34_P_L L21_N GND NC B34_L21 B34_L22_P B34_L22_N GND NC NC NC NC GND NC
AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –
3.3V 3.3V Talamh 3.3V 3.3V 3.3V 3.3V Talamh 3.3V 3.3V 1.5V 1.5V Talamh 1.5V 1.5V 1.5V 1.5V Talamh
U7
1.5V
W9
1.5V
Y9
1.5V
–
Talamh
–
–
–
–
–
–
–
–
–
Talamh
–
–
www.alinx.com
26 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Ceangalaichean Bòrd gu Bòrd CON2 Tha an bann-cinn ceangail boireann 80-pin CON2 air a chleachdadh gus an àbhaist a leudachadh
IO den BANK13 agus BANK14 den FPGA. Tha an voltagIs e inbhean an dà BANK 3.3V. Pin Sònrachadh Bòrd gu Luchd-ceangail Bùird CON2
CON1 Pin
Ainm comharraidh
PIN1 B13_L16_P
PIN3 B13_L16_N
PIN5 B13_L15_P
PIN7 B13_L15_N
PIN9
GND
PIN11 B13_L13_P
PIN13 B13_L13_N
PIN15 B13_L12_P
PIN17 B13_L12_N
PIN19
GND
PIN21 B13_L11_P
PIN23 B13_L11_N
PIN25 B13_L10_P
PIN27 B13_L10_N
PIN29
GND
PIN31 B13_L9_N
PIN33 B13_L9_P
PIN35 B13_L8_N
PIN37 B13_L8_P
PIN39
GND
PIN41 B14_L11_N
PIN43 B14_L11_P
PIN45 B14_L14_N
PIN47 B14_L14_P
Pin FPGA W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18
Voltage Ìre 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V.
CON1 Pin PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PINXNUMX
Ainm comharraidh
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N
FPGA Pin Voltage
Ìre
v17
3.3V
W17
3.3V
U15
3.3V
v15
3.3V
–
Talamh
AB21
3.3V
AB22
3.3V
AA21
3.3V
AA20
3.3V
–
Talamh
AB20
3.3V
AA19
3.3V
AA18
3.3V
AB18
3.3V
–
Talamh
T20
3.3V
Y17
3.3V
W22
3.3V
W21
3.3V
–
Talamh
T21
3.3V
U21
3.3V
Y21
3.3V
Y22
3.3V
www.alinx.com
27 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79
GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0
R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20
Talamh 3.3V 3.3V 3.3V 3.3V Talamh 3.3V 3.3V 3.3V 3.3V Talamh 3.3V 3.3V 3.3V 3.3V 3.3V
PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80
GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25
W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V 3.3V
Ceangalaichean Bòrd gu Bòrd CON3 Tha an ceanglaiche 80-pin CON3 air a chleachdadh gus IO àbhaisteach an
BANK15 agus BANK16 den FPGA. A bharrachd air an sin, tha ceithir JTAG tha comharran cuideachd ceangailte ris a’ bhòrd giùlain tron cheangal CON3. Tha an voltagFaodar inbhean BANK15 agus BANK16 atharrachadh le chip LDO. Is e an LDO bunaiteach a chaidh a chuir a-steach 3.3V. Ma tha thu airson ìrean àbhaisteach eile a chuir a-mach, faodaidh tu LDO iomchaidh a chuir na àite. Pin Sònrachadh Bòrd gu Luchd-ceangail Bùird CON3
CON1 PIN PIN1 PIN3 PIN5 PIN7
Ainm comharraidh
B15_IO0 B16_IO0 B15_L4_P B15_L4_N
Pin FPGA J16 F15 G17 G18
Voltage Ìre
CON1 Pin
3.3V PIN2
3.3V PIN4
3.3V PIN6
3.3V
PIN8
Ainm comharraidh
B15_IO25 B16_IO25 B16_L21_N B16_L21_P
FPGA Pin Voltage Ìre
M17
3.3V
F21
3.3V
A21
3.3V
B21
3.3V
www.alinx.com
28 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71
GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P
G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V Talamh 3.3V 3.3V 3.3V 3.3V Talamh 3.3V
PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72
GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P
E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V
www.alinx.com
29 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
PIN73 B15_L24_N
M16
3.3V
PIN74 B15_L16_N
L18
3.3V
PIN75
NC
–
PIN76
NC
–
PIN77 FPGA_TCK
v12
3.3V
PIN78
FPGA_TDI
R13
3.3V
PIN79 FPGA_TDO
U13
3.3V
PIN80 FPGA_TMS
T13
3.3V
Ceangalaichean Bòrd gu Bòrd CON4 Tha an ceanglaiche 80-Pin CON4 air a chleachdadh gus an IO agus GTP àbhaisteach a leudachadh
dàta àrd-astar agus comharran gleoc den FPGA BANK16. Tha an voltagFaodar inbhe port IO BANK16 atharrachadh le chip LDO. Is e an LDO bunaiteach a chaidh a chuir a-steach 3.3V. Ma tha an neach-cleachdaidh airson ìrean àbhaisteach eile a chuir a-mach, faodar LDO iomchaidh a chuir na àite. Tha an dàta àrd-astar agus comharran cloc an GTP gu tur eadar-dhealaichte air a’ phrìomh bhòrd. Tha na loidhnichean dàta co-ionann ann am faid agus air an cumail aig àm sònraichte gus casg a chuir air casg chomharran. Pin Sònrachadh Bòrd gu Luchd-ceangail Bùird CON4
CON1 Pin PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29
Ainm comharraidh
NC NC
FPGA Pin Voltage Ìre -
–
CON1 Pin NC NC
NC
–
NC
NC
–
NC
GND NC
–
PIN talmhainn 10
–
PIN12
NC
–
PIN14
GND
–
PIN talmhainn 16
MGT_TX3_P
D7 PIN eadar-dhealaichte18
MGT_TX3_N
C7 eadar-dhealachadh PIN20
GND
–
PIN talmhainn 22
MGT_RX3_P D9 PIN24 eadar-dhealaichte
MGT_RX3_N
C9 eadar-dhealachadh PIN26
GND
- Talamh
PIN28
MGT_TX1_P
D5 PIN eadar-dhealaichte30
Ainm Comharra FPGA Pin Voltage
Ìre
–
NC
–
NC
–
NC
–
NC
GND
–
Talamh
MGT_TX2_P
B6 Eadar-dhealachadh
MGT_TX2_N
A6 eadar-dhealachadh
GND
–
Talamh
MGT_RX2_P
B10 Eadar-dhealachadh
MGT_RX2_N
A10 eadar-dhealachadh
GND
–
Talamh
MGT_TX0_P
B4 Eadar-dhealachadh
MGT_TX0_N
A4 eadar-dhealachadh
GND
–
Talamh
MGT_RX0_P
B8 Eadar-dhealachadh
www.alinx.com
30 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79
MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC
C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 -
Talamh eadar-dhealaichte
Eadar-dhealachadh eadar-dhealaichte
Talamh 3.3V 3.3V 3.3V 3.3V
Talamh 3.3V 3.3V 3.3V 3.3V Talamh 3.3V 3.3V 3.3V 3.3V Talamh 3.3V 3.3V 3.3V 3.3V
PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80
MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC
A8 eadar-dhealachadh
–
Talamh
F10 eadar-dhealaichte
E10 eadar-dhealachadh
–
Talamh
F16
3.3V
E17
3.3V
C14
3.3V
C15
3.3V
–
Talamh
A13
3.3V
A14
3.3V
D17
3.3V
C17
3.3V
–
Talamh
E19
3.3V
D19
3.3V
B20
3.3V
A20
3.3V
–
Talamh
F19
3.3V
F20
3.3V
C22
3.3V
B22
3.3V
–
www.alinx.com
31 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 2.12: Solar cumhachd
Tha prìomh bhòrd AC7200 FPGA air a stiùireadh le DC5V tro bhòrd giùlain, agus tha e air a stiùireadh leis an eadar-aghaidh J3 nuair a thèid a chleachdadh leis fhèin. Feuch gum bi thu faiceallach nach toir thu seachad cumhachd leis an eadar-aghaidh J3 agus am bòrd-giùlain aig an aon àm gus milleadh a sheachnadh. Tha an diagram dealbhaidh solar cumhachd air a’ bhòrd air a shealltainn ann an.
Solar cumhachd air sgeama bùird bunaiteach
Tha am bòrd leasachaidh air a stiùireadh le +5V agus air a thionndadh gu +3.3V, +1.5V, +1.8V, +1.0V ceithir-shligheach solar cumhachd tro cheithir chip solair cumhachd DC/DC TLV62130RGT. Faodaidh an sruth toraidh a bhith suas ri 3A gach sianal. Tha VCCIO air a chruthachadh le aon LDOSPX3819M5-3-3. Bidh VCCIO sa mhòr-chuid a’ toirt cumhachd do BANK15 agus BANK16 de FPGA. Faodaidh luchd-cleachdaidh an IO de BANK15,16 atharrachadh gu diofar leabtage inbhean le bhith a’ dol an àite a’ chip LDO aca. Bidh 1.5V a’ gineadh an VTT agus VREF voltagTha feum air le DDR3 tro TI's TPS51200. Tha an solar cumhachd 1.8V MGTAVTT MGTAVCC airson an transceiver GTP air a chruthachadh le chip TPS74801 TI. Tha gnìomhan gach cuairteachadh cumhachd air an sealltainn sa chlàr a leanas:
www.alinx.com
32 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Solar cumhachd +1.0V +1.8V +3.3V +1.5V
VREF, VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)
Gnìomh FPGA Core Voltagagus neach-cuideachaidh FPGA voltage, solar cumhachd TPS74801 VCCIO de Bank0, Bank13 agus Bank14 de FPGA, QSIP FLASH, Clock Crystal DDR3, Bank34 agus Bank35 de FPGA
Banca DDR3 FPGA15, Banca 16 GTP Transceiver Bank216 de FPGA GTP Transceiver Bank216 de FPGA
Leis gu bheil an riatanas sreath cumhachd-air aig solar cumhachd Artix-7 FPGA, ann an dealbhadh cuairteachaidh, tha sinn air dealbhadh a rèir riatanasan cumhachd a ’chip, agus is e an cumhachd-air 1.0V-> 1.8V-> (1.5 V, 3.3V, VCCIO) agus 1.0V-> MGTAVCC -> MGTAVTT, an dealbhadh cuairteachaidh gus dèanamh cinnteach à obrachadh àbhaisteach a’ chip.
Pàirt 2.13: Sgeama Structar
www.alinx.com
33 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 3: Bòrd giùlain
Pàirt 3.1: Ro-ràdh bòrd giùlain
Tron ro-ràdh gnìomh roimhe, tuigidh tu gnìomh a’ phàirt bòrd giùlain
Eadar-aghaidh tar-chuir dàta àrd-astar PCIe x1 4-seanail 2-seanail 10/100M/1000M Ethernet RJ-45 eadar-aghaidh 1-seanail HDMI eadar-aghaidh cuir a-steach bhidio 1-seanail HDMI bhidio eadar-aghaidh toraidh 1-seanail USB Uart Conaltradh eadar-aghaidh 1 SD Card Slot XADA Interface Puirt leudachaidh 2-seanail EEPROM 40-pin JTAG eadar-aghaidh debugging 2 iuchraichean neo-eisimeileach 4 solais LED cleachdaiche
www.alinx.com
34 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 3.2: Gigabit Ethernet Eadar-aghaidh
Tha bòrd leasachaidh AX7203 FPGA a’ toirt 2-sianal do luchd-cleachdaidh
Seirbheis conaltraidh lìonra Gigabit tron Micrel KSZ9031RNX
Chip Ethernet PHY. Tha a’ chip KSZ9031RNX a’ toirt taic do 10/100/1000 Mbps
ìre tar-chuir lìonra agus a’ conaltradh ris an FPGA tron GMII
eadar-aghaidh. Tha KSZ9031RNX a’ toirt taic do atharrachadh MDI/MDX, diofar astar
atharrachaidhean, atharrachadh Master / Slave, agus taic airson bus MDIO airson PHY
riaghladh chlàran.
Lorgaidh an KSZ9031RNX inbhe ìre cuid de IOan sònraichte gu
suidhich am modh obrach às deidh cumhachd a chuir air. Tha Clàr 3-1-1 a’ toirt cunntas air na
fiosrachadh rèiteachaidh bunaiteach às deidh don chip GPHY a bhith air a stiùireadh.
Stiùireadh Pin Configuration
Luach rèiteachaidh
PHYAD[2:0] CLK125_GA
SELRGV AN [1:0] RX Dàil TX Delay
Modh MDIO/MDC Seòladh PHY 3.3V, 2.5V, 1.5/1.8V voltage taghadh Rèiteachadh fèin-rèiteachadh
Cloc RX 2ns dàil cloc TX 2ns dàil air taghadh RGMII no GMII
Seòladh PHY 011 3.3V
(10/100/1000M) atharrachail Dàil dàil GMII
Clàr 3-2-1: Luach rèiteachaidh bunaiteach chip PHY
Nuair a tha an lìonra ceangailte ri Gigabit Ethernet, tha tar-chuir dàta FPGA agus chip PHY KSZ9031RNX air a chonaltradh tron bhus GMII, is e an gleoc tar-chuir 125Mhz. Tha an gleoc faighinn E_RXC air a thoirt seachad leis a’ chip PHY, tha an gleoc tar-chuir E_GTXC air a thoirt seachad leis an FPGA, agus tha an dàta sampair a stiùireadh air oir àrd a 'ghleoc.
Nuair a tha an lìonra ceangailte ri 100M Ethernet, tha tar-chuir dàta FPGA agus chip PHY KSZ9031RNX air a chonaltradh tron bhus GMII, is e an gleoc tar-chuir 25Mhz. Tha an gleoc faighinn E_RXC air a thoirt seachad leis a’ chip PHY, tha an gleoc tar-chuir E_GTXC air a thoirt seachad leis an FPGA, agus tha an dàta
www.alinx.com
35 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche sampair a stiùireadh air oir àrd a 'ghleoc.
Figear 3-2-1: Sgeama Eadar-aghaidh Gigabit Ethernet
Figear 3-3-2: Eadar-aghaidh Gigabit Ethernet air a’ bhòrd Carrier
www.alinx.com
36 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Tha sònrachaidhean prìne Gigabit Ethernet Chip PHY1 mar a leanas
Ainm Comharra E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_MDIO E1_RESET
Àireamh prìne FPGA E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16
Tuairisgeul Cloc tar-chuir PHY1 RGMII
PHY1 Transmit Data bit0 PHY1 Transmit Data bit1 PHY1 Transmit Data bit2 PHY1 Transmit Data bit3 PHY1 Transmit Enable Signal PHY1 RGMII Faigh Cloc PHY1 Faigh Dàta Bit0 PHY1 Faigh Dàta Bit1 PHY1 Faigh Dàta Bit2 PHY1 Faigh Bit3 PHY1 Faigh Bit1 PHY1 faigh dàta dligheach comharra PHYXNUMX Management Clock Dàta
Comharra ath-shuidheachadh PHY1
Tha sònrachaidhean prìne Gigabit Ethernet Chip PHY2 mar a leanas
Ainm Comharra E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_MDIO E2_RESET
Àireamh prìne FPGA A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22
Tuairisgeul Cloc tar-chuir PHY2 RGMII
PHY2 Transmit Data bit0 PHY2 Transmit Data bit1 PHY2 Transmit Data bit2 PHY2 Transmit Data bit3 PHY2 Transmit Enable Signal PHY2 RGMII Faigh Cloc PHY2 Faigh Dàta Bit0 PHY2 Faigh Dàta Bit1 PHY2 Faigh Dàta Bit2 PHY2 Faigh Bit3 PHY2 Faigh Bit2 PHY2 faigh dàta dligheach comharra PHYXNUMX Management Clock Dàta
Comharra ath-shuidheachadh PHY2
www.alinx.com
37 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 3.3: PCIe x4 Eadar-aghaidh
Tha bòrd leasachaidh AX7203 FPGA a’ toirt seachad eadar-aghaidh gluasad dàta àrd-astar PCIe x4 aig ìre gnìomhachais. Tha eadar-aghaidh cairt PCIE a rèir mion-chomharrachadh dealain cairt PCIe àbhaisteach agus faodar a chleachdadh gu dìreach air an t-slot x4 PCIe de PC àbhaisteach.
Tha comharran tar-chuir agus faighinn an eadar-aghaidh PCIe ceangailte gu dìreach ri transceiver GTP den FPGA. Tha na ceithir seanalan de chomharran TX agus RX ceangailte ris an FPGA ann an comharran eadar-dhealaichte, agus faodaidh an ìre conaltraidh seanail singilte a bhith suas ri leud-bann 5G bit. Tha an gleoc iomraidh PCIe air a thoirt do bhòrd leasachaidh AX7203 FPGA le slot PCIe den PC le tricead gleoc iomraidh de 100Mhz.
Tha an diagram dealbhaidh de eadar-aghaidh PCIe de bhòrd leasachaidh AX7203 FPGA ri fhaicinn ann am Figear 3-3-1, far a bheil an comharra tar-chuir TX agus an comharra cloc iomraidh CLK ceangailte ann am modh ceangailte AC.
Figear 3-3-1: PCIex4 schematic
www.alinx.com
38 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 3-3-2: PCIex4 air a 'bhòrd Carrier
Sònrachadh prìne eadar-aghaidh PCIex4:
Ainm comharraidh
Pin FPGA
PCIE_RX0_P
D11
PCIE_RX0_N
C11
PCIE_RX1_P
B8
PCIE_RX1_N
A8
PCIE_RX2_P
B10
PCIE_RX2_N
A10
PCIE_RX3_P
D9
PCIE_RX3_N
C9
PCIE_TX0_P
D5
PCIE_TX0_N
C5
PCIE_TX1_P
B4
PCIE_TX1_N
A4
PCIE_TX2_P
B6
PCIE_TX2_N
A6
PCIE_TX3_P
D7
PCIE_TX3_N
C7
PCIE_CLK_P
F10
PCIE_CLK_N
E10
Tuairisgeul Sianal PCIE 0 Faigh Dàta Sianal PCIE adhartach 0 Faigh Dàta Sianal PCIE àicheil 1 Dàta a’ faighinn adhartach Sianal PCIE 1 Dàta a’ faighinn àicheil Sianal PCIE 2 Dàta a’ faighinn dàta adhartach Sianal PCIE 2 a’ faighinn Dàta Sianal PCIE àicheil 3 a’ faighinn dàta adhartach PCIE Channel 3 a’ faighinn dàta àicheil PCIE Sianal 0 Tar-chuir Dàta Deimhinneach Sianal PCIE 0 Tar-chuir Dàta Negative Sianal PCIE 1 Tar-chuir Dàta Deimhinneach Sianal PCIE 1 Tar-chuir Dàta Negative Sianal PCIE 2 Tar-chuir Dàta Deimhinneach Sianal PCIE 2 Tar-chuir Dàta Negative PCIE Channel 3 Tar-chuir dàta adhartach Sianal PCIE 3 Tar-chuir dàta àicheil
Cloc iomraidh PCIE Deimhinneach Cloc Iomraidh PCIE Negative
www.alinx.com
39 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 3.4: HDMI toradh eadar-aghaidh
Eadar-aghaidh toraidh HDMI, tagh sliseag còdaidh SIL9134 HDMI (DVI) aig Silion Image, cuir taic ri toradh 1080P@60Hz, cuir taic ri toradh 3D.
Tha eadar-aghaidh rèiteachaidh IIC de SIL9134 cuideachd ceangailte ri IO an FPGA. Tha an SIL9134 air a thòiseachadh agus air a smachdachadh le prògramadh FPGA. Tha ceangal bathar-cruaidh an eadar-aghaidh toraidh HDMI ri fhaicinn ann am Figear 3-4-1.
Figear 3-4-1: Sgeama Toraidh HDMI
Figear 3-4-1: Toradh HDMI air a’ bhòrd Carrier
www.alinx.com
40 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Sònrachadh prìne cuir a-steach HDMI:
Ainm a' Chomharra 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D [5] 9134_6[D[9134] 7_D[9134] 8_D[9134] 9_D[ 9134] 10_D[9134] 11_D[9134] 12_D[9134] 13_D[9134] 14_D[9134] 15_D[9134] 16_D[9134] 17_D[9134] 18_9134[19] 9134] 20_D[9134]
Pin FPGA J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 M16 L18 M18 N18 N19 M20 N20 L21 M21
www.alinx.com
41 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 3.5: HDMI Input eadar-aghaidh
Eadar-aghaidh toraidh HDMI, tagh sliseag decoder SIL9013 HDMI aig Silion Image, cuir taic ri cuir a-steach 1080P@60Hz agus cuir taic ri toradh dàta ann an diofar chruthan.
Tha eadar-aghaidh rèiteachaidh IIC an SIL9013 ceangailte ri IO an FPGA. Tha an SIL9013 air a thòiseachadh agus air a smachdachadh tro phrògramadh FPGA. Tha ceangal bathar-cruaidh an eadar-aghaidh cuir a-steach HDMI ri fhaicinn ann am Figear 3-5-1.
Figear 3-5-1: Sgeama cuir a-steach HDMI
Figear 3-5-2: Cuir a-steach HDMI air a’ bhòrd Carrier
www.alinx.com
42 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Sònrachadh prìne cuir a-steach HDMI:
Ainm a' Chomharra 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D [5] 9013_6[D[9013] 7_D[9013] 8_D[9013] 9_D[ 9013] 10_D[9013] 11_D[9013] 12_D[9013] 13_D[9013] 14_D[9013] 15_D[9013] 16_D[9013] 17_D[9013] 18_9013[19] 9013] 20_D[9013]
Àireamh prìne FPG H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 A21 F21 M17 J16 F15 G17 G18 G15 G16
www.alinx.com
43 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Pàirt 3.6: SD Card Slot
Is e cairt cuimhne a th ’anns a’ chairt SD (Cairt Cuimhne Didseatach tèarainte) stèidhichte air pròiseas cuimhne flash semiconductor. Chaidh a chrìochnachadh ann an 1999 leis a’ bhun-bheachd Iapanach air a stiùireadh le Panasonic, agus rinn na com-pàirtichean Toshiba agus SanDisk às na Stàitean Aonaichte rannsachadh agus leasachadh susbainteach. Ann an 2000, chuir na companaidhean sin air bhog an SD Association (Secure Digital Association), aig a bheil loidhne làidir agus a tharraing àireamh mhòr de luchd-reic. Nam measg tha IBM, Microsoft, Motorola, NEC, Samsung, agus feadhainn eile. Air an stiùireadh leis na prìomh luchd-saothrachaidh sin, tha cairtean SD air a thighinn gu bhith mar a’ chairt cuimhne as fharsainge ann an innealan didseatach luchd-cleachdaidh.
Tha a’ chairt SD na inneal stòraidh gu math cumanta. Tha a’ chairt SD leudaichte a’ toirt taic do mhodh SPI agus modh SD. Is e cairt MicroSD a th’ anns a’ chairt SD a thathar a’ cleachdadh. Tha an sgeama sgeamach ri fhaicinn ann am Figear 3-6-1.
Figear 3-6-1: Sgeama Cairt SD
www.alinx.com
44 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 3-6-2: Slot Cairt SD air a 'bhòrd Carrier
Sònrachadh prìne slot cairt SD:
Ainm Comharra SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3
Modh SD
FPGA PIN AB12 AB11 F14 AA13 AB13 Y13 AA14
Pàirt 3.7: USB gu Serial Port
Tha bòrd leasachaidh AX7203 FPGA a’ toirt a-steach a’ chip USB-UAR de Silicon Labs CP2102GM. Bidh an eadar-aghaidh USB a’ cleachdadh an eadar-aghaidh MINI USB. Faodar a cheangal ri port USB a ’PC àrd airson conaltradh dàta sreathach le càball USB. Tha an diagram sgeamach de dhealbhadh cuairteachaidh USB Uart ri fhaicinn ann am Figear 3-7-1:
www.alinx.com
45 /
Bòrd Leasachaidh ARTIX-7 FPGA AX7203 Leabhar-làimhe Cleachdaiche Figear 3-7-1: USB gu sgeama port sreathach
Figear 3-7-2: USB gu port sreathach air a’ bhòrd Carrier
Tha dà thaisbeanair LED (LED3 agus LED4) air an suidheachadh airson a 'chomharra port sreathach, agus is e an sgàilean sìoda air a' PCB TX agus RX, a 'sealltainn gu bheil tar-chur no fàilteachadh dàta aig a' phort sreathach, mar a chithear anns na leanas Figear 3-3-3
Figear 3-7-3: Comharran LED Conaltradh Port Serial Schematic
www.alinx.com
46 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
USB gu sònrachadh prìne port sreathach:
Ainm Comharra UART1_RXD UART1_TXD
FPGA PIN P20 N15
Pàirt 3.8: EEPROM 24LC04
Ann am bòrd giùlan AX7013 tha EEPROM, modail 24LC04, agus tha comas 4Kbit (2 * 256 * 8bit). Tha dà bhloca 256-byte ann agus bidh e a’ conaltradh tro bhus IIC. Tha an EEPROM air bòrd airson ionnsachadh mar a nì thu conaltradh le bus IIC. Tha an comharra I2C den EEPROM ceangailte ri port BANK14 IO air taobh FPGA. Tha Figear 3-8-1 gu h-ìosal a 'sealltainn dealbhadh an EEPROM
Figear 3-8-1: EEPROM Schematic
Figear 3-8-2: EEPROM air a 'bhòrd Carrier
www.alinx.com
47 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Sònrachadh pin EEPROM
Ainm lom EEPROM_I2C_SCL EEPROM_I2C_SDA
FPGA PIN F13 E14
Pàirt 3.9: Header Leudachadh
Tha am bòrd giùlain glèidhte le dà phort leudachaidh 0.1-òirleach àbhaisteach 40-pin J11 agus J13, a tha air an cleachdadh gus na modalan ALINX no an cuairteachadh a-muigh a dhealbh an neach-cleachdaidh a cheangal. Tha 40 comharra aig a’ phort leudachaidh, le solar cumhachd 1-seanail 5V, solar cumhachd 2-seanail 3.3 V, talamh 3-seanail agus 34 IO. Na ceangail an IO gu dìreach ris an inneal 5V gus nach tèid am FPGA a losgadh. Ma tha thu airson uidheamachd 5V a cheangal, feumaidh tu chip tionndaidh ìre a cheangal.
Tha resistor 33 ohm ceangailte ann an sreath eadar am port leudachaidh agus an ceangal FPGA gus an FPGA a dhìon bho bhol a-muightage no gnàthach. Tha cuairteachadh a’ phuirt leudachaidh (J11) ri fhaicinn ann am Figear 3-9-1.
Figear 3-9-1: Ceann-cinn leudachaidh J11 schematic
www.alinx.com
48 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Thug figear 3-9-2 mion-fhiosrachadh air port leudachaidh J4 air a’ bhòrd giùlain. Tha am Pin1 agus Pin2 den phort leudachaidh mar-thà air an comharrachadh air a 'bhòrd.
Figear 3-9-2: Ceann-cinn leudachaidh J11 air a 'bhòrd Carrier
J11 Sònrachadh Pin Header Leudachadh
Àireamh pin
Pin FPGA
Àireamh pin
Pin FPGA
1
GND
2
+5V
3
P16
4
R17
5
R16
6
P15
7
N17
8
P17
9
U16
10
T16
11
U17
12
U18
13
P19
14
R19
15
v18
16
v19
17
U20
18
v20
19
AA9
20
AB10
21
AA10
22
AA11
23
W10
24
v10
25
Y12
26
Y11
27
W12
28
W11
29
AA15
30
AB15
31
Y16
32
AA16
33
AB16
34
AB17
35
W14
36
Y14
37
GND
38
GND
39
+3.3V
40
+3.3V
www.alinx.com
49 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 3-9-3: Ceann-cinn leudachaidh J13 schematic
Thug figear 3-9-4 mion-fhiosrachadh air port leudachaidh J13 air a’ bhòrd giùlain. Tha am Pin1 agus Pin2 den phort leudachaidh mar-thà air an comharrachadh air a 'bhòrd.
Figear 3-9-4: Ceann-cinn leudachaidh J13 air a 'bhòrd giùlain
J13 Sònrachadh Pin Header Leudachadh
Àireamh pin
Pin FPGA
1
GND
3
W16
5
v17
7
U15
Pin àireamh 2 4 6 8
Pin FPGA +5V W15 W17 V15
www.alinx.com
50 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
9
AB21
10
AB22
11
AA21
12
AA20
13
AB20
14
AA19
15
AA18
16
AB18
17
T20
18
Y17
19
W22
20
W21
21
T21
22
U21
23
Y21
24
Y22
25
W20
26
W19
27
Y19
28
Y18
29
v22
30
U22
31
T18
32
R18
33
R14
34
P14
35
N13
36
N14
37
GND
38
GND
39
+3.3V
40
+3.3V
Pàirt 3.10: JTAG Eadar-aghaidh
AJTAG tha eadar-aghaidh glèidhte air bòrd giùlan AX7203 FPGA airson prògraman FPGA no firmware a luchdachadh sìos gu FLASH. Gus casg a chuir air milleadh air a’ chip FPGA air adhbhrachadh le plugadh teth, thèid diode dìon a chuir ris an JTAG comharra gus dèanamh cinnteach gu bheil an voltagTha e den chomharradh taobh a-staigh an raon ris an do ghabh an FPGA gus milleadh a dhèanamh air chip FPGA.
Figear 3-10-1: JTAG Sgeama eadar-aghaidh
www.alinx.com
51 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 3-10-2: JTAG Eadar-aghaidh air a 'bhòrd giùlain
Bi faiceallach nach dèan thu iomlaid teth nuair a bhios JTAG tha càball air a phlugadh agus gun phlug.
Pàirt 3.11: XADC eadar-aghaidh (gun a stàladh gu bunaiteach)
Tha eadar-aghaidh ceangail XADC leudaichte aig a’ bhòrd giùlain AX7203, agus bidh an ceanglaiche a ’cleachdadh prìne sreath dùbailte pitch 2 × 8 0.1inch. Tha an eadar-aghaidh XADC a’ leudachadh trì paidhrichean de eadar-aghaidh cuir a-steach eadar-dhealaichte ADC gu inneal-tionndaidh analog-gu-didseatach 12-Bit 1Msps den FPGA. Tha aon phaidhir de eadar-aghaidh eadar-dhealaichte ceangailte ris an t-sianal cuir a-steach analog eadar-dhealaichte sònraichte VP / VN den FPGA, agus tha an dà phaidhir eile ceangailte ann an dòigh eadar-dhealaichte ris na seanailean cuir a-steach analog taiceil (seanail analog 0 agus sianal analog 9). Tha Figear 3-11-1 a’ sealltainn sìoltachan anti-aliasing air a dhealbhadh airson trì cuir a-steach XADC eadar-dhealaichte.
Figear 3-11-1: Sgeama sìoltachain an-aghaidh Aliasing
www.alinx.com
52 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 3-11-2: Sgeama ceangail XADC
Figear 3-11-3: Ceangal XADC air a 'bhòrd Carrier
Sònrachadh prìne XADC
Eadar-aghaidh XADC
Cuir a-steach prìne FPGA ampaotromachd
Tuairisgeul
12 56 910
VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13
An ìre as àirde gu sianal cuir a-steach XADC sònraichte 1V FPGA
An stùc gu àirde 1V Stùc gu stùc 1V
Sianal cuir a-steach XADC 9 le taic FPGA (faodar a chleachdadh mar IO àbhaisteach)
Sianal cuir a-steach XADC 0 le taic FPGA (faodar a chleachdadh mar IO àbhaisteach)
Pàirt 3.12: iuchraichean
Ann am bòrd giùlan AX7203 FPGA tha dà iuchair cleachdaiche KEY1 ~ KEY2. Tha na h-iuchraichean uile ceangailte ri IO àbhaisteach an FPGA. Tha an iuchair gnìomhach ìosal. Nuair a thèid an iuchair a bhrùthadh, tha an cuir a-steach IO voltagTha e den FPGA ìosal. Nuair nach eil iuchair air a bhrùthadh, tha an cuir a-steach IO voltagTha ìre iomlaid FPGA gu not àrd. Tha cuairteachadh na prìomh phàirt air a shealltainn ann am Figear 3-12-1.
www.alinx.com
53 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 3-12-1: prìomh sgeama
Figear 3-13-2: Dà iuchair air a 'bhòrd Carrier
iuchraichean Pin Sònrachadh
Ainm lom KEY1 KEY2
PIN FPGA J21 E13
Pàirt 3.13: LED Light
Tha seachd LEDan dearga air bòrd giùlan AX7203 FPGA, aon dhiubh an comharra cumhachd (PWR), tha dhà dhiubh nan comharran faighinn agus tar-chuir dàta USB Uart, agus tha ceithir nan luchd-cleachdaidh solais LED (LED1 ~ LED4). Nuair a thèid am bòrd a chuir air adhart, bidh an comharra cumhachd a’ lasadh suas; Tha an cleachdaiche LED1 ~ LED4 ceangailte ri IO àbhaisteach an FPGA. Nuair a bhios an IO voltagTha e ceangailte ris an neach-cleachdaidh LED air a rèiteachadh aig ìre ìosal, bidh an neach-cleachdaidh LED a’ lasadh suas. Nuair a bhios an IO voltage air a rèiteachadh mar àrd-ìre, thèid an LED cleachdaiche a chuir às. Tha an
www.alinx.com
54 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Tha diagram sgeamach de cheangal bathar-cruaidh LED an neach-cleachdaidh air a shealltainn ann am Figear 3-13-1.
Figear 3-13-1: An Sgeama LEDs Cleachdaiche
Figear 3-13-2: Na LEDan cleachdaiche air a 'bhòrd giùlan
Sònrachadh pin de sholais LED luchd-cleachdaidh
Ainm Comharra LED1 LED2 LED3 LED4
FPGA PIN B13 C13 D14 D15
Pàirt 3.14: Solar cumhachd
Tha an cuir a-steach cumhachd voltagIs e DC7203V e de bhòrd leasachaidh AX12 FPGA. Bidh am bòrd leasachaidh cuideachd a’ toirt taic do chumhachd bhon eadar-aghaidh PCIe agus a’ toirt taic do sholar cumhachd dìreach bho sholar cumhachd chassis ATX (12V).
www.alinx.com
55 /
ARTIX-7 Bòrd Leasachaidh FPGA AX7203 Leabhar-làimhe Cleachdaiche
Figear 3-14-1: Modh solarachaidh cumhachd airson Bòrd AX7203 FPGA Bidh bòrd giùlan FPGA ag atharrachadh an +12V voltage a-steach do + 5V, + 3.3V, + 1.8V agus + 1.2V ceithir-shligheach solar cumhachd tro chip solar cumhachd 4-seanail DC/DC MP1482. A bharrachd air an sin, tha an solar cumhachd + 5V air bòrd giùlain FPGA a’ toirt cumhachd do bhòrd cridhe AC7100B FPGA tron cheangal eadar-bhòrd. Tha dealbhadh solar cumhachd air an leudachadh air a shealltainn ann am Figear 3-14-2.
Figear 3-14-2: Sgeama solar cumhachd air a’ bhòrd Carrier
www.alinx.com
56 /
Bòrd Leasachaidh ARTIX-7 FPGA AX7203 Leabhar-làimhe Cleachdaiche Figear 3-14-3: Cuairt solarachaidh cumhachd air a’ bhòrd giùlain
www.alinx.com
57 /
Sgrìobhainnean/Goireasan
 |
Bòrd Leasachaidh ALINX AX7203 FPGA [pdfLeabhar-làimhe an neach-cleachdaidh Bòrd Leasachaidh AX7203 FPGA, AX7203, Bòrd Leasachaidh FPGA, Bòrd Leasachaidh, Bòrd |
